



UNIVERSIDAD TECNICA FEDERICO SANTA MARIA

Estrategia de pruebas basadas en System-on-Chip con FPGA para validación post-silicio de un convertidor DC-DC integrado de capacitor flotante

Memoria de Titulación y Tesis de Grado para Optar al Título de
Ingeniero Civil Electrónico y al Grado de Magíster en Ciencias de la
Ingeniería Electrónica

Alumno

Nelson Andrés Salvador Pinilla

Guía de Tesis/Profesor Supervisor

Dr. Christian Rojas Monrroy

Revisores/Comisión Co-Referente

Dr. Jorge Marín

Dr. César Silva

Dr. Jorge Gómez

25 de febrero de 2026, Valparaíso, Chile

AGRADECIMIENTOS

ME gustaría expresar mi más sincera gratitud a todas las personas que, de una u otra manera, formaron parte de esta etapa de mi vida.

En primer lugar, a mi querida familia, cuyo apoyo incondicional ha sido mi mayor fortaleza desde el primer día. A mi madre Maribel, mi padre Nelson, mi hermana Paulina y mi sobrino Nicolás, quienes siempre confiaron en mí y me acompañaron en cada paso de este camino.

A mi prometida y compañera de laboratorios, Francisca, con quien tuve la oportunidad de colaborar en diversos proyectos, y cuya compañía y apoyo constante hicieron que los desafíos fueran más fáciles de superar.

A todos mis amigos que conocí a lo largo de esta travesía, quienes con su compañía y entusiasmo hicieron que este periodo fuese más llevadero y significativo.

Agradezco profundamente las oportunidades que tuve de adquirir experiencia internacional a través de mis pasantías en Fermilab, Estados Unidos, y en Ontario Tech University, Canadá. Estas experiencias complementaron mi formación profesional y dejaron las puertas abiertas a futuras oportunidades.

También, quiero expresar mi gratitud a todos los profesores que han contribuido a mi formación, en particular a los profesores Christian Rojas, Jorge Marín, Gonzalo Carvajal e Ioannis Vourkas. Sin su guía y apoyo, muchas de las metas que alcancé no habrían sido posibles. Finalmente, agradecer a las instituciones que hicieron posible este trabajo: la UTFSM y el AC3E, junto con los proyectos ANID Fondecyt de Exploración 2025 13250147, FONDECYT Regular 1240537 y AC3E bajo el Grant ANID/CIA250006.

Nelson Andrés Salvador Pinilla

RESUMEN

LA VALIDACIÓN de circuitos integrados de aplicación específica (ASIC, por sus siglas en inglés) presenta múltiples desafíos, como los altos costos y la complejidad técnica de las pruebas. En este trabajo se propone e implementa una estrategia de pruebas enfocada en la validación funcional de un convertidor de corriente continua a corriente continua (DC-DC, por sus siglas en inglés) integrado de tres niveles con capacitor flotante, utilizando un System-on-Chip (SoC) que integra una Field-Programmable Gate Array (FPGA) y una Unidad Central de Procesamiento (CPU, por sus siglas en inglés). La FPGA se encarga de generar dinámicamente las señales de modulación por ancho de pulso (PWM, por sus siglas en inglés) con alta precisión temporal, mientras que la CPU implementa un control proporcional-integral (PI) en lenguaje de alto nivel para el lazo cerrado.

La metodología propuesta busca demostrar el potencial de la plataforma en el proceso de validación funcional al consolidar en un único sistema todas las herramientas necesarias, incluyendo un conversor analógico-digital (ADC, por sus siglas en inglés) para interactuar con dispositivos analógicos de potencia, eliminando la dependencia de múltiples equipos externos. Gracias a la reconfigurabilidad de la FPGA y la flexibilidad de la CPU, es posible ajustar dinámicamente las condiciones de prueba y evaluar el comportamiento del ASIC bajo situaciones que emulan su uso real, facilitando la identificación de fallas y la implementación de mejoras en iteraciones posteriores del diseño.

La efectividad de la estrategia se evalúa mediante la validación post-silicio de un convertidor integrado como caso de estudio, analizando tanto el desempeño alcanzado como los desafíos de implementación. Los resultados obtenidos evidencian que la metodología no solo permite una validación funcional y eficiente del convertidor, sino que también establece un marco escalable para otros ASICs analógicos.

Palabras Claves

Convertidor multinivel DC-DC, circuito integrado de gestión de energía (PMIC), convertidor de tres niveles con capacitor flotante, System-on-Chip (SoC), FPGA, pruebas de ASIC, escalado dinámico de voltaje (DVS), control PI.

ABSTRACT

VALIDATION of application-specific integrated circuits (ASICs) presents multiple challenges, such as high costs and the technical complexity of testing. This work proposes and implements a testing strategy focused on the functional validation of a three-level flying capacitor integrated direct current-direct current (DC-DC) converter, using a System-on-Chip (SoC) that integrates a Field-Programmable Gate Array (FPGA) and a Central Processing Unit (CPU). The FPGA handles the dynamic generation of pulse-width modulation (PWM) signals with high temporal precision, while the CPU implements a proportional-integral (PI) control in a high-level programming language for closed-loop operation.

The proposed methodology aims to demonstrate the potential of the platform in the functional validation process by consolidating all necessary tools into a single system, including an analog-to-digital converter (ADC) to interact with analog devices, eliminating the need for multiple external instruments. Thanks to the FPGA's reconfigurability and the CPU's flexibility, it is possible to dynamically adjust testing conditions and evaluate the ASIC's behavior under scenarios that emulate real-world operation, facilitating fault detection and enabling improvements in subsequent design iterations.

The effectiveness of the strategy is evaluated through the post-silicon validation of an integrated converter as a case study, analyzing both the achieved performance and the implementation challenges. The results show that the proposed methodology not only enables a functional and efficient validation of the converter, but also establishes a scalable framework for other analog ASICs.

Keywords

Multilevel DC-DC converter, power management integrated circuit (PMIC), three-level flying capacitor converter, System-on-Chip (SoC), Field-Programmable Gate Array (FPGA), ASIC testing, dynamic voltage scaling (DVS), PI control.

ÍNDICE

AGRADECIMIENTOS	I
RESUMEN	II
ABSTRACT	III
ÍNDICE DE FIGURAS	VII
ÍNDICE DE TABLAS	IX
ABREVIACIONES	X
SIMBOLOGÍA	XII
1. INTRODUCCIÓN	1
1.1. Contexto y motivación	1
1.2. Planteamiento del problema	3
1.3. Hipótesis	5
1.4. Objetivos generales y específicos	6
1.5. Alcances y contribuciones	7
1.6. Organización del Informe	8
2. ANTECEDENTES	9
2.1. Metodologías de validación post-silicio	9
2.2. Sistema heterogéneo: FPGA y CPU	11
2.3. Convertidor de tres niveles de capacitor flotante	13
2.4. Primera iteración: Lazo abierto	17
3. DESARROLLO E IMPLEMENTACIÓN DE PRUEBAS BASADAS EN SOC	19
IV	

3.1. Metodología para la estrategia de pruebas basadas en SoC	19
3.1.1. Análisis del ASIC y recursos del SoC	23
3.1.2. Implementación de la estrategia en el caso de estudio	24
3.2. Esquema de modulación	28
3.2.1. Modulación Phase-Shifted PWM	29
3.2.2. Implementación de Esquema de Modulación PS-PWM en FPGA	30
3.3. Sistema de control	34
3.3.1. Modelo de control	35
3.3.2. Controladores PI	42
3.3.3. Programación del controlador en procesador	45
3.4. Integración de Módulos	46
4. CASO DE ESTUDIO: ASIC 3-LEVEL FLYING CAPACITOR CONVERTER	50
4.1. Arquitectura del ASIC	50
4.2. Entorno de pruebas	52
4.3. Resultados experimentales	55
4.3.1. Verificación inicial del ASIC	57
4.3.2. Protocolo de encendido	57
4.3.3. Mediciones a nivel de sistema	58
4.3.4. Mediciones de respuesta dinámica	60
4.3.5. Mediciones de eficiencia	62
4.4. Discusión de resultados	65
5. CONCLUSIONES Y TRABAJO FUTURO	68
5.1. Resumen	68
5.2. Conclusiones	68
5.3. Trabajo futuro	70
A. TESTING BOARD	72
B. CÓDIGO C	75
C. CÓDIGO MATLAB	77
D. COMUNICACIÓN ENTRE CPU Y FPGA	79
E. PARTICIPACIÓN EN TAPEOUTS	85
F. PASANTÍA EN FERMILAB	87
F.1. Validación de sensores de silicio: Proyecto ARCADIA	87

F.2. Diseño de circuito analógico: amplificador operacional con ganancia unitaria para proyecto 3D LGAD	88
G. PUBLICACIONES GENERADAS	90
BIBLIOGRAFÍA	92

Índice de figuras

1.1. Marco general propuesto de un sistema de pruebas post-silicio basado en SoC.	5
2.1. Plataforma de desarrollo basada en SoC Zynq y su arquitectura.	13
2.2. Estados de conmutación del convertidor de tres niveles de condensador flotante.	15
2.3. Simulación del voltaje antes y después del filtro LC para dos ciclos de trabajos.	16
2.4. Arquitectura del sistema 3L-FCC en lazo abierto.	18
3.1. Concepto del sistema de pruebas en ASIC analógico basadas en SoC.	20
3.2. Flujo general del diseño de un ASIC.	21
3.3. Aspectos importantes de la metodología de pruebas basada en SoC.	25
3.4. Simulación del sistema del convertidor en PLECS.	26
3.5. Dentro del SoC: Implementación de los módulos en FPGA y CPU.	28
3.6. Diagrama de bloques del esquema de modulación PS-PWM para un núcleo.	30
3.7. Simulación en Vivado del esquema de modulación, mostrando las señales principales para una fase del convertidor.	34
3.8. Estado 1 del 3L-FCC simplificado.	36
3.9. Estado 2 del 3L-FCC simplificado.	37
3.10. Estado 3 del 3L-FCC simplificado.	37
3.11. Estado 4 del 3L-FCC simplificado.	38
3.12. Esquema de los controladores PI.	44
3.13. Diagramas de bloques de Vivado.	47
4.1. Estructura física y empaquetado del ASIC 3LFCC.	51
4.2. Diagrama de bloques del sistema completo de convertidor DC-DC y esquemático de las etapas de potencia 3L-FCC.	52
4.3. Entorno de pruebas implementado con la plataforma ZYBO.	54
4.4. Diagrama conceptual de las etapas del proceso de validación del ASIC 3L-FCC.	56
4.5. Señales medidas relevantes para el circuito de un solo núcleo.	59

4.6. Comparación del voltaje de salida en función del ciclo de trabajo para las configuraciones en lazo abierto y lazo cerrado.	60
4.7. Desglose de la duración de la interrupción, mostrando la ejecución de cada algoritmo de control y las tareas complementarias de la ISR.	60
4.8. Respuesta a perturbaciones de carga: (a) incremento de la demanda de corriente desde 1 mA hasta 100 mA, (b) disminución de la demanda de corriente desde 100 mA hasta 1 mA.	61
4.9. Respuesta a perturbaciones en el voltaje de alimentación: (a) reducción del voltaje de 3,3 V a 2,7 V, (b) aumento del voltaje de 2,7 V a 3,3 V.	62
4.10. Prueba de desacople: (a) voltaje de salida variable y voltaje del condensador flotante fijo, (b) voltaje de salida fijo y voltaje del condensador flotante variable, (c) voltaje de salida variable y voltaje del condensador flotante fijo pero únicamente con el controlador v_o	63
4.11. Eficiencia en función de la corriente de salida: a) con diferentes voltajes de salida a 1 MHz, b) frecuencia de conmutación de 1 MHz frente a 250 kHz a un voltaje de salida de 2,4 V, c) lazo abierto frente a lazo cerrado a un voltaje de salida de 1,8 V y 1 MHz.	64
4.12. Eficiencia en función del voltaje de salida para una carga de 12 mA y una frecuencia de conmutación de 1 MHz.	65
4.13. Eficiencia en función de la corriente de salida: un solo núcleo frente a configuración interleaved a un voltaje de salida de 2,4 V y 1 MHz.	65
A.1. Testing board.	72
D.1. Creación del periférico AXI4 en Vivado.	80
D.2. Modificación del código de la IP para exponer registros AXI.	80
F.1. Entorno de pruebas del Proyecto ARCADIA.	88
F.2. Esquemático del amplificador operacional.	89

Índice de tablas

2.1. Estados de Conmutación del Convertidor de Tres Niveles de Condensador Flotante.	15
2.2. Estados prohibidos de conmutación del 3L-FCC.	17
3.1. Correspondencia de pines de entrada/salida del ASIC al SoC.	26
3.2. Valor inicial y dirección de los contadores.	31
3.3. Parámetros para el diseño del controlador de v_o	43
3.4. Parámetros para el diseño del controlador de v_f	44
3.5. Utilización de recursos de la FPGA.	48
3.6. Reporte de Timing del diseño con $\text{CLK}_{\text{FPGA}} = 255 \text{ MHz}$	48
3.7. Resumen de registros AXI utilizados en el modulador.	48
4.1. Especificaciones de diseño del ASIC 3L-FCC.	52
4.2. Detalle de pines, I/O y alimentación, usados del ASIC.	53
4.3. Datos de tiempo para las interrupciones y algoritmos de control	61
4.4. Comparación de entornos de prueba y características de convertidores FCML. .	66
5.1. Comparación de rendimiento entre convertidores FCML buck integrados reportados recientemente.	69
F.1. Requerimientos del amplificador operacional para el proyecto LGAD. . . .	89
F.2. Comparación entre valores requeridos y obtenidos (pre- y post-layout). . .	89

ABREVIACIONES

3L-FCC	: 3 Level Flying Capacitor Converter
AC	: Alternating Current
AC3E	: Centro Avanzado de Ingeniería Eléctrica y Electrónica
ADC	: Analog-to-Digital Converter
ASIC	: Application-Specific Integrated Circuit
ATE	: Automated Test Equipment
AXI4	: Advanced eXtensible Interface 4
BIST	: Built-In Self-Test
CMFB	: Common-Mode Feedback
CPU	: Central Processing Unit
DC	: Direct Current
DDA	: Differential Difference Amplifier
DFT	: Design For Testability
DRC	: Design Rule Check
DUT	: Device Under Test
DVFS	: Dynamic Voltage and Frequency Scaling
DVS	: Dynamic Voltage Scaling
FATE	: FPGA-based Automatic Test Equipment
FCML	: Flying Capacitor Multilevel
FF	: Flip-Flop
FPGA	: Field Programmable Gate Array
GIC	: Generic Interrupt Controller
HDL	: Hardware Description Language
I/O	: Input/Output
IC	: Integrated Circuit
LF	: Loop-Free
LGAD	: Low Gain Avalanche Diodes
LS	: Level-Shifted
X	

LUT	: Look-Up Table
LUTRAM	: Look-Up Table Random Access Memory
LVS	: Layout Versus Schematic
MAPS	: Monolithic Active Pixel Sensors
MIMO	: Multiple-Input, Multiple-Output
MMCM	: Mixed-Mode Clock Manager
MSPS	: Mega Samples Per Second
NMOS	: N-channel Metal-Oxide-Semiconductor
PCB	: Printed Circuit Board
PDK	: Process Design Kit
PEX	: Parasitic Extraction
PI	: Proportional-Integral
PMIC	: Power Management Integrated Circuit
PMOS	: P-channel Metal-Oxide-Semiconductor
PS	: Phase-Shifted
PWM	: Pulse Width Modulation
QFN	: Quad Flat No-Lead
SC	: Switched Capacitor
SISO	: Single-Input Single-Output
SoC	: System-on-Chip
UART	: Universal Asynchronous Receiver-Transmitter
UTFSM	: Universidad Técnica Federico Santa María
VHSB	: V_{IN} Half-Split Balancing
VQST	: V_{IN} Quarter-Split Transition

SIMBOLOGÍA

Matrices

A	: matriz de estados, $\mathbf{A} \in \mathbb{R}^{3 \times 3}$
B	: matriz de entradas, $\mathbf{B} \in \mathbb{R}^{3 \times 2}$
C	: matriz de salidas, $\mathbf{C} \in \mathbb{R}^{2 \times 3}$
E	: matriz de perturbaciones, $\mathbf{E} \in \mathbb{R}^{3 \times 1}$

Vectores

x	: vector de estados, $\mathbf{x} = [i_L, v_o, v_f]^T$
u	: vector de entradas de control, $\mathbf{u} = [u_i, u_v]^T$
p	: vector de perturbaciones, $\mathbf{p} = [V_{dc}]^T$
y	: vector de salidas, $\mathbf{y} = [v_o, v_f]^T$

Escalares

L_o	: inductancia del filtro LC de salida
C_o	: capacitancia del filtro LC de salida
C_f	: capacitancia del condensador flotante
R_o	: resistencia de carga
V_{dc}	: voltaje de entrada en corriente continua (DC)
v_o	: voltaje de salida
v_f	: voltaje del condensador flotante
i_L	: corriente en el inductor de salida
u_i	: variable de control asociada a la regulación de v_o
u_v	: variable de control asociada al balance de v_f

m_{1-2}	: índices de modulación
D_{1-8}	: señales de conmutación digitales
T_s	: periodo de muestreo
ϕ	: desfase entre las portadoras en el esquema de modulación
f_{switch}	: frecuencia de conmutación del convertidor
CLK_{FPGA}	: frecuencia de operación de la FPGA

Subíndices

o	: asociado a la salida (output)
f	: asociado al condensador flotante (flying capacitor)
dc	: asociado a la fuente de corriente continua (DC link)
0	: valor de equilibrio o punto de operación

Superíndices

$*$	: valor de referencia
-----	-----------------------

INTRODUCCIÓN

Este capítulo presenta el contexto que motiva este trabajo de tesis, para luego establecer la problemática que se busca abordar. Por último, se especifican los correspondientes alcances y contribuciones.

1.1. Contexto y motivación

Un ASIC es un tipo de circuito integrado (IC, por sus siglas en inglés) diseñado para cumplir una función particular, a diferencia de los circuitos de propósito general, como los microprocesadores, que pueden adaptarse a diversas tareas mediante programación. Gracias a esta especialización, los ASIC ofrecen un rendimiento y eficiencia superiores, lo que los hace ideales para aplicaciones críticas en telecomunicaciones, procesamiento de señales y control industrial. Su diseño puede integrar millones de transistores, según la complejidad y los requisitos de la aplicación [1].

El desarrollo de un ASIC es un proceso complejo y costoso. A medida que aumenta la complejidad de los diseños y se utilizan nodos tecnológicos más avanzados, la fabricación y las pruebas se vuelven más desafiantes. Se estima que hasta el 70 % del tiempo y los recursos del ciclo de desarrollo se destinan a la validación del diseño, lo que la convierte en una de las etapas más críticas del proceso [2], [3]. Dentro de estas actividades, la validación post-silicio ocurre después de la fabricación y busca verificar el comportamiento funcional, temporal y térmico del chip, garantizando su operación bajo condiciones realistas [4], [5]. Tradicionalmente, estas pruebas requieren equipos de prueba automatizados (ATE, por sus siglas en inglés) costosos y técnicamente complejos [6]–[8], lo que limita el acceso a esta etapa para instituciones académicas y pequeñas empresas.

Las barreras de entrada al diseño de circuitos integrados de diseño propio se han reducido

significativamente con la aparición de herramientas de código abierto y kits de diseño de procesos (PDKs, por sus siglas en inglés), como SKY130, una tecnología híbrida de 180 nm-130 nm liberada por SkyWater Technology en 2020 [9] e IHP-Open130-G2 [10], tecnología basada en SiGe:C BiCMOS de 130 nm liberada en 2023. Estos elementos han facilitado el acceso al diseño de ASICs y a la validación pre-silicio, reduciendo costos de entrada y fomentando que más personas y grupos participen dentro de estos entornos de código abierto [11]–[14]. Este ecosistema ha impulsado proyectos académicos y colaborativos, como por ejemplo en el emergente campo de la microelectrónica que ha cobrado impulso en la Universidad Técnica Federico Santa María (UTFSM) junto al Centro Avanzado de Eléctrica y Electrónica (AC3E), donde un equipo de estudiantes de la UTFSM, guiados por mentores internacionales e investigadores del AC3E, participó en el IEEE 2022 SSCS PICO Open-Source Chipathon [15]. Utilizando tecnología open source SKY130, lograron diseñar y mandar a fabricar un convertidor de tres niveles de capacitor flotante (3L-FCC, por sus siglas en inglés) [16], recibido por el AC3E a finales de 2023. Sin embargo, estos avances conducen a un nuevo desafío: la validación post-silicio. En comparación con la validación pre-silicio, que se realiza en modelos computacionales, la validación post-silicio se enfrenta a la dificultad de manejar un artefacto físico, lo que añade una capa adicional de complejidad [4], donde incluso el proceso de energizar y encender el ASIC representa un reto, ya que en este proceso se habilitan y validan diversas características críticas que pueden revelar errores tempranos [17].

La validación post-silicio desempeña un papel esencial en la detección de errores no observados durante la verificación pre-silicio [17], los cuales podrían resultar extremadamente costosos en términos económicos, de seguridad y reputación, si se descubren después de que los productos han sido lanzados al mercado. Esta fase presenta desafíos únicos, como la limitada observabilidad y controlabilidad de señales internas derivada del número acotado de terminales de entrada/salida del circuito, además de la dificultad de reproducir fallos complejos que solo se manifiestan tras largos periodos de operación [18]–[20]. Para abordarlos, se han propuesto distintas metodologías. Una de las más comunes es el Design For Testability (DFT), que incorpora estructuras adicionales en el diseño del ASIC para facilitar su prueba y diagnóstico [1], mejorando la cobertura de pruebas, pero aumentando la complejidad del chip, el área, el costo y el consumo de energía [21]. Ahora bien, la validación se vuelve particularmente desafiante en los circuitos digitales sin DFT y aún más en los diseños analógicos debido a la naturaleza de las señales y de las estructuras de los circuitos involucrados [22], [23]. A diferencia de los circuitos digitales, donde las especificaciones y metodologías de prueba son más homogéneas y sistemáticas, los circuitos analógicos requieren pruebas funcionales dedicadas y adaptativas que emulen condiciones de operación realistas [24]. Por lo tanto, la prueba funcional es una parte clave de la validación post-silicio, verificando que el ASIC cumpla con las especificaciones de diseño bajo condiciones

realistas. Aunque estas pruebas son esenciales para garantizar la funcionalidad del chip, pueden presentar desventajas, como la dificultad de cubrir todos los posibles escenarios operativos en un tiempo razonable y la dependencia de los diseñadores para crear patrones de prueba efectivos [21], [25].

En este contexto, las FPGAs se han consolidado como una herramienta fundamental en los flujos de verificación y validación de ASICs, actuando como un puente eficaz entre la verificación pre-silicio y post-silicio. Gracias a su flexibilidad y capacidad de reconfiguración, estos dispositivos permiten implementar prototipos funcionales del diseño antes de su fabricación [26], [27]. Además de permitir el prototipado funcional, las FPGAs posibilitan la generación de patrones de estímulo específicos mediante un lenguaje de descripción de hardware (HDL, por sus siglas en inglés), lo cual resulta esencial para verificar el comportamiento del ASIC bajo distintas condiciones de operación. Esta capacidad ha impulsado su uso en plataformas de prueba como FATE (FPGA-based Automatic Test Equipment), una solución altamente reconfigurable que permite ejecutar pruebas post-silicio sobre circuitos digitales utilizando solo una laptop y una placa de desarrollo con FPGA [7], [28], [29]. Estas plataformas han demostrado ser especialmente útiles para adaptar rápidamente la arquitectura de prueba a distintos dispositivos bajo prueba (DUT, por sus siglas en inglés), acelerando el desarrollo y validación de prototipos. No obstante, estas soluciones se orientan principalmente a circuitos digitales, dejando un vacío en el ámbito analógico.

Frente a estas limitaciones, resulta especialmente relevante explorar estrategias de validación funcional post-silicio que no dependan de DFT y que sean aplicables a circuitos analógicos integrados. En esta línea, este trabajo propone una estrategia basada en un SoC que integra FPGA y CPU para la validación funcional post-silicio de un ASIC analógico: el 3L-FCC IC, completamente diseñado con herramientas de diseño de open source [16]. El enfoque busca demostrar la efectividad de esta metodología en un caso de estudio real, además de discutir los desafíos asociados a su implementación.

1.2. Planteamiento del problema

Los métodos tradicionales de verificación pre-silicio, que se basan en modelos computacionales, no pueden capturar todas las posibles fallas que podrían surgir en un dispositivo físico real. Este problema se ve exacerbado por la naturaleza física del dispositivo de silicio, más difícil de controlar, observar y depurar en comparación con un modelo simulado. Por ello, la validación post-silicio constituye una etapa crítica en el desarrollo de ASICs, ya que permite identificar errores de diseño que no fueron detectados durante la verificación previa. Sin embargo, esta fase presenta dificultades relacionadas con la limitada observabilidad y controlabilidad de las señales internas del chip [4], [18]. Por un lado, las metodologías tradicionales de validación dependen del uso de ATEs, que implican altos

costos económicos y técnicos, limitando su acceso a grandes empresas con infraestructura especializada [6], [7]. Por otro, los enfoques basados en DFT ofrecen una alternativa para mejorar la cobertura de pruebas, pero aumentan la complejidad y el área del chip [1], [21].

Estas limitaciones se vuelven aún más evidentes en los circuitos analógicos, donde las metodologías de prueba no están tan estandarizadas como en el dominio digital. La validación en este contexto requiere pruebas funcionales adaptadas a las condiciones reales de operación, lo que demanda tiempo, experiencia especializada y recursos adicionales [24]. Esto conlleva a que los fabricantes diseñen sus propias estrategias de validación, adaptadas a las particularidades de sus diseños y especificaciones.

En consecuencia, el problema central que aborda este trabajo es la limitada disponibilidad de estrategias de validación post-silicio que sean accesibles, reproducibles y aplicables a circuitos integrados analógicos dentro de entornos académicos y de investigación. Esta brecha limita la capacidad de experimentar, verificar y validar diseños analógicos fabricados mediante iniciativas de hardware abierto, como las que hoy se impulsan con tecnologías open source.

Para responder a esta problemática, surge la necesidad de explorar plataformas de validación que combinen bajo costo, flexibilidad y capacidad de adaptación a las necesidades específicas del DUT. Entre ellas, los sistemas basados en SoC, que integran FPGA y CPU, se presentan como una alternativa prometedora para implementar pruebas funcionales post-silicio en ASICs analógicos. La Figura 1.1 muestra un marco general de referencia que ilustra cómo los recursos del SoC, junto con las características del ASIC, pueden organizarse para generar un sistema de pruebas ajustable a cada diseño. Estas plataformas permiten consolidar en un único sistema la lógica de control, la generación de estímulos y la adquisición de señales analógicas mediante ADCs integrados. De esta manera, reducen la dependencia de múltiples dispositivos externos y superan algunas limitaciones de enfoques previos basados exclusivamente en FPGA.

En este trabajo, el planteamiento se acota al caso de estudio del convertidor integrado de tres niveles de capacitor flotante (3L-FCC IC), un ASIC analógico diseñado en un entorno open source con SKY130 [16]. La validación post-silicio de este circuito representa un desafío particular, dado que combina complejidad de control, señales mixtas y la necesidad de regulación estable bajo condiciones variables de carga, con una operación de conmutación que alcanza frecuencias de hasta 1 MHz. A estas frecuencias, la generación de la modulación, junto con mecanismos de seguridad temporalmente precisos, requiere resoluciones temporales y niveles de sincronización que no pueden ser garantizados por una CPU o DSP. Por este motivo, la FPGA resulta la plataforma adecuada para implementar los elementos con restricciones temporales y/o de alta frecuencia, mientras que las tareas de control, de menor exigencia temporal, pueden ejecutarse eficazmente en la CPU integrada. Esta separación permite reproducir las condiciones de operación esperadas para la validación




Figura 1.1. Marco general propuesto de un sistema de pruebas post-silicio basado en SoC.

del ASIC.

1.3. Hipótesis

Considerando lo anterior, se propone la siguiente hipótesis: *La validación post-silicio de un convertidor integrado DC-DC de tres niveles de capacitor flotante puede realizarse de manera efectiva, accesible y reproducible mediante una estrategia de pruebas basada en un SoC que integra FPGA y CPU, permitiendo implementar un control digital capaz de regular de manera estable los voltajes del capacitor flotante y de salida del convertidor. Se espera que esta implementación permita: (i) mantener la operación del convertidor frente a variaciones de carga y perturbaciones de entrada, (ii) validar experimentalmente un control tipo single-input single-output (SISO) desacoplado para el convertidor bajo estudio, y (iii) demostrar la potencial escalabilidad de la arquitectura hacia la validación de otros ASICs analógicos, ampliando las capacidades de las plataformas basadas en FPGA más allá de los sistemas digitales.*

1.4. Objetivos generales y específicos

Para abordar los desafíos asociados al diseño y la implementación de las pruebas específicas empleando plataformas SoC con FPGA y CPU, se han definido un objetivo general y varios objetivos específicos que orientan el desarrollo y ejecución del trabajo. A continuación, se presentan estos objetivos, los cuales estructuran las actividades necesarias para lograr el trabajo propuesto:

Objetivo general

- Desarrollar y validar una estrategia de pruebas post-silicio basada en un SoC que integra FPGA y CPU, aplicada al convertidor integrado DC-DC de tres niveles de capacitor flotante, con el fin de evaluar su funcionamiento, demostrando así la potencialidad de este enfoque como alternativa accesible y reproducible para la validación de circuitos integrados analógicos.

Objetivos específicos

OE1 Comprender el comportamiento del sistema de potencia implementado en el 3L-FCC IC.

- A1.1 Analizar la documentación técnica disponible del convertidor.
- A1.2 Realizar simulaciones para caracterizar el comportamiento del sistema.
- A1.3 Ajustar parámetros de simulación y definir el subsistema que será diseñado e implementado en la FPGA y lo que será programado en la CPU.

OE2 Desarrollar el subsistema a implementar en una plataforma de sistema heterogéneo. Para este objetivo se usarán las herramientas de Xilinx: Vivado y Vitis Classic, junto a la plataforma SoC Zybo que integra FPGA y CPU.

- A2.1 Buscar referencias de implementaciones validadas de los módulos necesarios.
- A2.2 Diseñar y validar módulos en HDL no conseguidos en A2.1.
- A2.3 Incorporar y validar el subsistema en la FPGA.
- A2.4 Implementar y validar el algoritmo de control en la CPU.
- A2.5 Integrar y validar el subsistema implementado en la plataforma SoC.

OE3 Caracterizar la arquitectura del ASIC.

- A3.1 Estudiar limitaciones eléctricas del IC y su disposición de pines.
- A3.2 Revisar la PCB desarrollada para facilitar la operatividad del ASIC.
- A3.3 Esquematizar el conexionado del sistema ASIC-SoC y las pruebas funcionales a realizar para validar la operación del convertidor y el desacople del control.

OE4 Generar de resultados experimentales en entorno de laboratorio.

- A4.1 Preparar el entorno de laboratorio dispuesto por el AC3E y realizar la depuración inicial del sistema.
- A4.2 Ejecutar las pruebas propuestas en la Actividad A3.3 y obtener mediciones de eficiencia, comportamientos estacionarios y dinámicos.
- A4.3 Documentar el proceso y analizar los resultados obtenidos.
- A4.4 Elaborar artículo científico, teniendo como primeras opciones la Conferencia Argentina de Electrónica (CAE) o la revista especializada IEEE Design & Test.

1.5. Alcances y contribuciones

Para el desarrollo de esta Tesis se consideraron los siguientes alcances:

- A1** La metodología de pruebas se centrará exclusivamente en la validación post-silicio del ASIC especificado, utilizando la estrategia basada en System-on-Chip con FPGA para la generación y control de señales de prueba.
- A2** Se utilizarán simulaciones en PLECS con fines de análisis y comprensión, sin abordar aspectos de diseño ni validación pre-silicio.
- A3** En este trabajo, se denomina SoC a una plataforma que integra un procesador (CPU) y lógica reconfigurable (FPGA). Para las pruebas se utilizará la tarjeta Zybo de AMD-Xilinx, empleando las herramientas Vivado 2023.2 y Vitis Classic 2023.2. Los módulos desarrollados podrán adaptarse a otras plataformas del mismo fabricante, siempre que las restricciones de recursos lo permitan.
- A4** No se contempla la optimización del modulador, el controlador ni la comunicación FPGA-CPU, dado que estos módulos cumplen únicamente la función de garantizar el funcionamiento del sistema.
- A5** Las pruebas se limitan a las condiciones de operación definidas en las especificaciones del 3L-FCC IC, sin extenderse a condiciones extremas o fuera de parámetros típicos.
- A6** El análisis teórico y las pruebas experimentales se centrarán en el control de lazo cerrado para un solo núcleo del convertidor; no obstante, se incluyen pruebas complementarias en configuración intercaladas (interleaved) con ambos núcleos para observar su desempeño conjunto.

Basado en los resultados obtenidos, se identifican las siguientes principales contribuciones:

- C1** Desarrollo e implementación de un sistema de pruebas post-silicio basado en un SoC heterogéneo que integra FPGA y CPU, aplicado al caso de estudio del 3L-FCC IC.

- C2** Implementación y validación de una técnica de modulación Phase-Shifted PWM en la FPGA, adaptada a los requerimientos específicos del 3L-FCC IC.
- C3** Integración de un controlador PI en la CPU para la gestión dinámica del convertidor, contribuyendo a mejorar su rendimiento y mantener su funcionalidad en diversas condiciones de operación.
- C4** Diseño de un flujo de trabajo de pruebas que permite la caracterización funcional del ASIC analógico bajo condiciones cercanas a operación real, empleando el SoC para la generación de estímulos personalizados y el control de la operación.
- C5** Propuesta de un enfoque modular y flexible para la validación post-silicio de ASICs analógicos, acompañado de documentación y directrices que facilitan su extensión a otros dispositivos y aplicaciones.

1.6. Organización del Informe

El contenido de esta tesis está organizado de la siguiente forma:

- Capítulo 2 presenta el estado del arte en el campo de la validación de ASIC, proporcionando una revisión de las metodologías y tecnologías más relevantes. Además, incluye una introducción teórica al convertidor implementado en el ASIC a validar y detalla las principales características de la plataforma base utilizada para realizar dichas validaciones.
- Capítulo 3 describe la metodología empleada para definir y ejecutar la estrategia de pruebas, destacando el desarrollo e implementación de los módulos clave del sistema. Esto incluye el controlador programado en la CPU y el esquema de modulación diseñado en la FPGA.
- Capítulo 4 expone un análisis detallado del caso de estudio, que abarca las características técnicas del ASIC, la configuración física del sistema de pruebas y la ejecución de las pruebas realizadas.
- Capítulo 5 concluye la tesis con un resumen del trabajo realizado, destacando los principales resultados obtenidos. Finalmente, se proponen posibles enfoques a futuro para complementar el trabajo realizado.

ANTECEDENTES

Este trabajo presenta una estrategia de pruebas para un ASIC analógico utilizando un SoC con FPGA. En este enfoque, la FPGA se encarga de implementar el esquema de modulación, mientras que la CPU ejecuta el controlador en un lenguaje de alto nivel. En este capítulo se revisan otras técnicas existentes para la validación post-silicio, lo que proporciona un marco de referencia para la propuesta de este trabajo. Luego, se describe el tipo de plataforma que se utilizará para realizar las pruebas, el convertidor implementado en el ASIC y las primeras pruebas realizadas con el 3L-FCC IC.

2.1. Metodologías de validación post-silicio

Entre las metodologías clásicas de validación post-silicio destacan tres enfoques principales: el DFT, el uso de ATEs y las pruebas funcionales.

El DFT consiste en incorporar estructuras adicionales en el diseño del circuito para facilitar su diagnóstico y prueba [1]. Entre sus técnicas más comunes se encuentran *Boundary Scan*, que permite verificar interconexiones internas y externas insertando celdas de escaneo entre los pines de I/O y la lógica interna del dispositivo; *Built-In Self Test* (BIST), donde el propio circuito genera y ejecuta secuencias de prueba; y *Scan Chain*, que inserta registros de desplazamiento conectados en serie dentro del circuito bajo prueba, lo que permite introducir valores de prueba hacia el interior del circuito y recuperar los resultados desde nodos internos hacia pines accesibles [21]. Estas estrategias han probado ser muy efectivas en ASICs digitales, aunque presentan desventajas relevantes: incrementan la complejidad del diseño, el área ocupada en silicio y el consumo de energía, además de no ser siempre aplicables en diseños analógicos [21], [25].

Otra metodología ampliamente utilizada corresponde a los ATEs. Estos dispositivos

aplican estímulos controlados al DUT y analizan sus respuestas para evaluar funcionalidad, características eléctricas, desempeño temporal e integridad de interconexiones [30]. Sus principales ventajas son la alta cobertura de pruebas en un amplio rango de condiciones operativas, la reproducibilidad y la automatización del proceso, que reduce errores humanos y acelera la validación, aspectos especialmente valiosos en entornos de producción a gran escala [17]. Sin embargo, su elevado costo y la necesidad de personal especializado los convierten en una opción inaccesible para instituciones académicas y pequeñas empresas [6]–[8].

Como alternativa a los ATE, han surgido soluciones de bajo costo basadas en FPGA, como FATE, que permiten ejecutar pruebas digitales mediante hardware reconfigurable y con un costo significativamente menor [28]. A diferencia de la mayoría de los ATE, en los sistemas FATE generalmente no se integra un microprocesador o microcontrolador en el recurso programable. Esto implica que, una vez configurados para un DUT específico, se convierten en instrumentos “ad hoc”, optimizados en simplicidad y velocidad, aunque limitados en funcionalidad general [31]. Trabajos más recientes, como [8], han explorado plataformas SoC que combinan FPGA y CPU, ampliando así sus capacidades. Es importante destacar que la mayoría de los ATE y sistemas FATE, incluidos estos últimos, se apoyan en estructuras DFT presentes en los ASICs digitales [28]. A diferencia de dichos enfoques, en este trabajo se aborda la validación funcional de un ASIC analógico sin DFT, lo que exige un planteamiento metodológico distinto.

Finalmente, las pruebas funcionales constituyen una metodología que busca verificar que un circuito cumpla con sus especificaciones en condiciones que emulen su entorno de operación real [20], [24]. Sus ventajas incluyen la posibilidad de detectar fallas en escenarios realistas y evaluar el desempeño integral del sistema; sus limitaciones, en cambio, son la dificultad de cubrir exhaustivamente todos los escenarios posibles y la dependencia de diseñadores expertos para definir patrones de prueba efectivos [21].

En el contexto de esta tesis, las pruebas funcionales post-silicio constituyen el eje central, permitiendo evaluar el desempeño de un ASIC analógico sin DFT, como lo es el 3L-FCC IC. La estrategia propuesta se basa en la implementación de un banco de pruebas con cierto nivel de automatización sobre una plataforma SoC con FPGA, lo que habilita la validación del ASIC bajo múltiples condiciones de operación y refuerza la pertinencia de esta metodología frente a las limitaciones de los enfoques tradicionales. Esta flexibilidad se alinea con las tendencias actuales en arquitecturas digitales reconfigurables y extensibles para el control de electrónica de potencia, como se demuestra en [32], donde la integración del control de señal mixta y las capacidades de programación en tiempo de ejecución permite una adaptación eficiente a diversas aplicaciones de potencia, ofreciendo ventajas significativas en modularidad, rendimiento y escalabilidad del diseño.

2.2. Sistema heterogéneo: FPGA y CPU

Un sistema heterogéneo está compuesto por subsistemas de procesamiento de distinta naturaleza. Estos sistemas pueden combinar, por ejemplo, un procesador con núcleos de diferente microarquitectura, o bien un procesador de propósito general junto con una GPU, lógica programable u otro tipo de acelerador específico. En el contexto de esta tesis, se considera como sistema heterogéneo la asociación de un procesador convencional (CPU) con lógica programable (FPGA).

El uso de sistemas heterogéneos permite distribuir las tareas de procesamiento entre CPU y FPGA. Mientras la CPU se orienta a la ejecución de algoritmos y funciones de alto nivel, la FPGA se destina a tareas de procesamiento paralelo y de alta precisión temporal. La asignación de funciones entre ambos componentes se define según los requisitos de la aplicación, lo que otorga flexibilidad en el diseño de sistemas.

La incorporación de FPGAs en sistemas heterogéneos ha cobrado gran relevancia gracias a su capacidad de procesamiento paralelo, eficiencia energética y posibilidad de adaptar el hardware a necesidades específicas. A diferencia de otros aceleradores, como las GPU o los ASIC, las FPGAs ofrecen una combinación única de reconfigurabilidad y rendimiento, lo que las posiciona como una plataforma relevante en aplicaciones que requieren flexibilidad y validación experimental. Un ejemplo aplicado de esto se presenta en el Anexo F.1.

Las FPGAs se han utilizado ampliamente en áreas como robótica, electrónica de potencia y procesamiento de señales, entre otras [33]. El rendimiento de estos dispositivos ha aumentado significativamente, llegando a competir con los ASIC en ciertas métricas y ofreciendo ventajas adicionales en términos de flexibilidad [34]. Esta tendencia también ha impulsado el desarrollo de estrategias de control digital embebidas, las cuales han demostrado ser efectivas en la validación en tiempo real y en la evaluación de la regulación de convertidores de potencia [35], reforzando así la relevancia de las FPGAs en entornos de validación post-silicio. Asimismo, su flexibilidad permite el prototipado rápido de diseños destinados a convertirse en ASIC, como se demuestra en [27], [33], [36], y su integración como módulos complementarios a ASICs, PCBs o sistemas completos. Estas capacidades las han convertido en un recurso central tanto en etapas previas a la fabricación como en la validación post-silicio.

La versatilidad de las FPGAs también ha impulsado el desarrollo de sistemas de prueba automática de bajo costo, como FATE. Estos sistemas aprovechan la arquitectura de bloques lógicos configurables y su amplia disponibilidad de pines de entrada/salida para interactuar con el DUT [28] y permitiendo ejecutar pruebas personalizadas utilizando únicamente una computadora portátil y una placa de desarrollo con FPGA, y se diferencian de otros ATE de bajo costo en que no requieren la incorporación de un microprocesador o microcontrolador adicional [7]. Una vez configurados, actúan como instrumentos “ad hoc” optimizados en simplicidad y velocidad [31]. Estos sistemas se emplean principalmente en la validación post-

silicio de circuitos integrados digitales, gracias a su capacidad de procesamiento paralelo, precisión temporal y flexibilidad en el diseño de hardware. Además, su rendimiento puede ampliarse fácilmente mediante el uso de hardware más avanzado, como ADCs y FPGAs de mayor capacidad, sin necesidad de modificar la metodología de prueba subyacente [29].

Otra ventaja relevante de los sistemas FATE es su portabilidad, lo que los hace adecuados para escenarios específicos como demostraciones en conferencias o procesos de depuración colaborativa entre equipos. En tales casos, disponer de un dispositivo de pruebas reconfigurable y portátil reduce significativamente el tiempo de preparación en comparación con equipos dedicados de prueba automatizada. Asimismo, elimina la necesidad de recurrir a costosos sistemas ATE comerciales, ofreciendo una solución más accesible [28].

No obstante, los sistemas FATE presentan limitaciones importantes. Están diseñados principalmente para circuitos digitales que incorporan estrategias de DFT, lo que restringe su aplicabilidad en entornos analógicos. Además, suelen desarrollarse desde cero, lo que introduce incertidumbre sobre la calidad y el tiempo de prueba debido a la necesidad de validar repetidamente la plataforma [8]. Otros trabajos, como [29], han señalado problemas adicionales relacionados con la reconfiguración del pin-out, limitaciones de memoria y la necesidad de reiniciar pruebas. Asimismo, el diseño e implementación en FPGA puede resultar complejo para desarrolladores sin experiencia en HDLs, y exigente incluso para diseñadores experimentados, quienes deben escribir manualmente el código y optimizarlo para lograr implementaciones eficientes en tiempos reducidos.

Para reducir esta dificultad de entrada en el uso de FPGAs, han surgido herramientas que permiten traducir lenguajes de alto nivel a HDL de forma más rápida y sencilla, como la metodología de diseño basado en modelos con Matlab/Simulink y HDL Coder [37]. A esto se suma la creciente disponibilidad de placas de desarrollo reconfigurables de uso sencillo, que incorporan componentes electrónicos de última generación. En conjunto, estos avances han facilitado el desarrollo de sistemas de prueba de bajo costo, permitiendo su implementación en plazos razonables [8].

La combinación de CPU y FPGA en un sistema heterogéneo permite superar varias de estas limitaciones. La FPGA aporta paralelismo y eficiencia en el hardware, mientras que la CPU ofrece facilidad de programación, gestión de excepciones y adaptación dinámica a distintos escenarios. De esta forma, ambos componentes se complementan y habilitan arquitecturas más flexibles y eficientes, lo que constituye la base de la estrategia de validación post-silicio propuesta en esta tesis.

En este trabajo se emplea un dispositivo de la familia Zynq de AMD-Xilinx, comercializado como SoC [38]. En particular, se seleccionó la plataforma Zybo [39], mostrada en la Figura 2.1a, una placa de desarrollo que integra un procesador de doble núcleo ARM Cortex-A9 junto con la lógica de FPGA Xilinx 7-series, como se ilustra en la Figura 2.1b. Esta plataforma constituye la base experimental sobre la cual se implementa la estrategia

de validación post-silicio del 3L-FCC IC.




Figura 2.1. Plataforma de desarrollo basada en SoC Zynq y su arquitectura.

2.3. Convertidor de tres niveles de capacitor flotante

En el ámbito de la gestión de energía, la demanda de alta eficiencia ha impulsado el uso generalizado de convertidores DC-DC en diversas aplicaciones. En este contexto, los circuitos integrados de gestión de energía (PMIC, por sus siglas en inglés) han adquirido relevancia al integrar múltiples reguladores DC-DC, ofreciendo configuraciones adecuadas tanto para aplicaciones específicas como de propósito general [40].

En el caso del diseño de dispositivos portátiles, uno de los principales desafíos es maximizar la duración de la batería, lo que convierte a los convertidores DC-DC en elementos clave para la gestión eficiente de la energía. Dentro de esta familia, los convertidores basados en capacitores conmutados (SC, por sus siglas en inglés) han ganado popularidad tanto en implementaciones on-chip como off-chip, debido a su capacidad para mejorar la eficiencia y reducir el tamaño de los sistemas de alimentación [41], [42]. En este escenario, donde la eficiencia, la respuesta dinámica y la miniaturización son determinantes, el convertidor buck de tres niveles de capacitor flotante se presenta como una alternativa relevante. Esta arquitectura permite duplicar la frecuencia de conmutación y reducir la oscilación de voltaje en el nodo de conmutación en comparación con un buck convencional, posibilitando el uso de inductores más compactos y un mayor ancho de banda sin comprometer la eficiencia. No

obstante, para asegurar un funcionamiento confiable, es fundamental mantener la regulación precisa del voltaje del condensador flotante en la mitad del voltaje de entrada [43], [44].

Más ampliamente, el convertidor multinivel de capacitor flotante (FCML, por sus siglas en inglés) constituye la topología de referencia de la cual el 3L-FCC es un caso particular. Esta familia de convertidores se ha consolidado gracias a ventajas intrínsecas, como la reducción del estrés de voltaje en los interruptores de potencia y la disminución de la ondulación de corriente en el inductor, lo que redundo en mejoras de eficiencia y rendimiento [45].

Gracias a estas características, los convertidores FCML se han empleado en aplicaciones avanzadas de conversión de potencia. Han sido utilizados como bloques clave en sistemas de conversión totalmente integrados, tales como convertidores DC-DC con *interleaving* [46], [47], así como en convertidores DC-DC híbridos basados en conmutación por condensador [48], [49]. La estructura central de los convertidores FCML también se ha aplicado en ámbitos distintos a la conversión de energía, como en amplificadores de audio clase D de alta eficiencia [50], [51]. En particular, el trabajo [50] implementa un lazo de control de cuarto orden para un amplificador de cinco niveles. En contraste, en esta tesis se adopta un enfoque de control más simple y modular, basado en dos controladores PI de primer orden, cada uno actuando sobre una variable desacoplada del 3L-FCC (el voltaje de salida y el voltaje del condensador flotante). Esta estructura reduce significativamente la complejidad del diseño y la sintonización del control, manteniendo al mismo tiempo un desempeño eficaz para los fines de validación post-silicio. Estas aplicaciones refuerzan la relevancia de las arquitecturas FCML y constituyen el fundamento sobre el cual se desarrolla el 3L-FCC IC.

Principio de operación

La Figura 2.2 muestra los estados de un núcleo del 3L-FCC. La configuración incluye dos transistores PMOS de alto voltaje (M_1 y M_2), dos transistores NMOS de alto voltaje (M_3 y M_4), un condensador flotante C_f , y un filtro de salida conformado por un inductor L_o y un condensador C_o . El convertidor opera en cuatro estados ilustrados en la Figura 2.2 y detallados en la Tabla 2.1:

- **Estado 1 - Salida a V_{dc} :** NMOS M_3 y M_4 abiertos, PMOS M_1 y M_2 cerrados. El condensador C_f queda flotando y la salida v_o se conecta a V_{dc} .
- **Estado 2 - Carga de C_f :** NMOS M_4 y PMOS M_2 abiertos, NMOS M_3 y PMOS M_1 cerrados. C_f se conecta entre el enlace DC y la salida en modo carga.
- **Estado 3 - Descarga de C_f :** NMOS M_3 y PMOS M_1 abiertos, NMOS M_4 y PMOS M_2 cerrados. C_f se conecta entre la salida y tierra, descargándose hacia la carga.




Figura 2.2. Estados de conmutación del convertidor de tres niveles de condensador flotante.

- **Estado 4 - Salida a tierra:** PMOS M_1 y M_2 abiertos, NMOS M_3 y M_4 cerrados. El condensador C_f queda flotando y la salida v_o se conecta a tierra.

Tabla 2.1. Estados de Conmutación del Convertidor de Tres Niveles de Condensador Flotante.

Estado	M_1	M_2	M_3	M_4	v_f	v_c	v_c ($v_f = V_{dc}/2$)
E1	ON	ON	OFF	OFF	$\sim$	V_{dc}	V_{dc}
E2	ON	OFF	ON	OFF	$\uparrow$	$V_{dc} - v_f$	$V_{dc}/2$
E3	OFF	ON	OFF	ON	$\downarrow$	v_f	$V_{dc}/2$
E4	OFF	OFF	ON	ON	$\sim$	0	0

Las transiciones rápidas entre los tres niveles de voltaje, asumiendo que el condensador flotante está equilibrado en $V_{dc}/2$, implican que los estados 2 y 3 producen el mismo nivel de salida. Esto genera una forma de onda con un “ripple” significativo, característico de los convertidores no lineales. Para obtener una salida más estable, la señal se filtra mediante un filtro LC formado por L_o y C_o , que atenúa las componentes de alta frecuencia y entrega un voltaje con una alta componente continua. La Figura 2.3 muestra este efecto en simulación, destacando la transición desde un voltaje pulsante entre dos niveles a una salida DC más estable tras el filtrado.

De esta manera, el filtro LC convierte la señal de voltaje pulsante en una señal casi




Figura 2.3. Simulación del voltaje antes y después del filtro LC para dos ciclos de trabajos.

continua, cuyo valor promedio v_o se encuentra en el rango de 0 a V_{dc} . El valor de v_o depende directamente del ciclo de trabajo, definido por el tiempo durante el cual cada estado permanece activo. Por tanto, ajustar los tiempos de conducción de los transistores permite modificar dinámicamente el nivel promedio de salida, habilitando técnicas de escalado dinámico de voltaje (DVS, por sus siglas en inglés). Este principio constituye la base de estrategias más generales como el escalado dinámico de voltaje y frecuencia (DVFS), ampliamente utilizadas en reguladores integrados para microprocesadores modernos, donde múltiples dominios de voltaje independientes requieren ajustes rápidos y precisos según su carga computacional [52], [53]. Aunque el presente trabajo no se centra en estas aplicaciones, la capacidad del 3L-FCC para modificar su voltaje de salida de manera estable y controlada refuerza el potencial de este tipo de convertidores en escenarios donde la modulación fina del voltaje es crítica para la eficiencia energética.

Estados prohibidos y tiempos muertos

Existen ciertos estados de conmutación que deben evitarse, ya que pueden generar cortocircuitos o condiciones inseguras. Por ejemplo, si todos los interruptores M_{1-4} se encuentran encendidos simultáneamente, se produce un cortocircuito directo entre V_{dc} y

tierra. Otra combinación riesgosa ocurre cuando M_2 y M_3 conducen al mismo tiempo, generando un cortocircuito en el condensador flotante. Estos estados prohibidos se presentan en la Tabla 2.2.

Tabla 2.2. Estados prohibidos de conmutación del 3L-FCC.

Estado	M_1	M_2	M_3	M_4	Consecuencia
P1	ON	ON	ON	ON	Cortocircuito V_{dc} y GND
P2	OFF	ON	ON	OFF	Cortocircuito en condensador

Para mitigar estos riesgos se introducen tiempos muertos, intervalos entre el apagado de un transistor y el encendido de su complementario. De este modo se evita la conducción simultánea que podría causar fallas. No obstante, un tiempo muerto excesivo reduce la eficiencia del convertidor, ya que interrumpe la transferencia de energía, mientras que uno insuficiente eleva el riesgo de cortocircuito. Este compromiso es especialmente crítico en convertidores que operan a frecuencias elevadas donde estos tiempos muertos deben definirse con una resolución del orden de nanosegundos o menos. Para lograr esta granularidad, existen dos alternativas: implementar la lógica de tiempo muerto en una FPGA capaz de generar retardos digitales precisos en la escala requerida, o bien utilizar técnicas analógicas (por ejemplo, retardos resistivos-capacitivos). Sin embargo, estas soluciones analógicas tienden a ser menos flexibles, más sensibles a variaciones del proceso y requieren rediseño si se desea modificar el tiempo muerto. En contraste, la implementación digital en FPGA permite ajustar el valor de manera programable y reproducible, conservando la flexibilidad necesaria para explorar diferentes configuraciones durante la validación post-silicio.

2.4. Primera iteración: Lazo abierto

En el artículo “Open-Source Multilevel Converter Power IC Design and Test” de J. Marín et al. [54], se describe la primera iteración de pruebas basadas en FPGA con el objetivo de validar ciertas características del 3L-FCC IC. Para ello se utilizó una placa de desarrollo FPGA Nexys A7. La Figura 2.4 ilustra la arquitectura del sistema, donde la FPGA implementa una modulación PS-PWM para controlar en lazo abierto el ciclo de trabajo del convertidor mediante la activación de los transistores de potencia integrados M_{1-4} . La selección del ciclo de trabajo se realizaba a través de los interruptores de la plataforma Nexys A7, lo que permitía al operador ajustar manualmente la modulación en cada prueba. Durante esta fase, el sistema carecía de control sobre el condensador flotante, por lo que se requería intervención manual para estabilizar el voltaje de salida frente a variaciones de carga. Este enfoque entregó información valiosa sobre el comportamiento del ASIC, pero también evidenció las limitaciones de operar el convertidor sin un sistema de control en lazo cerrado.




Figura 2.4. Arquitectura del sistema 3L-FCC en lazo abierto.

Para implementar este esquema en lazo abierto se asumió que el condensador flotante se mantenía equilibrado en la mitad del voltaje de entrada, condición que rara vez se cumplía en la práctica. Esta suposición implicaba aplicar el mismo índice de modulación a ambas portadoras, lo que generaba desbalances de voltaje en el condensador y, en consecuencia, afectaba el rendimiento del convertidor y la calidad de la salida. En casos de desbalance, los transistores podían no recibir la señal de control adecuada, comprometiendo la correcta conmutación de los niveles de voltaje. Para mitigar este efecto, se incorporó un condensador externo de mayor valor, que mejoró parcialmente la estabilidad, aunque sin eliminar por completo el problema.

La principal limitación de este enfoque radica en la falta de realimentación, lo que impide evaluar el sistema en condiciones dinámicas. Así, no se puede observar su comportamiento ante perturbaciones o variaciones de carga. Por lo tanto, no fue posible realizar pruebas que simularan un escenario operativo realista. Esta limitación destacó la necesidad de avanzar hacia esquemas en lazo cerrado, capaces de corregir desviaciones en tiempo real y garantizar una operación confiable en condiciones dinámicas. Estas restricciones resaltan la importancia de una estrategia de validación más completa, la cual se logra mediante un SoC que integra la reconfigurabilidad y precisión temporal de una FPGA, la flexibilidad de programación de una CPU y un ADC para la captura de señales analógicas. De esta forma, se establecen las bases para la propuesta central de esta tesis: una metodología de pruebas post-silicio basada en SoC, capaz de implementar control digital, generar patrones de prueba automatizados y facilitar un proceso de validación efectivo, accesible y reproducible para circuitos integrados analógicos como el caso de estudio 3L-FCC.

DESARROLLO E IMPLEMENTACIÓN DE PRUEBAS BASADAS EN SOC

Este capítulo aborda el desarrollo e implementación de la estrategia de pruebas basadas en un SoC que incorpora FPGA. En la sección 3.1 se introduce el flujo de diseño general para desarrollar una estrategia de pruebas con esta clase de plataformas. Luego la Sección 3.2 presenta el desarrollo e implementación del esquema de modulación PS-PWM en la FPGA. Posteriormente en la Sección 3.3 se analiza el sistema de control y se describe la implementación del controlador en la CPU integrada del SoC. Finalmente la Sección 3.4 muestra la integración de estos módulos en el SoC.

3.1. Metodología para la estrategia de pruebas basadas en SoC

El trabajo en la estrategia de pruebas post-silicio basada en SoC abarca desde la planificación hasta la implementación final del hardware. El objetivo es habilitar validaciones funcionales efectivas sobre el ASIC bajo prueba. La Figura 3.1 ilustra el concepto del sistema de pruebas y la interacción entre sus componentes principales.

La complejidad de la validación post-silicio proviene de la naturaleza física del dispositivo: controlar, observar y depurar un ASIC real es sustancialmente más difícil que trabajar sobre un modelo computacional. Una vez que llegan los primeros chips al laboratorio, la verificación post-silicio se convierte en una etapa crítica del flujo de desarrollo [2].




Figura 3.1. Concepto del sistema de pruebas en ASIC analógico basadas en SoC.

Aunque las pruebas sobre silicio ocurren en fases finales, su preparación comienza mucho antes, en paralelo al diseño. Durante la etapa pre-silicio se elaboran programas y plataformas de prueba [30]. Estas actividades evolucionan en conjunto con la arquitectura, la implementación y la validación previa [4], como se muestra en la Figura 3.2. La validación post-silicio comprende actividades orientadas a verificar el comportamiento funcional y temporal, además de requisitos no funcionales, cada una con desafíos específicos [4]. Entre las más relevantes se cuentan:

1. **Depuración al encender (power-on debug).** Una de las primeras actividades realizadas cuando el ASIC llega por primera vez a un laboratorio es encenderlo. Esta tarea es compleja debido a la limitada observabilidad y control de las señales internas del chip, lo que dificulta el diagnóstico de problemas. Para facilitar el proceso se suele emplear una placa de depuración personalizada, que permite configurar parámetros como voltajes, frecuencias y rutas críticas de interconexión. El procedimiento comienza habilitando únicamente la funcionalidad mínima necesaria para lograr un encendido estable, desactivando características avanzadas (como gestión de energía o periféricos). Una vez alcanzada una condición estable, se procede de forma incremental a activar el resto de las funciones del diseño, lo que permite iniciar etapas posteriores de validación y depuración.
2. **Validación básica de hardware.** Esta etapa se centra en asegurar que los diferentes




Figura 3.2. Flujo general del diseño de un ASIC.

bloques del ASIC operen de acuerdo con lo especificado y que el sistema en su conjunto se comporte de forma coherente bajo diversas condiciones. Para ello se utilizan plataformas de prueba personalizadas que permiten un control detallado de las señales y una adecuada observabilidad del desempeño. Además de instrumentación

especializada, se aplican pruebas funcionales por bloque, pruebas de estrés bajo condiciones variables (carga, variaciones de voltaje y temperatura) y pruebas aleatorias o dirigidas para cubrir rutas críticas de la lógica y sus interacciones.

3. **Compatibilidad hardware-software.** Esta actividad se orienta a verificar que el ASIC funcione correctamente dentro del sistema para el cual fue diseñado. En casos donde el ASIC interactúa con firmware, controladores o sistemas operativos, se evalúa su compatibilidad con distintos entornos de software y configuraciones de buses. En ASICs autónomos, la validación se concentra en la compatibilidad eléctrica y lógica con el sistema final de integración. Uno de los principales desafíos es la gran cantidad de configuraciones posibles, que obliga a considerar múltiples versiones de firmware, condiciones de carga o protocolos de comunicación, según corresponda.
4. **Validación eléctrica.** Esta etapa busca evaluar márgenes de operación y robustez de las interfaces de entrada y salida, la entrega de potencia, el reloj y los bloques analógicos o mixtos frente a variaciones de proceso, voltaje y temperatura. Usualmente se realiza un muestreo de dispositivos para identificar condiciones fuera de especificación y ajustar parámetros de diseño o fabricación. A diferencia de la validación lógica, la validación eléctrica debe considerar explícitamente la variabilidad estadística del rendimiento y la tolerancia al ruido en distintos puntos del sistema.

En circuitos analógicos, las metodologías de verificación son menos maduras que en el ámbito digital [26], y el desarrollo de ATEs específicos para aplicaciones analógicas y de radiofrecuencia ha sido más lento [55]. En este contexto, este trabajo se enfoca en la validación funcional de un ASIC analógico. La validación funcional post-silicio tiene como propósito confirmar que el ASIC cumple con sus requisitos bajo escenarios representativos de uso, y al mismo tiempo detectar fallas y discrepancias con respecto a lo simulado. Para ello, se generalmente se reutilizan patrones de prueba previamente desarrollados y empleados en la fase de diseño [25], lo que permite comparar de manera directa y trazable el comportamiento del modelo con el del hardware real.

Para sostener procesos de validación realistas, el sistema de pruebas debe ser flexible, escalable y capaz de registrar datos con suficiente precisión. La plataforma SoC satisface estas necesidades al combinar la precisión temporal de la FPGA con la flexibilidad de la CPU, permitiendo así una validación efectiva, accesible y reproducible del ASIC.

Finalmente, la estrategia debe considerar, por un lado, las funciones y requisitos del ASIC, y por otro, las capacidades de la plataforma SoC para emular condiciones operativas y ejecutar escenarios de prueba. En términos funcionales de este trabajo, la FPGA implementa la modulación y la temporización determinista, mientras que la CPU ejecuta el control digital y gestiona la adquisición, el almacenamiento y la comunicación con el computador.

3.1.1. Análisis del ASIC y recursos del SoC

El análisis del ASIC en términos de funcionalidad y de los requisitos necesarios para su operación, junto con una comprensión detallada de los recursos disponibles en la plataforma SoC, constituye un paso clave en la implementación de la estrategia de pruebas. Es fundamental conocer cómo interactúan los distintos componentes y cómo gestionar los recursos del SoC para llevar a cabo una validación funcional efectiva del ASIC.

Para ello, resulta esencial comprender qué implementa el ASIC y cómo opera dentro del sistema. Aunque en algunos casos podría ser suficiente centrarse únicamente en las entradas y salidas, una verificación rigurosa requiere una visión más amplia. La comunicación constante entre el equipo de diseño y el equipo de pruebas es indispensable para garantizar una validación precisa y eficaz.

A partir de este análisis, es posible definir los tipos de estímulos requeridos, la distribución de pines y, en consecuencia, las conexiones necesarias entre el ASIC y el SoC. Ambos dispositivos cuentan con pines específicos que deben conectarse correctamente para asegurar una transferencia de señales eficaz. Un aspecto crítico en este proceso es determinar la frecuencia de reloj de las señales de prueba, ya que esta afecta directamente el funcionamiento del ASIC y su sincronización con el SoC. El reloj debe cumplir con los requisitos de estabilidad y precisión exigidos por el dispositivo. Además, se debe garantizar la compatibilidad de niveles de voltaje entre ambos, incorporando reguladores en caso de ser necesario, para evitar daños a los componentes durante las pruebas.

El uso de una placa de circuito impreso (PCB) personalizada para alojar el ASIC es una práctica ampliamente empleada en validación post-silicio. Esta facilita la comunicación con la plataforma SoC a través de las conexiones físicas necesarias, provee *test points* en nodos relevantes del sistema, simplifica la integración con periféricos y permite ajustes manuales en la configuración. En algunos casos, se emplean dos PCB especializadas [56]: un *Chip Adapter*, que interconecta el *die* del ASIC con la plataforma de prueba, y una *Testing Board*, que actúa como interfaz entre el *Chip Adapter* y el equipo de medición, ofreciendo un entorno flexible para la evaluación de varios chips.

En cuanto a la asignación de recursos, este trabajo considera principalmente la FPGA, la CPU integrada y el ADC incorporado en el SoC. La FPGA se orienta a tareas que requieren procesamiento paralelo, generación de señales de control con alta precisión temporal y, eventualmente, la emulación de partes digitales no implementadas en el ASIC. La CPU gestiona el control general del sistema, la sincronización mediante interrupciones, la ejecución de algoritmos de alto nivel y la comunicación con el computador de pruebas, que actúa como interfaz de usuario. Esta distribución modular optimiza tanto el rendimiento como la flexibilidad del sistema de validación. Asimismo, las herramientas de desarrollo y configuración del SoC influyen directamente en la facilidad para asignar y gestionar sus recursos.

Otro aspecto clave es la comunicación entre la plataforma SoC y el computador de pruebas. Para garantizar una validación efectiva, es necesario que el SoC sea capaz de enviar y recibir datos en tiempo de ejecución, lo que permite supervisar y registrar los resultados, ajustar parámetros cuando sea necesario y tomar decisiones basadas en las mediciones. Esta comunicación puede establecerse mediante interfaces estándar como USB, Ethernet o UART, en función de los requisitos de velocidad y fiabilidad.

Dependiendo de los objetivos de la prueba, pueden integrarse periféricos adicionales que complementen las capacidades del SoC. Entre ellos se incluyen fuentes de alimentación programables, analizadores de espectro, analizadores de potencia DC-AC o cámaras térmicas. Estos dispositivos permiten realizar mediciones más detalladas, emular condiciones de operación más realistas y enriquecer la caracterización del ASIC, ampliando así el alcance de la validación.

Sin embargo, el uso de plataformas SoC para pruebas post-silicio también plantea desafíos. Entre los más relevantes se encuentran la necesidad de reconfigurar la FPGA al modificar asignaciones de pines, la limitación de memoria disponible en la plataforma y el tiempo requerido para ejecutar pruebas extensas, especialmente cuando se realizan múltiples iteraciones [29]. Estos problemas pueden mitigarse mediante una planificación adecuada de la estrategia de validación y el uso de periféricos externos de apoyo.

A pesar de estas dificultades, un sistema basado en SoC sigue siendo una solución costo-efectiva y flexible para la validación funcional post-silicio de un ASIC analógico. Su capacidad para realizar pruebas en condiciones realistas, junto con la asignación eficiente de recursos entre CPU, FPGA y periféricos, lo convierten en una plataforma adecuada para verificar que el ASIC 3L-FCC cumpla con sus especificaciones de diseño y opere de manera confiable en escenarios cercanos a la práctica. La Figura 3.3 resume los aspectos clave discutidos en esta subsección.

3.1.2. Implementación de la estrategia en el caso de estudio

El presente trabajo se enfoca en la validación funcional post-silicio del 3L-FCC IC. Para implementar esta estrategia de pruebas, se siguió un proceso que partió desde simulaciones conceptuales hasta la integración final del sistema de pruebas en una plataforma SoC.

Conceptualización inicial

Desde antes de la llegada del silicio, se desarrolló la arquitectura de pruebas en una primera iteración, enfocada en una implementación únicamente en FPGA y en lazo abierto [54]. En paralelo, se realizó un estudio detallado del 3L-FCC mediante una simulación en PLECS (Figura 3.4), que modelaba el sistema completo del convertidor, incluyendo tanto lo implementado en el ASIC como las etapas de modulación y control necesarias para su funcionamiento. A partir de esta simulación se identificaron los diferentes módulos, que




Figura 3.3. Aspectos importantes de la metodología de pruebas basada en SoC.

posteriormente fueron implementados en el SoC. Cabe señalar que el equipo de diseño también efectuó simulaciones dentro del flujo de diseño del ASIC, en lazo abierto, basadas en el comportamiento de entrada/salida derivado del modelo en PLECS.

De esta manera, el subsistema de interés para la validación del 3L-FCC IC se compone de dos módulos principales: el esquema de modulación PS-PWM y el controlador PI. Las entradas son los valores de referencia y los valores medidos del voltaje de salida (v_o) y el voltaje del condensador flotante (v_f), mientras que las salidas son las señales de conmutación de los transistores (D_{1-4}).




Figura 3.4. Simulación del sistema del convertidor en PLECS.

Implementación práctica

El ASIC fue empaquetado junto con una PCB con conector M.2 (*chip adapter*), lo que facilitó su integración con la plataforma de pruebas. Para mejorar el acceso a pines y permitir una conexión más flexible, se utilizó además una *testing board*, cuyo diseño se detalla en el Anexo A. Las entradas del ASIC operan con niveles lógicos de 0 V y 1,8 V, mientras que sus salidas varían entre 0 V a 3,3 V. Con base en estos rangos se determinó la asignación de pines en la plataforma Zybo, habilitando además el ADC para la adquisición de datos. La correspondencia entre pines se resume en la Tabla 3.1.

Tabla 3.1. Correspondencia de pines de entrada/salida del ASIC al SoC.

ASIC			SoC	
Nombre	Descripción	Rango de voltaje (V)	Nombre	Rango de voltaje (V)
mprj_io[7:10]	Señales D_5 a D_8	0 o 1,8	JE[1:4]	0 o 3,3
mprj_io[19]	Tierra de los convertidores	0	JA[7:9]	0
mprj_io[20]	Voltaje de salida 1	0 a 3,3	JA[1]	0 a 1
mprj_io[23]	Nodo positivo analógico del condensador flotante 1	0 a 3,3	JA[2]	0 a 1
mprj_io[24]	Nodo negativo analógico del condensador flotante 1	0 a 3,3	JA[3]	0 a 1
mprj_io[28:31]	Señales D_1 a D_4	0 o 1,8	JE[5:8]	0 o 3,3

Para garantizar compatibilidad de voltajes entre el ASIC y el SoC, se empleó un traductor de nivel (*level shifter*) que reduce de 3,3 V a 1,8 V en las entradas del ASIC. En cuanto a la salida, los ADCs de esta familia de SoCs admiten un rango nominal de 0 V a 1 V en modo unipolar [57], mientras que el ASIC entrega hasta 3,3 V. Para adaptar la señal, se implementó un divisor resistivo de cuatro resistencias de 60 k Ω , tomando la señal en una de ellas que representa 1/4 del voltaje total, lo que reduce el rango de 0 V a aproximadamente 0,825 V, dejando un margen de seguridad frente a posibles peaks de voltajes.

Respecto a las especificaciones de frecuencia, el ASIC está diseñado para operar entre 1 MHz y 10 MHz, rango que se encuentra dentro de las capacidades del SoC, capaz de trabajar a frecuencias internas de hasta 800 MHz y de I/O de hasta 680 MHz [58]. Sin embargo, la tasa máxima de conversión del ADC es de 1 Megasamples per Second (MSPS), correspondiente a 1 μ s por conversión [57]. Según el criterio de Nyquist, sería necesario contar con frecuencias de muestreo de al menos 2 MHz para señales de 1 MHz y 20 MHz para señales de 10 MHz. Para enfrentar esta restricción se utilizó un esquema de submuestreo sincronizado, explicado más adelante en este capítulo.

La distribución de tareas en el SoC se realizó considerando la precisión temporal de la modulación y la necesidad de control en tiempo real. La FPGA implementa la generación de señales PS-PWM, manteniendo los tiempos muertos en el orden de nanosegundos, mientras que la CPU ejecuta el algoritmo del controlador PI en lenguaje C. Esta división permite que la FPGA gestione tareas críticas de alta velocidad, mientras la CPU maneja el control global, la sincronización mediante interrupciones y la comunicación con el computador de pruebas. La Figura 3.5 resume esta asignación, la cual se detallará en las siguientes secciones.

La comunicación entre el SoC y el computador de pruebas se implementó mediante comunicación UART a través de USB, empleando un terminal como PuTTY para la supervisión y ajuste de parámetros en tiempo de ejecución. Esta interfaz se seleccionó por su simplicidad y fiabilidad suficientes para la transmisión de datos de control y monitoreo en este caso de estudio.

Para complementar las mediciones, se emplearon dispositivos especializados. En particular, se utilizaron dos Joulescope JS220 Precision Energy Analyzer [59] para las mediciones de eficiencia, conectados directamente al computador de pruebas, junto con un osciloscopio digital para validar la precisión de la modulación y analizar la forma de onda de señales clave. Esta combinación de periféricos permitió una caracterización tanto cuantitativa como visual del desempeño del ASIC durante las pruebas.

Finalmente, en el diseño y desarrollo del sistema se emplearon las herramientas Vivado 2023.2 y Vitis Classic 2023.2. Vivado facilitó la configuración de relojes, sincronización entre dominios de reloj, interconexión de periféricos e integración del procesador. Vitis Classic se utilizó para el desarrollo del software, ofreciendo un entorno que facilitó la depuración en tiempo de ejecución y la interacción con periféricos.




Figura 3.5. Dentro del SoC: Implementación de los módulos en FPGA y CPU.

De esta forma, la estrategia de pruebas basada en SoC se implementó mediante pasos clave: conceptualización mediante simulaciones, adaptación de interfaces eléctricas, distribución de tareas entre CPU y FPGA, integración de periféricos y uso de herramientas de desarrollo. Esta implementación concreta ejemplifica cómo un sistema SoC puede habilitar la validación funcional post-silicio de un ASIC analógico, en este caso el convertidor 3L-FCC, bajo condiciones cercanas a la operación real. En las siguientes secciones se detallarán los módulos implementados en el SoC y su integración en las herramientas de desarrollo, lo que permitirá comprender cómo se conectan y configuran los componentes dentro del sistema.

3.2. Esquema de modulación

En esta sección se presenta el esquema de modulación *Phase-Shifted Pulse Width Modulation* (PS-PWM), abordando tanto sus fundamentos teóricos como su implementación en la FPGA. Primero se describe el principio de funcionamiento y las ventajas que ofrece PS-PWM en la regulación del 3L-FCC. Posteriormente, se detalla su implementación en la plataforma de validación, incluyendo la generación de portadoras, la sincronización de señales y la configuración de parámetros esenciales para garantizar buen desempeño.

3.2.1. Modulación Phase-Shifted PWM

Las técnicas de PWM se utilizan ampliamente en convertidores de potencia AC-DC, DC-DC y DC-AC, tanto en configuraciones de control en lazo abierto como en lazo cerrado. Este tipo de modulación genera formas de onda pulsadas con la misma frecuencia fundamental que la señal de referencia, lo que permite controlar de manera eficiente la energía suministrada al sistema [60]. En particular, diversos estudios han demostrado que la modulación PS-PWM ofrece mejores características de control y desempeño en comparación a otras técnicas como la modulación *Level-Shifted PWM* (LS-PWM) [61], [62].

La modulación PS-PWM es especialmente ventajosa en aplicaciones que requieren un control preciso de las señales, como los convertidores FCML. En estos sistemas, la correcta sincronización y desfase entre las señales de control resulta crucial para balancear adecuadamente el condensador flotante, evitando sobrecargas en los transistores y mejorando la eficiencia general del convertidor [63]. Asimismo, la modulación PS-PWM facilita una conmutación eficiente en configuraciones interleaved, como en convertidores modulares multicanal, donde las portadoras triangulares desfasadas optimizan el desempeño y reducen el estrés de voltaje en los dispositivos de potencia.

En el caso de un convertidor de tres niveles, las señales de control se generan utilizando una portadora triangular simétrica, dependiendo de esta la resolución de la salida. El uso de una portadora triangular simétrica minimiza los problemas de inestabilidad asociados al uso de ondas tipo diente de sierra, que pueden introducir retroalimentación positiva no deseada en el control del convertidor [64]. El desfase entre las portadoras se calcula según la ecuación 3.1.

$$\phi = \frac{360^\circ}{(n_{niveles} - 1) \cdot (n_{nucleos})} \quad (3.1)$$

En el 3L-FCC IC, para el caso de un solo núcleo ($n_{nucleos} = 1$, $n_{niveles} = 3$), las dos portadoras se encuentran desfasadas 180° entre sí. Cuando se incorpora un segundo núcleo ($n_{nucleos} = 2$) para habilitar la operación interleaved, las portadoras asociadas al núcleo 2 deben presentar un desfase de 90° respecto a las del núcleo 1. De esta manera se garantiza una correcta operación intercalada, lo que asegura una distribución eficiente de corrientes y voltajes, reduce las pérdidas y mejora densidad de potencia del sistema. Este concepto se ilustra en la Figura 3.6, que muestra el diagrama de bloques del esquema de modulación PS-PWM para un núcleo del convertidor. A continuación, se describen las principales funciones de cada bloque:

Entradas: corresponden a los índices de modulación, relacionados con el ciclo de trabajo, provenientes de los controladores PI en el lazo cerrado. Estas señales definen el valor de modulación y, por tanto, el rendimiento del sistema.

Señal portadora triangular simétrica: es la señal de alta frecuencia utilizada como base para la modulación. Su forma triangular asegura mayor precisión y menor distorsión




Figura 3.6. Diagrama de bloques del esquema de modulación PS-PWM para un núcleo.

que otras formas de onda, como el diente de sierra.

Bloque de comparación: compara la señal de referencia (entrada) con la portadora triangular para generar las señales de conmutación que controlan los interruptores de potencia.

Generador de tiempo muerto: introduce retardos controlados entre señales complementarias para evitar la conducción simultánea de los transistores, lo que podría generar cortocircuitos. Los valores del tiempo muerto deben ser mayores que los tiempos de encendido y apagado de los semiconductores [65].

Bloque NOT: invierte las señales de control, adaptándolas a la lógica requerida por los transistores PMOS y NMOS. Este paso asegura que cuando un transistor se activa, su complementario permanezca apagado.

Salidas: son las señales de control de los transistores de potencia del convertidor, que determinan los intervalos de conducción y, en consecuencia, los estados de conmutación del 3L-FCC.

La explicación teórica del esquema PS-PWM establece la base conceptual necesaria; a continuación, se presentará su implementación en FPGA, donde se destacan aspectos prácticos como la generación de portadoras, la sincronización de señales y la inserción de tiempos muertos.

3.2.2. Implementación de Esquema de Modulación PS-PWM en FPGA

La implementación del esquema de modulación PS-PWM en una FPGA constituye una alternativa adecuada para lograr un control preciso y eficaz en sistemas de conversión de potencia. Gracias a su capacidad de procesamiento paralelo y a la precisión temporal en el

orden de nanosegundos, la FPGA ofrece ventajas significativas para generar las señales de control de los transistores de potencia. En este contexto, se aprovechan los recursos de la FPGA para implementar la modulación PS-PWM maximizando la eficacia del sistema. Los aspectos clave de esta implementación incluyen: (i) la generación de señales triangulares desfasadas, (ii) la sincronización de las señales de control, y (iii) la correcta inserción de tiempos muertos para evitar estados prohibidos. Asimismo, la FPGA debe comunicarse con el procesador, lo que se gestiona mediante interfaces estándar como AXI4-Lite y mecanismos de interrupción.

Generación de los portadores triangulares

El bloque de generación de portadoras triangulares es fundamental para asegurar un ciclo de trabajo preciso y una frecuencia de conmutación adecuada. El algoritmo se basa en un contador de 7 bits que alterna entre valores máximos y mínimos, produciendo una señal triangular simétrica. La variable *direction* define el sentido de conteo (ascendente o descendente), cambiando de estado cuando el contador alcanza los límites (0 o 127). La relación entre la frecuencia de conmutación y la frecuencia de reloj de la FPGA (CLK_{FPGA}) se expresa como:

$$f_{\text{switch}} = \frac{\text{CLK}_{\text{FPGA}}}{(2 \cdot 2^n - 1)} \quad (3.2)$$

donde n es el número de bits del contador. Con $n = 7$, alcanzar una frecuencia de conmutación de 1 MHz requiere una CLK_{FPGA} de 255 MHz, generada mediante el bloque IP *Clock Wizard*. El algoritmo permite ajustar la fase inicial de cada contador, manteniendo el desfase de 0° , 90° , 180° y 270° entre las portadoras, como se resume en la Tabla 3.2. Este desfase es crítico para la operación intercalada del 3L-FCC. El pseudocódigo del Algoritmo 1 describe el procedimiento.

Tabla 3.2. Valor inicial y dirección de los contadores.

Contador	Fase	Valor Inicial	Dirección
triangular_1_0_C1	0°	0	Ascendente (1)
triangular_2_180_C1	180°	127	Ascendente (1)
triangular_1_90_C2	90°	63	Ascendente (1)
triangular_2_270_C2	270°	64	Descendente (0)

Generación de los tiempos muertos

El bloque de tiempos muertos inserta retardos entre señales complementarias para evitar la conducción simultánea de transistores de una misma rama. El retraso se implementa con

Algoritmo 1 Generador de la portadora triangular con desfase.

```

1: Input:  $clk, rst$ 
2:  $count \leftarrow N$  ▷ Contador inicializado a  $N \in [0 : 127]$ 
3:  $direction \leftarrow X$  ▷  $X$  es dirección inicial: ascendente (1) o decreciente (0)
4: while  $clk$  activo do
5:   if  $rst = 1$  then
6:      $count \leftarrow N$ 
7:      $direction \leftarrow X$ 
8:   else
9:     if  $direction = 1$  then ▷ Si la dirección es ascendente
10:      if  $count == 127$  then ▷ Y el contador alcanza 127 (máximo)
11:         $direction \leftarrow 0$  ▷ Cambia de dirección a descendente
12:         $count \leftarrow 126$ 
13:      else
14:         $count \leftarrow count + 1$  ▷ Incrementa el contador
15:      end if
16:    else ▷ Si la dirección es descendente
17:      if  $count == 0$  then ▷ Y el contador alcanza 0 (mínimo)
18:         $direction \leftarrow 1$  ▷ Cambia de dirección a ascendente
19:         $count \leftarrow 1$ 
20:      else
21:         $count \leftarrow count - 1$  ▷ Decrementa el contador
22:      end if
23:    end if
24:  end if
25: end while
26: return  $count$  ▷ Retornar el valor del contador

```

un contador interno controlado por los periodos de CLK_{FPGA} , y su duración se define mediante la variable configurable dt , de 5 bits, ajustable dinámicamente desde la CPU. El Algoritmo 2 resume su funcionamiento.

Este mecanismo asegura la robustez del sistema, previniendo estados prohibidos y daños en los semiconductores. Además, al ser configurable desde el procesador, permite adaptar dinámicamente la duración del tiempo muerto a diferentes condiciones de operación.

Mecanismos de seguridad y operación interleaved

La tarjeta Zybo incorpora interruptores físicos que permiten forzar estados seguros en el sistema. El interruptor SW1 se asigna como *RESET*, que desactiva todos los transistores,

Algoritmo 2 Generador de tiempo muerto.

```

1: Input:  $clk, gi, dt$   $\triangleright$  Señal de reloj, entrada y configuración del tiempo muerto
2:  $count\_dt \leftarrow 0$ 
3:  $dt\_end \leftarrow 0$ 
4:  $go \leftarrow 0$   $\triangleright$  Salida inicializada a 0
5: while exista  $clk$  do
6:   if  $gi == 0$  then  $\triangleright$  Si la señal de entrada es 0
7:      $count\_dt \leftarrow 0$   $\triangleright$  Restablecer el contador de tiempo muerto a 0
8:      $go \leftarrow 0$   $\triangleright$  Salida es 0, no se genera tiempo muerto
9:   else  $\triangleright$  Si la señal de entrada es 1 (tiempo muerto activo)
10:    if  $count\_dt < dt$  then  $\triangleright$  Si el contador es menor que el valor de tiempo muerto
11:       $count\_dt \leftarrow count\_dt + 1$ 
12:       $go \leftarrow 0$   $\triangleright$  Salida en 0 mientras no termine el tiempo muerto
13:    else  $\triangleright$  Si el contador de tiempo muerto alcanza el valor configurado
14:       $dt\_end \leftarrow 1$   $\triangleright$  Generar señal de fin de tiempo muerto
15:       $go \leftarrow 1$   $\triangleright$  La salida cambia a 1
16:    end if
17:  end if
18: end while
19: return  $go$   $\triangleright$  Retornar la señal de salida

```

mientras que SW2 se asigna como *ENABLE*, que detiene las salidas del modulador. RESET tiene prioridad sobre ENABLE, asegurando que el convertidor permanezca en estado seguro ante condiciones inesperadas. Cuando ENABLE está desactivado, todas las salidas del modulador se fijan en 0. Sin embargo, debido a la presencia de transistores PMOS, esto habilita su conducción, provocando que la salida del convertidor sea igual a V_{dc} . En cambio, cuando RESET está activado, las salidas del modulador se configuran de manera que ningún transistor conduzca, impidiendo así el funcionamiento del convertidor.

Adicionalmente, el esquema de modulación implementado en la FPGA requiere una señal de la CPU para iniciar su operación. Esto permite controlar su activación una vez configurados los parámetros, lo que resulta particularmente útil en pruebas donde se necesita un inicio controlado del convertidor, como en entornos automatizados o supervisados.

El convertidor implementado dispone de dos núcleos idénticos, por lo que es fundamental gestionar su activación de manera adecuada. La FPGA puede habilitar uno o ambos núcleos, y cuando ambas se activan en paralelo, el sistema opera en configuración interleaved. Si un núcleo está deshabilitado, la FPGA fuerza las señales de ese núcleo a estado de corte, garantizando que no interfiera en la operación global del convertidor.

Configuración del ADC y submuestreo sincronizado

El bloque *XADC_Wizard* permite configuración a través de una AXI4-Lite, habilitando la comunicación con la CPU y el control de interrupciones. Debido a que la tasa de conversión máxima del ADC (1 MSPS) es insuficiente para capturar directamente señales en el rango de MHz, se empleó una técnica de *submuestreo sincronizado*. En este esquema, el gatillante del ADC es la señal *XADC_event*, derivada de la portadora triangular. Como v_f cruza su valor medio en coincidencia con los máximos y mínimos de la portadora, este disparo sincronizado permite medir el punto representativo de la oscilación, garantizando una estimación precisa sin necesidad de muestrear a frecuencias superiores.

La implementación del esquema de modulación PS-PWM en FPGA constituye un pilar central del sistema de pruebas. La generación precisa de portadoras, la inserción dinámica de tiempos muertos y el uso de submuestreo sincronizado permiten superar las limitaciones del ADC e integrar de forma segura la modulación al convertidor 3L-FCC. La Figura 3.7 muestra los resultados de simulación en Vivado, donde se aprecian los tiempos muertos, el gatillante del ADC y los diferentes estados del convertidor bajo este esquema de modulación.




Figura 3.7. Simulación en Vivado del esquema de modulación, mostrando las señales principales para una fase del convertidor.

3.3. Sistema de control

Aunque el método PS-PWM posee una cierta capacidad de autorregulación y ha sido ampliamente utilizado en convertidores multinivel de condensador flotante debido a su sencillez de implementación, en sistemas prácticos los voltajes de los condensadores pueden desviarse de sus valores de equilibrio por diversas condiciones no ideales y perturbaciones.

Entre ellas se incluyen corrientes de fuga desiguales en los condensadores, retrasos en la conmutación, procesos asimétricos de carga y descarga, y variaciones en la carga conectada. Estas desviaciones afectan la regulación y eficiencia del convertidor, y su impacto es aún más crítico en convertidores PMIC altamente integrados, donde las constantes de tiempo son muy pequeñas debido al uso de capacitores en el rango de nF o incluso pF. En estos casos, las dinámicas internas evolucionan con mayor rapidez y el margen para errores de balance se reduce significativamente. Por ello, resulta necesario complementar el esquema PS-PWM con un lazo de control externo que estabilice el voltaje del condensador flotante y mantenga el equilibrio del sistema bajo perturbaciones [45], [66].

Una de las estrategias más comunes para lograr este equilibrio es el uso de controladores PI en conjunto con el modulador PS-PWM, lo que permite regular de forma efectiva el voltaje del condensador flotante [45], [67], [68]. Si bien los métodos de balanceo activo suelen requerir la medición de estos voltajes (lo que implica hardware adicional), la adopción de plataformas SoC simplifica este proceso, ya que integra en un mismo dispositivo las capacidades de adquisición de datos, procesamiento y generación de señales. Esto elimina la necesidad de circuitos externos dedicados y facilita la implementación de controladores más complejos.

En este contexto, el controlador PI desempeña un papel clave al ajustar dinámicamente las señales de modulación para mantener el equilibrio de los condensadores y asegurar la confiabilidad del convertidor frente a perturbaciones y condiciones de operación no ideales. En las siguientes subsecciones se describe el modelo dinámico del convertidor (3.3.1), el diseño del controlador PI (3.3.2) y finalmente su implementación en el procesador ARM Cortex-A9 integrado en el SoC (3.3.3).

3.3.1. Modelo de control

El modelo de control del convertidor de tres niveles con condensador flotante se desarrolla con el objetivo de capturar su comportamiento dinámico esencial y facilitar el diseño de un controlador PI. Para ello se introducen varias simplificaciones, que si bien reducen la complejidad del sistema, preservan las características fundamentales para el análisis y diseño del control.

En primer lugar, el modelo se formula para un solo núcleo, sin considerar la operación interleaved. Asimismo, se utilizan únicamente dos señales de conmutación (D_1 y D_2 , donde ambas pueden adoptar los valores $\{0,1\}$) en lugar de cuatro, pues las señales complementarias no aportan información adicional al análisis. Finalmente, los transistores PMOS se modelan de forma equivalente a transistores NMOS con una compuerta invertida, lo que permite simplificar el sistema sin perder generalidad. No obstante, es importante señalar que esta simplificación aplica únicamente a nivel lógico.

Bajo estas consideraciones, el convertidor presenta cuatro estados de operación

determinados por los interruptores D_1 y D_2 . Para cada estado se obtienen los circuitos equivalentes y sus ecuaciones diferenciales:

Estado 1: Condensador flotante ($D_1 = 1$, $D_2 = 1$, Figura 3.8). El condensador flotante C_f no participa en la dinámica del circuito.




Figura 3.8. Estado 1 del 3L-FCC simplificado.

$$L_o \frac{di_L(t)}{dt} = -v_o(t) \quad (3.3a)$$

$$C_o \frac{dv_o(t)}{dt} = i_L(t) - \frac{v_o(t)}{R_o} \quad (3.3b)$$

$$C_f \frac{dv_f(t)}{dt} = 0 \quad (3.3c)$$

Estado 2: Condensador en carga ($D_1 = 1$, $D_2 = 0$, Figura 3.9). El condensador C_f se carga con la diferencia entre $V_{dc}(t)$ y $v_c(t)$.

$$L_o \frac{di_L(t)}{dt} = V_{dc}(t) - v_f(t) - v_o(t) \quad (3.4a)$$

$$C_o \frac{dv_o(t)}{dt} = i_L(t) - \frac{v_o(t)}{R_o} \quad (3.4b)$$

$$C_f \frac{dv_f(t)}{dt} = i_L(t) \quad (3.4c)$$

Estado 3: Condensador en descarga ($D_1 = 0$, $D_2 = 1$, Figura 3.10). El condensador C_f se descarga, suministrando energía a la salida.




Figura 3.9. Estado 2 del 3L-FCC simplificado.




Figura 3.10. Estado 3 del 3L-FCC simplificado.

$$L_o \frac{di_L(t)}{dt} = v_f(t) - v_o(t) \quad (3.5a)$$

$$C_o \frac{dv_o(t)}{dt} = i_L(t) - \frac{v_o(t)}{R_o} \quad (3.5b)$$

$$C_f \frac{dv_f(t)}{dt} = -i_L(t) \quad (3.5c)$$

Estado 4: Condensador flotante ($D_1 = 0$, $D_2 = 0$, Figura 3.11). Similar al Estado 1, el capacitor C_f no contribuye en este estado.




Figura 3.11. Estado 4 del 3L-FCC simplificado.

$$L_o \frac{di_L(t)}{dt} = V_{dc}(t) - v_o(t) \quad (3.6a)$$

$$C_o \frac{dv_o(t)}{dt} = i_L(t) - \frac{v_o(t)}{R_o} \quad (3.6b)$$

$$C_f \frac{dv_f(t)}{dt} = 0 \quad (3.6c)$$

Ecuaciones Generalizadas. A partir de estos cuatro casos, se obtiene una forma generalizada en función de D_1 y D_2 :

$$L_o \frac{di_L(t)}{dt} = D_1 V_{dc}(t) - (D_1 - D_2)v_f(t) - v_o(t) \quad (3.7a)$$

$$C_o \frac{dv_o(t)}{dt} = i_L(t) - \frac{v_o(t)}{R_o} \quad (3.7b)$$

$$C_f \frac{dv_f(t)}{dt} = (D_1 - D_2)i_L(t) \quad (3.7c)$$

Desde este enfoque, se distinguen tres elementos clave en el análisis del sistema:

- **Variables de estado (x):** son las variables internas del sistema cuya evolución temporal está determinada por ecuaciones diferenciales de primer orden. Corresponden a $i_L(t)$, $v_o(t)$ y $v_f(t)$.
- **Actuaciones (u):** son las señales de control externas que se pueden manipular para influir en el comportamiento de las variables de estado, representadas por D_1 y D_2 .

- **Perturbaciones** (p): son variables que, aunque pueden ser medibles, no son manipulables, como $V_{dc}(t)$.

Para evitar el manejo híbrido (discreto-continuo) de (3.7), se aplica una técnica de promedio. En este marco, D_1 y D_2 se sustituyen por los índices de modulación $m_1(t)$ y $m_2(t)$, definidos como:

$$m_i(t) = \frac{t_i^{on}}{t_i^{on} + t_i^{off}} \quad i = 1, 2 \quad m_i(t) \in [0, 1] \quad (3.8)$$

donde las señales de conmutación D_1 y D_2 se obtienen mediante la comparación de las señales de modulación $m_1(t)$ y $m_2(t)$ con las señales portadoras *triangular_1* y *triangular_2* de modulación PS-PWM.

Así, se obtiene el modelo promedio en términos de variables continuas:

$$L_o \frac{di_L(t)}{dt} = m_1(t)V_{dc}(t) - (m_1(t) - m_2(t))v_f(t) - v_o(t) \quad (3.9a)$$

$$C_o \frac{dv_o(t)}{dt} = i_L(t) - \frac{v_o(t)}{R_o} \quad (3.9b)$$

$$C_f \frac{dv_f(t)}{dt} = (m_1(t) - m_2(t))i_L(t) \quad (3.9c)$$

Definiendo los vectores de entrada, estado y salida como

$$u = \begin{bmatrix} m_1(t) \\ m_2(t) \end{bmatrix}, \quad x = \begin{bmatrix} i_L(t) \\ v_o(t) \\ v_f(t) \end{bmatrix}, \quad y = \begin{bmatrix} v_o(t) \\ v_f(t) \end{bmatrix}, \quad p = [V_{dc}(t)]$$

El sistema admite linealización en la forma de espacio de estados:

$$\Delta \dot{x} = A \Delta x + B \Delta u + E \Delta p \quad (3.10a)$$

$$\Delta y = C \Delta x \quad (3.10b)$$

Las matrices A , B y E se obtienen del modelo promedio 3.9

$$A = \begin{bmatrix} 0 & -\frac{1}{L_o} & \frac{m_2(t)-m_1(t)}{L_o} \\ \frac{1}{C_o} & -\frac{1}{R_o C_o} & 0 \\ \frac{m_1(t)-m_2(t)}{C_f} & 0 & 0 \end{bmatrix}, \quad B = \begin{bmatrix} \frac{V_{dc}(t)-v_f(t)}{L_o} & \frac{v_f(t)}{L_o} \\ 0 & 0 \\ \frac{i_L(t)}{C_f} & -\frac{i_L(t)}{C_f} \end{bmatrix}, \quad E = \begin{bmatrix} \frac{m_1(t)}{L_o} \\ 0 \\ 0 \end{bmatrix} \quad (3.11)$$

Al evaluar el sistema en el punto de operación

$$x_0 = \begin{bmatrix} \frac{v_{o0}}{R_o} \\ v_{o0} \\ \frac{V_{dc0}}{2} \end{bmatrix}, \quad u_0 = \begin{bmatrix} m_{10} \\ m_{20} \end{bmatrix}, \quad p_0 = [V_{dc0}]$$

las ecuaciones promedio (3.9) llevan a las ecuaciones de equilibrio

$$0 = m_{10}V_{dc0} - (m_{10} - m_{20})v_{f0} - v_{o0}, \quad (3.12a)$$

$$0 = \frac{v_{o0}}{R_o} - \frac{v_{o0}}{R_o}, \quad (3.12b)$$

$$0 = (m_{10} - m_{20})\frac{v_{o0}}{R_o}. \quad (3.12c)$$

A partir de las ecuaciones de equilibrio se obtiene que $m_{10} = m_{20}$. Nótese además que, bajo la condición de equilibrio del inductor $\frac{di_L}{dt} = 0$, la primera ecuación se reduce a $0 = m_1V_{dc0} - v_{o0}$, y por lo tanto

$$m_1 = \frac{v_{o0}}{V_{dc0}},$$

que corresponde a la relación de ganancia en estado estacionario de un convertidor Buck.

Continuando, las matrices del sistema evaluadas en el punto de operación quedan

$$A_0 = \begin{bmatrix} 0 & -\frac{1}{L_o} & 0 \\ \frac{1}{C_o} & -\frac{1}{R_o C_o} & 0 \\ 0 & 0 & 0 \end{bmatrix}, \quad B_0 = \begin{bmatrix} \frac{V_{dc0}/2}{L_o} & \frac{V_{dc0}/2}{L_o} \\ 0 & 0 \\ \frac{v_{o0}}{R_o C_f} & -\frac{v_{o0}}{R_o C_f} \end{bmatrix}, \quad C = \begin{bmatrix} 0 & 1 & 0 \\ 0 & 0 & 1 \end{bmatrix}$$

Para obtener las funciones de transferencia se utiliza

$$Y(s) = C(sI - A_0)^{-1}B_0 U(s), \quad U(s) = \begin{bmatrix} \Delta m_1(s) \\ \Delta m_2(s) \end{bmatrix}$$

$$(sI - A_0)^{-1} = \begin{bmatrix} s + \frac{1}{R_o C_o} & -\frac{1}{L_o} & 0 \\ \frac{1}{D(s)} & \frac{s}{D(s)} & 0 \\ 0 & 0 & \frac{1}{s} \end{bmatrix}, \quad D(s) = s^2 + \frac{s}{R_o C_o} + \frac{1}{L_o C_o}$$

$$H(s) = C(sI - A_0)^{-1}B_0 = \begin{bmatrix} \frac{V_{dc0}}{2L_o C_o} \frac{1}{D(s)} & \frac{V_{dc0}}{2L_o C_o} \frac{1}{D(s)} \\ \frac{i_{L0}}{C_f s} & -\frac{i_{L0}}{C_f s} \end{bmatrix}$$

$$\begin{bmatrix} \Delta v_o(s) \\ \Delta v_f(s) \end{bmatrix} = \begin{bmatrix} \frac{V_{dc0}}{2L_o C_o} \frac{1}{D(s)} & \frac{V_{dc0}}{2L_o C_o} \frac{1}{D(s)} \\ \frac{i_{L0}}{C_f s} & -\frac{i_{L0}}{C_f s} \end{bmatrix} \begin{bmatrix} \Delta m_1(s) \\ \Delta m_2(s) \end{bmatrix}$$

De esta forma, la linealización del sistema (3.9) conduce a:

$$\Delta v_o(s) = \frac{R_o V_{dc0}}{L_o C_o R_o s^2 + L_o s + R_o} \frac{\Delta m_1(s) + \Delta m_2(s)}{2} \quad (3.13a)$$

$$\Delta v_f(s) = \frac{2v_{o0}}{R_o C_f s} \frac{\Delta m_1(s) - \Delta m_2(s)}{2} \quad (3.13b)$$

lo que evidencia un acoplamiento entre los lazos de control de v_o y v_f [69]. Por lo tanto, con el objetivo de desacoplar las ecuaciones, se introducen nuevas variables de control [70]:

$$\left. \begin{aligned} m_1(t) &= u_i(t) + u_v(t) \\ m_2(t) &= u_i(t) - u_v(t) \end{aligned} \right\} \begin{aligned} u_i(t) &= \frac{m_1(t) + m_2(t)}{2} \\ u_v(t) &= \frac{m_1(t) - m_2(t)}{2} \end{aligned} \quad (3.14)$$

donde $u_i(t)$ se asocia a la regulación del voltaje de salida y $u_v(t)$ al balance del condensador flotante [70]. Sustituyendo en (3.9), se obtiene el modelo desacoplado:

$$L_o \frac{di_L(t)}{dt} = (u_i(t) + u_v(t))V_{dc} - 2u_v(t)v_f(t) - v_o(t) \quad (3.15a)$$

$$C_o \frac{dv_o(t)}{dt} = i_L(t) - \frac{v_o(t)}{R_o} \quad (3.15b)$$

$$C_f \frac{dv_f(t)}{dt} = 2u_v(t)i_L(t) \quad (3.15c)$$

A partir de lo obtenido en la Ecuación (3.15), es necesario linealizar el sistema. Esta linealización es fundamental, ya que las ecuaciones incluyen multiplicaciones entre entradas, variables de estado y perturbaciones, lo que impide aplicar directamente técnicas de control lineal. El objetivo de este procedimiento es obtener funciones de transferencia que capturen el comportamiento dinámico más relevante, permitiendo posteriormente diseñar controladores del tipo PI.

Modelo lineal desacoplado. Se vuelve a linealizar, ahora con el modelo desacoplado. donde las matrices A , B y E se obtienen directamente a partir del modelo promedio 3.15:

$$A = \begin{bmatrix} 0 & -\frac{1}{L_o} & \frac{-2u_v(t)}{L_o} \\ \frac{1}{C_o} & -\frac{1}{R_o C_o} & 0 \\ \frac{2u_v(t)}{C_f} & 0 & 0 \end{bmatrix}, \quad B = \begin{bmatrix} \frac{V_{dc}(t)}{L_o} & \frac{V_{dc}(t) - 2v_f(t)}{L_o} \\ 0 & 0 \\ 0 & \frac{2i_L(t)}{C_f} \end{bmatrix}, \quad E = \begin{bmatrix} \frac{u_v(t) + u_i(t)}{L_o} \\ 0 \\ 0 \end{bmatrix} \quad (3.16)$$

En este marco, las entradas del sistema se organizan de la siguiente manera:

$$u = \begin{bmatrix} u_i(t) \\ u_v(t) \end{bmatrix}$$

El siguiente paso es definir un punto de operación alrededor del cual se linealiza el sistema. Dicho punto corresponde a condiciones de equilibrio representativas del funcionamiento nominal:

$$x_0 = \begin{bmatrix} \frac{v_{o0}}{R_o} \\ v_{o0} \\ \frac{V_{dc0}}{2} \end{bmatrix}, \quad u_0 = \begin{bmatrix} u_{i0} \\ 0 \end{bmatrix}, \quad p_0 = [V_{dc0}]$$

Al evaluar el sistema en este punto de operación, las matrices se simplifican a:

$$A_0 = \begin{bmatrix} 0 & -\frac{1}{L_o} & 0 \\ \frac{1}{C_o} & -\frac{1}{R_o C_o} & 0 \\ 0 & 0 & 0 \end{bmatrix}, \quad B_0 = \begin{bmatrix} \frac{V_{dc0}}{L_o} & 0 \\ 0 & 0 \\ 0 & \frac{2v_{o0}}{R_o C_f} \end{bmatrix}, \quad E_0 = \begin{bmatrix} \frac{u_{i0}}{L_o} \\ 0 \\ 0 \end{bmatrix}, \quad C_0 = \begin{bmatrix} 0 & 1 & 0 \\ 0 & 0 & 1 \end{bmatrix} \quad (3.17)$$

A partir de este modelo linealizado, es posible calcular la función de transferencia matricial [71], [72] del sistema:

$$\mathbf{H}(s) = \mathbf{C}(s\mathbf{I} - \mathbf{A}_0)^{-1}\mathbf{B}_0 = \begin{bmatrix} \frac{R_o V_{dc0}}{L_o C_o R_o s^2 + L_o s + R_o} & 0 \\ 0 & \frac{2v_{o0}}{R_o C_f s} \end{bmatrix} \quad (3.18)$$

Este resultado es particularmente importante: el sistema se desacopla en dos subsistemas SISO. Así, pueden diseñarse controladores PI independientes para la regulación del voltaje de salida y el balance del condensador flotante, definidos por:

$$H_{v_o}(s) = \frac{\Delta v_o(s)}{\Delta u_i(s)} = \frac{R_o V_{dc0}}{L_o C_o R_o s^2 + L_o s + R_o} \quad (3.19a)$$

$$H_{v_f}(s) = \frac{\Delta v_f(s)}{\Delta u_v(s)} = \frac{2v_{o0}}{R_o C_f s} \quad (3.19b)$$

3.3.2. Controladores PI

En esta sección se presenta el diseño e implementación de los controladores PI encargados de regular el voltaje de salida $v_o(t)$ y el voltaje del condensador flotante $v_f(t)$. El objetivo principal es garantizar la regulación del sistema y un ancho de banda adecuado para los lazos de control, asegurando una respuesta dinámica rápida y eficaz frente a perturbaciones.

Ambos controladores comparten la siguiente forma en tiempo discreto:

$$C_{vf}(z) = \frac{k_{pvf}z + k_{ivf}}{z - 1} \quad (3.20)$$

donde k_p y k_i corresponden a las ganancias proporcional e integral, respectivamente. Los parámetros fueron determinados mediante la técnica de *pole placement* utilizando la herramienta RLTool de MATLAB.

Diseño del Controlador PI para $v_o(t)$

El objetivo de este controlador es mantener el voltaje de salida $v_o(t)$ cercano a su valor de referencia. La dinámica del sistema se describe mediante la siguiente función de transferencia en dominio continuo:

Tabla 3.3. Parámetros para el diseño del controlador de v_o

Variable	Descripción	Valor
V_{dc0}	Voltaje de entrada	3,3 V
v_{o0}	Voltaje de salida	3,15 V
P_o	Potencia nominal	0,15 W
C_f	Capacitor flotante	8 nF
f_{sw}	Frecuencia de conmutación	1,00 MHz
L_o	Inductor del filtro de salida	47 μ H
C_o	Capacitor del filtro de salida	470 nF
R_o	Carga resistiva	66,15 Ω
T_s	Tiempo de muestreo	6,5 μ s

$$H_{v_o}(s) = \frac{R_o V_{dc0}}{L_o C_o R_o s^2 + L_o s + R_o} \quad (3.21)$$

Los parámetros de operación utilizados se resumen en la Tabla 3.3.

El controlador PI se diseñó para obtener una respuesta equivalente a un sistema de primer orden, con ancho de banda de 1 kHz y sin amortiguamiento adicional. Los parámetros resultantes fueron:

$$K_{pvo} = 25,312 \cdot 10^{-3}, \quad K_{ivo} = -11,105 \cdot 10^{-3} \quad (3.22)$$

Diseño del Controlador PI para $v_f(t)$

El segundo lazo de control busca equilibrar el voltaje del condensador flotante $v_f(t)$, cuya dinámica está descrita por:

$$H_{v_f}(s) = \frac{2v_{o0}}{R_o C_f s} \quad (3.23)$$

Los parámetros de operación utilizados se resumen en la Tabla 3.4.

Se diseñó un controlador PI con un ancho de banda de 1 kHz y sin coeficiente de amortiguamiento. Los parámetros obtenidos fueron:


$$K_{pvf} = 342,785 \cdot 10^{-6}, \quad K_{ivf} = -335,105 \cdot 10^{-6} \quad (3.24)$$

El esquema de control resultante se ilustra en la Figura 3.12.

El tiempo de muestreo de 6,5 μ s corresponde a un valor obtenido a partir de mediciones del sistema durante la operación del ADC. Si bien el ADC era gatillado en cada peak de la señal triangular como fue descrito en la subsección 3.2.2, en la práctica el proceso de manejo de interrupciones y la ejecución de los algoritmos de control impedían capturar

Tabla 3.4. Parámetros para el diseño del controlador de v_f

Variable	Descripción	Valor
v_{o0}	Voltaje de salida	3,15 V
C_f	Capacitor flotante	8 nF
f_{sw}	Frecuencia de conmutación	1,00 MHz
R_o	Carga resistiva	66,15 Ω
T_s	Tiempo de muestreo	6,5 μs

**Figura 3.12.** Esquema de los controladores PI.

todas las muestras. En consecuencia, la adquisición efectiva se realizaba en la siguiente señal disponible una vez concluida la interrupción, lo que derivó en el valor observado de muestreo. Luego, como se verá en la sección 4.3.3, este tiempo es optimizado, sin embargo, ello no altera el diseño de los controladores previamente desarrollados.

Controlador alternativo para pruebas dinámicas

De forma adicional, se evaluó un controlador PI para $v_f(t)$ originalmente diseñado para un capacitor externo de 2,2 μF con un ancho de banda de 4 kHz. Al aplicarlo al capacitor interno de 8 nF, se observó una mejora en la respuesta transitoria durante pruebas dinámicas. Esta mejora se atribuye a las mayores ganancias de lazo y al ancho de banda más amplio del diseño sobredimensionado, lo que permitió corregir con mayor rapidez las desviaciones de voltaje del condensador. Los parámetros obtenidos de este controlador alternativo fueron:

$$K_{pvf} = 99,087 \cdot 10^{-3}, \quad K_{ivf} = -97,722 \cdot 10^{-3} \quad (3.25)$$

3.3.3. Programación del controlador en procesador

Los controladores digitales han ganado gran relevancia en convertidores de potencia debido a sus ventajas frente a los controladores analógicos. Entre ellas destacan el bajo consumo de energía, la integración sencilla con otros sistemas digitales, la posibilidad de implementar esquemas de control más precisos, la inmunidad al ruido y la menor susceptibilidad al envejecimiento o a variaciones ambientales. Asimismo, el enfoque digital ofrece mayor facilidad y flexibilidad en el diseño, lo que lo hace especialmente atractivo en aplicaciones modernas [41].

En el caso particular de los convertidores de tres niveles, resulta crítico mantener el voltaje del condensador flotante v_f en torno a $V_{dc}/2$. Si esta condición no se cumple, pueden producirse sobrevoltajes o desequilibrios en los transistores de potencia, afectando la fiabilidad del sistema [73]. Para garantizar esta condición se requiere no solo un algoritmo de control adecuado, sino también mediciones precisas de los voltajes involucrados. En este trabajo, dichas mediciones se realizan mediante el ADC integrado en el SoC Zybo, cuyos valores son procesados y comparados con las referencias digitales.

El Código B.1 presenta la función en lenguaje C utilizada para implementar ambos controladores PI. Esta función mantiene variables internas de estado para la acción proporcional e integral, incorpora límites de saturación con antienrollamiento siguiendo la estructura mostrada en la Figura 13 del trabajo [74], además de un término feedforward.

La ejecución del algoritmo PI se integra al sistema mediante interrupciones generadas por el ADC. Cada vez que se completa la conversión de los voltajes leídos, se activa la rutina de servicio de interrupción, que sigue la siguiente secuencia:

- **Lectura de voltajes:** se adquieren v_o y v_f desde los canales del ADC, aplicando factores de conversión (bit a voltaje) y compensando offsets.
- **Cálculo de control PI:** se llaman los controladores PI correspondientes, aplicando las ganancias establecidas y verificando los límites de saturación.
- **Cálculo de duty cycles:** las salidas de los PI se combinan para obtener D_1 y D_2 según la topología del convertidor, aplicando saturaciones adicionales para mantener la consistencia.
- **Actualización de registros:** se marcan los datos como válidos y se limpia la bandera de interrupción del ADC, habilitando la siguiente conversión.

Este esquema asegura que la acción de control se mantenga sincronizada con las mediciones y evitando trabajar con datos antiguos, aspecto crítico para la regulación y la respuesta dinámica del convertidor. Además, la programación en C se estructuró de manera modular, separando parámetros, constantes y funciones en distintos archivos de encabezado

(.h). Esta organización facilita la escalabilidad del sistema y permite modificar o añadir nuevos lazos de control sin alterar la estructura general del código. Por otro lado, en el procesador ARM Cortex-A9 se configuró el *Generic Interrupt Controller* (GIC), encargado de gestionar las interrupciones generadas por el ADC y otros periféricos. Esta configuración asegura que las rutinas de control se ejecuten con baja latencia y sin bloquear procesos concurrentes, reforzando la robustez y confiabilidad del sistema implementado.

Finalmente, ya definido el algoritmo de control y su implementación en el procesador, resulta necesario establecer cómo este se comunica con la lógica programada en la FPGA. Este aspecto se aborda en la siguiente sección, dedicada a la integración de módulos en Vivado y Vitis Classic.

3.4. Integración de Módulos

Con el esquema de modulación y el sistema de control ya definidos, el siguiente paso es su integración en el SoC mediante las herramientas Vivado y Vitis Classic. Este proceso asegura que los distintos bloques de hardware y software cooperen de manera coherente, habilitando la validación en lazo cerrado del convertidor 3L-FCC.

El diagrama de bloques generado en Vivado se presenta en la Figura 3.13, donde el bloque *ZYNQ* conecta la lógica programada en el procesador ARM Cortex-A9 con la FPGA. A partir de este bloque se organizan el esquema de modulación, los periféricos adicionales y la comunicación interna mediante AXI4 y AXI4-Lite. Entre los elementos más relevantes destaca el bloque *XPM CDC*, encargado de sincronizar señales entre dominios de reloj distintos. Esto es esencial debido a que el esquema de modulación puede operar a frecuencias variables. En la implementación actual se ha probado hasta 255 MHz; para frecuencias mayores comienzan a aparecer valores de slack negativos, mientras que el resto del sistema funciona a una frecuencia fija de 100 MHz. Para manejar esta variabilidad se utiliza el bloque *Clocking Wizard*, que permite modificar la frecuencia de la modulación desde el procesador a través de una interfaz AXI4-Lite, sin necesidad de recompilar la FPGA. Adicionalmente, un bloque IP personalizado, *PS_to_Regs*, es el encargado de decodificar y transferir las configuraciones del esquema de modulación desde el procesador hacia la FPGA, utilizando el protocolo AXI4-Lite como interfaz de comunicación. Finalmente, el bloque *XADC Wizard* permite configurar el ADC integrado (modo unipolar o bipolar, tiempo de muestreo, entre otros parámetros), habilitando además la interfaz AXI4-Lite para que el procesador acceda directamente a los registros de las señales digitalizadas.

El uso de recursos de la FPGA asociados al esquema PS-PWM, junto con sus módulos auxiliares, se resume en la Tabla 3.5. De igual forma, el reporte de Timing se presenta en la Tabla 3.6, demostrando que la implementación de este sistema cumple las restricciones de tiempo.

Una vez generado el *bitstream* en Vivado, se utiliza Vitis Classic para programar el

procesador en lenguaje C. Algunas librerías esenciales incluyeron `xuartps.h`, `xscugic.h` y `xcclk_wiz.h`, empleadas para gestionar comunicación serial, interrupciones y configuración de relojes. Gracias a estas herramientas y librerías optimizadas, se redujo la complejidad de la implementación y los tiempos de desarrollo.

Desde este entorno, la CPU controla parámetros del modulador en la FPGA mediante AXI4-Lite y el bloque *PS_to_Regs*, cuya descripción principal se muestra en la Tabla 3.7. Estos registros permiten modificar el modo de operación (simple o interleaved), ajustar el tiempo muerto, asignar los ciclos de trabajo de cada núcleo, validar que los datos están listos y acceder a pines físicos desde el procesador para tareas de depuración. En el Anexo D




Figura 3.13. Diagramas de bloques de Vivado.

Tabla 3.5. Utilización de recursos de la FPGA.

Recurso	Utilización	Disponible	Utilización %
LUT	2040	17600	11,59
LUTRAM	63	6000	1,05
FF	2899	35200	8,24
I/O	21	100	21,00
MMCM	1	2	50,00

Tabla 3.6. Reporte de Timing del diseño con $\text{CLK}_{\text{FPGA}} = 255 \text{ MHz}$.

Métrica	Setup	Hold	Pulse Width
Peor Slack (ns)	0,039	0,026	0,981
Slack Total (ns)	0,000	0,000	0,000

se presenta una explicación más detallada y ejemplificada de la implementación de la comunicación entre el procesador y la FPGA.

Tabla 3.7. Resumen de registros AXI utilizados en el modulador.

Registro	Bits	Rango	Función
reg0.interleaved	1	[0,1]	Modo single/interleaved
reg1.dt	5	[0,31]	Tiempo muerto
reg2.m1	7	[0,127]	Índice de modulación m_1
reg3.m2	7	[0,127]	Índice de modulación m_2
reg4.dataValid	1	[0,1]	Indica datos válidos
reg5.Test	2	[0,3]	Registro de prueba

Además de la configuración del modulador, en Vitis se inicializa y ajusta dinámicamente el *Clocking Wizard*, lo que permite variar la frecuencia de conmutación de la modulación sin necesidad de regenerar el *bitstream*. Esto simplifica la exploración de distintos regímenes de operación. También se utiliza una interfaz UART para modificar referencias en tiempo de ejecución desde un terminal, y se programan rutinas de prueba preconfiguradas que permiten emular escenarios dinámicos y supervisar variables clave.

El flujo de información entre FPGA, CPU y computador de pruebas sigue el esquema ya mostrado en la Figura 3.5, donde se ilustran los roles complementarios de cada bloque. En síntesis, la integración de la lógica de modulación en FPGA con los controladores PI programados en el procesador habilita la operación en lazo cerrado del convertidor 3L-FCC. El uso del ADC embebido, el ajuste dinámico de frecuencia mediante el *Clocking Wizard* y la comunicación a través de los protocolos AXI4 y UART convierten al sistema en una plataforma flexible y modular, capaz de adaptarse a múltiples condiciones de operación y

de realizar escalado dinámico de voltaje en tiempo real. Este resultado refuerza la hipótesis de que un sistema heterogéneo con FPGA y CPU puede constituir una herramienta costo-efectiva y reconfigurable para la validación post-silicio de ASICs analógicos.


CASO DE ESTUDIO: ASIC 3-LEVEL FLYING CAPACITOR CONVERTER

Este capítulo presenta en detalle el caso de estudio, mostrando los principales resultados obtenidos al aplicar la metodología presentada para la validación post-silicio basado en SoC a un ASIC analógico específico, el cual integra el diseño de un convertidor buck de tres niveles de condensador flotante. En primer lugar, se describen las características y la arquitectura del 3L-FCC IC, resaltando los elementos integrados y las decisiones de diseño que influyen en su validación. Luego, se expone el entorno de pruebas desarrollado para su validación experimental. Finalmente, se presentan y analizan los resultados experimentales obtenidos, destacando la plataforma de pruebas que habilitada por el SoC y limitaciones de la propuesta frente a los desafíos de la validación post-silicio en ASICs de potencia.


4.1. Arquitectura del ASIC

El 3L-FCC IC fue desarrollado en tecnología CMOS de 130 nm de Skywater utilizando exclusivamente herramientas de diseño open source y bloques funcionales prediseñados. El proyecto formó parte del IEEE 2022 SSCS PICO Open-Source Chipathon, en el cual un equipo de estudiantes sin experiencia previa en diseño de circuitos integrados, guiados por mentores internacionales, implementó un convertidor DC-DC buck de tres niveles de condensador flotante [75]. La arquitectura diseñada se basa en un convertidor FCML de tres niveles y dos núcleos, con módulos de capacitancia conmutada completamente integrados. A

nivel físico, el diseño integra los transistores de potencia, los *gate drivers* y los condensadores flotantes, como se aprecia en la Figura 4.1a. El ASIC está encapsulado en un paquete QFN y montado sobre una PCB tipo M.2 (Figura 4.1b), lo que facilita su conexión a plataformas de prueba.



(a) Layout de los convertidores de tres niveles de condensador flotante implementados en el ASIC.



(b) Diseño del *Chip Adapter*.

Figura 4.1. Estructura física y empaquetado del ASIC 3LFCC.

En cuanto al control, el ASIC no integra la lógica de modulación ni los lazos de control, los cuales permanecen externos para permitir la experimentación con distintos esquemas. Este enfoque ofrece flexibilidad al evaluar diferentes estrategias sin necesidad de rediseñar el ASIC, aunque en futuras iteraciones estos módulos esperan integrarse para obtener una solución más compacta y autónoma. La Figura 4.2 ilustra el diagrama de bloques del sistema completo. Aunque se mantiene muy similar a la Figura 2.4, la gran diferencia radica en que lo que está implementado dentro del bloque de control, que en este caso aumenta en complejidad respecto a la primera iteración únicamente en FPGA y habilita la operación en lazo cerrado usando un núcleo del convertidor.

La Tabla 4.1 resume las especificaciones iniciales de diseño. Cada núcleo puede entregar hasta 300 mA, alcanzando un total de 600 mA en la configuración interleaved. La frecuencia de conmutación se define entre 1 MHz y 10 MHz, rango que permite dimensionar adecuadamente los condensadores flotantes sin comprometer la eficiencia. Los gate drivers integrados aseguran una conmutación rápida y precisa al manejar la capacitancia de compuerta de los transistores MOS.




Figura 4.2. Diagrama de bloques del sistema completo de convertidor DC-DC y esquemático de las etapas de potencia 3L-FCC.

Durante las pruebas iniciales se observó que el ASIC no opera correctamente con voltajes de alimentación superiores a 3.3 V. Superar este umbral provoca conflictos con los circuitos de protección ESD y genera un comportamiento errático, especialmente al aumentar VDDIO. Por ello, se estableció que el ASIC debe operar dentro de los valores de la Tabla 4.2, garantizando un funcionamiento correcto en condiciones seguras.

4.2. Entorno de pruebas

El entorno de pruebas desarrollado para la validación del ASIC 3L-FCC se diseñó con el objetivo de evaluar de manera funcional el rendimiento del convertidor bajo diferentes

Tabla 4.1. Especificaciones de diseño del ASIC 3L-FCC.

Característica	Valor
Voltaje de alimentación (V)	5
Voltaje de entradas (V)	1,8
Voltaje de salidas (V)	0 a 5
Máxima corriente de salida por núcleo (mA)	300
Frecuencia de conmutación (MHz)	1 a 10
Condensadores integrados (nF)	8

Tabla 4.2. Detalle de pines, I/O y alimentación, usados del ASIC.

Nombre	Descripción	Rango de voltaje (V)
VDDIO	Alimentación para protección ESD y padframe	3
VDDA1	Alimentación del Gate Driver 1	3,3
VDDA2	Alimentación del Gate Driver 2	3,3
mprj_io[7-10]	Señales D5 a D8	0 o 1,8
mprj_io[12]	Nodo negativo digital del condensador flotante 2	0 a 3,3
mprj_io[13]	Nodo positivo digital del condensador flotante 2	0 a 3,3
mprj_io[14]	Nodo negativo analógico del condensador flotante 2	0 a 3,3
mprj_io[15]	Nodo positivo analógico del condensador flotante 2	0 a 3,3
mprj_io[16-17]	Alimentación de los convertidores	3,3
mprj_io[18]	Voltaje de salida del convertidor 2	0 a 3,3
mprj_io[19]	Tierra de los convertidores	0
mprj_io[20]	Voltaje de salida del convertidor 1	0 a 3,3
mprj_io[21-22]	Alimentación de los convertidores	3,3
mprj_io[23]	Nodo positivo analógico del condensador flotante 1	0 a 3,3
mprj_io[24]	Nodo negativo analógico del condensador flotante 1	0 a 3,3
mprj_io[25]	Nodo positivo digital del condensador flotante 1	0 a 3,3
mprj_io[27]	Nodo negativo digital del condensador flotante 1	0 a 3,3
mprj_io[28-31]	Señales D1 a D4	0 o 1,8

condiciones de operación y perturbaciones. La configuración experimental fue planificada para garantizar mediciones confiables de las señales de salida, observar la respuesta del convertidor frente a variaciones en los parámetros de control y verificar la capacidad de los circuitos de potencia integrados en el ASIC.

El sistema de pruebas está compuesto por varios elementos interconectados: el SoC, osciloscopios, fuentes de alimentación, un computador, y el DUT, que corresponde al 3L-FCC IC. El uso de osciloscopios fue esencial para depurar y capturar señales tanto en las salidas del convertidor como en *test points* de la *testing board*, lo que permitió una evaluación detallada de las formas de onda y la operación del sistema. La disposición física de los equipos se muestra en la Figura 4.3.




Figura 4.3. Entorno de pruebas implementado con la plataforma ZYBO.

Los principales dispositivos y componentes empleados en las pruebas fueron los siguientes:

- **Testing board**, que aloja el ASIC y facilita el acceso a sus pines.
- **ASIC 3L-FCC**, considerado como el dispositivo bajo prueba.
- **Plataforma SoC**, en este caso la tarjeta Zybo, encargada de configurar e implementar la operación en lazo cerrado del convertidor. Actúa como núcleo central del entorno de pruebas, gestionando la modulación PS-PWM, la generación de tiempos muertos, el lazo de control PI y la comunicación con el computador de pruebas, lo que le permite coordinar y supervisar todo el proceso experimental.
- **Analizadores de energía**, en este trabajo se utilizaron dos unidades Joulescope JS220, empleados para medir en tiempo real la eficiencia y el consumo energético.
- **Carga programable**, modelo MP710259, utilizada para someter al convertidor a diferentes condiciones de operación.
- **Fuentes de voltaje**, en este caso Rigol DP832 (alimentación para V_{dc}) y GW GPC-3030D (alimentación de VDDIO, VDDA y la *Testing board*).
- **Osciloscopio**, modelo Keysight DSOX4054A, empleado para observar la respuesta temporal de las señales críticas.
- **Multímetro**, modelo Fluke 87V, utilizado para comprobaciones auxiliares.
- **Capacitores externos**, de $2,2\mu\text{F}$, incorporados en pruebas a baja frecuencia para evaluar la respuesta con un capacitor flotante sobredimensionado.

Además, el entorno incluye un terminal en el computador de pruebas, que permite la interacción en tiempo de ejecución con la plataforma. Desde este terminal es posible modificar parámetros como las referencias de v_o y v_f , la frecuencia de operación, el tipo de prueba dinámica a ejecutar y el modo interleaved. Esta capacidad de ajuste dinámico resulta fundamental para automatizar las pruebas y analizar el comportamiento del ASIC bajo distintos escenarios sin necesidad de reconfigurar físicamente el sistema. La Figura 4.4 resume las etapas consideradas en el proceso de validación del ASIC y del entorno experimental.

4.3. Resultados experimentales

En esta sección se presentan los resultados experimentales obtenidos al validar el ASIC 3L-FCC mediante la plataforma SoC Zybo. Todas las pruebas se realizaron utilizando el condensador flotante interno, con el SoC encargado de suministrar las señales de control




Figura 4.4. Diagrama conceptual de las etapas del proceso de validación del ASIC 3L-FCC.

y facilitar la configuración de los lazos de modulación y regulación. Cabe destacar que el diseño del sistema de control se centra en un solo núcleo, mientras que el problema de regular ambos núcleos en configuración interleaved excede el alcance de este trabajo. No obstante, se incluyen algunas mediciones exploratorias en modo interleaved con el fin de ilustrar el comportamiento del convertidor bajo esta condición. Tras múltiples pruebas exploratorias, se determinó que se alcanzaba un buen desempeño con un tiempo muerto (dt) de 4, equivalente a 15,6 ns (1.56 % de la frecuencia de conmutación). Este valor se adoptó en todas las pruebas posteriores.

Las configuraciones de control empleadas fueron las siguientes:

- Mediciones a nivel de sistema: Controladores PI nominales.
- Mediciones de respuesta dinámica: Controlador PI con condensador sobredimensionado para el lazo del condensador flotante; el controlador del voltage de salida se mantuvo nominal.
- Mediciones de eficiencia: Controladores PI nominales.

4.3.1. Verificación inicial del ASIC

Antes de realizar mediciones, cada chip fue sometido a una verificación básica para descartar defectos o daños previos. Este procedimiento consiste en:

Pruebas del chip sin energizar

1. Verificar la continuidad entre los pines mprj-io[22], [21], [17] y [16] (señal V_{dc}). La continuidad debe ser estable; una respuesta intermitente indica un posible fallo.
2. Verificar la continuidad entre el pin mprj-io[19] y GND.
3. Confirmar que no exista continuidad entre VDDA1, VDDA2 y VDDIO con GND, ni entre los pines V_{dc} y GND.
4. Asegurar que los pines de señal no presenten continuidad con GND, excepto v_o y en los pines negativos de los capacitores flotantes, cuya continuidad no implica necesariamente un fallo.

Adicionalmente, se utilizó un medidor LCR para caracterizar los capacitores flotantes integrados. A partir de seis muestras de ASIC se obtuvo un valor promedio de 7,91 nF, lo que concuerda con los 8 nF especificados en el diseño. Esta medición permitió confirmar la correcta integración de los capacitores y establecer un punto de referencia para las pruebas dinámicas posteriores.

4.3.2. Protocolo de encendido

El ASIC 3L-FCC requiere un protocolo estricto de encendido y apagado para evitar daños. **Antes de la conexión al sistema, todas las fuentes deben calibrarse de manera independiente.**

1. Calibrar las salidas de las fuentes de alimentación: VDDIO a 3,02 V, VDDA1/VDDA2 y V_{dc} a 3,3 V. Mantener desconectados los cables durante la calibración.
2. En configuración intercalada, conectar el *jumper* correspondiente en la *Testing board* con el sistema apagado.
3. Conectar únicamente VDDIO a la *Testing board*.
4. Conectar los Joulescopes al computador y abrir el software correspondiente (disponible en Download Joulescope).
5. Encender y programar la Zybo. Mantener SW1 (RESET) en alto para inicializar con la salida en cero y SW2 (ENABLE) en alto.¹

¹Recordar que cuando SW2 está en bajo, todas las salidas del modulador se fijan en 0, lo que en presencia de PMOS eleva v_o a V_{dc} . Cuando SW1 está en alto, se bloquea toda conducción.

6. Conectar la alimentación de la *Testing board* a 3,3 V, habilitando el dominio de 1,8 V.
7. Conectar VDDA1 y VDDA2 a 3,3 V.
8. Conectar V_{dc} a 3,3 V y confirmar su nivel.

Al finalizar la secuencia, el software del Joulescope debe mostrar que V_{dc} se mantiene en 3,3 V mientras v_o permanece en 0 V, hasta que se baje el SW1 de RESET.

El apagado debe realizarse en orden inverso: primero V_{dc} y finalmente VDDIO. Este procedimiento es tan crítico como el encendido para preservar la integridad del ASIC.

4.3.3. Mediciones a nivel de sistema

El sistema de pruebas permite una granularidad de voltaje de salida de 25 mV y un rango de control desde 0 V hasta 3,2 V, con una alimentación de 3,3 V. La capacidad máxima de corriente es de 300 mA en una configuración de un solo núcleo y de hasta 600 mA en configuración interleaved.

Una de las ventajas de utilizar un SoC radica en la posibilidad de ajustar parámetros tanto en hardware como en software de manera flexible. Por ejemplo, los parámetros del esquema PS-PWM implementado en la FPGA se modifican mediante registros accesibles vía AXI4-Lite, mientras que las referencias de voltaje ($v_{o.ref}$, $v_{f.ref}$) y los parámetros de los controladores PI se actualizan desde el procesador ARM en lenguaje C. Además, varios de estos parámetros se pueden configurar en tiempo de ejecución a través de un terminal en el computador, lo que habilita la automatización de pruebas mediante funciones personalizadas y simplifica el flujo experimental.

En la Figura 4.5 se ilustran las señales principales en configuración de un solo núcleo con el capacitor integrado: (a) y (b) muestran las señales de conmutación aplicadas a los cuatro transistores, (c) corresponde al voltaje en el condensador flotante, con un valor promedio de 1,68 V, y (d) presenta la señal de salida antes y después del filtro, estabilizada en torno a 1,8 V.

La Figura 4.6 muestra la comparación entre operación en lazo abierto y lazo cerrado, representando el voltaje de salida en función del ciclo de trabajo aplicado ($m_1 = m_2$, es decir, $u_v = 0$). Se observa claramente la no linealidad presente en el caso de lazo abierto, lo que deriva en desviaciones impredecibles del voltaje de salida. Al implementar controladores PI, el condensador flotante se mantiene cercano a 1,65 V, logrando una relación lineal entre el voltaje de salida y el ciclo de trabajo, validando la eficacia de la estrategia de control.

Un aspecto clave en esta validación es el tiempo asociado a los algoritmos de control PI. El período de control se compone del tiempo de interrupción, que sincroniza la adquisición de v_o y v_f con la ejecución de los controladores, más un tiempo inactivo correspondiente a la espera hasta la siguiente conversión del ADC y la gestión de entradas desde el terminal de pruebas.




Figura 4.5. Señales medidas relevantes para el circuito de un solo núcleo.

Dentro de la interrupción pueden distinguirse tres componentes: el tiempo del algoritmo de control de u_v , el tiempo del algoritmo de control de u_i y las tareas complementarias, como lectura/escritura de registros, operaciones numéricas y manejo de saturaciones. La Figura 4.7 ilustra este desglose, mientras que la Tabla 4.3 resume las métricas registradas. El período de control promedio se estima en aproximadamente $4,5 \mu s$ para la última versión del sistema implementado en el SoC. Este valor contrasta con los $6,5 \mu s$ reportados inicialmente en la sección de diseño del control, que correspondían a un valor medido basado en las primeras pruebas del sistema. La reducción del período se debe a mejoras en el manejo de interrupciones, en la organización del código y en la comunicación con la FPGA, que hicieron más eficiente la ejecución del lazo de control. Es importante destacar que, pese a esta reducción en el período del controlador, la eficacia en la regulación de los voltajes v_o y v_f se mantuvo, asegurando una correcta operación del convertidor.




Figura 4.6. Comparación del voltaje de salida en función del ciclo de trabajo para las configuraciones en lazo abierto y lazo cerrado.




Figura 4.7. Desglose de la duración de la interrupción, mostrando la ejecución de cada algoritmo de control y las tareas complementarias de la ISR.

4.3.4. Mediciones de respuesta dinámica


Junto con implementar un controlador PI discreto, resulta fundamental evaluar su comportamiento dinámico frente a perturbaciones y variaciones en las condiciones de operación, con el fin de valorar el desempeño global del sistema. En esta sección se analiza cómo responde el ASIC 3L-FCC ante cambios de carga y perturbaciones en la entrada, proporcionando evidencia experimental sobre la correcta operación del convertidor y la capacidad de adaptación del lazo de control en lazo cerrado.

La Figura 4.8 muestra la respuesta del sistema a variaciones bruscas en la corriente de carga, manteniendo el voltaje de referencia en 1,8 V. En la Figura 4.8(a), un incremento de corriente genera un transitorio de 0,225 ms con un *undershoot* de -734 mV. En contraste, la Figura 4.8(b) presenta la disminución de la corriente de carga, donde se observa un transitorio de 0,12 ms y un *overshoot* de 122 mV. A pesar de estos desvíos transitorios, el sistema retorna rápidamente al valor de referencia, confirmando la efectividad del controlador.

Por otro lado, la Figura 4.9 ilustra la respuesta frente a perturbaciones en el voltaje de alimentación, reduciéndolo desde 3,3 V hasta 2,7 V y posteriormente devolviéndolo a su

Tabla 4.3. Datos de tiempo para las interrupciones y algoritmos de control

Variable	Descripción	Media (μs)	σ (μs)
t_interrupción	Duración de la interrupción	3,7550	0,0456
t_idle	Duración sin interrupción	0,7409	0,1563
t_control_uv	Tiempo del algoritmo de control de u_v	0,9264	0,0441
t_control_ui	Tiempo del algoritmo de control de u_i	0,8795	0,0295

**Figura 4.8.** Respuesta a perturbaciones de carga: (a) incremento de la demanda de corriente desde 1 mA hasta 100 mA, (b) disminución de la demanda de corriente desde 100 mA hasta 1 mA.

valor inicial. El voltaje de salida se mantuvo prácticamente invariable en torno a la referencia de 1,8 V, lo que evidencia la capacidad del sistema para mantener la salida en su valor de referencia ante variaciones de entrada.

Adicionalmente, se validó experimentalmente la estrategia teórica de desacople, que permite tratar el sistema MIMO como dos subsistemas SISO independientes: uno para el control de v_o y otro para el control de v_f . La Figura 4.10 muestra la prueba en la que una tensión se mantiene fija mientras la otra se varía en incrementos de 300 mV. Los resultados confirman que cada controlador PI regula de manera independiente su variable de interés, manteniéndola próxima al valor deseado. Si bien se observan pequeñas oscilaciones, estas permanecen centradas en torno al valor de referencia y no comprometen la operación global.

Finalmente, la Figura 4.10(c) destaca la importancia de mantener ambos lazos activos. Cuando el controlador del condensador flotante se deshabilita, el desacoplo deja de cumplirse y el voltaje de este componente se desvía de su comportamiento esperado. Esta pérdida de control conduce a los problemas ya mencionados: desbalance del condensador, sobreesfuerzo




Figura 4.9. Respuesta a perturbaciones en el voltaje de alimentación: (a) reducción del voltaje de 3,3 V a 2,7 V, (b) aumento del voltaje de 2,7 V a 3,3 V.

en los transistores de potencia, reducción de la eficiencia y posibles fallos en la operación del convertidor. En consecuencia, se refuerza la necesidad de emplear dos controladores PI coordinados, asegurando el correcto control del voltaje de salida como del condensador flotante bajo condiciones reales de operación.

Los resultados obtenidos confirman que la estrategia de control propuesta es capaz de mantener el desempeño del ASIC bajo condiciones dinámicas exigentes, validando experimentalmente los fundamentos teóricos planteados y contribuyendo al objetivo central de esta tesis: demostrar que un sistema basado en SoC puede habilitar la validación funcional post-silicio de un ASIC analógico.

4.3.5. Mediciones de eficiencia

Para evaluar el desempeño del convertidor, se realizaron mediciones de eficiencia bajo diversas condiciones de operación, considerando además el consumo de potencia de los gate drivers. La eficiencia constituye una métrica clave en convertidores DC-DC, pues incide directamente en las pérdidas de potencia y en la efectividad global del sistema.

En este caso, la eficiencia del ASIC se determinó utilizando dos analizadores de energía Joulescope JS220, conectados a la entrada y salida del convertidor, de modo de calcular con precisión la relación entre potencia entregada y potencia consumida.

En primer lugar, se evaluó la eficiencia del convertidor a diferentes voltajes de salida, 1,8 V y 2,4 V, bajo una frecuencia de conmutación de 1 MHz. Como se observa en la Figura 4.11(a), la configuración de un solo núcleo alcanzó eficiencias máximas de 88.14 % y 91.68 % para 1,8 V y 2,4 V, respectivamente.




Figura 4.10. Prueba de desacople: (a) voltaje de salida variable y voltaje del condensador flotante fijo, (b) voltaje de salida fijo y voltaje del condensador flotante variable, (c) voltaje de salida variable y voltaje del condensador flotante fijo pero únicamente con el controlador v_o .

Posteriormente, se analizó el impacto de la frecuencia de conmutación en la eficiencia y en las pérdidas de potencia de los gate drivers, cuyo consumo se midió de manera independiente gracias a su fuente de alimentación separada. Con una salida de 2,4 V, a 1 MHz, los gate drivers registraron un consumo promedio de 1,590 mW en modo de un solo núcleo. Al reducir la frecuencia de conmutación a 250 kHz, este valor descendió a 0,385 mW, alcanzando además una eficiencia máxima de 92.35 %. Los resultados de la Figura 4.11(b) confirman que mayores frecuencias de conmutación implican mayores pérdidas, mientras que frecuencias más bajas favorecen la eficiencia en condiciones de potencia reducida. Por otro lado, operar a frecuencias de conmutación elevadas habilita el uso de componentes pasivos de menor valor (p. ej., el filtro LC), favoreciendo diseños más compactos.

También se comparó la eficiencia en lazo abierto y lazo cerrado para una salida de 1,8 V a 1 MHz (Figura 4.11(c)). La operación en lazo abierto mostró una eficiencia levemente superior de aproximadamente 3 %, pero sin capacidad de regular el voltaje de salida ni el del condensador flotante. Esto refuerza que, aunque el lazo cerrado implique ligeras




Figura 4.11. Eficiencia en función de la corriente de salida: a) con diferentes voltajes de salida a 1 MHz, b) frecuencia de conmutación de 1 MHz frente a 250 kHz a un voltaje de salida de 2,4 V, c) lazo abierto frente a lazo cerrado a un voltaje de salida de 1,8 V y 1 MHz.

pérdidas adicionales, resulta indispensable para garantizar regulación en condiciones reales de operación.

Una evaluación complementaria se muestra en la Figura 4.12, donde se presenta la eficiencia en función del voltaje de salida con una carga de 12 mA, a 1 MHz y configuración de un solo núcleo. El comportamiento observado se ve fuertemente influenciado por el controlador empleado y los parámetros seleccionados, lo que evidencia la interacción entre la estrategia de control y el desempeño energético.

Finalmente, la Figura 4.13 compara la eficiencia de la configuración de un solo núcleo frente a la operación en modo interleaved, a 2,4 V y 1 MHz. La primera alcanzó un máximo de 91.68 %, mientras que la segunda registró 91.09 %. Aunque las eficiencias son similares, la configuración interleaved permite duplicar la capacidad de corriente de salida (hasta 600 mA) y mejora la eficiencia en comparación para corrientes más altas, lo que la hace más atractiva en aplicaciones que demandan mayor potencia.

En conjunto, estas mediciones de eficiencia demuestran la capacidad del ASIC 3L-FCC de mantener un alto rendimiento en distintas configuraciones y condiciones de operación. Además, validan el rol del sistema SoC como plataforma flexible y costo-efectiva para




Figura 4.12. Eficiencia en función del voltaje de salida para una carga de 12 mA y una frecuencia de conmutación de 1 MHz.




Figura 4.13. Eficiencia en función de la corriente de salida: un solo núcleo frente a configuración interleaved a un voltaje de salida de 2,4 V y 1 MHz.

explorar estrategias de modulación y control en la validación post-silicio de circuitos de potencia integrados.

4.4. Discusión de resultados

Una de las principales ventajas del sistema propuesto es la flexibilidad proporcionada por la FPGA, que permite generar patrones de prueba y adaptar configuraciones sin necesidad de realizar síntesis extensas ni cambios físicos en el banco experimental. Esta capacidad habilita una iteración rápida durante el diseño y la validación, mientras que el procesador del SoC automatiza configuraciones y secuencias de prueba, simplificando la experimentación y verificación. Adicionalmente, los bloques desarrollados en HDL pueden implementarse de forma casi directa en un ASIC digital, lo que facilita la transición desde el prototipado hacia la producción. Por otra parte, gracias al ADC embebido, el SoC puede interactuar directamente con señales analógicas, habilitando la medición y el control sin necesidad de hardware externo adicional. Esto concentra en un único sistema todas las funciones necesarias para la validación, reduciendo la dependencia de instrumentos externos y superando algunas de las limitaciones de enfoques previos basados únicamente en FPGA.

Una consideración técnica relevante en el sistema implementado es el compromiso entre

Tabla 4.4. Comparación de entornos de prueba y características de convertidores FCML.

	[77]	[78]	[79]	[35]	Este trabajo
Año	2021	2023	2024	2025	2025
Plataforma ¹	DSP+FPGA	MCU	DSP+sensores	FPGA+ADC ¹	SoC
Control ²	Marco dq	P	MPC	DPCMC	PI x 2
Modulación	PS-PWM	PS-PWM	N/A	PWM	PS-PWM
C_f Value (μ F)	100	2,2	150	5	0,008
No. de niveles	6	4	7	3	3
f_{sw} (kHz)	100	50	25	500	250, 1000
v_i (V)	208	100 a 700	90 a 230	12	3,3
v_o (V)	400	750 a 1000	10 a 30	0,15 a 11,5	0 a 3,2

¹ Cuando se indica explícitamente “+”, significa que se requiere es un dispositivo externo adicional.

² Abreviaturas: P = Proporcional, PI = Proporcional-Integral, MPC = Control Predictivo por Modelo, DPCMC = Controlador Digital Predictivo de Modo de Corriente.

la resolución de la onda triangular, que tiene relación directa con la granularidad en el voltaje de salida, y la frecuencia de conmutación alcanzable. Como la modulación se basa en un contador, aumentar la resolución exige proporcionalmente una frecuencia de reloj mayor para mantener la misma frecuencia de conmutación. Esta limitación de hardware no es afecta al método, sino de la plataforma utilizada; por tanto, con SoCs y FPGAs más avanzados el enfoque es escalable, pudiendo mejorar tanto en resolución como en frecuencia de conmutación y, con ello, el rendimiento del sistema.

La literatura reciente muestra que las estrategias de validación y control para convertidores FCML aún están en consolidación, con enfoques diversos en cuanto a plataformas, estrategias de control, valores de condensadores, número de niveles y condiciones de operación. La Tabla 4.4 resume algunas implementaciones representativas y destaca que, en la mayoría de los casos, el control digital se realiza mediante MCU, DSP o FPGA con ADCs externos. Cabe resaltar que estos trabajos, en general, se enfocan en aspectos distintos al rendimiento del convertidor en sí, por lo que métricas como la eficiencia no constituyen su principal preocupación. Más bien, la tabla pone de relieve cómo y dónde se implementaron el control digital y los circuitos auxiliares. De manera similar, no se incluyen comparaciones con trabajos que integran el sistema completo del convertidor, ya que la mayoría de ellos incorporan de forma inherente el sistema de control, muchas veces analógico [43], [73], [76]. En contraste, el presente trabajo introduce un enfoque basado en SoC que integra CPU, FPGA y ADC. Esta aproximación resulta especialmente valiosa en el contexto de ASICs analógicos, donde la escala de integración y la imposibilidad de modificar el hardware interno requieren una plataforma de pruebas con mayor precisión temporal, sincronización determinística y capacidad de reconfiguración rápida.

De esta forma, la comparación refuerza que el aporte de este trabajo no radica en optimizar métricas absolutas como la eficiencia, sino en demostrar que un SoC puede constituir una plataforma costo-efectiva, flexible y escalable para la validación post-silicio

de ASICs analógicos.

CONCLUSIONES Y TRABAJO FUTURO

5.1. Resumen

En este trabajo se propuso una metodología de validación post-silicio basada en un sistema SoC que integra FPGA y CPU, aplicada a la evaluación funcional de un convertidor integrado DC-DC de tres niveles con condensador flotante. El enfoque surgió como respuesta a las limitaciones de los sistemas de prueba tradicionales, que suelen ser costosos, rígidos o difíciles de adaptar a ASICs analógicos. La estrategia planteada explota la reconfigurabilidad de la FPGA para la generación de señales PWM y la capacidad de la CPU para implementar algoritmos de control en alto nivel, conformando una plataforma flexible, compacta y programable. La metodología fue validada en un caso de estudio, lo que permitió verificar tanto el desempeño del ASIC como la efectividad del sistema de pruebas propuesto.

Si bien, como se discutió anteriormente, el objetivo principal del trabajo no es optimizar métricas absolutas del convertidor, se incluye en la Tabla 5.1 una comparación con implementaciones integradas recientes. Esta tabla tiene un propósito exclusivamente contextual: situar el ASIC evaluado dentro del estado del arte y destacar las diferencias en proceso tecnológico, topología, condiciones de operación y esquemas de control, sin detrimento de la contribución central basada en la metodología de validación.

5.2. Conclusiones

El trabajo desarrollado abordó la validación post-silicio del 3L-FCC IC mediante una estrategia de pruebas basada en un SoC que integra FPGA y CPU. La hipótesis planteada

Tabla 5.1. Comparación de rendimiento entre convertidores FCML buck integrados reportados recientemente.

	[80] JSSC'18	[81] TPEL'21	[82] TCAS-I'22	[83] TCAS-II'25	Este trabajo
Proceso	65 nm	130 nm	65 nm	28 nm	130 nm
área (mm*mm)	1,875*1,250	3,7*3,7	1,193*0,845	2,4*1,7	2,26*1,37
Topología	3L Buck	3L Buck	4L Buck Modificado	3L Buck	3L Buck
v_i (V)	5	8	3,6	1,8-3,6	3,3
v_o (V)	0,6-4,2	1,8-3,3	0,55-1	0,6-1,5	0-3,2
f_{sw} (MHz)	50	0,8-1	5	1	0,25-1
C_f (nF)	5	4700	470	10000	8
Max. Eficiencia @ v_i/v_o	90 % @5/4,2	88,6 % @8/3,3	82 % @3,6/0,9	95,2 % @3,6/1,5	91.7 % @3,3/2,4
Regulación de v_o	PWM analógica	PWM analógica	PWM analógica	PWM analógica	PS-PWM+PI digital
Balaceo de v_f	DDA+CMFB	Calibración LF	Auto-balanceo	VHSB+VQST	PS-PWM+PI digital

Abreviaciones: LF = Loop Free, VHSB = VIN Half-Split Balancing, VQST = VIN Quarter-Split Transition.

sostenía que este enfoque permitiría realizar una validación efectiva, accesible y reproducible, al habilitar la implementación de un control digital capaz de regular de manera estable los voltajes del condensador flotante y de salida del convertidor. Los resultados experimentales obtenidos respaldan esta hipótesis, mostrando que el sistema mantiene la operación confiable del convertidor bajo distintas condiciones de carga y perturbaciones en la entrada, con una granularidad de control de 25 mV y eficiencias máximas cercanas al 92 % para una salida de 2,4 V.

En primer lugar, se profundizó en la comprensión del comportamiento del ASIC 3L-FCC. El análisis teórico, las simulaciones y la caracterización de sus limitaciones eléctricas permitieron definir los bloques críticos que debían implementarse en la FPGA y en el procesador. Este conocimiento previo fue esencial para diseñar un entorno de pruebas coherente y eficaz, capaz de reproducir condiciones de operación realistas.

Posteriormente, se desarrolló e integró en la plataforma SoC el subsistema de modulación y control. La FPGA implementó el esquema PS-PWM con generación de tiempos muertos y señales desfasadas, mientras que el procesador ejecutó algoritmos PI discretos para regular los voltajes de interés. La integración en Vivado y Vitis Classic permitió configurar parámetros clave en tiempo de ejecución, habilitando una plataforma flexible que puede adaptarse a distintos escenarios de prueba sin necesidad de modificaciones de hardware.

En paralelo, se caracterizó la arquitectura del ASIC, considerando tanto su diseño interno como las restricciones eléctricas. Esta caracterización fue fundamental para establecer un protocolo de encendido seguro y para garantizar que las mediciones realizadas fueran representativas del comportamiento del ASIC.

Finalmente, se llevaron a cabo pruebas experimentales en laboratorio, donde se evaluaron

el rendimiento del lazo de control, la respuesta dinámica frente a perturbaciones de carga y entrada, y la eficiencia en diversas condiciones de operación. Los resultados mostraron que, bajo control en lazo cerrado, el convertidor exhibe una relación prácticamente lineal entre el ciclo de trabajo y el voltaje de salida, corrigiendo la no linealidad observada en lazo abierto. Asimismo, las pruebas de desacople confirmaron que los dos controladores PI permiten regular de manera independiente el voltaje de salida y el voltaje del condensador flotante, validando el modelo SISO obtenido a partir de la linealización. Se comprobó también que al deshabilitar el lazo asociado a v_f el desacople se pierde, lo que provoca desviaciones significativas en el valor del condensador flotante. Esto subraya la importancia de mantener ambos lazos activos para garantizar el funcionamiento esperado del sistema. Aunque el control implementado se centró en un solo núcleo, se verificó además el funcionamiento básico en configuración interleaved, lo que abre la puerta a futuros desarrollos de control coordinado.

En conjunto, estos resultados demuestran que la metodología propuesta ofrece una alternativa práctica y escalable para la validación post-silicio de ASICs analógicos, ampliando las capacidades de las plataformas tradicionales basadas únicamente en FPGA y aportando un marco flexible que puede adaptarse a distintos diseños y aplicaciones.

5.3. Trabajo futuro

El trabajo realizado abre múltiples líneas de investigación y desarrollo que pueden fortalecer el desempeño del convertidor y ampliar las capacidades de la plataforma implementada. En primer lugar, una extensión natural consiste en avanzar hacia el control simultáneo de ambos núcleos del ASIC en configuración interleaved. Hasta ahora, el sistema de control se centró en un solo núcleo, pero el desarrollo de algoritmos coordinados para múltiples fases constituye un desafío abierto con potencial para mejorar la eficiencia y estabilidad global del convertidor.

Otra línea de investigación apunta a trasladar los controladores PI desde el procesador ARM hacia la lógica programable de la FPGA. Este cambio permitiría explorar un diseño más cercano a un ASIC digital, reduciendo latencias y explotando el paralelismo de la lógica reconfigurable, lo que se traduciría en una respuesta más rápida. Este enfoque aprovecha la capacidad del SoC para pasar implementaciones en alto nivel (por ejemplo, en C) a HDL sin modificar la interfaz con el resto del sistema. Esta evolución conecta la validación experimental con la integración de los módulos en HDL en circuitos integrados de señal mixta, impulsando el ecosistema de diseño de convertidores de potencia totalmente integrados.


También resulta relevante potenciar la usabilidad y el nivel de automatización del sistema de pruebas. La implementación de una interfaz gráfica de monitoreo entre el SoC y un computador permitiría visualizar en tiempo real las variables críticas y modificar

parámetros de operación sin depender de un terminal de texto. Del mismo modo, habilitar un funcionamiento en modo stand-alone, mediante pantallas o indicadores embebidos, ampliaría las posibilidades de uso en entornos donde no sea conveniente depender de un computador externo. En el mismo sentido, se podría añadir una segunda plataforma SoC dedicada exclusivamente al monitoreo, con acceso a pines de prueba y señales de depuración del ASIC, lo que posibilitaría una caracterización más exhaustiva y automatizada.


Finalmente, cabe destacar que la estrategia propuesta no se limita al 3L-FCC IC. Si bien este fue el caso de estudio utilizado, la infraestructura desarrollada habilita una plataforma de pruebas que puede emplearse para comprobar y validar otros esquemas de modulación y algoritmos de control, tanto dentro como fuera del contexto de convertidores DC-DC. Esto refuerza la versatilidad del enfoque basado en SoC y abre la puerta a aplicaciones más amplias en la validación de sistemas analógicos integrados.

TESTING BOARD

Para la validación post-silicio del ASIC 3L-FCC, se desarrolló una testing board que facilita la alimentación del sistema, la conexión de componentes, dispositivos y periféricos, así como la medición de señales. Esta testing board está compuesta por dos PCBs: TestBoard V1.1.2 (Figura A.1a) y Adaptation Board V1.1 (Figura A.1b).



(a) TestBoard V1.1.2



(b) Adaptation board v1.1

Figura A.1. Testing board.

La TestBoard V1.1.2 [84] es una placa que facilita la conexión entre los equipos de alimentación, control y medición con los pines originales del ASIC. Fue diseñada por el equipo de microelectrónica del AC3E/UTFSM, encargado del desarrollo del ASIC. Su diseño se realizó utilizando el software KiCad, y cuenta con un manual de usuario disponible en [85].

A continuación, se describen sus principales funcionalidades:

1. **Alimentación de VDDIO.** En este punto se ha soldado un cable para alimentar VDDIO de manera externa. Es la primera alimentación que debe encenderse al iniciar el sistema, ya que activa las protecciones ESD.
2. **Alimentación externa de la TestBoard.** Inicialmente, se planeó que esta fuente alimentara todo el sistema. Sin embargo, posteriormente se decidió separar los dominios de alimentación para las señales de control (VDDA) y de potencia (VH). Aun así, sigue siendo necesaria para obtener el dominio de 1.8V, sin el cual el sistema no funciona.
3. **Suministro externo de VDDA1, VDDA2 y VH.** Se debe verificar la conexión correctamente, ya que V- corresponde a tierra y una conexión incorrecta podría generar un cortocircuito. A continuación, se detallan los conectores:
 - **J12:** Originalmente destinado a la alimentación interna de todos los dominios, pero quedó en desuso debido a requisitos surgidos en las pruebas.
 - **J13:** Corresponde a VH. Debe conectarse desde la fuente de 3.3V a I-.
 - **J14:** Corresponde a VDDA1. Se debe conectar I- con el I- de J15.
 - **J15:** Corresponde a VDDA2. Se alimenta desde la fuente de 3.3V a I-.
4. **Conexión de señales desde el SoC.** Estas secciones permiten la conexión de señales provenientes del SoC (D_1 - D_8 , 3.3V y GND). Todas las conexiones están correctamente marcadas, excepto “Not Connected”, que en realidad corresponde al punto donde se conecta 3.3V desde el SoC.
 - **4.1** Conexiones para el convertidor 1.
 - **4.2** Conexiones para el convertidor 2.
5. **Filtro e interleaved.** En esta sección se encuentran el filtro LC y el nodo que permite la conexión interleaved. Para utilizar esta configuración es necesario colocar un jumper en J22.
6. **Opciones de conexión a la carga.** Se incluyen dos opciones de conexión a la carga, seleccionables mediante jumpers. Para más detalles, se recomienda consultar el manual [85].
 - **6.1** Conexión en paralelo.
 - **6.2** Conexión en serie.
7. **Medición de voltaje, corriente y potencia.** En este punto se conecta el Joulescope [59], que permite medir voltaje, corriente y potencia en la carga.

8. **Medición de voltaje en nodos de capacitores internos y conexión de capacitor externo.** Secciones disponibles para medir el voltaje en los nodos de los capacitores internos y conectar capacitores externos si es necesario.

- **8.1 Capacitor flotante del convertidor 1.** Para conectar un capacitor externo, se deben usar los pines analógicos:
 - **FC1_1A:** positivo.
 - **FC1_2A:** negativo.
- **8.2 Capacitor flotante del convertidor 2.** Para conectar un capacitor externo, se deben usar los pines analógicos:
 - **FC2_1A:** positivo.
 - **FC2_2A:** negativo.

Por otro lado, la Adaptation Board V1.1 se diseñó como respuesta a un cambio en la PCB donde venía el ASIC por parte de su proveedor, Efabless, lo que impidió su conexión directa a la TestBoard. Como solución, se desarrolló esta PCB de adaptación, que incorpora un puerto M.2 para alojar la PCB del ASIC y, a través de cuatro filas de pines ubicadas en la parte posterior, permitió la interacción con la TestBoard.

Además de las funcionalidades mencionadas, la Testing board cuenta con varios testpoints ubicados en distintas partes del sistema para facilitar la medición y depuración del ASIC 3L-FCC. Para efectos prácticos, el divisor resistivo de voltaje (Figura 4.3) se considera parte de la Testing board.

CÓDIGO C

Listing B.1. Función que implementa los controladores PI.

```
1 // *****
2 //      PVCTRL: UNSW 2018 — c.a.rojas@ieee.org
3 //      3L-FC: UTFSM 2025 — christian.rojas@usm.cl
4 // *****
5
6 // #ifndef pi_fun_H
7 // #define pi_fun_H
8
9 // Discrete PI
10 //  $Y(z) = \frac{K_{pid}z + K_{iid}}{z - 1}$  by using ZOH
11 //
12 //
13
14 // Discrete PI + anti-windup and saturation
15 extern double pivf_fun(double Vrk, double Vk, double Vmin, double Vmax,
16                        double Kpid, double Kiid)
17 {
18     // PI parameters
19     static double Kp;
20     static double Ki;
21     static double KUi;
22     static double KXi;
23
24     // PI variables
25     static double xVrk;
26     static double xVk;
27     static double xVmax;
```

```

27     static double xVmin;
28     static double xXik[2];
29     static double xUik[2];
30     static double xVmk;
31
32     // PI variables initialization
33     xVrk = Vrk;
34     xVk = Vk;
35     xVmax = Vmax;
36     xVmin = Vmin;
37     Kp = Kpid;
38     Ki = Kiid;
39     KUi = -(Kp + Ki)/(Kp*Kpid);
40     KXi = -Ki/Kp;
41
42     // PI implementation
43     xXik[1] = xXik[0];
44     xUik[1] = xUik[0];
45     xXik[0] = KUi*xUik[1] + KXi*xXik[1];
46     xUik[0] = Kp*(xVrk - xVk - xXik[0]);
47     // Actuation limitation
48     xUik[0] = ( xUik[0] > xVmax ) ? xVmax : ( xUik[0] < xVmin ) ? xVmin :
         xUik[0];
49     // Actuation application
50     xVmk = xUik[0];
51     // return
52     return xVmk;
53
54 }
55 //endif

```

CÓDIGO MATLAB

Listing C.1. Código usado en MATLAB para encontrar los parámetros de los controladores PI.

```
1
2 clc ,
3
4 Po = 0.15; % Potencia deseada [W]
5 Vdc = 3.3;
6 Vo = 3.15;
7 Ro = Vo^2/Po;
8 Io = Vo/Ro;
9 L = 47e-6; % Inductor del filtro
10 Cf = 8e-9; % Valor del capacitor flotante
11 fsw = 1e6; % Frecuencia de conmutacion
12 Ts = 6.5e-6;
13
14 format long ,
15
16 % Vo plant in continuous time
17 Hvoc = tf([Ro*Vdc],[L Ro]);
18 % Vo current plant in discrete time
19 Hvod = c2d(Hvoc,Ts,'zoh');
20 % Vo PI parameters
21 % Bandwidth 10kHz, shi = 0.707
22 Wbw_vo = 2*pi*10e3;
23 Kvo = L/(Ro*Vdc);
24 % Approximated solution in continuous time PI
25 Kpvo_c = (sqrt(2)*sqrt(sqrt(5)-2))*Kvo*Wbw_vo;
26 Kivo_c = (sqrt(5)-2)*Kvo*Wbw_vo^2;
```



```

27 % Euler Based approximation for discrete time PI
28 Kpvo_d = Kpvo_c;
29 Kivo_d = -(Kpvo_c - Kivo_c*Ts);
30 % Vo PI discrete time controller
31 Cvod = tf([Kpvo_d Kivo_d],[1 -1],Ts);
32 % Display
33 disp('coeficientes PI para Vo')
34 disp([Kpvo_d Kivo_d])
35
36 % Vf plant in continuous time
37 Hvfc = tf([2*Io],[Cf 0]);
38 % Vo current plant in discrete time
39 Hvfd = c2d(Hvfc,Ts,'zoh');
40 % Vf PI parameters
41 % Bandwidth 10kHz, shi = 0.707
42 Wbw_vf = 2*pi*10e3;
43 Kvf = Cf/(2*Io);
44 % Approximated solution in continuous time PI
45 Kpvf_c = (sqrt(2)*sqrt(sqrt(5)-2))*Kvf*Wbw_vf;
46 Kivf_c = (sqrt(5)-2)*Kvf*Wbw_vf^2;
47 % Euler Based approximation for discrete time PI
48 Kpvf_d = Kpvf_c;
49 Kivf_d = -(Kpvf_c - Kivf_c*Ts);
50 % Vo PI discrete time controller
51 Cvfd = tf([Kpvf_d Kivf_d],[1 -1],Ts);
52 % Display
53 disp('coeficientes PI para Vf')
54 disp([Kpvf_d Kivf_d])
55
56
57 %rltool(Hvod,Cvod)
58 rltool(Hvfd,Cvfd)

```

COMUNICACIÓN ENTRE CPU Y FPGA

En este anexo se explica el procedimiento seguido para establecer la comunicación entre el procesador ARM y la FPGA de la tarjeta Zybo. El caso de uso consiste en implementar un esquema de modulación Phase-Shifted PWM configurable en tiempo de ejecución, empleando Vivado 2023.2 para el diseño hardware e integrando el control desde software en Vitis Classic 2023.2.

Creación del proyecto en Vivado

Al abrir la herramienta se debe seleccionar [Create New Project](#), marcar la opción [Create project subdirectory](#), y en la ventana siguiente dejar activadas las casillas [RTL Project](#) y [Do not specify sources at this time](#). Posteriormente, en la etapa de selección de dispositivo, se recomienda ir a [Boards](#) y elegir la placa Zybo (xc7z010clg400-1).

Si no aparece en la lista, es necesario instalar manualmente los *Board Files* descargados desde el repositorio oficial¹ y copiarlos dentro del directorio de instalación de Vivado en:

```
...\Xilinx\Vivado\2023.2\data\boards
```

Creación del periférico AXI4

En el menú [Tools](#) se selecciona [Create and Package New IP](#), y en la ventana emergente se elige [Create AXI4 Peripheral](#) (Figura D.1). Se define el nombre (por ejemplo

¹Ver website <https://github.com/Digilent/vivado-boards> - **Vivado Board Files for Digilent FPGA Boards**

AXI4-Modulator), la versión y la descripción. En este caso, se mantiene una interfaz AXI4-Lite en modo esclavo con bus de 32 bits y se definen 5 registros: cuatro para las variables de configuración y uno para señalar validez de datos².




Figura D.1. Creación del periférico AXI4 en Vivado.

Posteriormente, se edita el código generado para exponer los registros internos (slv_regX) hacia otros módulos HDL (Figura D.2). Una vez terminadas las modificaciones, se reempaqueta la IP con la opción [Re-Package IP](#).

```

17 // Users to add ports here
18 output wire slv_reg0_wire,
19 output wire [4:0] slv_reg1_wire,
20 output wire [5:0] slv_reg2_wire,
21 output wire [5:0] slv_reg3_wire,
22 output wire slv_reg4_wire,
23 // User ports ends

417 assign slv_reg0_wire = slv_reg0[0];
418 assign slv_reg1_wire = slv_reg1[4:0];
419 assign slv_reg2_wire = slv_reg2[5:0];
420 assign slv_reg3_wire = slv_reg3[5:0];
421 assign slv_reg4_wire = slv_reg4[0];
422
423 // User Logic ends

77 .slv_reg0_wire(slv_reg0_interleaved),
78 .slv_reg1_wire(slv_reg1_dt),
79 .slv_reg2_wire(slv_reg2_d1),
80 .slv_reg3_wire(slv_reg3_d2),
81 .slv_reg4_wire(slv_reg4_dataValid)

```

Figura D.2. Modificación del código de la IP para exponer registros AXI.

²Para otras aplicaciones se pueden definir tantos registros como se necesiten entre [4, 512]. El tamaño del registro también es ajustable.

Diseño de bloques

La IP personalizada queda disponible en el [IP Catalog](#) y puede añadirse a un Block Design. En este diseño se integran los bloques:

- ZYNQ7 Processing System - XADC Wizard - AXI Modulator (IP creada) - Top_PS_PWM (módulo HDL propio)

Con la opción [Run Block Automation](#) y [Run Connection Automation](#) se conectan automáticamente la mayoría de señales, pero es necesario verificar manualmente las conexiones de reloj y reset. Luego, se crea un [HDL Wrapper](#) mediante la opción [Let Vivado manage wrapper and auto-update](#).

El flujo culmina con la generación del Bitstream y la exportación de hardware con bitstream incluido, lo que produce un archivo .xsa.

Creación del proyecto en Vitis Classic

El flujo en Vitis requiere dos objetos:

- **Platform Project:** se crea a partir del archivo .xsa, asegurándose de activar la opción [Generate Boot artifacts](#).
- **Application Project:** contiene la lógica software en C.

En el Platform Project, una vez compilado, puede ser necesario corregir los *Makefiles* de los drivers de la IP, pasando del formato original (Código D.1) al modificado (Código D.2).

Luego, en el Application Project se escoge el template [Hello World](#) y se sustituye el contenido de `helloworld.c` por el código mostrado en el Código D.3, donde se ejemplifica el acceso a los registros AXI del modulador y la lectura de señales analógicas mediante el XADC.

Ejecución y validación

Con la Zybo encendida y conectada al PC, se compila y ejecuta la aplicación desde Vitis. Para visualizar los resultados de `printf` y `xil_printf` se emplea un terminal serial (por ejemplo, PuTTY) configurado al puerto COM correspondiente y con velocidad de 115200 baudios.

De esta forma se puede confirmar la comunicación entre el procesador y la FPGA mediante AXI4-Lite para la operación del esquema Phase-Shifted PWM en tiempo real. Además se incluye el código necesario para usar el ADC integrado en la tarjeta Zybo (requiere de una configuración mínima en el Block Design en Vivado).

Listing D.1. Makefile original del driver para la IP AXI Modulator.

```
1 COMPILER=
2 ARCHIVER=
3 CP=cp
```

```

4 COMPILER_FLAGS=
5 EXTRA_COMPILER_FLAGS=
6 LIB=libxil.a
7
8 RELEASEDIR=../../lib
9 INCLUDEDIR=../../include
10 INCLUDES=-I./ -I${INCLUDEDIR}
11
12 INCLUDEFILES=*.h
13 LIBSOURCES=*.c
14 OUTS = *.o
15
16 libs :
17     echo "Compiling AXI_Modulator..."
18     $(COMPILER) $(COMPILER_FLAGS) $(EXTRA_COMPILER_FLAGS) $(INCLUDES) $(
19         LIBSOURCES)
20     $(ARCHIVER) -r ${RELEASEDIR}/${LIB} ${OUTS}
21     make clean
22
23 include :
24     ${CP} $(INCLUDEFILES) $(INCLUDEDIR)
25
26 clean :
27     rm -rf ${OUTS}

```

Listing D.2. Makefile modificado para driver de la IP AXI Modulator.

```

1 COMPILER=
2 ARCHIVER=
3 CP=cp
4 COMPILER_FLAGS=
5 EXTRA_COMPILER_FLAGS=
6 LIB=libxil.a
7
8 RELEASEDIR=../../lib
9 INCLUDEDIR=../../include
10 INCLUDES=-I./ -I${INCLUDEDIR}
11
12 INCLUDEFILES=$(wildcard *.h)
13 LIBSOURCES=$(wildcard *.c)
14 OUTS=$(wildcard *.o)
15 OBJECTS = $(addsuffix .o, $(basename $(wildcard *.c)))
16 ASSEMBLY_OBJECTS = $(addsuffix .o, $(basename $(wildcard *.S)))
17
18 libs :
19     echo "Compiling Test_AXI..."
20     $(COMPILER) $(COMPILER_FLAGS) $(EXTRA_COMPILER_FLAGS) $(INCLUDES) $(
21         LIBSOURCES)

```

```

21 $(ARCHIVER) -r ${RELEASEDIR}/${LIB} ${OBJECTS} ${ASSEMBLY_OBJECTS}
22 make clean
23
24 include:
25 ${CP} $(INCLUDEFILES) $(INCLUDEDIR)
26
27 clean:
28 rm -rf ${OBJECTS} ${ASSEMBLY_OBJECTS}

```

```

1 #include <stdio.h>
2 #include "xsysmon.h"
3 #include "xstatus.h"
4 #include "xparameters.h"
5 #include "xil_exception.h"
6 #include "sleep.h"
7 #include "platform.h"
8 #include "xil_printf.h"
9 #include "data.h"
10
11 // Estas direcciones vienn dadas desde el Address Editor en Vivado, y aca se
12 // pueden verificar en el archivo xparameters.h
13 #define XADC_BASEADDR XPAR_XADC_WIZARD_BASEADDR
14 #define AXI_Modulator_BASEADDR XPAR_AXI_MODULATOR_S00_AXI_BASEADDR
15 #define ClockWizard_BASEADDR XPAR_CLOCKING_WIZARD_BASEADDR
16
17 // Estos offset salen en el manual del XADC Wizard para acceder a cada Vaux
18 #define Offset_Aux7 0x25C
19 #define Offset_Aux14 0x278
20
21 // Esto deja el valor leído del XADC en Volts
22 #define FactorConversionRaw2Volt 0.0000152588
23
24 // Registros segun el uso del Modulador en la FPGA
25 int *reg0_interleaved; // Variable de 1 bit
26 int *reg1_dt; // Variable de 5 bits
27 int *reg2_d1; // Variable de 6 bits
28 int *reg3_d2; // Variable de 6 bits
29 int *reg4_dataValid; // Variable de 1 bit
30
31 int main()
32 {
33     init_platform();
34
35     /* Con este simple uso de punteros se escribe en los registros del IP a
36     // traves de AXI */
37
38     reg0_interleaved = (int *)AXI_Modulator_BASEADDR;
39     reg1_dt = (int *) (AXI_Modulator_BASEADDR + 4);

```

```

38     reg2.d1 = (int *) (AXI_Modulator_BASEADDR + 8);
39     reg3.d2 = (int *) (AXI_Modulator_BASEADDR + 12);
40     reg4.dataValid = (int *) (AXI_Modulator_BASEADDR + 16);
41
42     *reg0.interleaved = 0;
43     *reg1.dt = 4;
44     *reg2.d1 = 2;
45     *reg3.d2 = 2;
46     *reg4.dataValid = 1;
47     *reg4.dataValid = 0;
48     xil_printf("Result of data valid: %d\n\r", *reg4.dataValid);
49     xil_printf("Result of interleaved: %d\n\r", *reg0.interleaved);
50     /*En el caso original de este codigo, esto se comprobaba mediante la
    respuesta en los pines JE de la Zybo, pero de manera mas simple, se puede
    hacer un verilog que opere los primeros registros y los almacene en los
    ultimos registros, y luego de escribir en los primeros registros se puede
    usar el xil_printf en los ultimos registros para observar el resultado*/
51
52     /******
53
54     /* Con esto se puede utilizar el XADC */
55     float data7 = 0.0;
56     float data14 = 0.0;
57
58     while(1){
59
60         // Lee desde los puertos AD14 y AD7 en la Zybo
61         data7 = (float) Xil_In32(XADC_BASEADDR + Offset_Aux7);
62         data14 = (float) Xil_In32(XADC_BASEADDR + Offset_Aux14);
63
64         data7 = data7 * FactorConversionRaw2Volt;
65         data14 = data14 * FactorConversionRaw2Volt;
66
67         printf("data7 = %f V\n\r", data7);
68         printf("data14 = %f V\n\r", data14);
69
70         usleep(100000);
71
72     }
73
74     cleanup_platform();
75     return 0;
76 }

```

Listing D.3. Aplicación en C para la configuración del modulador vía AXI.

PARTICIPACIÓN EN TAPEOUTS

Durante el transcurso del programa de magíster participé en diversas iniciativas de diseño y fabricación de circuitos integrados, tanto en formatos educativos (TinyTapeout) como en tapeouts académicos y programas piloto industriales. A continuación se presenta un resumen de estas participaciones.

1. TinyTapeout 04 (2023) - No completado

Participé como guía de un grupo de estudiantes en el diseño de un ASIC que implementaba un núcleo de encriptación AES. El proyecto alcanzó una versión funcional, pero no pudo enviarse a fabricación debido a restricciones legales asociadas al uso de este algoritmo de criptografía.

Estado: No completado (impedido de tapeout).

Repositorio: <https://github.com/litneet64/tt04-submission-aes-cypher>

2. Efabless ChipIgnite (2023) - Fabricado

Participé en el Chipathon auspiciado por el AC3E, donde se implementó una versión del esquema de modulación PS-PWM junto con una etapa de potencia de un convertidor buck. El diseño se realizó completamente con herramientas open-source utilizando el PDK SKY130. El chip fue enviado y fabricado exitosamente.

Estado: Fabricado.

3. TinyTapeout 07 (2024) - Fabricado

En esta edición participé con una versión adaptada del esquema de modulación PS-PWM desarrollado para esta tesis, ajustando a las restricciones de área, temporización y recursos

disponibles en TinyTapeout. El diseño fue aceptado y fabricado exitosamente.

Estado: Fabricado.

Ficha del chip: https://tinytapeout.com/chips/tt07/tt_um_PS_PWM

4. Programa Piloto Synopsys con GF180MCU (2025) - En fabricación

Participé en un tapeout dentro del programa piloto organizado por Synopsys utilizando sus herramientas licenciadas y el PDK GF180MCU. En uno de los diseños de este proyecto se implementó en HDL el esquema de modulación con tiempos muertos junto con el algoritmo de control digital utilizado en esta tesis. El objetivo fue evaluar la viabilidad de integrar completamente la modulación y el control en un ASIC digital.

Estado: En fabricación.

Repositorio: https://github.com/FranciscaDB/gf180_ac3e_synopys

PASANTÍA EN FERMILAB


Durante el desarrollo de esta tesis, tuve la oportunidad de realizar una pasantía en el Fermi National Accelerator Laboratory (Fermilab), donde participé en proyectos asociados al diseño, validación y caracterización de circuitos integrados para física de altas energías. Aunque estos trabajos se desarrollaron en un contexto distinto al convertidor 3L-FCC, existe una relación conceptual clara: en ambos casos, la interacción entre ASICs analógicos y plataformas digitales reconfigurables (FPGA o SoC) es fundamental para habilitar la operación y la validación en un entorno experimental. Este vínculo refuerza la motivación de la tesis, mostrando que las arquitecturas heterogéneas, combinando lógica programable y circuitos integrados especializados, constituyen una herramienta relevante en aplicaciones científicas.

F.1. Validación de sensores de silicio: Proyecto ARCADIA

En este proyecto trabajé en la validación experimental de sensores de silicio del tipo Monolithic Active Pixel Sensors (MAPS), desarrollados para futuras generaciones de detectores en colisionadores. ARCADIA apunta al desarrollo de MAPS totalmente depletados en tecnología CMOS, buscando mejorar la precisión de seguimiento de partículas [86].

El entorno de pruebas (Fig. F.1) consiste en una plataforma motorizada de tres ejes, con una resolución de desplazamiento de $1\mu\text{m}$, que permite posicionar con precisión un sistema óptico para iluminar el sensor con un láser. La adquisición de datos se implementa mediante hardware auxiliar, firmware desarrollado para una FPGA Kintex-7 (placa KC705) y software de control en un computador [87]. La FPGA cumple un rol equivalente al de un SoC en esta tesis: actúa como interfaz digital del ASIC, gestiona la temporización, captura

datos y coordina la comunicación con el computador.



(a) Vista interna de la caja.

(b) Vista externa de la caja.

Figura F.1. Entorno de pruebas del Proyecto ARCADIA.

Mi trabajo se centró en la realización de pruebas de rendimiento y eficiencia del sensor utilizando un sistema láser y la infraestructura mencionada. Esta experiencia me permitió profundizar en el uso de FPGAs para la validación funcional de ASICs. En este caso, el ASIC fue de señal mixta, donde la adquisición de datos era analógica, con una interfaz digital para comunicación de alta velocidad con la FPGA.

F.2. Diseño de circuito analógico: amplificador operacional con ganancia unitaria para proyecto 3D LGAD

Paralelo a las mediciones del proyecto ARCADIA, trabajé con el grupo de diseño de ASICs de Fermilab en un proyecto asociado a sensores 3D Low Gain Avalanche Diodes (LGAD). Mi contribución consistió en diseñar un amplificador operacional de ganancia unitaria destinado a operar como buffer. El diseño se realizó en tecnología TSMC 28 nm utilizando el flujo comercial Cadence.

Los requerimientos que debía cumplir el amplificador se resumen en la Tabla F.1, incluyendo restricciones estrictas de ruido, offset, consumo de potencia y estabilidad.

El flujo seguido incluyó la caracterización de dispositivos, diseño preliminar basado en modelos analíticos, iteraciones de simulación, verificación pre- y post-layout y optimización final. Este proceso condujo al esquemático mostrado en la Fig. F.2. Los resultados obtenidos, tanto en simulación como post-layout, se resumen en la Tabla F.2.

Parámetro	Requerimiento
Voltaje de alimentación	0.9 V
Ruido	< 300 μ V
Potencia	< 100 μ W
Offset típico	< 100 μ V
Margen de fase	65°
Margen de ganancia	10 dB
Área	< 100 μ m $\times$ 100 μ m
Voltaje de entrada	0.6 V

Tabla F.1. Requerimientos del amplificador operacional para el proyecto LGAD.




Figura F.2. Esquemático del amplificador operacional.

Parámetro	Requerido	Pre-layout	Post-layout
Voltaje de alimentación	0.9 V	0.9 V	0.9 V
Ruido	< 300 μ V	18 nV/rtHz, 148.24 μ V	18 nV/rtHz, 148.26 μ V
Potencia	< 100 μ W	92.79 μ W	93.33 μ W
Offset típico	< 100 μ V	842.2 μ V	47.6 μ V
Margen de fase	65°	65,1°	64,4°
Margen de ganancia	10 dB	15.6 dB	15.9 dB
Área	< 100 $\times$ 100 μ m	N/A	69 $\times$ 19 μ m
Voltaje de entrada	0.6 V	0.6 V	0.6 V

Tabla F.2. Comparación entre valores requeridos y obtenidos (pre- y post-layout).

PUBLICACIONES GENERADAS

Las siguientes publicaciones se han derivado parcial o completamente de la investigación involucrada en el desarrollo de este proyecto de tesis.

ISI Journal Papers

- [1] J. Marin et al., “Open-Source Multilevel Converter Power IC Design and Test,” in IEEE Design & Test, vol. 41, no. 6, pp. 19-27, Dec. 2024, doi: 10.1109/MDAT.2024.3405892.
- [2] N. Salvador, J. Marín, C. A. Rojas and H. Ramírez, “Closed-Loop Characterization of a Three-Level Flying Capacitor Converter ASIC Fabricated in an Open-Source PDK,” submitted for publication in IEEE Transactions on Circuits and Systems II: Express Briefs.

Conferencias Internacionales

- [1] N. Salvador, F. Donoso, J. Marín, V. Grimblatt and C. A. Rojas, “Towards Full Integration of a Three-Level Flying Capacitor Converter Control in a Mixed-Signal ASIC,” in Proc. 2025 IFIP/IEEE 33rd International Conference on Very Large Scale Integration (VLSI-SoC), 2025, in press.
- [2] F. Donoso, N. Salvador, J. Marín, C. A. Rojas and G. Carvajal, “A Case Study on the Migration of a High-Level PI Controller to ASIC-Compatible HDL Representation,” in Proc. 2025 IFIP/IEEE 33rd International Conference on Very Large Scale Integration (VLSI-SoC), 2025, in press.
- [3] F. Donoso, N. Salvador, C. A. Rojas, J. Marín and G. Carvajal, “Design of a PI-controller ASIC for a Multilevel Converter using High-Level Synthesis and LibreLane,” accepted

for presentation at the 2026 IEEE Latin American Symposium on Circuits and Systems (LASCAS), 2026.

Otras Publicaciones y Participaciones en Conferencias

Las siguientes publicaciones fueron generadas durante el programa de Magíster y no están directamente relacionadas con el desarrollo de esta tesis. Estos trabajos surgieron a partir de la participación en proyectos extracurriculares dentro de la universidad y de las pasantías realizadas en Fermilab (Chicago, Illinois, Estados Unidos) y Ontario Tech University (Oshawa, Ontario, Canadá), las cuales complementaron la formación académica y de investigación.

- [1] F. Rifo, N. Salvador, F. Donoso, A. Peters, G. Carvajal and F. Vargas, “Experimental Sensitivity Analysis of a Control Algorithm for Line Following Platooning,” 2024 13th International Workshop on Robot Motion and Control (RoMoCo), Poznań, Poland, 2024, pp. 43-48, doi: 10.1109/RoMoCo60539.2024.10604358.
- [2] F. Donoso, N. Salvador, G. Carvajal and A. Azim, “JETROS: A Scalable Robotic Testbed for Experimental Evaluation of Algorithms for Cooperative Vehicle Platooning,” in Proc. 2025 35th IEEE International Conference on Collaborative Advances in Software and COmputiNg (CASCON), 2025, in press.

BIBLIOGRAFÍA

- [1] A. Shetty, “Asic design flow and methodology - an overview,” *International Journal of Electrical and Electronics Engineering*, vol. 6, no. 1, pp. 1–5, 2019.
- [2] P. Mishra and N. D. Dutt, *Functional verification of programmable embedded architectures: a top-down approach*. Springer Science & Business Media, 2005.
- [3] L. Molnar and A. Gontean, “Asic validation architectures: Hardware versus simulation,” in *2017 21st International Conference on System Theory, Control and Computing (ICSTCC)*. IEEE, 2017, pp. 671–676.
- [4] P. Mishra, R. Morad, A. Ziv, and S. Ray, “Post-silicon validation in the soc era: A tutorial introduction,” *IEEE Design & Test*, vol. 34, no. 3, pp. 68–92, 2017.
- [5] S. Mitra, S. A. Seshia, and N. Nicolici, “Post-silicon validation opportunities, challenges and recent advances,” in *Proceedings of the 47th Design Automation Conference*, 2010, pp. 12–17.
- [6] A. S. Syed, D. E. Rani, and M. A. Ahmed, “Embedded memory test strategies and repair,” *International Journal of Engineering*, vol. 30, no. 6, pp. 839–845, 2017.
- [7] L. Mostardini, L. Bacciarelli, L. Fanucci, L. Bertini, M. Tonarelli, and M. De Marinis, “Fpga-based low-cost automatic test equipment for digital integrated circuits,” in *2009 IEEE International Workshop on Intelligent Data Acquisition and Advanced Computing Systems: Technology and Applications*. IEEE, 2009, pp. 32–37.
- [8] D. de Carvalho, B. Sanches, M. De Carvalho, and W. Van Noije, “A flexible stand-alone fpga-based ate for asic manufacturing tests,” in *2018 IEEE 19th Latin-American Test Symposium (LATS)*. IEEE, 2018, pp. 1–6.
- [9] C. Chew, C. Y. Ooi, and C. N. Chye, “Integrating design for testability technique into openlane with skywater 130-nanometer process design kit,” *Semarak Engineering Journal*, vol. 3, no. 1, pp. 14–21, 2023.

- [10] K. Herman, N. Herfurth, T. Henkes, S. Andreev, R. Scholz, M. Müller, M. Krattenmacher, H. Pretl, and W. Grabinski, “On the versatility of the ihp bicmos open source and manufacturable pdk: A step towards the future where anybody can design and build a chip,” *IEEE Solid-State Circuits Magazine*, vol. 16, no. 2, pp. 30–38, 2024.
- [11] K. Herman, M. Montanares, and J. Marin, “Design and implementation of integrated circuits using open source tools and sky130 free pdk,” in *2023 30th International Conference on Mixed Design of Integrated Circuits and System (MIXDES)*. IEEE, 2023, pp. 105–110.
- [12] A. Kumar, K. Ghosh, S. Kar, and R. Paknikar, “Design of 4-bit servo tracking type adc using sky-water sky130 pdk and esim,” in *2023 International Conference on Artificial Intelligence and Applications (ICAIA) Alliance Technology Conference (ATCON-1)*. IEEE, 2023, pp. 1–3.
- [13] S. Charaan, S. Nalinkumar, P. Elavarasan, P. Prakash, and P. Kasthuri, “Design of an all-digital phase-locked loop in a 130nm cmos process using open-source tools,” in *2022 International Conference on Electronic Systems and Intelligent Computing (ICESIC)*. IEEE, 2022, pp. 270–274.
- [14] Z. Li and A. C. Carusone, “Design and optimization of low-dropout voltage regulator using relational graph neural network and reinforcement learning in open-source sky130 process,” in *2023 IEEE/ACM International Conference on Computer Aided Design (ICCAD)*. IEEE, 2023, pp. 01–09.
- [15] D. Marinese, “Sscs pico chronicles: Meet the sscs pico chipathletes [society news],” *IEEE Solid-State Circuits Magazine*, vol. 14, no. 4, pp. 61–64, 2022.
- [16] J. Marin, J. Gak, A. Cortes, N. Calarco, A. Oliva, E. Lindstrom, M. Miguez, A. Falcón, N. Osterman, and C. A. Rojas, “Integrated three-level flying capacitor dc-dc buck converter for cubesat applications,” in *2023 Argentine Conference on Electronics (CAE)*. IEEE, 2023, pp. 90–95.
- [17] T. Singh, P. K. Verma, A. Verma, and R. Verma, “A proposition to effective execution of power-on test case script over soc under post-silicon-validation,” in *2022 IEEE 6th Conference on Information and Communication Technology (CICT)*. IEEE, 2022, pp. 1–5.
- [18] R. Agalya and S. Saravanan, “Recent trends on post-silicon validation and debug: An overview,” in *2017 International Conference on Networks & Advances in Computational Technologies (NetACT)*. IEEE, 2017, pp. 56–63.
- [19] S. Shilaskar, A. Behare, K. Sonawane, and S. Bhatlawande, “Post silicon validation for i2c (smbus) peripheral,” in *2023 36th International Conference on VLSI Design and 2023 22nd International Conference on Embedded Systems (VLSID)*. IEEE, 2023, pp. 313–318.

- [20] A. Adir, S. Coptý, S. Landa, A. Nahir, G. Shurek, A. Ziv, C. Meissner, and J. Schumann, "A unified methodology for pre-silicon verification and post-silicon validation," in *2011 Design, Automation & Test in Europe*. IEEE, 2011, pp. 1–6.
- [21] E. Pevtsov, T. Demenkova, and A. Shnyakin, "Design for testability of integrated circuits and project protection difficulties," *Russian Technological Journal*, vol. 7, pp. 60–70, 08 2019.
- [22] B. Guibane and B. Hamdi, "Dft for analog and mixed signal ic based on iddq scanning," in *Proceedings of the 19th International Conference Mixed Design of Integrated Circuits and Systems - MIXDES 2012*, 2012, pp. 431–435.
- [23] L. Zaourar, J. A. Chentoufi, Y. Kieffer, and A. Waserhole, "Optimisation du partage de blocs bist pour filetest des mémoires d'un circuit intégré," *Laboratory G-SCOP*, 2010.
- [24] J. L. S. García, "Diagnóstico de circuitos integrados analógicos y de comunicaciones," *INGE@ UAN-Tendencias en la Ingeniería*, vol. 1, no. 2, 2011.
- [25] D. L. Wheeler, P. Nigh, J. T. Mechler, and L. Lacroix, "Asic test cost/strategy trade-offs," in *Proceedings., International Test Conference*. IEEE, 1995, pp. 93–102.
- [26] W. Chen, S. Ray, J. Bhadra, M. Abadir, and L.-C. Wang, "Challenges and trends in modern soc design verification," *IEEE Design & Test*, vol. 34, no. 5, pp. 7–22, 2017.
- [27] S. Alpe, G. Botto, and M. De Giuseppe, "Fpga based asic fast prototyping system for new generation piezo injectors control units," in *6th Conference on Ph. D. Research in Microelectronics & Electronics*. IEEE, 2010, pp. 1–4.
- [28] J. Zhang, Z. Liu, X. Hu, P. Liu, Z. Hu, and L. Kuang, "Fate: A flexible fpga-based automatic test equipment for digital ics," *Electronics*, vol. 13, no. 9, p. 1667, 2024.
- [29] A. A. Bayrakci, "Elate: Embedded low cost automatic test equipment for fpga based testing of digital circuits," in *2017 10th International Conference on Electrical and Electronics Engineering (ELECO)*. IEEE, 2017, pp. 1281–1285.
- [30] S. Pointner and R. Wille, "Did we test enough? functional coverage for post-silicon validation," in *2019 IEEE International Test Conference in Asia (ITC-Asia)*. IEEE, 2019, pp. 31–36.
- [31] K. Vanitha and C. S. Moorthy, "Implementation of an integrated fpga based automatic test equipment and test generation for digital circuits," in *2013 International Conference on Information Communication and Embedded Systems (ICICES)*. IEEE, 2013, pp. 741–746.
- [32] Y.-J. Wu, C.-S. Lam, M.-C. Wong, S.-W. Sin, and R. P. Martins, "A reconfigurable and extendable digital architecture for mixed signal power electronics controller," *IEEE*

- Transactions on Circuits and Systems II: Express Briefs*, vol. 65, no. 10, pp. 1480–1484, 2018.
- [33] S. Titri, C. Larbes, and K. Y. Toumi, “Rapid prototyping of pvs into fpga: From model based design to fpga/asics implementation,” in *2014 9th International Design and Test Symposium (IDT)*. IEEE, 2014, pp. 162–167.
- [34] A. Amara, F. Amiel, and T. Ea, “Fpga vs. asic for low power applications,” *Microelectronics journal*, vol. 37, no. 8, pp. 669–677, 2006.
- [35] H. Hajisadeghian and G. Bonanno, “Wide range digital control for three-level buck converters with sensorless flying-cap voltage balancing,” in *2025 IEEE Applied Power Electronics Conference and Exposition (APEC)*, 2025, pp. 1666–1672.
- [36] K. Devika and R. Bhakthavatchalu, “Design of reconfigurable lfsr for vlsi ic testing in asic and fpga,” in *2017 international conference on communication and signal processing (ICCSP)*. IEEE, 2017, pp. 0928–0932.
- [37] S. Van Beek, S. Sharma, and S. Prakash, “Four best practices for prototyping matlab and simulink algorithms on fpgas,” *Verif. Horiz.*, vol. 8, no. 6, 2012.
- [38] AMD-Xilinx, “Zynq-7000 SoC Data Sheet: Overview (DS190),” 2018. [Online]. Available: <https://docs.xilinx.com/v/u/en-US/ds190-Zynq-7000-Overview>
- [39] D. Inc., *Zybo FPGA Board Reference Manual*, 2017. [Online]. Available: <https://digilent.com/reference/programmable-logic/zybo/reference-manual>
- [40] A. Bertolini, G. Nicollini, E. Bonizzoni, and P. Malcovati, “Practical aspects for analog compensators design in integrated dc-dc converters,” *IEEE Journal of Emerging and Selected Topics in Power Electronics*, 2023.
- [41] Y. Choi, H. Jeon, and Y.-B. Kim, “A switched-capacitor dc-dc converter using delta-sigma digital pulse frequency modulation control method,” in *2013 IEEE 56th International Midwest Symposium on Circuits and Systems (MWSCAS)*. IEEE, 2013, pp. 356–359.
- [42] R. D. Nayak, S. Alevoor, B. Talele, B. Shao, and B. Bakkaloglu, “A ripple reduction technique for single stage switched capacitor converter in ultra low-power applications,” *IEEE Access*, vol. 12, pp. 176 728–176 738, 2024.
- [43] G. Magni, P. Melillo, A. Bertolini, M. Leoncini, and M. Ghioni, “A 10-mhz three-level buck converter with dual-loop time-based control and flying capacitor voltage-balance for fast dvs,” in *2024 19th Conference on Ph. D Research in Microelectronics and Electronics (PRIME)*. IEEE, 2024, pp. 1–4.

- [44] W. Hong, H. Ko, J. So, W. Heo, Y. Cho, J. Yoo, H.-S. Son, Y. Chung, D.-J. Kim, B. Jin, M. Kwon, K. Park, D. Han, S. Cho, D. Cho, J. Wook Heo, S. Lee, S. Moon, H.-S. Oh, and H. Yu, "A dual-input bidirectional three-level battery charger using coarse-fine v cf balancing and frequency foldback control for foldable mobile applications," *IEEE Journal of Solid-State Circuits*, pp. 1–15, 2025.
- [45] H. Chen, S. Tang, Z. Zeng, and J. Wang, "Flying capacitor voltages estimation in flying capacitor multilevel dc-dc converters based on peak inductor current detection and output voltage measurement," in *2020 IEEE Energy Conversion Congress and Exposition (ECCE)*. IEEE, 2020, pp. 5744–5750.
- [46] M. Choi and D.-K. Jeong, "Design of soft-switching hybrid dc-dc converter with 2-phase switched capacitor and 0.8 nh inductor for standard cmos process," *Electronics*, vol. 9, no. 2, p. 372, 2020.
- [47] J.-Y. Lee, G.-S. Kim, K.-I. Oh, and D. Baek, "Fully integrated low-ripple switched-capacitor dc-dc converter with parallel low-dropout regulator," *Electronics*, vol. 8, no. 1, p. 98, 2019.
- [48] C. Huang and P. K. T. Mok, "A 100 mhz 82.4% efficiency package-bondwire based four-phase fully-integrated buck converter with flying capacitor for area reduction," *IEEE Journal of Solid-State Circuits*, vol. 48, no. 12, pp. 2977–2988, 2013.
- [49] Z. Xia and J. T. Stauth, "A cascaded hybrid switched-capacitor dc-dc converter capable of fast self startup for usb power delivery," *IEEE Journal of Solid-State Circuits*, vol. 57, no. 6, pp. 1854–1864, 2022.
- [50] M. Høyerby, J. K. Jakobsen, J. Midtgaard, and T. H. Hansen, "A 2 x 70 w monolithic five-level class-d audio power amplifier in 180 nm bcd," *IEEE Journal of Solid-State Circuits*, vol. 51, no. 12, pp. 2819–2829, 2016.
- [51] I. Technologies, "Merus class d audio amplifier," White Paper, 2019, available at: https://www.infineon.com/dgdl/Infineon-White_paper_Audio_solutions_MERUS_class-D_audio_amplifier-WP-v01_01-EN.pdf?fileId=5546d462696dbf120169b4f8f7524db9&da=t.
- [52] P. A. M. Bezerra, F. Krismer, J. W. Kolar, R. K. Aljameh, S. Paredes, R. Heller, T. Brunschweiler, P. A. Francesc, T. Morf, M. A. Kossel, and M. Braendli, "Electrical and thermal characterization of an inductor-based anpc-type buck converter in 14 nm cmos technology for microprocessor applications," *IEEE Open Journal of Power Electronics*, vol. 1, pp. 456–468, 2020.
- [53] P. A. Martins Bezerra, "Hybrid integrated voltage regulators for modern microprocessor applications," Ph.D. dissertation, ETH Zurich, 2021.

- [54] J. Marin, J. Gak, C. A. Rojas, A. H. Wilson-Veas, N. Calarco, M. Miguez, A. R. Oliva, and N. Salvador, “Open-source multilevel converter power ic design and test,” *IEEE Design & Test*, 2024.
- [55] A. Shrivastava and G. Banerjee, “Functional testing of on-chip analog/rf circuits using machine learning based regression models,” in *2022 IEEE International Test Conference India (ITC India)*, 2022, pp. 1–7.
- [56] J. R. Rusli, S. Shafie, W. Z. W. Hassan, H. A. Majid, I. Ahmad, and M. A. Mustafa, “A post-silicon validation method for low-power 180 nm dynamic comparator in differential 10-bit sar adc,” in *2023 IEEE 9th International Conference on Smart Instrumentation, Measurement and Applications (ICSIMA)*. IEEE, 2023, pp. 199–204.
- [57] AMD-Xilinx, “7 Series FPGAs and Zynq-7000 SoC XADC Dual 12-Bit 1 MSPS Analog-to-Digital Converter User Guide (UG480),” 2022. [Online]. Available: https://docs.amd.com/r/en-US/ug480_7Series_XADC/
- [58] AMD-Xilinx , “Zynq-7000 SoC (Z-7007S, Z-7012S, Z-7014S, Z-7010, Z-7015, and Z-7020): DC and AC Switching Characteristics,” 2022. [Online]. Available: <https://docs.amd.com/v/u/en-US/ds187-XC7Z010-XC7Z020-Data-Sheet>
- [59] Joulescope, “Joulescope js220 user’s guide v1.10,” 2025. [Online]. Available: https://download.joulescope.com/products/JS220/JS220-K000/users_guide/Joulescope%20JS220%20User%27s%20Guide%20v1_10.pdf
- [60] D. Rus, N. Preda, I. Incze, M. Imecs, and C. Szabó, “Comparative analysis of pwm techniques: Simulation and dsp implementation,” in *2010 IEEE International Conference on Automation, Quality and Testing, Robotics (AQTR)*, vol. 3. IEEE, 2010, pp. 1–6.
- [61] Z. Moradi-Shahbabak, “Comparing the phase-shifted and level-shifted pwm techniques for multilevel flying converters,” *12th National Congress of the New Technologies in Sustainable Development of Iran*, 2023. [Online]. Available: <https://civilica.com/doc/1993610>
- [62] A. O. Arslan, M. Kurtoglu, F. Eroglu, and A. M. Vural, “Comparison of phase and level shifted switching methods for a three-phase modular multilevel converter,” in *2018 5th International Conference on Electrical and Electronic Engineering (ICEEE)*. IEEE, 2018, pp. 91–96.
- [63] W. Kim, D. Brooks, and G.-Y. Wei, “A fully-integrated 3-level dc-dc converter for nanosecond-scale dvfs,” *IEEE Journal of Solid-State Circuits*, vol. 47, no. 1, pp. 206–219, 2011.

- [64] S. da Silva Carvalho, M. Halamíček, N. Vukadinović, and A. Prodić, “Digital pwm for multi-level flying capacitor converters with improved output resolution and flying capacitor voltage controller stability,” in *2018 IEEE 19th Workshop on Control and Modeling for Power Electronics (COMPEL)*. IEEE, 2018, pp. 1–7.
- [65] F. Eroğlu, M. Kurtoglu, A. O. Arslan, and A. M. Vural, “Fpga implementation of ps-pwm for single-phase thirteen-level cascaded h-bridge multilevel inverters,” in *2018 2nd International Symposium on Multidisciplinary Studies and Innovative Technologies (ISMSIT)*. IEEE, 2018, pp. 1–6.
- [66] C. Feng, J. Liang, and V. G. Agelidis, “Modified phase-shifted pwm control for flying capacitor multilevel converters,” *IEEE Transactions on Power Electronics*, vol. 22, no. 1, pp. 178–185, 2007.
- [67] J. Brychcín, T. Košan, and Z. Peroutka, “Universal balancing method of flying capacitor converters,” in *2021 International Conference on Applied Electronics (AE)*. IEEE, 2021, pp. 1–4.
- [68] R. L. Carmona, I. A. Acosta, F. J. Vargas, and C. A. Rojas, “On the multivariable control of a three-level flying capacitor buck dc-dc converter,” in *2024 IEEE ANDESCON*, 2024, pp. 1–6.
- [69] J. Wu and Y. Lu, “Decoupling and optimal control of multilevel buck dc-dc converters with inverse system theory,” *IEEE Transactions on Industrial Electronics*, vol. 67, no. 9, pp. 7861–7870, 2020.
- [70] H.-C. Chen, C.-Y. Lu, W.-H. Lien, and T.-H. Chen, “Active capacitor voltage balancing control for three-level flying capacitor boost converter based on average-behavior circuit model,” *IEEE Transactions on Industry Applications*, vol. 55, no. 2, pp. 1628–1638, 2018.
- [71] X. Zhang, Q. Ma, Y. Jiang, A. Zhao, M.-K. Law, R. P. Martins, and P.-I. Mak, “An outphase-interleaved switched-capacitor hybrid buck converter with relieved capacitor inrush current and cout-free operations,” *IEEE Journal of Solid-State Circuits*, vol. 59, no. 4, pp. 1078–1092, 2024.
- [72] X. Zhang, A. Zhao, Q. Ma, Y. Jiang, M.-K. Law, R. P. Martins, and P.-I. Mak, “A 24-v-input highly integrated interleaved-inductor multiple step-down hybrid dc-dc converter with inherent current equalization characteristics,” *IEEE Journal of Solid-State Circuits*, vol. 59, no. 9, pp. 2895–2906, 2024.
- [73] X. Liu, C. Huang, and P. K. Mok, “A high-frequency three-level buck converter with real-time calibration and wide output range for fast-dvs,” *IEEE Journal of Solid-State Circuits*, vol. 53, no. 2, pp. 582–595, 2017.

- [74] P. Lezana, C. A. Silva, J. Rodriguez, and M. A. Perez, “Zero-steady-state-error input-current controller for regenerative multilevel converters based on single-phase cells,” *IEEE Transactions on Industrial Electronics*, vol. 54, no. 2, pp. 733–740, 2007.
- [75] J. Marín, “3LFCC AC3E Repository,” <https://github.com/JorgeMarinN/3LFCC-AC3E>, 2022, GitHub repository.
- [76] J.-H. Cho, D.-K. Kim, H.-H. Bae, Y.-J. Lee, S.-T. Koh, Y. Choo, J.-S. Paek, and H.-S. Kim, “A fully integrated multi-phase buck converter with on-chip capacitor dynamic re-allocation and fine-grained phase-shedding techniques,” *IEEE Journal of Solid-State Circuits*, vol. 57, no. 12, pp. 3840–3852, 2022.
- [77] Y.-L. Syu, Z. Liao, N.-T. Fu, Y.-C. Liu, H.-J. Chiu, and R. C. Pilawa-Podgurski, “Design and control of a high power density three-phase flying capacitor multilevel power factor correction rectifier,” in *2021 IEEE Applied Power Electronics Conference and Exposition (APEC)*. IEEE, 2021, pp. 613–618.
- [78] S. Coday, N. M. Ellis, N. Stokowski, and R. C. Pilawa-Podgurski, “Design and flight qualification of a flying capacitor multilevel converter for electric aircraft applications,” *IEEE Transactions on Transportation Electrification*, vol. 9, no. 4, pp. 5204–5213, 2023.
- [79] P. Patel and A. Chandra, “Optimized model predictive control in single-phase seven-level flying capacitor multilevel converter for bi-directional on-board charger,” in *2024 IEEE Energy Conversion Congress and Exposition (ECCE)*. IEEE, 2024, pp. 1588–1594.
- [80] X. Liu, C. Huang, and P. K. T. Mok, “A high-frequency three-level buck converter with real-time calibration and wide output range for fast-dvs,” *IEEE Journal of Solid-State Circuits*, vol. 53, no. 2, pp. 582–595, 2018.
- [81] W. Jung, S.-U. Shin, S.-W. Hong, S.-M. Yoo, T.-H. Kong, J.-H. Yang, S.-H. Kim, M. Choi, J. Shin, and H.-M. Lee, “Dual-path three-level buck converter with loop-free autocalibration for flying capacitor self-balancing,” *IEEE Transactions on Power Electronics*, vol. 36, no. 1, pp. 51–55, 2021.
- [82] C. Wang, Y. Lu, X. Li, and R. P. Martins, “A dual-branch series-parallel hybrid buck dc-dc converter with flying capacitor voltage auto-balancing,” *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 69, no. 12, pp. 4741–4750, 2022.
- [83] H. Park, M. Kim, W. Jung, J. Song, S.-M. Yoo, J.-H. Yang, M. Choi, J. Shin, and H.-M. Lee, “A reconfigurable 3-level buck converter with supply voltage dynamic split for loop-free rapid vcf-balancing and dead-zone seamless transition,” *IEEE Transactions on Circuits and Systems II: Express Briefs*, pp. 1–1, 2025.

-
- [84] Í. Muñoz Lira, “Generación de un protocolo de pruebas y armado de un *Test Bed* para un convertidor dc-dc integrado,” Proyecto de titulación, 2025, supervisor: Dr. Jorge Marín.
- [85] AC3E, “Testing pcb user manual for 3lfcc v1.1.2,” 2023. [Online]. Available: https://drive.google.com/file/d/1QWX9p72S9gOG7P7h0rI8coq9oSjwBBbp/view?usp=drive_link
- [86] T. Corradino, G.-F. Dalla Betta, C. Neubüser, and L. Pancheri, “Charge collection dynamics of the arcadia passive pixel arrays: laser characterization and tcad modeling,” *Frontiers in Physics*, vol. 10, p. 929251, 2022.
- [87] D. Chiappara *et al.*, “Innovative readout architecture for monolithic active pixel sensors,” 2023.