


Bên 1,

Ta nối CLK = A, D = B : khi A có cạnh lên :



Với hai sóng vuông lệch 90°

Cung viển:

- A trước B: chiều kim đồng hồ (CW)
 - B trước A: ngược chiều kim đồng hồ (CCW)
- $CW = \bar{Q}$; $CCW = Q$. Do thế không yêu cầu rõ cách đặt A, B nên CW/CCW có thể đảo ở encoder thực.

Ta lập bảng:

Thứ tự pha :	B tại cạnh lên A	Q sau cạnh A	Đảo giờ
A đi trước B	0	0	A đi lên, B chưa lên
B đi trước A	1	1	B đi lên trước A

Q giữ chiều đã lấy mẫu cho đến cạnh lên A tiếp theo.

Bên 2,

Chiều quay tại năm cạnh lên A.


Cạnh lên A	B trước lấy mẫu	Q sau cạnh	Thứ tự pha	Chiều theo quy ước
1	1	1	B trước A	CCW
2	1	1	B trước A	CCW
3	0	0	A trước B	CW
4	0	0	A trước B	CW
5	1	1	B trước A	CCW

Bài 3,

Ta có: $T_m = \frac{1}{f_m}$, các flip flop bên dưới bằng 0:

a) Chia 2 tần số:

Đi Q đảo mỗi cạnh clock, nên $D = \bar{Q}$: $Q^+ = \bar{Q} \rightarrow f_Q = \frac{f_m}{2}$



Ta sẽ có: khi cạnh lên CLK tạo một chu kỳ Q: 0 $\rightarrow$ 1 $\rightarrow$ 0. Có thể nối chân $\bar{Q}$ vào D để tạo bộ cộng not nên flip flop có chân $\bar{Q}$.

b) Chia 4 với clock chung.

Dùng hai D flip flop liên tiếp để chia tần số: Q_1, Q_0


$$D_0 = \bar{Q}_0 ; D_1 = Q_1 \oplus Q_0.$$



Q_0 đảo mỗi cạnh, Q_1 chỉ đảo khi Q_0 trước cạnh bằng 1

Chuỗi 00 $\rightarrow$ 01 $\rightarrow$ 10 $\rightarrow$ 11 $\rightarrow$ 00 có 4 cạnh $\rightarrow f_{Q_1} = \frac{f_m}{4}$

(c) Tạo đồ thị thời gian của hai mạch



Số cạnh đã nhận	0	1	2	3	4	5	6	7	8
Q_0 của mạch chia 2	0	1	0	1	0	1	0	1	0
Q_0 của mạch chia 4	0	1	0	1	0	1	0	1	0
Q_1 của mạch chia 4	0	0	1	1	0	0	1	1	0

Bài 4,

a) Ta có 8 trạng thái $\rightarrow 2^n \geq 8 \rightarrow n = 3$

b) Bảng trạng thái vi điều khiển đảo bit:

Trạng thái	$G_2 G_1 G_0$	$G_2^+ G_1^+ G_0^+$	T_z	T_1	T_0
0	000	001	0	0	1
1	001	010	0	1	1
2	010	011	0	0	1
3	011	100	1	1	1
4	100	101	0	0	1
5	101	110	0	1	1
6	110	111	0	0	1
7	111	000	1	1	1

Nhận xét: G_0 luôn đảo; G_1 đảo khi $G_0 = 1$; G_2 đảo khi

$$G_1 G_0 = 11$$

c) D Flip-Flop.

$$D_0 = G_0 ; D_1 = G_1 \oplus G_0 ; D_2 = G_2 \oplus (G_1 G_0)$$

d) T Flip-Flop

$$T_i : T_i = G_i \oplus G_i^+$$

$$T_0 = 1, T_1 = G_0, T_2 = G_1 G_0.$$

Nếu T_0 luôn 1, T_1 , AND(G_1, G_0) với T_2 ; ba TFF dùng chung CLK

ở reset

e) JK Flip-Flop

JK có $J = K = 0$ thì giữ, $J = K = 1$ thì đảo

$$\Rightarrow J_0 = K_0 = 1 ; J_1 = K_1 = G_0 ; J_2 = K_2 = G_1 G_0.$$

Nếu mỗi cặp J, K cũng một tín hiệu và dùng clock chung

f) So sánh phương trình kích

Bit	D: giá trị cần ghi	T: điều khiển đảo	JK: Một cách chọn hợp lệ
0	G_0	1	$J_0 = K_0 = 1$
1	$G_1 \oplus G_0$	G_0	$J_1 = K_1 = G_0$
2	$G_2 \oplus G_1 G_0$	$G_1 G_0$	$J_2 = K_2 = G_1 G_0$

Bảng kích tổng quát

G	G_1	D	T	J	K
0	0	0	0	0	x
0	1	1	1	1	x
1	0	0	1	x	1
1	1	1	0	x	0

x là don't care.

D: trực tiếp tạo trạng thái kế tiếp và cần XOR.


T/JK: thuận tiện cho bộ đếm vì chỉ cần điều khiển đảo

Bài 5,

Quy ước: Bit mới đi vào Q_0
 Bit cũ dịch từ $Q_0 \rightarrow Q_1, Q_2, Q_3$

a) Mạch bơm DFF:

$$D_0 = x, D_1 = Q_0, D_2 = Q_1, D_3 = Q_2.$$



b) Trạng thái sau từng cạnh lên:

Cạnh	Bit x	Q_3, Q_2, Q_1, Q_0 sau cạnh
Reset	—	0 0 0 0
1	1	0 0 0 1
2	0	0 0 1 0
3	1	0 1 0 1
4	1	1 0 1 1

c) Dữ liệu song song

$$Q_3 Q_2 Q_1 Q_0 = 1011$$

Bit đầu tiên được nhận nằm ở Q_3 , bit cuối nằm ở Q_0 . Nếu chọn dịch bit mới vào Q_3 rồi dịch về Q_0 , kết quả theo thứ tự Q_3, Q_2, Q_1, Q_0 sẽ là 1101

d) Nguyên lý chuyển đổi

Đầu vào chỉ cần 1 đường dữ liệu x. Mỗi cạnh tăng dữ liệu cũ sang flip flop kế tiếp và lưu trữ bit mới. Sau 4 cạnh, 4 bit cũng xuất hiện trên 4 chân Q → thành ghi SIPO, cần tín hiệu báo chỉ 4 bit chốt đầu là nếu muốn từ song song gửi ngược trong lúc nhận thì tiếp theo

bài 6,

Cho vôn: bộ đếm nhị phân tăng modulo-16; mã sản phẩm cho đúng 1 xung, ban đầu 0000

a) có 16 giá trị $\rightarrow 2^n \geq 16 \rightarrow n \geq 4$ (4-bit)

b) Ta có mã nhị phân giá trị $0 \leq C \leq 15$, từ 0000 $\rightarrow$ 1111.
Bộ đếm lấy phần dư của số sản phẩm theo 16. Không lấy tổng số sản phẩm vô hạn.

c) Sau 16 xung: $C = 16 \bmod 16 = 0$, nên 0000.
Xung thứ 15 tạo 1111, xung 16 mới quay về 0000.

e) Một chu kỳ đầy đủ từ 0000 trở lại 0000 gồm 16 xung:

$$T_{\text{cycle}} = \frac{16}{100} = 0,16 \text{ s} = 160 \text{ ms}.$$

Đi thực hiện bằng DFF:

$$D_0 = \overline{Q_0}$$

$$D_1 = Q_1 \oplus Q_0$$

$$D_2 = Q_2 \oplus (Q_1 Q_0)$$

$$D_3 = Q_3 \oplus (Q_2 Q_1 Q_0)$$

4 flip-flop này cùng clk, reset.

Bài 7,

a) Số bit, thuật ngữ.

Ta có 16 giá trị kế tiếp: $n = 4 \text{ bit}$. Gọi I và O là xung sự kiện vào / ra đồng bộ theo CLK chung.

Nguyên tắc của lời giải: $I = O = 1$ thì giữ số lượng, tương ứng một xe vào và một xe ra; ở biên, chặn sự kiện tăng nếu đúng và chặn giảm nếu đúng.

$$U = \underline{I} \text{NOT}(O) \quad [C < 15], \quad ; \quad V = O \text{NOT}(I) \quad [C > 0].$$

$$C^+ = C + 1 \quad \text{khí } U = 1$$

$$C^+ = C - 1 \quad \text{khí } V = 1$$

$$C^+ = C \quad \text{khí } U = V = 0$$

I	O	Điều kiện	C^+
0	0	mọi C	C
1	0	$C < 15$	$C + 1$
1	0	$C = 15$	15
0	1	$C > 0$	$C - 1$
0	1	$C = 0$	0
1	1	mọi C	C

Có thể dùng bộ cộng / trừ 4 bit và MUX chọn giữ / tăng / giảm.
Phương trình DFF tiếp theo tương đương:

$$\begin{aligned} E_0 &= U + V; \\ E_1 &= U \cdot G_0 + V \cdot \overline{G_0}; \\ E_2 &= U \cdot G_1 \cdot G_0 + V \cdot \overline{G_1} \cdot \overline{G_0}; \\ E_3 &= U \cdot G_2 \cdot G_1 \cdot G_0 + V \cdot \overline{G_2} \cdot \overline{G_1} \cdot \overline{G_0}; \\ D_i &= G_i \oplus E_i \quad \text{với } i = 0, 1, 2, 3. \end{aligned}$$

$$\begin{aligned} \text{FULL} &= G_3 \cdot G_2 \cdot G_1 \cdot G_0; \\ \text{EMPTY} &= \overline{G_3} \cdot \overline{G_2} \cdot \overline{G_1} \cdot \overline{G_0}. \end{aligned}$$

Khí tạo 0 khi bất rỗng hoặc nạp số xe đã vượt kế; ở cân b cân nạp 0101. Chính sách biên tránh số ô tô sai, nhưng việc ngăn xe thất đi vào bãi đầy còn cần bộ điều khiển của.

$$C = 5 + 4 - 2 = 7 \text{ xe} = 0111_2.$$

Điều khiển: $5 \rightarrow 6 \rightarrow 7 \rightarrow 8 \rightarrow 9 \rightarrow 8 \rightarrow 7$.

Bài 8, Đọc rồi + trạng thái mới lên nhón

$G_0 = OFF$; $G_1 = ON$; $G = 0 \rightarrow RESET$.

Cho P là một xung dài một chu kỳ cho mỗi lần nhón đã chuẩn độ, dùng CLK chung.

G	$P = 0: G^+$	$P = 1: G^+$
0	0	1
1	1	0

a) T flip flop:

$T = P$ và $Q^+ = Q \oplus P$, chỉ đảo khi $P = 1$

b) JK flip flop:

$P = 0$ giữ, $P = 1$ đảo.

c) D flip flop:

$D = G \oplus P$. Xóa tạo giá trị mới.

Bài 9, FSM tìm chuỗi 101: Moore và Mealy

Quy tắc: nhận một bit X mới cạnh, cho phép đồng lập, phát mã chỉ thị cho từng lần tìm được 101. Chuỗi 10101 có hai lần, kết thúc ở bit 3 và 5. Nếu muốn dài giữ sáng vĩnh viễn sau khi tìm thấy 101

a) Trạng thái cần nhớ

Nhớ hai số dài nhất của các bit đã nhận khớp với tiền tố 101:

Trạng thái	T nghĩa	Mã $G_1 G_0$
S_0	Chưa có tiền tố phù hợp	00
S_1	Hàn số là 1	01
S_2	Hàn số là 10	10
S_3 , chỉ Moore	Vừa nhận đủ 101; hàn số vẫn là 1	11

Reset S_0 , Moore cần S_3 để biết chuỗi ngừng ra 1 bằng trạng thái Mealy phát triển chuyển S_2 nhận 1 nên chỉ cần S_0, S_1, S_2 .

b) Sơ đồ Moore:

- $S_0: S_0 / Y = 0$
- $S_1: S_1 / Y = 0$
- $S_2: S_2 / Y = 0$
- $S_3: S_3 / Y = 1$

Từ trạng thái	Đầu vào / ngõ ra	Sang trạng thái
Khởi tạo	Reset	S_0
S_0	$X = 0$	S_0
S_0	$X = 1$	S_1
S_1	$X = 0$	S_2
S_1	$X = 1$	S_1
S_2	$X = 0$	S_0
S_2	$X = 1$	S_3
S_3	$X = 0$	S_2
S_3	$X = 1$	S_1

c) Thiết kế Moore bằng 2 DFF:

G / trạng thái	$X = 0: G^+$	$X = 1: G^+$	Y theo G
00 / S_0	00	01	0
01 / S_1	10	01	0
10 / S_2	00	11	1
11 / S_3	10	01	1

Từ bảng, ta có G^+ :

$$D_0 = X$$


$$D_1 = \overline{X}G_0 + XG_1\overline{G_0}$$

$$Y = G_1G_0$$

Nếu các biến D vào hai DFF chung CLK chia G ngược về logic và giải mã Y ; reset cả hai về 0. Cả bốn mã đều đúng.

S_3 nhận 0 sang S_2 vì phần thừa mới là 10; đây là đường giữ lại rồi phát hiện chuỗi lập.

Sơ đồ Moore:



d) Thiết kế Mealy:


Từ trạng thái	Đầu vào / ngõ ra	Sang trạng thái
Khởi tạo	Reset	S_0
S_0	0/0	S_0
S_0	1/0	S_1
S_1	0/0	S_2
S_1	1/0	S_1
S_2	0/0	S_0
S_2	1/1	S_2

G / trạng thái	$X = 0: G^+, Y$	$X = 1: G^+, Y$
00 / S_0	00, 0	01, 0
01 / S_1	10, 0	01, 0
10 / S_2	00, 0	01, 1
11 / không dùng	00, 0	00, 0

$$D_1 = \overline{X}G_1G_0; D_0 = \overline{G_1}G_0; Y = G_1G_0X$$

Mã 11 hơi phức tạp vì S_0 ở cạnh kế tiếp, $Y = 0$. Ngõ ra Mealy tổ hợp có thể thay đổi theo X giữa các cạnh; có thể chốt Y vào 1 FF để tạo xung một chu kỳ ổn định.

Nhân mã tên là X/Y:



e) So sánh và kiểm tra 10101

Cạnh k	X_k	Moore sau cạnh	Y Moore sau cạnh	Mealy trước → sau cạnh	Y Mealy ở sự kiện
1	1	S_1	0	$S_0 \rightarrow S_1$	0
2	0	S_2	0	$S_1 \rightarrow S_2$	0
3	1	S_3	1	$S_2 \rightarrow S_3$	1
4	0	S_2	0	$S_3 \rightarrow S_2$	0
5	1	S_3	1	$S_2 \rightarrow S_1$	1

Đặc điểm:	Moore	Mealy
Số trạng thái	4	3
FF	2	2
Ngõ ra phụ thuộc	trạng thái	G và X
Khi nhận bit 1 cuối	Sang sau cạnh chuyển vào S_3 và trở về trạng thái	có thể lên trước cạnh kế tiếp S_2 và $X = 1$
Ngõ ra chứa sang FF khác	FF để lấy Y Moore cũ tạo xung cạnh	có thể lấy Y Mealy mới để thỏa setup/hold

- Moore báo ngay sau cạnh nhận bit thứ 3, không cần chờ thêm một cạnh để đến sang. Nếu một FF chốt Y Moore tạo xung cạnh; nó nhận giá trị trước cạnh, nên kết quả được chốt trước 1 chu kỳ so với chốt Y Mealy.

- bit thứ 5 đèn giữ sáng: thêm bit L , $L^+ = L + \text{detect}$, chỉ reset mới xóa L . Với Mealy, $\text{detect} = G_1G_0X$ tạo cạnh nhận; với Moore có thể dùng đầu vào chuyển S_2 nhận 1 để set L cùng cạnh. Nếu chỉ nhận không đồng lập, Moore cho S_3 xóa bit kế tiếp như S_0 ($0 \rightarrow S_0, 1 \rightarrow S_1$); Mealy để S_2 nhận 1 về S_0 .


Bài 10, Bài của mở ba lần lên trép.
 $X=0 \rightarrow$ đứng | Công việc đếm số mẫu mở lên trép tại each clock; không
 $X=1 \rightarrow$ mở. | Sóng ra trên bộ đếm biến giữa các lần lấy mẫu.

a) Bảng trạng.

Trạng thái	Mẫu	Số mẫu mở lên trép	Y
S_0	00	0	0
S_1	01	1	0
S_2	10	2	0
S_3	11	từ 3 trở lên	1

Cần 4 trạng thái, hai FF, reset S_0 . S_3 giữ bất khi của vôn mở.

b) Sơ đồ trạng thái.



c) Moore và phương trình.

Q	$X=0: Q^+$	$X=1: Q^+$	Y
00	00	01	0
01	00	10	0
10	00	11	0
11	00	11	1

$D_1 = X(Q_1 + Q_0); D_0 = X(Q_1 + \overline{Q_0}), Y = Q_1 Q_0$

Hai DFF chung CLK; D tạo bởi các cổng trên, không có mã nào không dùng, nếu $X=0$ tại cạnh, cả hai FF về 0.

d) Dãy trên chuỗi 0, 1, 1, 0, 1, 1

Cạnh	X	Trạng thái sau cạnh	Y sau cạnh
Reset	-	S_0	0
1	0	S_0	0
2	1	S_1	0
3	1	S_2	0
4	1	S_3	1
5	0	S_0	0
6	1	S_1	0
7	1	S_2	0

e) Tại thời điểm sáng.

Đèn sáng sau cạnh 4, là cạnh nhận mẫu mở thứ ba lên trép; tắt sau cạnh 5. Nếu X trép tục 1, S_3 giữ $Y=1$. ba mẫu cách nhau một chu kỳ không tự chứng minh của đã nó chỉ 3T tính từ thời điểm vật lý mở

f) Tắt ngay khi cần dừng.

Trong Moore dừng bộ ở trên, men $S_1/S_2/S_3$ đều về S_0 khi lấy mẫu $X=0$; nếu dừng giữa hai cạnh, Y chưa tắt cho đến cạnh tiếp theo.

Muốn tắt giữa hai cạnh, có 2 cách

- 1, Dùng $X=0$ để clear bất đồng bộ cả hai FF về S_0 : trạng thái và Y về 0 sau trễ clear. khi bộ clear cần đảm bảo recovery/removal, thường đồng bộ với nhà reset. Cách này còn xóa lịch sử mở nếu của chỉ đồng ngăn giữa các cạnh.
- 2, Giải FSM đồng bộ nhưng dùng $T_{lump} = X Q_1 Q_0$. Đèn tắt ngay theo X sau trễ cổng; ngõ ra cuối phụ thuộc X nếu không còn là ngõ ra Moore thuần. Nếu của dừng rồi mở lại tính cạnh kế tiếp, trạng thái vẫn S_3 và đèn có thể sáng lại ngay; Ta cần thêm có chốt reset để xóa lịch sử.

Bài 11,


Quy ước: $A \rightarrow B$: right; $B \rightarrow A$: Left
 - Mỗi lượt một người; A, B là mức đầu đứng bõ. Nhó cảm bren' đầu trên qua kheung tróng $AB=00$, sau xác định hướng; gửi chỉ thị đến lúc hai cảm bren' cũng hết kích hoạt, không sng ra hướng khi hai cảm bren' lần đầu cũng kích hoạt.

a) Trạng thái

Trạng thái	Ý nghĩa	RIGHT	LEFT
I	chờ lượt mền	0	0
SA	đã thấy A trước, đang chờ B	0	0
SB	đã thấy B trước, đang chờ A	0	0
SR	đã xác định $A \rightarrow B$	1	0
SL	đã xác định $B \rightarrow A$	0	1
U	hai cảm bren' đầu trên cũng kích hoạt, hướng chưa biết	0	0

Moore này có 6 trạng thái, có thể mã hóa bằng 3 bit. Dùng các phương trình để lọc, phân d chọn one-hot sáu DFF. Đây là lựa chọn hợp thức, không phải là '85' FF tối thiểu'.

b) Sơ đồ:



c) Bảng trạng thái đầy đủ:

Q	AB = 00	AB = 01	AB = 10	AB = 11	RIGHT, LEFT
I	I	SB	SA	U	0, 0
SA	SA	SR	SA	SR	0, 0
SB	SB	SB	SL	SL	0, 0
SR	I	SR	SR	SR	1, 0
SL	I	SL	SL	SL	0, 1
U	I	U	U	U	0, 0

SA nhận 00 vẫn SA chờ không mất A khi người đang gửi hai vừng cảm bren'. SR/SL không phát lệnh thêm lượt khi mới cảm bren' gửi 1 r chỉ trở lại chờ khi $AB=00$ sau khi đã hoàn thành hướng.

d) Hiện thực FSM bằng DFF

Gọi i, a, b, r, l, u là sáu bit trạng thái one-hot, lần lượt là I, SA, SB, SR, SL, U. A, B với hơn là cảm bren'; a, b với thường là bit nhó. Reset i = 1, các bit còn lại 0.

$$\begin{aligned}
 d_i &= (i + r + l + u) \overline{AB} \\
 d_a &= i \overline{AB} + a \overline{B} \\
 d_b &= i \overline{AB} + b \overline{A} \\
 d_r &= aB + r(A + B) \\
 d_l &= bA + l(A + B) \\
 d_u &= i \overline{AB} + u(A + B)
 \end{aligned}$$

Nội tạng d tới D của EF tương ứng, chúng CLK. Để phục hồi khi mã one-hot lỗi, đặt $V=1$ khi đúng một trạng sáu bit = 1; nếu $V=0$; ép 0 thành mã I: $D_i = \overline{V} + Vd_i$ và $D_a = Vd_a, \dots, D_u = Vd_u$. Trong mạch hợp lệ $V=1$ nên dùng các phương trình trên. Có thể tạo $V=0R$ của sáu trng' mỗi tick gồm một bit thường và năm bit đặc.

e) Điều khiển ngõ ra và ví dụ

$$RIGHT = r, LEFT = l.$$

RIGHT lên sau cạnh thấy B trong SA; LEFT lên sau cạnh thấy A trong SB. Hai đầu ra không cũng bằng 1 với trạng thái hợp lệ.

Chuỗi AB được nhận	Chuỗi trạng thái sau cạnh	Kết quả.
10, 00, 01, 00	SA, SA, SR, I	phải, nhó A qua kheung tróng
01, 00, 10, 00	SB, SB, SL, I	tên
10, 11, 01, 01, 00	SA, SR, SR, SR, I	phải 1 lượt, không thêm lặp
11, 10, 00	U, U, I	không đi thẳng từ xác định hướng.

Nếu chỉ cần xuyng một chu kỳ, lấy sự kiện aB cho RIGHT và bA cho LEFT rồi chốt bằng FF; vẫn giữ SR/SL để 'khóa' phát los đến khi cả hai cảm bren' tng. Nếu A kích hoạt rồi người quay về mà không tới B, mô hnh vẫn chủ trong SA.

Bài 12,
 Gọi $F = 1$ là một sự kiện nhận 5000 VND, $H = 1$ là một sự kiện nhận 10000 VND
 F, H loại trừ nhau. Đầu $N = F + H \rightarrow$ không có tiền mới.

Gợi ý:


- Cấp hàng khi tiền đủ ít nhất 15000 VND.
- Nếu 10k + 10k thì cấp 1 hàng, bỏ 5k dư.
- Hai lần trên tiền đồng thời là sự kiện không hợp lệ: bỏ qua và giữ số dư.
- Có thể thực hiện bằng
 $F = C_5 + \overline{C_{10}}$
 $H = C_5 \cdot C_{10}$
 khi $C_5 = C_{10} = 1 \rightarrow F = H = 0$
- Máy chỉ nhận tiền khi sẵn sàng.

a) Trạng thái trên:

Trạng thái	Mã G, G_0	Ý nghĩa	Dispense Moore
C_0	00	0 VND	0
C_5	01	5000 VND	0
C_{10}	10	10000 VND	0
VEND	11	đã đạt ngưỡng đang cấp hàng	1

Moore cần VEND; Mealy chỉ cần 3 mức trên chưa đạt ngưỡng. Reset C_0 .

b) Sơ đồ Moore



c) Bảng và hiện thực Moore

Cùng với VEND dài một chu kỳ và hoàn tất lệnh cấp hàng ở chu kỳ đó. Trong VEND, không nhận tiền; thoát bị nhận trên cần thấy READY = 0, không được coi đồng trên thực nhận là bị đồng biến mất.

G	$N: G^+$	$F: G^+$	$H: G^+$	DISPENSE
$C_0 / 00$	C_0	C_5	C_{10}	0
$C_5 / 01$	C_5	C_{10}	VEND	0
$C_{10} / 10$	C_{10}	VEND	VEND	0
VEND / 11	C_0	C_0	C_0	1

$$\text{Gọi } s_0 = \overline{G_1 G_0}, s_5 = \overline{G_1} G_0, s_{10} = G_1 \overline{G_0}, s_V = G_1 G_0$$

$$D_1 = s_0 H + s_5 (F + H) + s_{10}$$


$$D_0 = s_0 F + s_5 (N + H) + s_{10} (F + H)$$

$$\text{DISPENSE} = s_V, \text{ READY} = \overline{s_V}$$

Hai DFF lưu G ; lược giải mã tạo s_0, s_5, s_{10}, s_V rồi các D . Các công thức dùng F, H đã chuẩn hoặc logic trừ nhau. Trong VEND các $D=0$, chỉ ngõ vào raw có thay đổi; đó là thời gian không nhận tiền.

d) Thiết kế Mealy.

Nhấn là sự kiện trên / DISPENSE.



G	$N: G^+, Dsp$	$F: G^+, Dsp$	$H: G^+, Dsp$
$C_0 / 00$	$C_0, 0$	$C_5, 0$	$C_{10}, 0$
$C_5 / 01$	$C_5, 0$	$C_{10}, 0$	$C_0, 1$
$C_{10} / 10$	$C_{10}, 0$	$C_0, 1$	$C_0, 1$
11 / không đúng	$C_0, 0$	$C_0, 0$	$C_0, 0$

$$D_1 = s_0 H + s_5 F + s_{10} N$$

$$D_0 = s_0 F + s_5 N$$

$$\text{DISPENSE} = s_5 H + s_{10} (F + H)$$

Hai DFF reset 00; mã không dùng 11 về 00 và không cấp hàng. Khi có đồng trên đủ ngưỡng. Mealy phát lệnh trên chuyển trạng thái và trả về C_0 ngay sau cash đó. Đầu ra có thể xuất chốt để máy cấp hàng không phụ thuộc độ dài / glitch tín hiệu trên.

e) So sánh và kiểm tra các chuỗi.

Tiền đưa vào	Moore sau từng cash nhận tiền	Mealy sau từng cash nhận tiền	Sự kiện cấp hàng
5k, 5k, 5k	C_5, C_{10}, VEND	C_5, C_{10}, C_0	đồng thứ hai
5k, 10k	C_5, VEND	C_5, C_0	đồng thứ hai
10k, 5k	C_{10}, VEND	C_{10}, C_0	đồng thứ hai
10k, 10k	C_{10}, VEND	C_{10}, C_0	đồng thứ hai, dư 5k

Moore có 4 trạng thái, DISPENSE chỉ dựa vào VEND nên giữ trạng 1T.
 Mealy có 3 trạng thái, DISPENSE dựa vào số dư trước cash và đồng trên mới, có thể lên trước cash trước lần.

f) Trở về trạng thái ban đầu.

Moore: VEND $\rightarrow C_0$ tự cách tiếp theo và DISPENSE về 0.
 Mealy: Chuyển thẳng từ C_5 / C_{10} về C_0 trên đồng trên đủ ngưỡng.
 Nếu có cash hàng cần lưu, lưu lại, Moore gửi VEND cho tín DONE = 1 và không nhận tiền trong suốt thời gian đó.


Bài 13,

a) - b) Sơ trạng thái và mã hóa. Có 3 trạng thái với thời: $\log_2 3 = 2 FF$.

Trạng thái	Q_1, Q_0	R	G	B
SR	00	1	0	0
SG	01	0	1	0
SB	10	0	0	1
Không đúng	11	1	1	0

Reset SR. Chọn mã lỗi 11 xuất $R=1$ và về SR ở cạnh khi thấp, kể cả chưa hết thời gian.

c) Sơ đồ tín hiệu kết thời gian.
Gọi $E=1$ khi bộ định thời của trạng thái luôn bị đặt hết
 $E=0$ thì giữ.
Bộ định thời reset / nạp lại khi đổi trạng thái.




d) bảng trạng thái

Q_1, Q_0	$E=0: Q^+$	$E=1: Q^+$	R, G, B
00	00	01	1, 0, 0
01	01	10	0, 1, 0
10	10	00	0, 0, 1
11	00	00	1, 0, 0

e) Hai DFF và logic trạng thái.

Đọc bảng Q^+ :
 $D_1 = \overline{E} \overline{Q_1} \overline{Q_0} + E \overline{Q_1} Q_0$
 $D_0 = \overline{E} Q_1 Q_0 + E \overline{Q_1} \overline{Q_0}$



$Q_1, Q_0 \rightarrow$ Giải mã Moore $\rightarrow R, G, B$

$Q_1, Q_0 \rightarrow$ Timer thời lượng từng mã $\rightarrow E$.

Reset: $Q_1, Q_0 = 00$; reset timer
Nếu $E=1$ mới xuất: $D_1 = \overline{Q_1} \overline{Q_0}$, $D_0 = Q_1 Q_0$. Hai FF chỉ luân trạng theo mã; bộ định thời có thể cần thêm bộ nhớ, số bit phụ thuộc: thời lượng chia được ứng cấp.

f) Hàm logic ngõ ra.

$R = \overline{Q_1} \overline{Q_0} + Q_1 Q_0$, $G = \overline{Q_1} Q_0$; $B = Q_1 \overline{Q_0}$.

Bài 14,

$t_{\text{setup}} = 4\text{ns}$ | Lấy' các clock tại $t=0$, D phải ổn định trong của số'
 $t_{\text{hold}} = 2\text{ns}$. | từ -4ns đến $+2\text{ns}$.

a) Setup trường hợp 1: ổn định trước các 6ns :
 $6 \gg 4 \rightarrow \text{Đạt}$, $\text{slack}_{\text{setup}} = 6 - 4 = 2\text{ns}$.

b) Hold trường hợp 1: giữ sau các 3ns .
 $3 \gg 2 \rightarrow \text{Đạt}$, $\text{slack}_{\text{hold}} = 3 - 2 = 1\text{ns}$.

c) Cả setup và hold đều đạt. Với các điều kiện tương đương cho FF lấy mẫu đúng theo yêu cầu; Q tương ứng xuất hiện sau trễ clock $\rightarrow$ to Q của FF.

d) Trường hợp 2: $t_{\text{before}} = 2\text{ns}$, $t_{\text{after}} = 3\text{ns}$.


Điều kiện	Thực tế'	Yêu Cầu	Slack	kết luận
Setup	2ns	4ns	-2ns	vi phạm
Hold	3ns	2ns	$+1\text{ns}$	đạt

Đ thấy điều gì gần trước các nên không cần đảm bảo FF chốt đúng bit vì phạm không có nghĩa mỗi lần đều sai; FF có thể' chốt cũ, mới hoặc vào trạng thái metastable.

e) Metastability: phần tử nhớ có thể' tạm ở mức điện áp trung gian hoặc một mức như' transistor hơn dự kiến' để' quyết định 0/1 khi D đổi trong của số' setup/hold. Nó thường ở vậy cũng ổn định những thời gian vì bit cuối' không được đảm bảo cho các đó. Với tín hiệu ngoài clock, chốt tổng bộ FF giảm xác suất trong trạng thái chưa ổn định tuy nhiên tới logic tiếp theo; không làm xác suất bằng 0.

Bài 15, Tần số clock cực đại

Clock



Cần sử dụng clock không lệch pha ($skew=0$), bỏ qua jitter và trễ dây; dùng t_{ca} và t_{logic} đã cho như trễ lớn nhất của đường setup. Dữ liệu được phát sau một cạnh và phải ổn định trước cạnh kế tiếp.

a) T_{min} và f_{max}

$$T_{clk} \geq t_{ca} + t_{logic} + t_{setup}$$

$$T_{min} = 3 + 10 + 2 = 15 \text{ ns}$$

$$f_{max} = \frac{1}{15 \cdot 10^{-9}} \approx 66,67 \text{ MHz}$$

b) kiểm tra $f = 50 \text{ Hz}$

$$T = \frac{1}{50} = 0,02 \text{ s} = 20 \text{ ms} = 20,000,000 \text{ ns}$$

$$\text{slack}_{setup} = 20,000,000 - 15 = 19,999,985 \text{ ns} > 0$$

→ Đường setup thừa ở 50 Hz ở trên, chưa đủ để kiểm tra giới hạn tần số hold tương đương: cần $t_{ca,min}$, $t_{logic,min}$, t_{hold} và $skew$. Trong

mô hình không skew, điều kiện hold là:

$$t_{ca,min} + t_{logic,min} \geq t_{hold}$$

Cần tần số clock không quá thấp để tránh một đường hold quá ngắn; hold xét ngay sau cạnh lấy mẫu.

c) Logic tăng trễ lên 18 ns .

$$T_{min,new} = 3 + 18 + 2 = 23 \text{ ns}$$

$$f_{max,new} = \frac{1}{23 \cdot 10^{-9}} \approx 43,48 \text{ MHz}$$

Logic thêm hơn làm tăng thời gian chờ giữa hai cạnh, nên f_{max} giảm 50 Hz vẫn thấp hơn nhiều so với giới hạn setup mới.

Bài 16,

a) Loại counter.


Dùng bộ đếm nhị phân tăng modulo-8, đồng bộ. Với clk chung và xung báo kích P của cảm biến:

$$C^+ = \begin{cases} (C+1) \bmod 8 & P = 1, \\ C & P = 0 \end{cases}$$

b) 5' Flip Flop

Lưu 8 trạng thái $0 \rightarrow 7 \rightarrow 3FF$

c) Sơ đồ sản phẩm



$000 \rightarrow 001 \rightarrow 010 \rightarrow 011 \rightarrow 100 \rightarrow 101 \rightarrow 110 \rightarrow 111 \xrightarrow[\text{thứ 8}]{\text{xung}}$ 000

Không có P thì mỗi trạng thái giữ nguyên. Tên "sp0...sp7" là thứ tự trong bộ; mỗi mũi tên ứng với một P được chốt nhận.

d) Logic báo động sự kiện thứ 8.

Gọi TC là sự kiện hoàn thành bộ, tính từng trạng thái trực tiếp:

$$TC = P \oplus G_2 \oplus G_1 \oplus G_0$$

$TC = 1$ khi C đang 7 và có sản phẩm mới. Chốt báo A bằng DFF:

$$D_A = TC = P \oplus G_2 \oplus G_1 \oplus G_0, \text{ ALARM} = A$$

Ba phương trình DFF đều có enable P:

$$D_0 = G_0 \oplus P, \quad D_1 = G_1 \oplus (P \oplus G_0), \quad D_2 = G_2 \oplus (P \oplus G_1 \oplus G_0)$$



Clk chung cho cả 4 FF; Reset, $C = 000, A = 0$.

3 cách sản phẩm thứ 8, các FF lúc G cũ = 111: FF đếm như 000 FF nhận 1. Vì báo có bộ nhớ nên, reset đến phòng làm xung báo báo mất.

Số sản phẩm đã nhận	C sản sự kiện	ALARM ngay sau cách sự kiện
0	000	0
1	001	0
2	010	0
3	011	0
4	100	0
5	101	0
6	110	0
7	111	0
8	000	1
9	001	0

ALARM dài đúng 1 chu kỳ clk chung, không kéo dài tới sản phẩm thứ 9.

e) Reset bắt đầu bộ nhớ

Chuyển 111 $\rightarrow$ 000 đầu là reset bộ nhớ đồng bộ ở sự kiện thứ 8; Không cần thêm chip clear bất đồng bộ. Reset ngay khi khởi tạo/xóa dữ liệu, đặt cả bộ đếm và cả FF báo về 0.

Nên đến cần sáng đèn lần tiếp theo, dùng TC kích bộ kéo dài xung hoặc đặt FF giữ báo đến ACK timer.

f) Thời gian giữa các lần báo,

Với 2 sản phẩm mỗi giây:

$$T_{\text{batch}} = \frac{8}{2} = 4 \text{ (s)}$$

Nếu sản phẩm đến trên tốc 0,5s sau lúc bắt đầu và đến nhau, báo lần đầu ở 4s; các lần tiếp theo ở 8s, 12s, ... Đây là khoảng lặp giữa lần báo. Không phải thêm gran đến sáng. Nếu pha sản phẩm đến trên khác, thời điểm đầu thay đổi nhưng khoảng cách giữa các lần báo vẫn là 4s.