

МЕТОДИЧЕСКИЕ УКАЗАНИЯ

Назначение и возможности САПР

Профессиональная САПР Quartus II предназначена для проектирования ЦУ с высокой степенью интеграции, включая разработку законченных систем на одном программируемом кристалле ПЛИС (SOPC – System-on-a-programmable-chip).

При работе с микросхемами программируемой логики фирмы Altera основным инструментом проектирования ЦУ является САПР Quartus II. Данная САПР поддерживает все этапы проектирования: создание проекта, компиляция, верификация (моделирование) и программирование ПЛИС.

САПР имеет Tutorial (самоучитель), который устанавливается при установке пакета. Tutorial состоит из занятий, в ходе которых обучаемый проходит весь цикл проектирования от ввода проекта до программирования микросхем. При установке также устанавливаются файлы, описывающие проект так, что в ходе изучения Tutorial можно пропускать отдельные занятия и использовать готовые файлы. Например, можно пропустить “Ввод проекта” и перейти к разделу “Компиляция проекта”, используя готовые файлы.

Основные возможности САПР Quartus II:

- различные способы ввода поведенческих структурных описаний проекта;

- интегрированные средства помощи для создания сложных проектов Mega Wizard & SOPC;
 - система синтеза;
 - система размещения внутренних ресурсов и разводки ПЛИС;
 - система моделирования;
 - система временного анализа и анализа потребляемой энергии;
 - система программирования ПЛИС;
 - средства оптимизации быстродействия LogicLock;
 - система интеграции с другими САПР;
 - система проектирования блоков цифровой обработки сигналов (DSP);
 - интегрированные средства разработки ПО для микроЭВМ;
 - поддержка использования IP-модулей;
 - поддержка ОС – Windows, Solaris, HPUS, Linux.
- САПР предоставляет следующие способы ввода описания проекта:
- в рамках пакета Quartus II:
 - 1) текстовый ввод (языки описания аппаратуры VHDL, AHDL, Verilog);
 - 2) редактор памяти (файлы Hex, Mif);
 - 3) схемный ввод.
 - возможность ввода проекта в других САПР (через EDIF, HDL, VQM);
 - возможность использования мегафункций и IP-модулей;
 - смешанный способ.
- Возможности текстового ввода описания проекта:
- нумерация линий;
 - использование заготовок языковых конструкций;
 - отображение ключевых слов цветом;
 - выбор используемого языка:
 - 1) AHDL (Altera Hardware Design Language), расширение *.tdf;
 - 2) VHDL (Verilog Hardware Design Language), расширение *.vhd;
 - 3) Verilog - расширение *.v.
- При использовании схемного ввода описания проекта могут использоваться:
- простейшие логические элементы;
 - параметризируемые модули (LPM модули);
 - мега-функции Altera;
 - ранее созданные компоненты (текстовым и др. способами).

Установка САПР Quartus II на ПК

САПР Quartus II может быть установлена на ПК с ОС Microsoft Windows XP/Vista, Solaris, HPUS и Linux. Установка данной САПР на ПК ничем не отличается от установки обычных Windows-приложений. Необходимо лишь отметить, что при инсталляции следует придерживаться настроек предлагаемых по умолчанию.

Интерфейс пользователя

САПР Quartus II обладает простым и дружелюбным интерфейсом пользователя (см. рис. 1). Основными элементами интерфейса являются:

1) рабочая панель используется для отображения и редактирования схемных и текстовых описаний проекта, временных диаграмм, вывода отчетов симуляции и т.п.;

2) панель инструментов содержит основные инструменты САПР по работе с файлами и проектом (компилятор, симулятор и т.д.);

3) главное меню;

4) окно вывода сообщений предназначено для вывода сообщений компилятора, симулятора и другой подобной информации;

5) навигатор проекта содержит три вкладки:

- Hierarchy (иерархия проекта);
- Files (список файлов проекта);
- Design Units (список модулей, использованных в проекте).




Рис. 1. Интерфейс пользователя САПР Quartus II

Создание проекта

Для создания нового проекта необходимо выбрать в меню **File** пункт **New Project Wizard...** – мастер создания новых проектов. В открывшемся окне нажимаем кнопку **Next** и попадаем в окно для задания текущей директории, имени проекта и имени главного файла проекта. Заполняем три строки, как показано на рис. 2. и нажимаем кнопку **Finish** для подтверждения создания проекта.




Рис. 2. Окно мастера создания нового проекта

В данном случае текущий проект назван Tutorial и создана директория по адресу **C:\altera\projects\Tutorial**. В данной директории будут располагаться все файлы вашего проекта.

После создания нового проекта произведем создание нового файла проекта. В закладке меню **File** выбираем пункт **New...**. В открывшемся диалоговом окне (см. рис. 3) мы видим список доступных типов файла.

Как уже отмечалось ранее, основными методами ввода описания проекта являются текстовый и схемный ввод. В списке **Design Files** (файлы разработки устройств) текстовому методу ввода соответствуют:

- AHDL File – файл с описанием проекта на языке AHDL;
- Verilog HDL File – файл с описанием на языке Verilog;
- VHDL File – файл с описанием на языке VHDL.




Рис. 3. Окно выбора типа файла

Для схемного ввода проекта используется **Block Diagram/Schematic File** (описание проекта в виде блок-диаграмм выделено синим цветом на рис. 3). Кроме того, с помощью **EDIF File** (файл Electronic Design Interchange Format) может быть произведен ввод описания проекта из другой САПР.

При выполнении лабораторных работ дисциплины “Методы проектирования систем логического управления” вам понадобится только схемный метод ввода описания проекта. Поэтому остановимся на данном методе подробнее.

Выберем пункт **Block Diagram/Schematic File** и нажмем кнопку **ОК**. На рабочей панели САПР Quartus II откроется окно схемного редактора с файлом Block1.bdf (см. рис. 4), в котором мы введем схемное описание нашего тестового проекта.

После создания файла проекта становится активной панель инструментов расположенная слева от рабочей области файла и представленная на рис. 4. На панели инструментов находятся средства для создания графической схемы проекта (схемного описания).

Инструмент **Symbol Tool** изображен на рис. 4 в верхнем левом углу панели инструментов, нажмем на иконку левым щелчком мыши, в результате нам откроется окно **Symbol** (см. рис. 5). В левом верхнем углу

представлен список стандартных библиотек основных типов элементов и модулей САПР Quartus II, применяемых на практике.




Рис. 4. Редактор схем и окно выбора символа




Рис. 5. Окно выбора символа

В САПР Quartus II интегрированы следующие стандартные библиотеки элементов и модулей:

- **megafunctions** – множество мегафункций, в том числе библиотека параметризованных модулей (LPM). Сюда например относятся различные модули памяти (ПЗУ, ОЗУ), сумматоры, регистры, умножители и т.д;
- **others** – логические элементы, унаследованные от САПР MaxPlus II (предшественник САПР Quartus II);
- **primitives** – простейшие логические элементы (конъюнкторы, дизъюнкторы, триггеры, буферы, входы, выходы и т.п.).

Мегафункции представляют собой заранее подготовленные параметризованные модули, описанные на AHDL или VHDL. Параметром мегафункции может быть, к примеру, разрядность регистра или памяти.

Введем тестовую схему в открытом редакторе. Как показано на рис. 5 из библиотеки выберем **primitives/pin/input** для задания входных выводов схемы. Изображение компонента (символ) отображается в правом окне. Нажмем кнопку **ОК** и приступим к непосредственному расположению выбранного компонента. Для размещения компонента необходимо переместить его образ в нужное место и нажать левую кнопку мыши.

Повторно, воспользовавшись инструментом **Symbol Tool**, установим кроме компонента входа input, компонент выхода output, и, например, компонент двухвходового конъюнктора (AND2) из библиотеки **primitives/logic/and2**. Наименования компонент можно напрямую указывать в строке **Name** окна **Symbol**, например указание имени **output** приведет к непосредственному появлению в рабочей области компонента выхода.

Произведя установку требуемого числа элементов, мы получаем следующую схему (см. рис. 6). Сохраним данную схему под именем нашего проекта (команда **File->Save As...**).




Рис. 6. Схема с размещенными компонентами

После размещения компонентов произведем соединение их входов и выходов, поместив курсор мыши на один из входов элемента 2-И – необходимо нажать и удерживать левую кнопку мыши, перемещая курсор на соединяемый выход. Аналогичным образом соединим остальные выводы компонентов.

Для соединения выводов компонентов на панели инструментов имеется 3 инструмента (см. рис. 7).




Рис. 7. Инструменты для соединения выводов компонентов

В результате получаем проектируемую схему (рис. 8).




Рис. 8. Соединения компонентов

Для упрощения описания входов и выходов произведём их переименование. Для этого произведём вначале двойной щелчок левой кнопкой мыши по одному из элементов **input**. В результате откроется окно изображенное на рис. 9, представляющее свойства выбранного вывода. В закладке **General** содержимое строки **Pin name(s)** изменим на А,

таким образом, присвоив имя А первому вводу. Строка **Default value** представляет собой значение логического сигнала на выводе по умолчанию, в данном случае **VCC**, т.е. вывод “подтянут” к плюсу питания. Можно изменить значение по умолчанию на **GND**.




Рис.9. Свойства вывода

Подобным образом изменим имя второго входного вывода на В, а выходного на С. Изменения имени сразу же будут отображены на схеме. После изменений имен выводов наша схема готова для компиляции проекта.

Компиляция проекта

Перед осуществлением компиляции проекта необходимо произвести выбор типа кристалла, на котором планируется реализовывать проект ЦУ. Для этого выбираем пункт **Device...** из главного меню **Assignments**. В результате должно появиться следующее окно выбора устройства (см. рис. 10).




Рис. 10. Окно выбора устройства

Для гарантии успешной компиляции проекта рекомендуется выбирать ПЛИС с максимальными характеристиками (количеством логических элементов, памятью и др.). В случае выбора ПЛИС с количеством логических элементов меньшим, чем необходимо проекту, проект не будет скомпилирован.

Компиляция проекта осуществляется командой **Processing->Start Compilation**. Ход компиляции отображается в окне статуса компиляции (см. рис. 11).




Рис. 11. Компиляция проекта

Сообщения компилятора (ошибки и предупреждения) отображаются в окне вывода сообщений в нижней части интерфейса САПР. В случае отсутствия ошибок соединений компонентов (нет неподключенных выводов и т.п.) и нет нарушения других правил проектирования, компиляция будет завершена успешно.