# 印制电路板设计规范 ——工艺性要求(仅适用射频板)

## ZTE中兴

## 目 次

前言		ΙI
1	范围	1
2	规范性引用文件	1
3	术语和定义	1
4	印制板基板	3
5	PCB 设计基本工艺要求	5
6	拼板设计	6
7	射频元器件的选用原则	7
8	射频板布局设计	7
9	射频板布线设计	9
10	射频 PCB 设计的 EMC	. 14
11	射频板 ESD 工艺	18
12	表面贴装元件的焊盘设计	. 19
13	射频板阻焊层设计	. 19
附录	: A	21
附录	; B	23
附录	: C	24
附录	; D	27
附录	: E	31
附录	: F	32
附录	: G	33
附录	: H	39

## 前 言

## 印制电路板设计规范 ——工艺性要求(仅适用射频板)

## 1 范围

本标准规定了射频电路板设计应遵守的基本工艺要求。 本标准适用于射频电路板的 PCB 设计。

## 2 规范性引用文件

IPC-SM-782 Surface Mount Design and Land Pattern Standard

IPC 2252-2002 Design Guide for RF-Microwave Circuit Boards

## 3 术语和定义

下列术语和定义适用于本标准。

## 3.1 微波 Microwaves

微波是电磁波按频谱划分的定义,是指波长从1m至0.1mm范围内的电磁波,其相应的频率从0.3GHz至3000GHz。这段电磁频谱包括分米波(频率从0.3GHz至3GHz)\厘米波(频率从3GHz至30GHz)\毫米波(频率从30GHz至300GHz)和亚毫米波(频率从300GHz至3000GHz,有些文献中微波定义不含此段)四个波段(含上限,不含下限)。具有似光性、似声性、穿透性、非电离性、信息性五大特点。

## 3.2 射频 RF(Radio Frequency)

射频是电磁波按应用划分的定义,专指具有一定波长可用于无线电通信的电磁波。频率范围定义比较混乱,资料中有30MHz至3GHz,也有300MHz至40GHz,与微波有重叠;另有一种按频谱划分的定义,是指波长从1兆m至1m范围内的电磁波,其相应的频率从30Hz至300MHz;射频(RF)与微波的频率界限比较模糊,并且随着器件技术和设计方法的进步还有所变化。

## 3.3 射频 PCB 及其特点

考虑PCB设计的特殊性,主要考虑PCB上传输线的电路模型。由于传输线采用集总参数电路模型和分布参数电路模型的分界线可认为是 $1/\lambda \ge 0.05$ . (其中,1是几何长度;  $\lambda$ 是工作波长). 在本规范中定义射频链路指传输线结构采用分布参数模型的模拟信号电路。PCB线长很少超过50cm, 故最低考虑30MHz频率的模拟信号即可;由于超过3G通常认为是纯微波,可以考虑倒此为止;考虑生产工艺元件间距可达0.5mm,最高频率也可考虑定在30GHz,感觉意义不大。

综上所述,可以考虑射频PCB可以定义为具有频率在30MHz至6GHz范围模拟信号的PCB,但具体采用集总还是分布参数模型可根据公式确定。

由于基片的介电常数比较高,电磁波的传播速度比较慢,因此,比在空气中传播的波长要短,根据微波原理,微带线对介质基片的要求:介质损耗小,在所需频率和温度范围内,介电常数应恒定不变,热传导率和表面光洁度要高,和导体要有良好的沾附性等。对构成导体条带的金属材料要求:导电率高电阻温度系数小,对基片要有良好的沾附性,易于焊接等。

## 3.4 阻抗 impedance

规范中特指传输线的特征阻抗,定义为传输线电压和电流决定的传输线的分布参数阻



抗。通常用 Z0 表示。


表达式为: 
$$Z0 = \sqrt{\frac{R1 + j\omega L1}{G1 + j\omega C1}}$$

在交流电路中电流所遇到的所有阻抗的度量单位。电路中某点电流与其电动势之比;阻抗通常表示为 z=r+jx,这里 r 是欧姆电阻抗, x 是电抗,可以是感抗或容抗; j 是-1 的平方根。

## 3.5 微带线 Microstrip

一种传输线类型。由平行而不相交的带状导体和接地平面构成。

微带线的结构如图1所示它是由导体条带(在基片的一边)和接地板(在基片的另一边) 所构成的传输线。微带线是由介质基片,接地平板和导体条带三部分组成。在微带线中,电 磁能量主要是集中在介质基片中传播的如图2所示。



## 3.6 趋肤效应

趋肤效应——又叫集肤效应,当高频电流通过导体时,电流将集中在导体表面流通,这种现象叫趋肤效应。在高频下,电流仅在导体表面的一个薄层内传输。

## 3.7 耗散因数(介质损耗角) Dissipation factor


损耗电流与充电电流的比值。耗散因数或损耗角正切, $\tan \delta$ ,表示为  $\epsilon$  " /  $\epsilon$  ',  $\epsilon$  '和  $\epsilon$  "为介电常数真实和虚幻的部分(见介电常数),损耗角正切是一个参数,用来示意绝缘体或电介质在 AC 信号中吸收部分能量的趋向。

## 3.8 介电常数 Permittivity

自由空间与电介质内电磁传播波长的均方根之比;一般而言,材料的介电常数e,由实部和虚部构成; e 的实部和虚部定义为 e '和 e''。

## 3.9 屏蔽罩 EMI shielding

屏蔽罩是无线设备中普遍采用的屏蔽措施。其工作原理如下:当在电磁发射源和需要保护的电路之间插入一高导电性金属时,该金属会反射和吸收部分辐射电场,反射与吸收的量取决于多种不同的因素,这些因素包括辐射的频率,波长,金属本身的导电率和渗透性,以及该金属与发射源的距离。屏蔽的具体过程如下图 3 所示:



## 4 印制板基板

- 射频板材的选用原则 4. 1
- 4.1.1 微波频段 PCB 板不仅是电路的支撑体,还是微波电磁场的传输媒体。所以,射频电路 PCB 最好选择高频、微波板材。
- 4.1.2 射频电路 PCB 上的印制线除了一般的原则--考虑电流大小外, 还必须考虑印制线的特 性阻抗, 严格进行阻抗匹配, 在 PCB 制作时必须考虑印制线的阻抗控制。印制线的特性阻抗 与 PCB 的材料特性及物理参数相关,所以 PCB 设计人员必须清楚 PCB 板材的性能。
- 4.1.3 射频电路板一般都具有高频高性能的特点,通常选择介电常数精度高、特性稳定性且 损耗小的基材。此外,基材必须符合可生产加工,如高温回流焊接等。目前我司常用的射频 基材为 FR4, TACONIC 和 ROGERS 公司的系列板材。详见附录 A.
- 4.1.4 FR4(阻燃型覆铜箔环氧玻璃布层压板),介电常数在1GHz 频率下测试为 Er=4.3±0.2, 玻璃化温度 Tg=135℃。普通板材使用的板料有以下两种:普通板料,成本低,工艺成熟; UV 板料,俗称黄料板,有 UV-BLOCKING 阻挡紫外线的功能,主要用于 PCB 板的外层。性能稍优 于普通板料。
- 4.1.5 TACONIC 公司品牌好,规格齐全,价格相对FR4高些。
- 4.1.6 ROGERS 公司的材料介电常数精度高,温度稳定性好,损耗小,常用于大功率电路, 并且 PCB 制造、加工工艺与 FR4 相同,加工成本低,但铜箔的附着力小。
- 4.1.7 常用高频板基材及其性能如表1所示。

材料种类	NELCO	普通 FR4	ROGERS RO4350	GETEK ML-200D	TACONIC TLC32
13741117	N4000-13				
	玻璃纤维+ 改	环氧树脂加玻璃	陶瓷颗粒填充材	玻璃纤维+ 热固	玻璃纤维+ 聚
组成及特	性环氧树脂	纤维布层压板。	料+ PPO 树脂	性环氧树脂+ PP0	四氟乙烯
点	高 Tg 材料		低 Dk, Df 材料	树脂	低 Dk, Df 材料
1				低 Dk, Df 材料	
电性能	ε =3.7 (1GHz)	ε =4.3 (1GHz)	$\epsilon = 3.48  (10  \text{GHz})$	ε =3.7 (1GHz)	$\varepsilon = 3.2 (10 \text{GHz})$
七江北	$\tan \xi = 0.009$		$\tan \xi = 0.004$	$\tan \xi = 0.0092$	$\tan \xi = 0.003$
玻璃化温	Tg=	135°C(普通) 175	Tg>280 ° C	Tg=180° C	Tg=210° C
度(Tg)	210 ° C (DSC)	°C(高 TG) (DSC)	(TMA)		
	层压时对压机	可加工性好,各	可加工性差,对	层压时对压机的	可加工性差,材
可加工性	的升温控制要	项指标均能符合	切削工具磨损	升温控制要求较	料软,不适合单
(类比	求较高	加工要求。TG值	大,铜箔的抗剥	高,对切削工具	独做厚板
FR4)		稍低。	能力差	有一定的磨损,	
TR4)				铜箔的抗剥能力	
1				差	
	手机,服务器,	手机,工作基站,	手机,工作基站,	手机,工作基站,	天线,雷达,微
主要	天线,网络计算	天线, 计算机,	天线, 雷达, 微	天线, 雷达, 微	波,适于高速信
用途	机,适于高速信	适于高速信号传	波,适于高速信	波,适于高速信	号传输
	号传输	输	号传输	号传输	
材料生产	NELCO	多家	ROGERS	GE	TACONIC
商					
价格 (FR4	3-4	1	10	6-7	> 10
X 倍数)					
	树脂含量稳定,	型号、厚度种类	树脂含量稳定,	树脂含量稳定,	多层板设计时
	介电常数变化	最多,能符合各	介电常数变化	介电常数变化	使用的半固化
	小, 对介质层	种基本要求,但	小,对介质层调	小, 但半固化片	片的介电常数,
设计要求	调整地范围宽	DK 值较大,设计	整地范围宽	只有0.1mm规格,	按混压方式计
		时受到限制。		对介质层调整地	算出实际的介
		1		古国穴	电常数和阻抗
I I				范围窄	电吊数和阻机

表 1 常用高频板基材及其性能

## 4.2 PCB 厚度

- 4.2.1 PCB 厚度,指的是其标称厚度(即绝缘层加完成铜箔的厚度)。
- **4.2.2** 射频印制电路板 PCB 厚度通常采用 0.2mm 的整数倍,如 0.8mm,1.0mm,1.6mm等,有时也用英寸表示印制电路板板材厚度。具体厚度应该按照阻抗控制计算出的结果为准。

## 4.3 铜箔厚度

PCB 铜箔厚度指成品厚度,图纸上应该明确标注为成品厚度(Finished Conductor Thickness)。射频板要求铜箔均匀且薄。均匀的铜箔其电阻温度系数均匀,且使信号传输损失更小,详见附录 B。

- 4.4 PCB 制造技术要求
- 4.4.1 PCB 制造技术要求一般标注在钻孔图上,主要有以下项目(根据需要取舍):
  - a) 基板材质、厚度及公差;



- b) 铜箔厚度: 注:铜箔厚度的选择主要取决于导体的载流量和允许的工作温度,射频板需严格控制铜箔厚度的制造精度。
- c) 焊盘表面处理

注: 一般有以下几种:

- 1) 一般采用喷锡铅合金 HASL 工艺,锡层表面应该平整无露铜。只要确保 6 个月内可焊性良好就可以。为获得更好的趋肤效应,可对射频板选择化学镀金工艺或 OSP 工艺。同时有助于减少环境污染。
- 2) 如果 PCB 上有细间距器件(如 0.5mm 间距的 BGA),或板厚≤0.8mm,可以考虑化学(无电)镍金(Ep.Ni2.Au0.05)。还有一种有机涂覆工艺(Organic Solderability Preservative 简称OSP),由于还存在可焊期短、发粘和不耐焊等问题,暂时不宜选用。
- 3) 对板上有裸芯片(需要热压焊或超声焊,俗称 Bonding)或有按键(如手机板)的板,就一定要采用化学镀镍、金工艺(Et. Ni5. Au0. 1)。有的厂家也采用整板镀金工艺(Ep. Ni5. Au0. 05)处理。前者表面更平整,镀层厚度更均匀、更耐焊,而后者便宜、亮度好。

从成本上讲,化学镀镍、金工艺(Et. Ni 5. Au 0. 1)比喷锡贵,而整板镀金工艺则比喷锡便宜 4)对印制插头,一般镀硬金,即纯度为 99. 5%–99. 7%含镍、钴的金合金。一般厚度为  $0.5^{\sim}0.7\,\mu$  m, 标注为: Ep. Ni 5. Au 0. 5。

镀层厚度根据插拔次数确定,一般  $0.5 \mu m$  厚度可经受 500 次插拔, $1 \mu m$  厚度可经受 1000 次插拔。

d) 阻焊层

推荐射频 PCB 板的阻焊厚度范围为 0.5mil-1.0mil。

- e) 丝印字符
  - 1)要求对一般涂敷绿色阻焊剂的板,采用白色永久性绝缘油墨;对全板喷锡板,建议采用黄色永久性绝缘油墨,以便看清字符;对于R04350板材,无阻焊情况下,字符建议采用绿色或红色永久性绝缘油墨。优先选用反差较大的颜色。
  - 2) 射频单板上的位号丝印尽量不要放置在锡面或基材上,以防止 PCB 加工过程中脱落。如因微带线上位号丝印不可避免需放置在锡面或基材上,建议在位号丝印区加阻焊进行控制。
- f) 成品板翘曲度

注:请参照公司质量部门所提供的标准。

g) 成品板厚度公差

注: 按行业或业界标准 板厚<0.8mm, ±0.08mm; 板厚≥0.8mm, ±10%。

h) 成品板离子污染度

注:按照 IPC-TM-650 的 2. 3. 25 和 2. 3. 26 方法进行离子污染物试验,试验时用于清洗试样的溶剂的电阻率不小于  $2x10^6$  欧姆/厘米,或相等于 $\leq$ 1.  $56 \mu$  g/cm $^2$  的 NaCI 含量。

## 5 PCB设计基本工艺要求

- 5.1 PCB 制造基本工艺及目前的制造水平
- 5. 1. 1 PCB 设计最好不要超越目前厂家批量生产时所能达到的技术水平,否则无法加工或成本过高。层压多层板工艺是目前广泛使用的多层板制造技术,它是用减成法制作电路层,通过层压—机械钻孔—化学沉铜—镀铜等工艺使各层电路实现互连,最后涂敷阻焊剂、喷锡、丝印字符完成多层 PCB 的制造。

5. 1. 2 射频电路板加工制造中需严格控制特性阻抗之精度,而介电常数值的精度与基板材料(半固化片)的树脂含量的均匀程度密切相关。半固化片树脂含量的技术指标,是各个基板材料生产厂根据 PCB 厂实际成型加工工艺的不同及生产水平的能力而制定的。由于树脂量的不同,使得在半固化片的熔融粘度上有所差异及在层压工艺上也就存在着不同。这些会带来 PCB 在绝缘层厚度及其精度上有所差别。不同厂家、不同树脂量指标的半固化片材料所生产的多层板,在它的介电特性,特别是介电常数值上,表现出其高低及精度的不同。故提高 PCB 的特性高精度控制,基板材料生产厂在生产半固化片的树脂量的指标控制方面,必须要与 PCB 厂家达到很好的配合。详见附录 C。

## 5.2 PCB 其他设计工艺要求

PCB 其他设计工艺要求,包括尺寸范围,外形,传送方向和传送边的选择,光学基准符号,定位孔,档条边,孔金属化等设计要求,请参见《PCB 工艺设计规范》。

## 6 拼板设计

拼板设计主要考虑两个问题:一是怎样拼;二是连接方式。

## 6.1 拼板的设计要求

拼板的连接方式主要有双面对刻 V 形槽、长槽孔加小圆孔(俗称邮票孔)、V 形槽加长槽孔三种,视 PCB 的外形而定。 详细拼板设计方法请参见《PCB 工艺设计规范》。

- 6.2 射频板的拼板设计原则
- **6.2.1** TACONIC 板材,材质软且易变形,很难一次性分割完成。原则上要求 TACONIC 板材不拼板,若因尺寸加工必须(小于 55mmX55mm),建议拼板数量不超过 2 块。
- 6.2.2 建议射频薄板(厚度不超过 0.8mm)不要拼板,此外,对板边倒圆脚的射频单板拼板后(详见图 4),由于内侧有凹槽,在机器自动分割时容易偏移,导致切伤板面而报废,若因尺寸加工必须(小于 55mmX55mm),原则上建议拼板数量不超过 3 块。





图 4 板边倒圆脚的拼板图

- **6.2.3** 形状不规则的射频拼板(如功放板),实际生产中一般采用手工分割,故拼板设计尽量简单,且小器件尽可能远离拼板边以防损伤。
- **6.2.4** 对存在挖空器件的射频板,需考虑槽口的封闭(防止单板局部变形),如槽口靠近板边,可增加工艺边使槽口闭合。见图 5。





#### 图 5 挖空器件的拼板图

6.2.5 事实上,拼板的结构方式与板的布局,器件重量,板的跨距等密切相关,以下针对我司常用射频板的板厚、板材与拼板的推荐方式如表 2 (不考虑其他因素)。

表 2

板材\板厚	0.5mm	0.8mm	1.0mm	1.6mm	备注
FR4	M	V	V	V	1. 邮票孔标识为 M, V 型槽标识为 V 2. V 型槽主要用机器切割,故优先考虑自动化
Rogers	M	M	V	V	3. 以上选择未考虑其他因素,如板布局,器件重量等
Taconic	M	M	M	V	

## 7 射频元器件的选用原则

- 7.1 由于射频元器件封装比较特殊,在选择新封装的射频元器件或兼容器件时,开发人员必须在前期与工艺人员充分沟通,确保元器件可制造性。
- 7.2 射频元器件应特别注意器件焊接端的镀层厚度和材质,以避免生产过程中出现空焊和 冷焊(特别是焊端镀银的陶瓷器件)。
- 7.3 射频元器件的平整度应低于 0.005",特别是陶瓷模组块,如 VCO,功放和滤波器等。
- 7.4 射频无源器件的电性能的公差值应特别注意,已有试验表明,如器件公差值超过 5%以上,电路中的分布值呈现多样化。故前期选择时需引起重视,以便得到良好的电性能优化。
- 7.5 射频连接器的要求:推荐连接器与 PCB 中心接触脚和数字信号端脚表面镀层厚度为  $30-50\,\mu$  inch 的金,内层厚度为  $50-150\,\mu$  inch 的 Ni; SMT 连接器与 PCB 焊盘接触部分需控制公差在 +0, -0. 002"尺寸范围内。
- 7.6 其他元器件的要求见《PCB工艺设计规范》。

## 8 射频板布局设计

8.1 射频板的布局原则

## 8.1.1 布局方案确定

射频印制电路板布局是实现射频电路设计的关键,布局方案要满足电气,机械,可加工性,可组装,可测试性,可维护性及可靠性要求。布局方案的确定原则上要求经过射频、工艺、结构、测试人员的讨论和审批。

## 8.1.2 布局分区

布局分区分解为物理分区和电气分区,物理分区主要涉及元器件布局、朝向和屏蔽等问题; 电气分区可以继续分解为电源分配、RF 走线、敏感电路和信号以及接地等的分区。

## 8.1.2.1 物理分区原则

物理分区关键是根据单板的主信号流向规律安排主要元器件,最有效的技术是首先固定位于 RF 路径上的元器件,并调整其朝向以将 RF 路径的长度减到最小,除了要考虑普通 PCB 设计时的布局外,还须考虑如何减小各部分之间相互干扰和抗干扰能力,如果不可能在多个电路块之间保证足够的隔离,在这种情况下就必须考虑采用金属屏蔽罩将射频能量屏蔽在 RF 区域内。

## 8.1.2.2 电气分区原则

射频印制电路板布局一般分为电源,数字和模拟三部分,这三部分要在空间上分开,布局和走线不能跨区域。并尽可能将强电信号和弱电信号分开,将数字信号电路和模拟信号电路分开,完成同一功能的电路应尽量安排在一定的范围之内,从而减小信号环路面积。

## 8.2 射频板的布局要求

## 8. 2. 1 一字布局

在同一屏蔽腔内布局时可按信号由小到大一字布局,如图 6,AT 为衰减器,A1,A2 为放大器。强弱信号之间要加屏蔽隔离,增益较大支路上也要采取屏蔽措施。




图 6 一字布局

## 8.2.2 L 形布局

由于空间限制,在同一个屏蔽腔内有时不能采用一字布局而采用 L 形布局。如图 7,BT 为衰减器,B1,B2 为放大器,在同一个屏蔽腔内,不得采用 Z 形、U 形、交叉布局。





图7L形布局

## 8.2.3 元器件布局要求

- 8.2.3.1 应注意信号走向及元器件间的相互作用。
- 8.2.3.2 感性器件应防止互感,多个电感放置时需注意放置方向及空间距离,避免电感线圈同向。
- 8.2.3.3 射频单板特别是在高频环境下,最好使用表面安装器件。如果 RF 单板上是插件贴片混装的布局,则 chip 小贴片器件尽量避开插装器件管脚,以免插件器件焊接时损伤贴片器件。
- **8.2.3.4** 静电敏感器件的布局要求尽量远离板边,远离调试器件,插焊器件,螺钉手动安装器件,器件引出线上涂敷阻焊层。
- 8.2.3.5 器件放置应水平或垂直放置 , 方便生产。
- 8.2.3.6 器件布局应疏密均匀得当,通风且美观。
- 8.2.3.7 π型衰减器或滤波器等布局推荐如下图所示,在 PCB 空间比较紧张时,也可采取 其他布局方式,但需注意引线的长度和宽度对信号的影响。
- 8.2.3.8 小功率放大器供电电感的布局如下图 8、图 9 所示。








图 9 放大器电感布局图


8.2.3.9 射频器件之间的特殊间距要求。

射频功放单板中因阻抗匹配的原因,功放管与滤波电容器件间距很近甚至重叠放置,如 图 10,这种情况以射频性能考虑优先。

射频器件的供电管脚一般要求很好的滤波,实现的方案一般是在供电管脚处加滤波电容,如图 11。且越近效果越好。这种情况也以射频性能考虑优先。

针对其他特殊器件之间的间距不符合工艺标准的,设计人员须前期与工艺人员充分沟

#### 通。








图 11 射频器件的供电管脚与滤波电容的近距离

8.2.3.10 射频器件采用波峰焊接设计的布局时,特别要注意若 BOT 层存在大面积喷锡屏蔽带,原则上要求选择双面回流设计,否则过波峰焊接后大面积喷锡屏蔽带不平整,影响单板的屏蔽效果。

## 8.2.4 不同频率单元混排

**8.2.4.1** 不同频率单元混排易产生许多寄生的互调产物,因此不推荐不同频率单元在同一个屏蔽腔内混排。

## 8.2.4.2 空间隔离和屏蔽需注意如下:

- a) 对本振源要单独隔离屏蔽,特别对接收通道,因为本振信号电平相对接收信号电平 较大,易形成干扰,同时由于本振平较高,对其他单元形成较大的辐射干扰;
- b) 对射频单元和中频单元须加隔离或屏蔽;
- c) 收发单元混排时应屏蔽隔离;
- d) 数模混排时,对时钟线要包地铜箔屏蔽;
- e) 输入和输出端要采取隔离或屏蔽。

## 9 射频板布线设计

## 9.1 射频板布线原则

- 9.1.1 尽可能将数字电路远离模拟电路;确保射频走线下层的地是实心的大面积地,并尽可能将射频线走在表层上。
- 9.1.2 数字、模拟信号线不跨区域布线,如果射频走线必须要穿过信号线,优选:在它们之间沿着射频走线布一层与主地相连的地;次选,保证射频线与信号线十字交叉,可将容性耦合减到最小,同时尽可能在每根射频走线周围多布一些地,并连到主地。一般,射频印制线不宜并行布线且不宜过长,如果确实需要并行布线,应在2条线之间加一条地线(地线打过孔,确保良好接地)。射频差分线,走平行线,2条平行线外侧加地线(地线打过孔,确保良好接地),印制线的特性阻抗按器件的要求设计。



- 9.1.3 尽可能地把高功率 RF 放大器 (HPA) 和低噪音放大器 (LNA) 隔离开来,简单地说,就是让高功率 RF 发射电路远离低功率 RF 接收电路。
- 9.1.4 原则上 PCB 板上高功率区至少有一整块地,最好上面没有过孔,当然,铜箔越多越好。在 PCB 板的每一层,应布上尽可能多的地,并把它们连到主地面。尽可能把走线靠在一起以增加内部信号层和电源分配层的地块数量。应当避免在 PCB 各层上生成游离地。
- 9.1.5 射频印制电路板布线的基本顺序: 射频线路→基带射频接口线(IQ线)→时钟线→电源部分→数字基带部分→地。
- 9.1.6 考虑到绿油会对微带线性能、信号等方面有影响,故建议频率较高单板微带线可以不涂覆绿油,中低频率的单板微带线建议涂覆绿油。
- 9.2 射频板布线要求
- 9.2.1 传输线的阻抗控制
- 9.2.1.1 在射频电路的特性阻抗设计中,微带线结构是最受欢迎的,因而得到广泛的推广与应用。最常使用的微带线结构有 4 种:表面微带线(surface microstrip)、嵌入式微带线(embedded microstrip)、带状线(stripline)、双带线(dual stripline)。其中又以表面微带线模型结构用途最广泛, PCB 信号走线的阻抗与板材的介电常数、PCB 结构、线宽等有关。一般射频信号走线尽量布在表面层,在某些情况下可以走内层,最常见的是第三层走带状线,阻抗都为  $50\,\Omega$ 。详见附录 D。
- 9.2.1.2 表 3 列出一些典型 PCB 的阻抗(50  $\Omega$  )控制的参数,新设计的 PCB 可以直接套用这些数据。

板材	相对介电常数	厚度	线宽 (mils)
R04350	3. 48	层厚 0.8mm	70
FR4	4. 25	层厚 1.0mm	76
TLX-8-0310-C1/C2	2. 55	层厚 0.8mm	87
FR4	4. 25	层厚 0.35mm	27
FR4	4. 25	层厚 0.36mm	26
FR4	4. 25	(帯状线)0.36+1.13_0.36mm	18

表 3 典型 PCB 阻抗 (50 Ω) 控制参数表


9.2.1.3 PCB 的阻抗受板材的介电常数、线宽及厚度的加工精度影响,表 4 列出 PCB 厂家阻抗控制精度工艺能力,供设计参考。

表4 PCB厂家阻抗控制	<b>上</b>
--------------	----------

阻抗控制参数	介质层层压	导线线宽	导线厚(高)度	备注
	$\pm 1$ mil	±10%	$\pm 10\%$	普通板线
PCB加工精度	主要受板厂原材料的	主要以阻抗控	主要以阻抗控	宽、线距控
	精度影响	制为主	制为主	制在±20%

## 9.2.2 转角

- **9.2.2.1** 射频信号走线如果上角, 拐角处的有效线宽会增大, 阻抗减小而引起反射。故要对转角进行处理。
- 9.2.2.2 主要为切角和圆角两种方法:
- a) 切角适用于比较小的弯角。如图 12, 切角的适用频率可达 10GHz;



- b) 圆弧角的半径应足够大,一般来说,要保证: R>3W。如图 13 所示。设计上优选圆角。
- 9.2.3 微带线布线
- 9.2.3.1 PCB 顶层走射频信号,射频信号下面的平面层必须是完整的接地平面,形成微带线结构。详见附录 E。
- 9.2.3.2 如图 14 所示。要保证微带线的结构完整性,有以下要求:
  - a) 微带线两边的边缘离地平面边缘至少要有 3W 宽度;
  - b) 层厚 0.8mm、且在 3W 范围内,不得有非接地的过孔;
  - c) 微带线边沿电场向两侧延伸,非耦合微带线间要加地铜箔,并在地铜箔上加地过孔。
  - d) 微带线至屏蔽壁距离应保持为 2W 以上。
  - 注: W 为线宽。




图 14 微带线的结构完整性

## 9.2.4 微带线耦合器

主要用于检测大功率信号的强度、驻波。在要求不高且耦合度大于 20dB 的情况下可用两条靠近的 PCB 走线做成微带线耦合器,如图 15 所示。当要求有定向性时,耦合长度 L 需满足 L= $\lambda$ /4,图 15 中 W 为耦合线条的宽度,原则上通常微带线阻抗为 50  $\Omega$ 。




图 15 微带线耦合器




图 16 微带线功分器

## 9.2.5 微带线功分器

## 9.2.6 λ/4 微带线

9.2.6.1 周期正弦被间隔  $\lambda$  /4(即 90°)处的两点,互相之间的影响最小。当  $\lambda$  /4 微带线一端直接接地,或通过高频滤波电容(如 100PF)接地,即一端交流接地时,另一端相当于交流开路,对线长等于  $\lambda$  /4 的信号来说具电感效应,其典型应用是小信号放大管或功率管的偏置与供电电路,如图 17 所示。详细基础内容参见附录 F。




图 17 功放管偏置走线

## 9.2.6.2 对应 PCB 设计推荐设计如下:

- a) 功放管输出端偏置走线长度为  $\lambda$  /4,等价于最近的高频滤波电容到信号走线或匹配铜箔的距离。
- b) 功放管输入端偏置走线长度  $\lambda/4$ ,等价于最近的高频滤波电容到信号走线或匹配铜箔的距离。
- c)并联的组合滤波电容应排列在一起,要注意排列次序,  $\lambda$  /4 的高阻线要直接从高频滤波电容的脚上拿出来。

## 9.2.7 带状线布线

- 9.2.7.1 射频信号有时要从 PCB 的中间层穿过,常见的为从第三层走,第二层和第四层必须是完整的接地平面,即偏心带状线结构。
- 9.2.7.2 如图 18 所示,应保证带状线的结构完整须要求:
  - a) 带状线两边的边缘离地平面边缘至少 3W 宽度, 且在 3W 范围内, 不得有过孔;
  - b) 禁止射频信号走线跨第二层或第四层的地平面缝隙。




图 18 带状线布线

## 9.2.8 射频信号走线两边包地铜箔

要求接地铜箔到信号走线间隙〉=1.5W, 地铜箔边缘加地线孔, 孔间距小于  $\lambda$  /20, 均匀排列整齐。地线铜箔边缘要光滑、平整、禁止尖锐毛刺。除特殊用途外,禁止射频信号走线上伸出多余的线头。

## 9.2.9 渐变线

一些射频器件封装较小, SMD 焊盘宽度可能小至 12mils, 而射频线宽可能达 50mils, 建议选用渐变线, 禁止线宽突变。渐变线如图 19 所示。



图 19 渐变线

## 9.2.10 布线范围

考虑到 PCB 板内开孔器件的射频走线的匹配,开口槽内铜距开孔边尺寸(见图 20)最小为 10mi1, 否则 PCB 无法加工。其他内外层线路及铜箔到板边的距离参考《PCB 工艺设计规范》。



图 20 射频单板开口槽内铜箔离孔边间距

- 9.3 大面积电源区和接地区的设计
- 9.3.1 大面积电源区和接地区的元件连接焊盘,应设计成如图 21 所示形状,以免大面积铜 箔传热过快,影响元件的焊接质量,或造成虚焊。




图 21 花焊盘的设计

- 9.3.2 对于有电流要求的特殊情况允许使用阻焊膜限定的焊盘。对于射频板的特殊要求不能使用花焊盘隔热设计的必须与工艺人员充分沟通。对于隔热的其他设计要求,具体见 Q/ZX 04.100.2.《印制电路板设计规范——工艺性要求》。
- 9.3.3 对射频电路传输线、微带线部分,建议采用绿油桥(焊坝 solder dam)隔开大面积接地区或器件焊盘,防止可能出现的少锡等工艺缺陷。如图 22 所示。




图 22 射频走线上绿油桥覆盖

9.3.4 功放板中部分器件需要手工焊接,包括功放管焊盘、SMA 微带插座焊盘、及 2 个单板之间的飞线连接处,如图 23-25 所示,建议焊盘间的绿油阻焊桥适当远离焊盘位置,以防止手工焊接时不良。









图 23 功放管焊盘

图 24 SMA 微带插座焊盘

图 25 飞线连接焊盘

- 9.3.5 射频器件大面积接地铜箔要求涂阻焊(绿油桥),以防止可能出现的器件偏位、虚焊等工艺缺陷。阻焊(绿油桥)设计原则上要求大面积铜箔水平方向和垂直方向不少于一条绿油桥,绿油桥的宽度需设计为 0.1 mm 或以上。
- 9.3.6 典型射频电路隔热设计如图 26 所示。








图 26 典型射频电路隔热设计

- 10 射频 PCB 设计的 EMC
- 10.1 层分布
- 10.1.1 双面板,顶层为信号层,底面为地平面。



**10.1.2** 四层板,顶层为信号层,第二层为地平面,第三层走电源、控制线。特殊情况下(如射频信号线要穿过屏蔽壁),在第三层要走一些射频信号线。每层均要求大面积敷地。

## 10.2 接地

## 10.2.1 大面积接地

为减少地平面的阻抗,达到良好的接地效果,建议遵守以下要求:

- a) 射频 PCB 的接地要求大面积接地;
- b) 在微带印制电路中,底面为接地面,必须确保光滑平整;
- c) 要将地的接触面镀金或镀银,导电良好,以降低地线最抗;
- d) 使用紧固螺钉,使其与屏蔽腔体紧密结合,紧固螺钉的间距小于  $\lambda$  /20 (依具体情况而定)。

## 10.2.2 分组就近接地

按照电路的结构分布和电流的大小将整个电路分为成相对独立的几组,各组电路就 近接地形成回路,要调整各组内高频滤波电容方向,缩小电源回路。注意接地线要短而直, 禁止交叉重叠,减少公共地阻抗所产生的干扰。

## 10.2.3 射频器件的接地

表面贴射频器件和滤波电容需要接地时,为减少器件接地电感,要求:

- a) 至少要有 2 根线接铺地铜箔;
- b) 用至少2个金属化过孔在器件管脚旁就近接地。
- c) 增大过孔孔径和并联若干过孔。
- d) 有些元件的底部是接地的金属壳,要在元件的投影区内加一些接地孔,表面层不得布线。

## 10.2.4 微带电路的接地

微带印制电路的终端单一接地孔直径必须大于微带线宽,或采用终端大量成排密布小孔的方式接地。

## 10.2.5 接地工艺性要求

- a) 在工艺允许的前提下,可缩短焊盘与过孔之间的距离;
- b) 在工艺允许的前提下,接地的大焊盘可直接盖在至少6个接地过孔上(具体数量因焊盘大小而异);
- c) 接地线需要走一定的距离时,应缩短走线长度,禁止超过  $\lambda$  /20,以防止天线效应 导致信号辐射:
- d) 除特殊用途外,不得有孤立铜箔,铜箔上一定要加地线过孔;
- e) 禁止地线铜箔上伸出终端开路的线头。

## 10.3 屏蔽

- 10.3.1 射频信号可以在空气介质中辐射。空间距离越大,工作频率越低,输入输出端的寄生耦合就越小,隔离度则越大。PCB 典型的空间隔离度约为 50dB。
- **10.3.2** 敏感电路和强烈辐射源电路要加屏蔽,但如果设计加工有难度时(如空间或成本限制等),可不加,但要做试验最终决定。这些电路有:
  - a) 接收电路前端是敏感电路,信号很小,要采用屏蔽。
  - b) 对射频单元和中频单元须加屏蔽。接收通道中频信号会对射频信号产生较大干扰, 反之,发射通道的射频信号对中频信号也会造成辐射干扰。



- c) 振荡电路:强烈辐射源,对本振源要单独屏蔽,由于本振电平较高,对其他单元形成较大的辐射干扰。
- d) 功放及天馈电路:强烈辐射源,信号很强,要屏蔽。
- e) 数字信号处理电路:强烈辐射源,高速数字信号的陡峭的上下沿会对模拟的射频信号产生干扰。
- f) 级联放大电路: 总增益可能会超过输出到输入端的空间隔离度,这样就满足了振荡条件之一,电路可能自激。如果腔体内的电路同频增益超过 30-50dB,必须在 PCB 板上焊接或安装金属屏蔽板,增加隔离度。实际设计时要综合考虑频率、功率、增益情况决定是否加屏蔽板。
- g) 级联的滤波、开关、衰减电路:在同一个屏蔽腔内,级联滤波电路的带外衰减、级联开关电路的隔离度、级联衰减电路的衰减量必须小于30-50dB。如果超过这个值,必须在PCB板上焊接或安装金属屏蔽板,增加隔离度。实际设计时要综合考虑频率、功率、增益情况决定是否加屏蔽板。
- h) 收发单元混排时应屏蔽。
- i) 数模混排时,对时钟线要包地铜皮隔离或屏蔽。
- 10.4 屏蔽材料和方法
- **10.4.1** 常用的屏蔽材料均为高导电性能材料,如铜板、铜箔、铝板、铝箔。钢板或金属镀层、导电涂层等。
- **10.4.2** 静电屏蔽主要用于防止静电场和恒定磁场的影响。应注意两个基本要点,即完善的 屏蔽体和良好的接地性。
- 10. 4. 3 电磁屏蔽主要用于防止交变磁场或交变电磁场的影响,要求屏蔽体具有良好的导电连续性,屏蔽体必须与电路接在共同的地参考平面上,要求 PCB 中屏蔽地与被屏蔽电路地要尽量的接近。
- 10.4.4 对某些敏感电路,有强烈辐射源的电路可以设计一个在 PCB 上焊接的屏蔽腔, PCB 在设计时要加上"过孔屏蔽墙",就是在 PCB 上与屏蔽腔壁紧贴的部位加上接地的过孔。要求如下:
  - a) 有两排以上的过孔;
  - b) 两排过孔相互错开;
  - c) 同一排的过孔间距要小于 λ /20;
  - d) 接地的 PCB 铜箔与屏蔽腔壁压接的部位禁止有阻焊。
- 10.4.5 射频信号线在顶层穿过屏蔽壁时,要在屏蔽腔相应位置开一个槽门,门高大于 0.5mm, 门宽要保证安装屏蔽壁后信号线与屏蔽体间的距离大于 1mm。
- 10.5 屏蔽罩设计
- 10.5.1 金属屏蔽腔的基本结构
- 10.5.1.1 此类屏蔽罩被广泛使用,如图 27。材料一般为薄的铝合金,制造工艺一般采用冲压折弯或压力铸造工艺,这种屏蔽罩有较多的螺钉孔,便于螺钉固定。部分需铝合金盖子和吸波材料增强屏蔽性能。射频 PCB 需装在屏蔽腔内,要选择合适的屏蔽腔尺寸,使其最低谐振频率远高于工作频率,最好 10 倍以上,详见附录 G"金属屏蔽腔的尺寸设计"。
- **10.5.1.2** 屏蔽腔的高度一般为第一层介质厚度 15-20 倍或以上,在屏蔽腔面积一定时,要提高屏蔽腔的最低谐振频率,需增加长宽比,避免正方形的腔体,如图 28。






图 27 罩体和螺丝孔

图 28 屏蔽腔

- 10.5.2 金属屏蔽腔对 PCB 布局的工艺要求
- 10.5.2.1 屏蔽罩与 PCB 板接触的罩体设计时应考虑 PCB bottom 面的器件高度,特别是插件器件引脚伸出的高度。
- **10.5.2.2** 需考虑螺丝禁布区的大小,防止组装时损坏表层线路或器件。射频功放板由于结构尺寸的限制,其单板尺寸相对较小,故一般要求螺钉安装空间(禁布区)至少在安装孔焊盘外侧。螺钉安装空间见表 **5**

表 5 螺钉安装空间

单位: mm

	M2.5	М3	M4	M5	M6
孔径φ(D1)	3	3. 5	4.5	6	7
焊盘(有接地要求) (D2)	7. 5	8	10	11	13

- **10.5.2.3** 金属屏蔽罩自身成本和装配成本很贵,并且外形不规则的金属屏蔽罩在制造时很难保证高精度和高平整性,又使元器件布局受到一些限制;金属屏蔽罩不利于元器件更换和故障定位。
- 10.5.2.4 尽可能保证屏蔽罩的完整非常重要,进入金属屏蔽罩的数字信号线应该尽可能走内层,RF 信号线可以从金属屏蔽罩底部的小缺口和地缺口处的布线层上走出去,不过缺口处周围要尽可能地多布一些地,不同层上的地可通过多个过孔连在一起。
- 10.5.2.5 为保证装配和返修,金属屏蔽罩周围 5 mm范围内不能有超过其高度的器件, Chip 小器件到屏蔽罩的距离应该 2 mm以上,其它器件距离要求 3 mm以上,并且放置朝向最好符合方便维修方向。
- **10.5.2.6** 金属屏蔽罩内部不能有超过其高度的器件,并且器件顶部到屏蔽罩面的距离要符合安全规范要求。
- 10.5.2.7 需考虑 SMA 微带插座与 PCB 板接触时的高度匹配,否则焊接可靠性存在影响。如图 29 所示,设计时须考虑 PCB 板厚的公差(±10%),金属屏蔽腔的加工误差(±0.05mm)。建议 SMA 微带插座与 PCB 板的高度间隙不超过 0.5mm,插座与焊盘不允许有明显偏差。




图 29 SMA 微带插座与 PCB 连接



10.5.2.8 由于功放板设计的特殊情况,容许 2 块单板之间信号穿过屏蔽罩,并用飞线连接,如图 30。




图 30 功放板板内信号用飞线连接

## 11 射频板 ESD 工艺

- 11.1 射频器件是指使用在射频电路上的完成射频信号处理的器件,一般采用使用浅结工艺制作,静电敏感等级高,一般为  $100V^{\sim}300V$ ,极容易 ESD (electro-static discharge, 静电释放)损伤。
- 11.2 射频器件由于工作频率高、频带宽、分布参数 , 决定了其特殊的制造工艺, 如薄膜技术、浅 PN 结、无 ESD 保护 MOS 工艺、GaAs 材料、微小封装等特点导致射频器件特别是 IC 对 ESD、电浪涌、机械应力等诸多破坏性因素极为敏感,使其可靠性远远低于常用中低频器件, 尤其是射频功率放大器还受环境温度和散热条件的高度制约, 对热应力也极为敏感, 这些特性要求射频物料在存储、转运、加工、调测等各个环节中有良好的防 ESD、防电浪涌(过电压或过电流冲击)、防机械应力和热应力等工艺条件, 有严格的生产调测工艺操作规范并严密实施, 才能使射频器件的可靠性得到保证。详见附录 H。

## 11.3 射频单板 ESD 工艺要求如下:

- a) 射频敏感器件(参考相关射频资料定义)、与敏感器件连接的电容等尽量布线远离板边缘,这样可减少人体静电引入单板,导致敏感器件失效。
- b) 射频开发人员需在技术更改单或料单上注明较敏感器件等级(300V 以下均需要填写),以便生产人员在操作中小心谨慎。
- c) 射频器件推荐使用机器贴片的 SMD 器件,尽量不要使用插件,这些插件很容易导致 ESD 损伤器件。
- d) 射频连接器信号端应尽量远离板边缘(防止组装时人体静电),而接地端应充分考虑指向外边缘,如图 31 所示。建议在射频敏感器件附近提供明显的防静电丝印标识。




图31 射频敏感器件附近的防静电丝印标识



e) 在选择射频器件特别是射频 IC 时,要预先考虑到生产测试时加电、断电可能对 IC 的电浪涌冲击。

## 12 表面贴装元件的焊盘设计

- 12.1 射频器件封装设计的基本原则
- **12**. **1**. **1** 射频器件按工艺的角度则可分为以下四类: 挖空安装器件; 底部大铜箔器件; 小型器件; 兼容器件。
- 12.1.2 其总体设计原则为:
  - a) 挖空安装器件:参照挖空安装器件设计规则。
  - b) 底部大铜箔器件: 必须将底部大铜箔用绿油隔开为几个部分。
  - c) 小型器件: 焊盘的长度应在保证焊接的情况小, 尽量短, 防止器件漂移和内部短路。
  - d) 兼容器件:相同代码不同厂家器件兼容,封装\焊盘兼容以大器件为主;对于安装方向标识不同的兼容,建议同时标准引脚和安装方向,避免混淆;也可以采用单板内兼容的方式。
  - e) 其他表面组装元器件的焊盘图形设计,参照Q/ZX 04.100.4、Q/ZX 04.100.5。
- 12.2 射频器件焊盘与过孔的设计要求
- 12. 2. 1 射频元器件在布局时,每个波长需约 20 个接地点(接地过孔),在大面积焊盘下的过孔最大间距约为  $\lambda$  /10,为防止过孔相互重叠等工艺问题,要求过孔间距不小于约  $\lambda$  /60,依实际射频设计而定,其典型设计图例如图 32。




图 32 典型射频器件焊盘与过孔设计

12.2.2 由于考虑特殊器件散热和接地问题,射频单板需在元件焊盘上打过孔,由于容易导致锡过多而渗出过孔,将导致工艺缺陷,故原则上不推荐在大面积接地焊盘上存在直接相连的过孔。除非性能所需。经实验验证,推荐射频板上大面积焊盘无阻焊的过孔设计直径为0.45mm的过孔(可不塞孔)。

## 13射频板阻焊层设计

- 13.1 阻焊层可防止焊锡膏的流动。但是,由于厚度不确定性和绝缘性能的未知性,整个板表面都覆盖阻焊材料将会导致微带设计中的电磁能量的较大变化。一般采用焊坝(solder dam)来作阻焊层。Q/ZX 04.100.2 中关于阻焊层的规定适用于射频板的表层非射频信号走线区域。
- **13.2** 对于需要阻抗控制的射频信号走线则需要根据实际情况区别对待。一般建议依照如下原则进行设计:
  - a) 对于小于 8GHz 的普通射频信号走线,可以涂敷厚度 15 um 以下的阻焊膜。
  - b) 对于更高频率的电路,不建议做任何厚度的阻焊涂敷。只需要在走线上焊盘周边加上公司规定的标准阻焊条(焊坝)阻挡焊料随意流动即可。



- c) 对小于 8GHz 频段内的微带结构滤波、匹配等需要高 Q 值的电路部分,由于阻焊层会改变这部分电路的 Q 值即频带特性,除非设计者设计时考虑阻焊层的影响,一般不建议做任何厚度的阻焊涂敷。
- d) 对于大功率功放电路射频走线禁止使用任何厚度的阻焊涂敷。
- 注:本原则仅适用于在印制板表层的射频信号走线,即采用微带线(microstrip)形式或使用接地共面波导(CPWG)形式的射频走线,不适用于内层射频信号走线。
- 13.3 对于阻焊层的其他设计要求,具体见《PCB工艺设计规范》。



## 附录 A (资料性附录) 射频印制电路板主要板材介绍

## 表 A. 1 TACONIC 公司

型号	频率	介电常数	损耗因子	型号	频率	介电常数	损耗因子
HT1.5	10GHz	$2.35\pm0.05$	0.0025	射频-35	1.9GHz	$3.5\pm0.1$	0. 0025
TLE-95	10GHz	$2.95\pm0.05$	0.0028	射频-30	1.9GHz	3.0±0.1	0.0014
TLX-9	10GHz	$2.50\pm0.04$	0.0019	TLY-5	10GHz	$2.20\pm0.02$	0.0009
TP-32	10GHz	$3.20\pm0.1$	0.0022	TSM-30	10GHz	$3.0\pm0.05$	0.0015
TLT-9	1MHZ	$2.50\pm0.05$	0.0006	TLC-32	10GHz	$3.20\pm0.05$	0.03

## 表 A. 2 ROGERS 公司

型号	频率	介电常数	损耗因子	型号	频率	介电常数	损耗因子
R04350	10GHz	$3.48\pm0.05$	0.0040	R04003	10GHz	$3.38\pm0.05$	0.0027
R04403	10GHz	$3.17\pm0.05$	0.005	R03003	10GHz	$3.00\pm0.04$	0.0013
R03203	10GHz	$3.02\pm0.04$	0.0016	RT5880	10GHz	$2.20\pm0.02$	0.0009
RT5870	10GHz	$2.33\pm0.02$	0.0012	ULT2000	10GHz	$2.60\pm0.04$	0.0022
RT6002	10GHz	$2.94\pm0.04$	0.0012	TMM3	10GHz	$3.27 \pm 0.032$	0.0020
R04233	10GHz	$3.33\pm0.05$	0. 0026	FLEX3000	10GHz	$2.9\pm0.04$	0.002

## 表 A.3 Arlon 公司

型号	频率	介电常数	损耗因子	型号	频率	介电常数	损耗因子
DiClad527	10GHz	$2.60 \pm 0.04$	0.0022	DiClad870	10GHz	$2.33\pm0.02$	0.0013
DiClad880	10GHz	$2.20 \pm 0.02$	0.0009	IsoClad 933	10GHz	$2.33\pm0.04$	0.0016
IsoClad917	10GHz	$2.20\pm0.04$	0.0013	AD 250	10GHz	2. 5	0. 0018
AD 270	10GHz	2.7	0.003	AD 300	10GHz	3. 0	0.003
AD 320	10GHz	3. 2	0.003	AD 350	10GHz	3. 5	0.0018
25N	10GHz	$3.38\pm0.06$	0. 0025	25FR	10GHz	$3.58\pm0.06$	0.0035

## 表 A. 4 GETEK 公司

型号	频率	介电常数	损耗因子	型号	频率	介电常数	损耗因子
RF300B1080	10GHz	3.8	0.0074	RF300B2313	10GHz	3. 9	0.0074
RF300B7628	10GHz	4. 1	0.0074	DS300B7628	10GHz	4. 2	0.0074
ML200H1080	10GHz	3. 3	0.009	ML200K1080	10GHz	3. 4	0.010
ML200K2116	10GHz	3. 5	0.010	RG200K1080	10GHz	3. 0	0.003
AD 320	10GHz	3. 2	0.003	AD 350	10GHz	3.8	0. 009
RF300H1080	10GHz	3. 3	0.006	DS300H2116	10GHz	3. 4	0.006



## 表 A. 5 Parknelco 公司

型号	频率	介电常数	损耗因子	型号	频率	介电常数	损耗因子
N4000-12	10GHz	3.6	0.008	N4000-12SI	10GHz	3. 2	0.006
N5000	10GHz	3. 6	0. 014	N7000-1	10GHz	3.8	0.016
N7000-2HT	10GHz	3. 5	0. 015	N8000	10GHz	3. 5	0.011
NY9000	10GHz	2. 33	0.0011	NX9000	10GHz	3. 2	0.0024
NH9000	10GHz	3. 5	0.0030	N9000	10GHz	3. 5	0. 0055

## 附录 B (资料性附录) 铜箔厚度和特性阻抗

- B. 1 在射频电路中由于铜箔厚度同特性阻抗有着紧密关系, 所以在计算特性阻抗时要考虑铜箔厚度的影响
- B. 2 从图 22 可以看出,微带线结构的设计比起带状线设计时在相同介质厚度和材料下具有较高的特性阻抗值,一般要大  $20{\sim}40\,\Omega$ 。因此对高频和高速数字信号传输大多采用微带线结构的设计。同时特性阻抗值将随着介质厚度的增加而增大。所以对于特性阻抗值严格控制的高频线路来说,对覆铜板的介质厚度的误差应提出严格要求,一般来说其介质厚度变化不超过 10%。对于多层板来说介质层厚度还是个加工因素,特别是与多层层压加工密切相关,因此也应严密加以控制。从特性阻抗公式中可以看出铜箔厚度也是影响特性阻抗的一个重要因素,铜箔厚度越大,其特性阻抗就越小,但其变化范围相对是较小的。如图 C.1 所示。




图 B. 1 铜箔厚度与特性阻抗

B. 3 从图 B. 1 可知,尽管采用越薄的铜箔厚度可得到较高的特性阻抗值,但是,其厚度变化对特性阻抗值的贡献不大,同时,其厚度变化范围也不大,因此采用薄铜箔对特性阻抗的贡献,不如说是由于薄铜箔对制造精细导线来提高或控制特性阻抗值而作出贡献更为确切得多。实际上,PCB 产品的导线厚度,不仅只是覆铜箔的厚度,它还包括了在制板加工过程中带来厚度的变化。

## 附录 C (资料性附录) 射频材料的特性及要求

## C. 1 高频材料简介

- C. 1. 1 一般的高频性印制电路板基板材料的特性,包括着它的信号传播损失小(具有低介电常数、低介质损耗因子)、信号传输速度高、在介电特性方面受到频率、温度、湿度变化下而表现出的高稳定性等内容。
- C. 1. 2 选择高频性印制电路板基板材料,首先必须要考虑到它在高频电路 PCB 上的信号传播 损失的特性。1GHZ 以上领域内还会存在着由于"表皮效果"(又称为"肌肤效应")问题,它造成的导体损失。
- C. 1. 3 还应该认识到,在基板材料上、在 PCB 制造上、在组装上由于存在着微小偏差(特别是在层间厚度、介电常数、导体厚度、导体宽度四个方面的偏差),就会造成基板材料的特性阻抗的不整合,出现反射、衰减量的增大。

## C. 2 影响基板材料介电特性的因素

## C. 2. 1 影响的介电常数的因素

介电常数与介电体损失、信号的传输速度、信号的波长的缩短率相关。基板材料的介电常数值高,波长的缩短率则大。RF 电路、天线电路多采用波长( $\lambda$ )为 $\lambda$ /4 的设计,对基板材料要求低的介电常数。在过去用 KHZ、MHZ 频率电路设计的时代,曾经使用过高介电常数、低介质损耗因子的陶瓷基板材料(它的介电常数为 10,介质损耗因子为 0.0002)。在 1GHZ 传输频率下,信号波长在空气中为 30cm,而采用 FR-4 基板材料的配线图形上的信号波长为 15cm。 $\lambda$ /4 的设计方式下,配线长度缩短为 3.75cm。从印制电路板制造质量的精度上考虑,使用高介电常数的基板材料,若想得到所要求的高频性能是很困难的。因此,在 1GHZ 以上的电路要求的情况下,采用低介电常数的基板材料制造 PCB 是十分必要的。而使用有机树脂系基材,要比陶瓷基材更易实现基板材料的低介电常数、低介质损耗因子的要求。

## C. 2. 2 频率变化对介电特性的影响

在不同的频率条件下的介电常数和介质损耗因子是会发生变化的。低介电常数的基板材料,在 1GHZ 以上在介电特性上是基本变化不大的。而在低频率范围内,它的介电特性测定值"混乱"——变化跳动较大。FR-4 基板材料的介电常数在 1MHZ 时是 4.7,在 1GHZ 时是随着频率条件的不同而略微有变化。并且从 1MHZ 到 1GHZ 的频率增高,它表现出略微下降的趋势。因此高频射频板一般采用专用的射频板材

## C. 2. 3 环境变化对介电特性的影响

选择高频电路用的基板材料,还应该注意考察在高频元器件发热量大的情况下,以及在高温、高湿环境情况下,基板材料的介电特性的变化大小。一般要选择在上述环境变化下介电特性变化小的基板料。在高温、高湿环境情况下,一般的基板材料的£和 tanδ值是上升的。因此,根据所使用的环境中的温度、湿度的变化情况,去掌握基材料的介电特性能变化量,是十分重要的。

## C. 2. 4 在频率、温湿度变化下的对介电特性稳定性的评价

对基板材料介电特性在频率、温湿度变化下的稳定性的评价,首先要用这种基板材料制作出测试专用印制电路板。然后采用电路分析的手段,对 S 参数的进行测定(S21:减衰量、S11:反射量)。并检测其位相特性、VSWR、特性阻抗等。在检测中必须要注意考虑在检测中



的影响度。(这种检测中止差),对检测结果的准确性影响是至关重要的。

## C. 3 基板材料组成印制板的设计要求

- C. 3. 1 基板材料的介电特性稳定化
- C. 3. 1. 1 为了实现高频电路下波长的缩短,要求基板材料具有稳定的介常数值。即从微观角度上讲,介电常数值达到均匀一致。对于有玻纤布增强的基板材料来讲,实现这一特性的重要途径,是基板材料的构成要 100%的采用经开纤处理过的玻璃纤维布。从而达到基板材料组成中的玻璃纤维布与树脂分布的均一化。
- C. 3. 1. 2 大多的板材料, 其树脂的重量比在 35-65%范围。当树脂量越高越接近树脂本身的介电常数值,整个基板材料的介电常数表现越低。当树脂量越小,整个基板材料的介质损耗因子值就越接近玻璃纤维布的介质损耗因子值,即介质损耗因子值表现出越小。从理论上可以计算出在不同树脂与玻璃纤维布含量的比例时,整个基板材料的介电常数值。

## C. 3. 2 基板材料的树脂量对其他性能的影响

基板材料的树脂量不但对介电特性有很大的影响,而且对基板材料的玻璃化温度(Tg)、板的厚度方向(Z方向)和面方向(X、Y方向)的热膨胀系数(即尺寸稳定生)也有着重要影响。当树脂量小时,板的Tg高,热膨胀系数小。在高温条件下,所使用的树脂由于一般会产生水分解反应,使得它的绝缘电阻下降,造成基板材料的绝缘性恶化。当树脂量越大,这种变化特性就越明显。而板的热膨胀系数大小,直接关朕到印制电路板的通孔可靠性、焊接可靠性的好坏。

- C. 3. 3 基板材料热膨胀系数与玻璃纤维布、树脂的关系
- C. 3. 3. 1 使用玻璃纤维布作为增强的基板材料,它的 X、Y 方向的热膨胀系数,主要与玻璃纤维布制造方法(单丝直径、玻璃纱的线密度、织物密度等)有很大的依存关系。而基板材料的厚度方向的热膨系数的大小,主要与树膨胀系数有着依存的关系。在这一类基板材料的构成中添加了填充材料,会由于降低树脂量而在基板材料的热膨胀量方面得到了抑制。
- C. 3. 3. 2 一些无卤化基板材料、适于激光钻孔的基板材料,一般要在基板材料树脂中混入无机填充材料。在达到板的规定厚度情况下,由于填充材料的入,使用树脂量比例有所减少。这样在板 Tg 上会得到提高。在 X、Y、Z 方向上热膨胀量方面会有所减低。由于所加入的填充材料都具有高介电常数、低介质损失因数特性,这样造成在树脂中加入填充材料板的介电常数升高。而在介质损失因子方面有所降低。
- C. 3. 4 铜箔对高频板的影响
- C. 3. 4. 1 在刚性印制电路板制造中多使用电解铜箔。基板材料中的树脂与铜箔间的剥离强度,与铜箔的粗化面的表面处理轮廓度大小相关。一般讲,处理面的处理层轮廓大的铜箔,它的剥离强度就高。在存在高频信号的印制电路板场合,由于有"表皮效果"的影响,只有导电线路的表面才有信号的流通,这样,当铜箔处理面处理层的轮廓大,就在反射、衰减量在的表现。这会引起信号传问输损失加大。因此,在减低粗化面处理层的轮廓度,是高频电路用基板所期望的。
- C. 3. 4. 2 目前对轮廓为 4μm 以下的铜箔,称之为低轮廓铜箔(简称为 VLP 铜箔)。在高频电路中,使用具有低轮廓并且是极薄箔,已经成为一种发展的潮流。由于压延铜箔是具有低轮廓的特性,使用目前正在积极开发具有较高剥离强度性能的压延铜箔品种。
- C. 3. 4. 3 高频电路基板,不仅需要铜箔的厚度方向降低其尺寸分散问题,而且还期望铜箔低面(靠基材树脂的面)的宽幅的尺寸精度也有所提高。低轮廓铜箔易于实现上述两项对铜箔的性能要求。并且,采用低轮廓铜箔,还由于它在蚀刻电路图形的加工后,在基板上铜粉的



残留甚少(或者是没有),因此可带来 PCB 的耐电压性、长期电气绝缘性提高的效果。

- C. 3. 5 高频板制造中图形尺寸精度的控制
- C. 3. 5. 1 印制电路板制造中对特性阻抗精度的控制,存在着六个方面(包括十个参数)的构成要素。它们包括: ①绝缘层厚度(即 PCB 层间厚度)(h) 及其厚度精度( $\triangle$ h); ②导体宽度(w)及其宽度精度( $\triangle$ w); ③蚀刻因子(ef); ④导体厚度(t)及其厚度精度( $\triangle$ t); ⑤介电常数值( $\epsilon$ )及其精度( $\triangle$ e); ⑥阻焊剂膜厚度(mh)。这些要素,对于控制 PCB 的特性阻抗大小及其精度有着直接的影响,并左右着印制电路板的高频特性的实现情况。
- C. 3. 5. 2 在上述的特性阻抗的构成要素中,介电常数值的精度与基板材料(半固化片)的树脂含量的均匀程度密切相关。而导线的蚀刻因子、导体宽度精度要素都与铜箔的处理面轮廓度大小直接相关联。
- C. 3. 5. 3 半固化片树脂含量的技术指标,是各个基板材料生产厂根据用户厂(印制电路板生产厂)实际成型加工工艺的不同及生产水平的能力而制定的。由于树脂量的不同,使得在半固化片的熔融粘度上有所差导及在层压工艺上也就存在着不同。这些会带来 PCB 在绝缘层厚度及其精度上有所差别。因此,采用不同厂家、不同树脂量指标的半固化片材料所生产的多层板,在它的介电特性,特别是介电常数值上,表现出其高低及精度的不同。可以看出,若想要提高 PCB 的特性高精度控制,基板材料生产厂在生产半固化片的树脂量的指标控制方面,必须要与印制电路板生产厂家达到很好的配合。

## 附录 D (资料性附录) 传输线的阻抗控制

- D. 1 在射频电路的特性阻抗设计中,微带线结构是最受欢迎的,因而得到广泛的推广与应用。
- D.2 最常使用的微带线结构有 4 种:表面微带线(surface microstrip)、嵌入式微带线(embedded microstrip)、带状线(stripline)、双带线(dual stripline)。其中又以表面微带线模型结构用途最广泛,如图 D.1 所示。




图 D.1 表面微带线模型结构


D. 2. 1 其特性阻抗  $Z_0$  的计算公式如下:

$$Z_0 = \frac{87 \ln[5.98 d_2 / (0.8b + d_1)]}{\sqrt{\varepsilon_r + 1.41}}$$

D. 2. 2 从公式可以看出,PCB 的特性阻抗主要由:介质的介电常数  $^{\mathcal{E}_r}$ 、介质层厚度  $^{\mathcal{d}_2}$ 、传输导线的线宽  $^{\mathcal{b}}$ 、传输导线的厚度  $^{\mathcal{d}_1}$  决定。通过对这  $^{\mathcal{L}_0}$  不参数进行调整,就可以完成阻抗控制。在实际的 PCB 设计中,特性阻抗  $^{\mathcal{L}_0}$  还与 PCB 设计中布局和走线方式密切相关。例如焊盘的厚度、地线的路径、周边的走线等。

## D. 3 介电常数的考虑

- D. 3. 1介电常数: 要获得高的信号传输速度必须降低材料的介电常数,故须选用低的介电常数材料。
- D. 3. 2 不同厂家生产的同种材料由于其树脂含量不同而介电常数不同。图D. 2介电常数和频率的关系(以环氧玻璃布为例)。




**D. 3. 3** 由图D. 2可知介电常数是随着频率的增加而减小的。所以在实际应用中应根据工作频率确定材料的介电常数,一般选用平均值即可满足要求。信号在介质材料中传输速度将随着



介电常数增加而减小。因此要获得高的信号传输速度必须降低材料的介电常数;同时要获得高的传速度就必须采用高的特性阻值,而高的特性阻值就必须选用低的介电常数材料。

## D. 4 介质层厚度的考虑

- D. 4. 1 介质层厚度: 从公式可知, 介质层厚度越厚其特性阻抗值越大, 所以控制层压厚度(介质层厚度) 是生产中控制特性阻抗的主要手段。
- D. 4. 2 在实际生产中是选用不同型号的半固化片作为绝缘介质,根据半固化片的数量确定绝缘介质的厚度。
- D. 4. 2 从特性阻抗公式可看出特性阻抗是与介质层厚度的自然对数成正比的,因而可知介质层厚度越厚其特性阻抗值越大。所以介质层厚度是影响特性阻值的另一个主要因素,因为导线宽度和材料的介电常数在生产前就已经确定,导线厚度工艺要求也可作为一个定值,所以控制层压厚度(介质层厚度)是生产中控制特性阻抗的主要手段。从图D. 3给出特性阻抗值与介质层厚度变化之间的关系。




图D. 3 不同结构的介质层厚度对特性阻抗的影响

D. 4. 2 由图D. 3中可以看出,当介质层厚度改变0. 025 mm时,就会引起阻抗值相应的变化+5~8Ω。而在实际生产过程中所允许的每层层压厚度变化将导致阻抗值发生很大的改变。在实际生产中是选用不同型号的半固化片作为绝缘介质,根据半固化片的数量确定绝缘介质的厚度,以表面微带线为例,确定相应工作频率下绝缘材料的介质常数,然后利用公式计算出相应的特性阻抗,再根据用户提出的导线宽度值和特性阻抗计算值。通过图25查出相对应的介质层厚度,然后根据所选用的覆铜板和铜箔的厚度确定半固化片的型号和张数。

## D.5 导线宽度的考虑

- D. 5. 1 导线的线宽: 导线的宽度是设计者根据多种设计要求确定的,它既要满足导线载流量和温升的要求又要得到所期望的阻抗值。这就要求生产者在生产中应该保证线宽符合设计要求,并使其变化在公差范围内以适应阻抗的要求。
- D. 5. 2 导线宽度是影响特性阻抗变化的主要参数之一,图D. 4以表面微带线为例说明阻抗值与导线宽度的关系。



图D. 4 导线宽度、介质厚度与特性阻抗的关系

D. 5. 3 从图D. 4中可以看到当导线宽度改变0. 025 mm 时,就会引起阻抗值相应的变化+5~6 $\Omega$ 。而在实际生产中如果控制阻抗的信号线面使用18  $\mu m$  铜箔,可允许的导线宽度变化公差为±0. 015 mm。如果控制阻抗的变化公差为35  $\mu m$ 。铜箔可允许的导线宽度变化公差为±0. 003 mm。由此可见生产中所允许的导线宽度变化会导致阻抗值发生很大的改变。导线的宽度是设计者根据多种设计要求确定的,它既要满足导线载流量和温升的要求又要得到所期望的阻抗值。这就要求生产者在生产中应该保证线宽符合设计要求,并使其变化在公差范围内以适应阻抗的要求。

## D. 5. 4 导线宽度的容差

D. 5. 4. 1 传统上, PCB 导线宽度偏差允许为±20%, 这对于非传输线的常规电子产品用的 PCB 导线(导线长度小于信号波长的七分之一)来说,已经能满足要求了。但是对于有特性阻抗控制要求的信号传输线来说, PCB 导线宽度偏差±20%已不能满足要求,因此,此时的误差一般已超过±10%,而且特性阻抗误差还会随着介质厚度减薄而偏大。

D. 5. 4. 2 从上述理论计算中可以得出这样的结论,传统的线宽误差精度控制规定已不适用于传输线之要求了,必须根据传输线传输信号的特性来确定传输线宽度的误差精度。如传输高频信号的传输线,其精度控制要严得多,才能达到较小的特性阻抗偏差值。这些要求可以根据特性阻抗公式和已知的介质层厚度、导线厚度和特性阻抗偏差值而计算出导线的精度(误差)控制大小。

## D. 5. 5 导线宽度的控制

导线宽度控制的关键是如何通过 PCB 生产加工全过程的管理与控制来达到设计所预定的特性阻抗值或控制特性阻抗值在变化范围内。由于选定了合适基板材料和完成 PCB 设计之后,介质常数、介质层宽度和导线宽度等三个参数基本上相对固定下来了。尽管导线宽度和介质层厚度会受到 PCB 生产加工的影响,加湿法加工中的机械抛刷和微蚀刻会使铜箔层变薄些是有利于特性阻抗的提高,而制造埋盲孔互连和外层图形的孔化与电镀又会使铜箔层加厚是不利于特性阻抗的,因而应注意加以控制。但是,导线的宽度则完全是由 PCB 生产加工出来的。同时,高频信号和高速数字信号传输的精细导线的制造仍是当今高密度互连PCB 的关键技术。而精细导线制造的实质,从根本上来说就是精细导线的控制与管理问题。所以,作为信号传输线应用的 PCB 制造,应把导线宽度的制造作为关键问题来对待。



## D. 6 导线厚度的影响

- D. 6. 1 导线的厚度: 导线厚度等于铜箔厚度加上镀层厚度,在生产中为了满足使用要求镀层厚度一般平均为 $25~\mu m$ 。实际上,PCB产品的导线厚度,不仅只是覆铜箔的厚度,它还包括了在制板加工过程中带来厚度的变化。
- D. 6. 2 导线厚度也是根据导体所要求的载流量以及允许的温升确定的。在生产中为了满足使用要求镀层厚度一般平均为25 μm。导线厚度等于铜箔厚度加上镀层厚度。需要注意的是电镀前一度要保证导线表面清洁,不应粘有残余物和修板油黑而导致电镀时铜没有镀上使局部导线厚度发生变化影响特性阻抗值。另外在刷板过程中一定要小心操作不要因此而改变了导线厚度,导致阻抗值发生变化。
- D. 6. 3 实际上, PCB产品的导线厚度, 不仅只是覆铜箔的厚度, 它还包括了在制板加工过程中带来厚度的变化。

## 附录 E (资料性附录) 阻焊层涂敷对 RF 板的影响

## E. 1 阻焊层涂敷对 RF 板的影响

## E. 1.1 RF板中阻焊层的作用

在印制板的加工过程中进行阻焊层涂敷的主要目的是防止器件组装过程中波峰焊焊接时桥连现象的产生。由于射频电路的特殊性:器件引脚一般较少(桥连发生的几率大为降低),走线不多但需要严格的阻抗控制,对性能要求高但影响因素众多等的客观存在。所以对一直以来在射频信号走线是否要进行阻焊涂敷的问题上都存在争议。争议的焦点集中在阻焊层对电路射频性能的影响是否可以忽略上,而且一直以来各方也没有拿出量化的数据来证明自己。

## E. 1. 2 阻焊厚度对RF板的影响

- E. 1. 2. 1 印制板加工厂家使用的阻焊油墨材料也是一种介质,其介电常数一般在3. 4 (1MHz) 左右,损耗因子0. 025 (1MHz)。要精确的控制阻焊绿油层的厚度比较困难,所以印制板加工行业的规范 (IPC-A-600F) 通常就是按大于等于10um进行控制;这也是目前国内家工厂家如快捷和深南电路所能做到的工艺水平即整板绿油最薄处10um。 这样的一层介质覆盖在射频线上面无疑会对其阻抗、插损等射频特性产生一定的影响。
- E. 1. 2. 2 之所以会存在这种影响是因为: 没有阻焊层涂敷的微带线处在基板介质和空气介质 两者之间,电磁场主要分布在基板内部,随基板厚度和介电常数的不同,也会有不同数量的 电磁能量在微带上部的空气介质中分布; 对微带线使用阻焊后,原来流经空气的电磁能量此 时必须首先流经这一层介质,此时信号在微带线内的传播播长λg会随传播环境的改变而有 所改变,由此带来微带的特性阻抗、电长度等的一系列变化。分析表明,在频率不是很高即 微带线内的传播播长λg远远大于阻焊层厚度的情况下,这些影响对普通的微带传输线基本 可以忽略; 而对微带结构的分布参数器件电路如带通滤波、匹配等由于阻焊层会对电路的频率特性如通带带来比较客观的偏移,所以影响不能忽略。同时当频率增加传播播长λg与阻焊层厚度基本在同一数量级时,这些影响因素如插损等也会逐渐显著起来。

## E. 2 特殊射频电路对阻焊层的要求

大功率功放电路,由于下列几个原因建议禁止使用阻焊涂敷。首先,功放电路功率基数一般都很大,0.1dB的损耗也许就对应了几瓦的功率损失,不利于提高功放效率;其次,功放电路中输出匹配常用的微调短截线(stub tuning)Q值会受阻焊影响而降低,不利于宽频匹配;最后,阻焊对于大功率电路的散热也不利。

## 附录 F (资料性附录) 微带线基本原件

- F. 1 图 H. 1 中微带线段 (a) 等效电路元件可表达为 (d);  $jwL=jZosin\Theta$ ,  $jwC=j(1/Zo)tg(\Theta/2)$ 。 细微带线的特性阻抗 Zo 较高,微带线段具有串连电感作用;宽微带线的特性阻抗低,等效为并联电容。
- F. 2图H. 1中微带线并联开路分支(b)的等效电路元件为:  $Zop=-jZoctg\Thetaop$ . 当分支线长度 $\Thetaop<90$ 度,即机械长度 $<\mathbf{g/4}$ 时,则等效为感抗。
- F. 3 图 H. 1 中微带线并联短路分支(c)的等效电路元件为: Zsh=jZotgΘsh。 当分支线长度Θsh<90 度时,并联短路分支等效为并联感抗; Θop>90 度时,等效为容抗。
- F. 4 用这三种微带元件,即可组成变化多端的各种微带电路。




图 F. 1

## 附录 G (资料性附录) 屏蔽罩的制造工艺

## G.1 屏蔽罩的分类

G. 1. 1 按屏蔽罩与 PCB 板的连接工艺来分,可分为三类:一类用用波峰焊接工艺;另一类采用回流焊接工艺;还有一类为非焊接类屏蔽罩,即金属腔体用螺丝固定之,在腔体与屏蔽区之间垫有软的导电橡胶,以便在固定后起到良好的屏蔽作用。其中非焊接类屏蔽罩在我司广泛使用。屏蔽罩系统抗电磁干扰的性能可以达到理想的水平,但决定其性能的是屏蔽罩上槽缝的长度。当槽缝的开口长度接近于局部辐射信号波长时,便会成为电磁干扰泄漏的通道,

如何确定槽缝的开口长度,有一个简单的经验公式:  $L=\frac{c}{N^*f}$ , 当然该公式对某些特殊电路

## 并不适用。其中:

- L: 槽缝的长度
- C: 光在真空中的传播速度 310°M/S
- N: 谐波次数
- F: 工作频率
- G. 1. 2 以工作频率为 1900MHZ 的系统为例, 其基波波长约为 16 cm, 以基频的十次谐波发射, 波长仅为 1。6 cm, 也就是说该情况下屏蔽盒与 PCB 的槽缝不允许超过或接近 1. 6 cm, 如果谐波次数更高, 对于槽缝的要求则更严格。

## G. 2 材料要求

- G. 2. 1 由于制造工艺的不同,可以用于屏蔽罩制造的金属材料有优质冷板、电镀锡薄钢带、电镀铅锡合金钢带、锌铝合金、镁合金。其中优选的材料是电镀铅锡合金钢带、电镀锡薄钢带、镁合金。
- G. 2. 2 优质冷板成本较低,来源也较为广泛,但一般厚度均在 0.5mm 以上,热容量较大,对罩内的元件焊接有一定的影响,且制作完成后,为了保证其可焊性还需作表面电镀处理。电镀锡薄钢带的表面镀层为纯锡,制作完成后无需作表面电镀处理,就有较好的可焊性。电镀铅锡合金钢带是在屏蔽罩制造中使用的最广泛的一种材料,它的表面镀层为锡合金,常见的成分比例为 SN80PB20, SN70PB30, SN90PB10 推荐选用 SN90PB10,因为 SN70PB30R 熔点与焊膏接近,在回流过程中镀层可能熔化。锡铅的镀层厚度一般为 10-15 个微米。此类钢带的厚度有 0.1-0.5mm 不等。材料本身具有良好的焊接性能。无需作表面电镀处理。选用以上钢带制作屏蔽罩时,要遵循四条通用的原则:
  - a) 在机械强度允许的情况下,尽量选用厚度最小的钢带;
  - b) 由于金属延展性的差异,要求选用低碳钢制作屏蔽罩;
  - c) 在屏蔽罩制造过程中在模具上使用挥发性的润滑油,以免造成污染,影响焊接;
  - d) 优先选用预镀的钢带。取消电镀工序。
- G. 2. 3 锌铝合金与镁合金主要用于屏蔽罩压力铸造工艺。锌铝合金用于压铸由来已久,目前我们使用的合金成分比例为锌 96%/铝 4%。该合金本身的可焊接性很差。需要活性强的特殊助焊剂才能够完成焊接,在表面电镀不良的情况下,焊接缺陷很明显,同时由于材料的流动性局限,压铸锌铝合金的屏蔽罩厚度在 0. 9MM 左右,造成整个罩体热容量大,对罩内元件



焊接影响较大,所以在一般情况下,我们要求不选用锌铝合金这种材料。镁合金是近年发展起来的一种新材料,它的可焊性与流动性优于锌铝合金。压铸的厚度可以小到 0.5mm 左右。它是锌铝合金理想的替代品,但目前成本太高,国内尚无人采用。

## G. 3 制造工艺要求

- G. 3. 1 目前屏蔽罩的制造主要有三种工艺:
  - a) 普通的冲压、折弯工艺;
  - b) 压力铸造;
  - c) 高精密度冲压。
- G. 3. 2 三种工艺的优缺点及其适用情况

## G. 3. 2. 1 普通冲压折弯工艺

冲压折弯是传统的钣金加工工艺,模具成本最低,加工设备也较为简单,但缺点是加工精度不高,制作一个屏蔽罩要通过剪、冲、折三道工序,一方面是设备本身所能达到的精度有限,另一方面各个工序的误差累计。采用冲压折弯平面度是无法达到 SMT 要求的,且无法制造结构较为复杂的屏蔽罩,如屏蔽罩内有分区等。该工艺适合于屏蔽要求不高,采用波峰焊接的屏蔽罩的制作。

## G. 3. 2. 2 压力铸造

压力铸造根据压力的不同分为高压压铸与低压压铸,高压压铸制造出来的产品尺寸精度与表面质量均优于低压、中压压铸,但相应的设备与模具较贵,采用压力铸造工艺,可以生产结构复杂的屏蔽罩。且平面度可以达到 0.1mm,成本相对而言并不高,但缺点是成形的厚度不能小于 0.9mm,造成整个屏蔽罩的热容量大,对其他元件的焊接造成影响。必须考虑在压铸过程中可能存在的残余应力问题,采取相应的措施,如,尽量使整个屏蔽罩的内外壁厚保持一致,在边与边的过渡处以圆角过渡等。可以用于压力铸造的金属不多,目前常用的是锌铝合金,其在本身的焊接性能存在问题,该工艺适合平面度要求较高,但产量不大,采用回流焊接的屏蔽罩制作。

## G. 3. 2. 3 高精密度冲压

高精密度冲压是通过连续模将卷带的金属连续冲压成形。其优点是尺寸精度高,工艺简单。在一台冲压机上可以完成整个屏蔽罩的制作。该工艺在完成复杂结构的基础上还可以保证平面度的要求。金属卷带的厚度可以从 0. 1mm-0. 5mm,可焊性与热容量问题可以得到很好的解决,是国外同行制造屏蔽罩的首选工艺方法,缺点是模具制作费用特别高,对于小批量产品不适用。该工艺方法适用于平面度要求较高,产量大,采用回流焊接的屏蔽罩制作。采用该工艺最大程度上解决了屏蔽罩在电子装联过程中的焊接问题,是结构设计师优先考虑的制造工艺。

## G. 4 镀层要求

- G. 4. 1 采用预镀钢带的屏蔽罩在冲压完成后,无需电镀,而由冷轧钢板制作的屏蔽罩需要电镀,电镀层应为锡铅合金。这是由于镀纯锡在电子器件上产生"晶须"问题,目前铅一锡合金镀层是代替纯锡的最好镀层,而且在国内正处于发展阶段,应用非常广泛。为了保证屏蔽罩存放6个月的时间仍然能够保持可焊性,对屏蔽罩的表面电镀作如下规定:
- G. 4. 1. 1 首先在冷转钢轧钢板表面电镀 25UM 厚的钢底层,然后再电镀锡铅合金,锡铅合金的最小厚度为 20µM。
- **G. 4. 1. 2** 推荐锡铅的比例为 SN90PB10。该比例的锡铅合金熔点在 232 度,高于屏蔽罩焊接部分在回流焊与波峰焊时所经受的温度,不会存在镀层熔化的问题。镀层要求为"暗锡",因



为电镀层中过多的光亮剂对焊接有影响。

- **G. 4. 1. 3** 要求电镀厂家对电镀的厚度,电镀溶液成分,镀层的结合力,孔隙力,可焊性,耐蚀性进行高精度测量与监控。关键是镀前处理,应采用四合一熔液处理,去锈,去氧化物,除油,活化。
- G. 4. 1. 4 检查可焊性的方法: 采用老化(GJB2424 要求在 155°C 下保持 16 小时)后再用锡锅做上锡试验检查。

## G.5 波峰焊的屏蔽罩

## G. 5. 1 波峰焊屏蔽罩的基本结构

G. 5. 1. 1 此类屏蔽罩用在工作频率相对较低的系统中,材料一般为薄的冷轧钢板,制造工艺采用冲压折弯,这种屏蔽罩有较多的焊接引脚,外形如图 G. 1 所示。




图 G.1

G. 5. 1. 2 在 PCB 上具有相应引脚的焊接过孔,且对角线上的两个过孔尺寸较大。这是为了解决屏蔽罩在过波峰时,受到波峰冲击面抬高的问题,屏蔽罩的对角线上两个引脚做成楔状的钩子,在过波峰前把通过钩子的旋转将屏蔽罩卡紧在 PCB 上。由于折弯工艺精度的制约,四个平面的共面度超过 0。3 mm,波峰焊后屏蔽罩与有槽缝是必然的,其实屏蔽罩高度方向的间隙并非主要的问题,重要的是要控制好焊接引脚之间的距离,一般来说,引脚距离不应超过 2 cm,引脚必须有 1 mm以上的宽度,如此则不会形成泄漏开口。

## G. 5. 2 波峰焊的屏蔽罩对 PCB 布局的要求

PCB 上相应引脚的过孔为金属化孔,而屏蔽罩的对角线上楔状钩的长方形孔无需金属化,过孔与引脚的配合要求:过孔的直径尺寸比定位脚的对角线尺寸大 10mi1。

## G.6 回流焊接的屏蔽罩

## G. 6. 1 回流焊接的屏蔽罩基本结构

- G. 6. 1. 1 此类屏蔽罩用在 GSM900/1800 等工作频率相对较高的系统中,往往对屏蔽提出更高的要求,某些电路如 VOC (Voltag Controlled Oscillator)则要求完全屏蔽。对于有这样要求的屏蔽罩,只能采用通过回流焊接将屏蔽罩的下底面完全焊在 PCB 上的方法。
- G. 6. 1. 2 此类屏蔽罩的平面度要求为 0. 15mm,与一般的 SMD 元件的平面度要求一致。PCB 上有相应的连续焊盘,还有用于手工插装时定位用的定位孔。如果今后该类屏蔽罩的尺寸在55mmX55mm之内,且批量大而稳定,可以考虑取消定位脚,将其设计成可以使用贴片机贴装的类型,目前这类屏蔽罩一般都有两、三个定位脚与 PCB 相连,它主要是通过下底面与 PCB 上连续接地的焊盘相连固定,一旦屏蔽罩在焊接过程中有变形抬高,就会形成长的槽缝,成为泄漏通道,其外形如图 G. 2 所示:




图 G. 2

G. 6. 1. 3 如何保证此类屏蔽罩的平面度要求是结构中最关键的因素,在设计中要考虑如何使得屏蔽罩容易制造且平面度达到要求,通过对结构的设计使屏蔽罩在制造过程中的残余应力最小,以免屏蔽罩在高温焊接下,应力释放,引起整体变形。

## G. 6. 2 回流焊接的屏蔽罩对 PCB 布局的要求:

定位引脚的过孔为金属化孔,过孔与引脚的配合要求:过孔的直径尺寸比定位脚的对角线尺寸大 10mi1,同时为防止锡膏在回流时流失,原则上要求在屏蔽罩的焊盘上不允许布过孔,如果对接地要求较高时,要求 PCB 厂家增加绿油塞孔工艺,将过孔塞上绿油。

## G. 6. 3 采用回流焊接的屏蔽罩工艺设计要求

G. 6. 3. 1 RF 表面屏蔽罩需至少 75mil 的直角方口便于 X 光检测。当波长超过 75mil 的开口时,设计者须每平方英寸保留 75mil 屏蔽罩开口,且在 X-Y 坐标文件中指定这些开口的位置,标明 X-RAY 检测点。


## G. 6. 3. 2 具体工艺要求如下:


- e) 屏蔽罩应设计为可机贴和回流焊接型,强烈推荐活动式的表贴带卡锁或表贴框架式 附带盖子的 EMI 屏蔽罩。
- f) 建议指定 100-200µinch 的电镀锡层以便获得较好的可焊性,该厚度需在金属屏蔽罩加工时注明,需要注意的是,电镀 Ni 不如 Sn 的效果好。
- g) 罩壁与 PCB 或其基材的结合力建议指定。焊点的剪切拉力和剥力需满足组装时不至于损坏屏蔽罩或返修。在屏蔽罩贴片位置可允许被阻焊隔开的插件孔和过孔存在。
- h) 推荐设计"城堡式"的屏蔽罩(如图 G.3 所示)。
- i) 开发人员设计屏蔽罩到 PCB 主板之间用螺柱连接时,须考虑依赖频率的"法拉弟笼"效应。
- j) 屏蔽罩墙的中心应与其焊盘的中心一致,这样有助于内部(脚尖)上锡良好,保证 机械强度。
- k) 屏蔽罩体上的焊盘两边应用 3mi1 的阻焊隔开罩体。
- 1) 屏蔽罩的焊盘宽度应至少比罩体脚跟部大7.5mi1(每边)以便获得较好的可焊性。
- m) 屏蔽罩尺寸尽量限制在 33mmX33mm(推荐) 范围内,以便其受热均匀且回流时中心不偏移。
- n) 所有屏蔽罩应有方向或极性标示, PCB 板上也相应存在标示。
- o) 屏蔽罩长边应与 PCB 长边垂直,以便过回流时焊接效果好。
- p) 屏蔽罩锡膏印刷钢网开口时,宽度应超出 PCB 焊盘 10mi1,长度至少等于 PCB 焊盘 的长度,这样可保证其符合相应的机械应力,建议在相关文档上备注说明。
- q) 开发人员在设计屏蔽罩时,需考虑方便返修及检测。检测孔(数量,直径,间距由



电路频率决定)可适当增加以方便检测关键元器件的焊接情况,同时有利于测试时(内有测试点)调试。

- r)从 PCB 制造和组装的角度看,尽量少选用非固定形状和大尺寸的金属屏蔽罩。
- s) 相连屏蔽罩的最小间距(边、脚尖等)为30mi1,推荐为2mm;屏蔽罩部分(top、边)与内部器件或线路的最小间距也为30mi1,推荐值为2mm。
- t) 对其他手工安装的 EMI 屏蔽罩,垫圈,金属腔体,其表贴部位需平整保证屏蔽效率。 对于电路频率中要求的罩体与板的间隙,需在文档中加以说明。





## 图 G. 3

## G. 7 金属屏蔽腔的尺寸设计

- **G. 7. 1** 每块射频 PCB 都要装在屏蔽腔内, 屏蔽腔有数量较多的谐振频率, 谐振频率与屏蔽腔的机械尺寸有关, 也与 PCB 的层结构、介质有关。
- G. 7. 2 在射频 PCB 设计中要关注最低谐振频率,当工作频率接近最低谐振频率时,部分能量被吸收,产生衰减的尖峰,从而影响电路的正常工作,因此应选择合适的屏蔽腔尺寸,使其谐振频率不要落在微带电路的工作频带内。图 G. 4 所示的屏蔽腔最低振荡频率为:

$$F_{\text{def}} = CX[1 + (L/A)^{1/2}/(2XKXL)]$$

## 其式中:

 $K = \{1/[1-(h/b) X(1-1/Er)]\}^{1/2}$ 

F最低 屏蔽腔最低振荡频率, MHZ;



 L、a、h
 单面或双面 PCB 的尺寸: 长、宽、厚度, mm;

 L、a、b
 屏蔽腔的内尺寸: 长、宽、高,且 L> a> b;

 C
 电磁波在自由空间的传播速度,3X10 mm/s;

Er PCB 板材的相对介电常数




图 G. 4 屏蔽腔内壁尺寸示意图

- **G. 7. 2. 1** 在这里要特别说明一下 b 和 h。当屏蔽腔内的 PCB 是多层板时,通常第二层是接地,与屏蔽腔体等电位,h 就表示 PCB 的顶层到第二层的介质厚,b 就是 PCB 的第二层到屏蔽腔内顶面的高度。
- **G. 7. 2. 2** a 是个关键尺寸,必须满足: a<  $\lambda$ /2,式中  $\lambda$  是工作频段高端频率在空气中的波长。如果不满足公式,在盒内就可能产生波导型传播。当反向传播的波构成正反馈时,就出现频带内增益平坦度变坏,在某些频点上出现尖峰,反馈过强时,还容易出现自激振荡。



## 附录 H (资料性附录) 射频器件生产工艺 ESD 要求

## H.1 射频器件包装、周转、存储ESD要求

## H. 1. 1包装

ESD 敏感器件的包装必须采用防静电材料,包装上具有 ESD 标记;有潮湿敏感要求的器件必须满足防潮包装要求,即真空包装。整个环境的静电水平要低于 50V。具体须符合公司文件要求《静电敏感器件验收、贮存、配送、预加工、装焊工艺过程防护规范》编号: ZX.G.32127 和《潮湿敏感表面元器件的入库验收、储存、配送及组装过程工艺规范》编号: ZX.G.32126。

## H.1.2 周转

射频 PCBA 的包装材料、盛放器具必须是合格的防 ESD 材料,转运工具(包括自制工具)要有可靠的防 ESD 处理措施,如转运车使用防静电滚轮、金属铁链接地等;单板在各工序周转时要采用防静电材料包装。射频单板尺寸不规则,而且器件易损坏,周转时尽量使用专门为射频单板设计的防静电泡沫托盘。整个环境的静电水平要低于 50V。

#### H. 1. 3 存储

存储环境要求室温 25℃;湿度要求 65%~80%,不能低于 50%;盛放物料的容器必须是合格的防 ESD 材料,整个存储环境的静电水平要低于 50V;存储环境无碱性、酸性等腐蚀性气体。注意射频 IC 的存储应不超过半年,超过半年要进行相应的物料检验处理,如防潮处理、检验器件管脚是否氧化腐蚀变形等。


## H. 2 射频射频单板SMT生产工艺

- H. 2.1 SMT加工设备和加工后的单板检验工具必须可靠接入大地,并和交流零线地不能直接相通,防止设备工具漏电和静电感应,进料箱、机械手、SMT设备内器件和单板的直接接触环境绝对不能有漏电带电现象。Feeder、Nozzle,射频单板生产过程中必须采用防静电吸嘴,生产使用的钢网需要通过印刷设备软接地。
- H. 2. 2 SMT加工操作人员、单板检验人员必须严格穿戴防ESD工衣、工帽、工鞋和静电腕带(要求每天检测静电腕带的可靠性),保证人体、SMT设备、工具整个环境的静电低于50V,安装进料箱、人工加料、单板检验和设备故障处理时严禁操作人员裸手直接操作器件,严禁故障处理时操作人员不戴静电腕带进入设备内部操作,人工加料时防止器件跌落。
- **H. 2. 3** SMT焊接温度推荐**:** 最高峰值温度225℃,210℃~225℃单板停留时间不得超过20秒,200℃~225℃单板停留时间不得超过40秒。
- H. 2. 4 制定定期的设备环境静电、接地检查制度(建议一周一次),每次射频单板加工前、加工过程中、加工后也应对设备和环境进行静电和接地检查,并有完整详细的日期、单板名、静电、接地、空气湿度、异常状况(如设备故障检修、进料异常、物料异常等)的记录。
- H. 2. 5 SMD 器件贴片时注意器件的贴片方向:管式和盘带式器件上 SMT 贴片机装料时、散装器件添料、手工加料时必须高度重视器件的安装方向,防止器件方向贴错(尤其是射频贴片滤波器、单片放大器等),具体方向识别方法可以参考相关文件或咨询开发人员。
- H. 2.6 上料时,必须把装有射频器件的Feeder与装有非射频器件的Feeder分开放置。主要可



以采用两种方式:

- a) 装有射频器件的Feeder集中在多功能贴片机上,而将装有非射频器件的Feeder集中在高速贴片机上:
- b) 如果射频器件与非射频器件无法完全分开,把装有射频器件的FEEDER与装有非射频器件的FEEDER隔开一个槽位放置。如图H.1所示。



图H. 1

- H. 2.7 射频PCBA在贴片时,装有离子风机的贴片机应使用离子风机,消除静电。由于离子风机中和静电的效果与距离直接成反比,距离越近,效果越好。建议把装有非射频器件的Heeder放在安装有离子风机的一侧。
- H. 2. 8 要求射频单板上的射频器件放在整块PCBA贴装程序的最后步骤进行贴装。主要原因:考虑到静电敏感器件在离开料带(料带有ESD防护功能)贴到PCB板上后,如果外围电路没有贴装,器件的敏感端口为开路,任何可能的ESD释放都将造成器件的软性损坏或者永久失效,而先贴外围器件再贴ESD敏感器件,只要器件贴在PCB板上,由于外围电路已经有器件安装,敏感器件将不再有开路端口,这样做一方面可以通过先贴装的外围器件释放PCB板上携带的静电电荷,另一方面最大限度地减小ESD敏感器件暴露在无保护环境的时间,保护器件免于ESD损坏。

## H. 3 射频单板波峰焊接生产工艺

- H. 3. 1 波峰焊设备和加工后的单板检验工具必须可靠接入大地,并和交流零线地不能直接相通,防止设备、工具漏电和静电感应,波峰焊设备内元件和单板的直接接触环境绝对不能有漏电带电现象。
- H. 3. 2 波峰焊操作人员、单板检验人员必须严格穿戴防ESD工衣、工帽、工鞋和静电腕带(要求每天检测静电腕带的可靠性),保证人体、波峰焊设备、工具、操作台整个环境的静电水平必须严格控制在50V以下。
- H. 3. 3 射频单板对波峰焊接温度设置没有特殊要求,在射频单板布局设计时,尽量将射频器件布置在TOP面,对于射频元件只能布置在BOTTOM的情况,不允许射频元件与锡波直接接触。
- H. 3. 4 由于射频单板通常有大面积阻焊层用于屏蔽,可能需焊接前用胶纸或蓝胶贴住阻焊层,在波峰焊前后,射频单板贴上与撕下高温胶纸或蓝胶的时候需要在离子风机下操作,以去除操作带来的静电。

## H. 4 射频单板插件补焊工艺

H. 4.1 补焊人员必须穿戴防ESD工衣、工帽、工鞋、手套和静电腕带(静电腕带要求每天检测其防ESD的可靠性),要求人体、工具、单板盛具和操作环境的静电水平必须严格控制在50V以下。



- H. 4. 2 手工补焊的烙铁必须是低压直流温控烙铁,要定期检查烙铁接地情况(建议一周一次)或每批射频单板插件补焊前检查,烙铁头应可靠接入大地,并与交流零线地不能直接相通,确保烙铁头无漏电、无静电感应现象。用于射频单板插件和元件补焊的烙铁,为避免烙铁头高温氧化后与烙铁体的接触电阻增大,需要定期更换烙铁头。
- H. 4. 3 射频单板上射频表贴IC补焊和IC损坏更换的焊接温度建议采用300℃(最高不得超过350℃),每个引脚焊接时间不得超过3秒,焊接时必须使用免清洗焊锡丝,不应使用助焊剂。射频放大模块、环行器引脚焊接温度建议采用250℃,在距离引脚根部2mm处焊接,焊接时间不得超过10秒;最高焊接温度不得超过300℃,此时焊接时间应小于5秒,焊接前应对PCB板焊点均匀镀一薄层焊锡,焊接时不应使用助焊剂。功率放大管的引端应采用300℃、在距离引脚根部2mm以外焊接,焊接时间不得超过10秒;最高焊接温度不得超过350℃,此时焊接时间应小于6秒,焊接前应对PCB板焊块均匀镀一薄层焊锡,焊接时不应使用助焊剂,引端焊接要均匀平整。
- H. 4. 4 单板设计工艺尽量避免补焊,补焊时必须使用免清洗锡膏,一般补焊建议不清洗,必须清洗时要使用中性清洗剂,使用防ESD毛刷或防ESD抹布,操作人员要严格防护ESD,要求整个环境的ESD小于50V。射频IC的特殊性能要求射频单板不得使用超声清洗。

## H. 5 射频单板的装配工艺

- H. 5. 1 射频单板装配时操作人员要严格注意: 防止单板振动、碰撞、跌落,操作人员必须穿戴防ESD工衣、工帽、工鞋和静电腕带(静电腕带要求每天检查其防ESD的可靠性),要求人体、工具、整个操作环境的静电低于50V。
- H. 5. 2 在装配过程中严格防止单板、放大模块、环行器等碰撞跌落,跌落现象应有详细记录(如日期、单板号或器件标记、跌落高度、可视损伤情况等),跌落高度超过50CM的单板、放大模块、放大管、环行器应该经过详细检测,在未经证实跌落件是完好无损伤的情况下该单板或器件不得直接用于产品装配。
- H. 5. 3 单板、放大模块和放大管、环行器等进行装配时,建议电批力矩4<sup>~</sup>6Kg·cm,电批转速400 r·p·m; 放大模块和放大管、环行器的安装平面的平面度不得超过0.05mm,安装时器件底面和安装平面都应均匀地涂敷散热硅脂。

## H. 6 射频单板测试

- H. 6.1 调测人员必须穿戴防ESD工衣、工帽、工鞋和静电腕带(静电腕带要求每天检测其防ESD的可靠性),要求人体、装备、工具、仪器整个操作环境的静电低于50V。装备、工具、仪器必须具有公共接地点并可靠引入大地,不得与交流零线地直接相通,确保装备、工具、仪器无漏电、无静电感应现象,进行定期检查(建议一周一次)并每批单板、模块调测前检查。
- H. 6. 2调测人员用探针检测单板上的测试点时,保证探针可靠接地,不允许用未经直流隔离处理的探针直接触及IC管脚;用万用表检测单板的直流工作状况时,不应用表笔直接触及IC管脚,应测试IC管脚的网络;调测时必须谨慎小心,严禁出现短路现象。
- H. 6.3 调测加电、断电时,应保证对单板上的射频IC无电浪涌冲击。
- H. 6. 4 在室温环境老化应控制模块老化温升不得超过 30℃,尤其是功放模块,要有良好的散热措施。