.....

## Exec\_Stage:

با افزودن بخش Forwarding کد بخش execution به صورت زیر تغییر کرده است:

```
module Exec_Stage(clk, rst, pc_in, mem_read_in, mem_write_in, S, B, WB_en_in, execute_cmd_in, immediate_in, signed_immediate_24_in, shift_operand_in,
                    val_Rn_in, val_Rm_in, SR_in, dst_in, alu_res_in_MEM, wb_value_WB, alu_mux_src_1_sel, alu_mux_src_2_sel, alu_out, branch_address, status_reg_out, branch_taken_out, WB_en_out, mem_read_out, mem_write_out, dst_out, val_Rm_out);
   input clk, rst;
    input [`WORD_WIDTH-1: 0] pc_in;
   input mem_read_in, mem_write_in, S, B, WB_en_in;
   input [3:0] execute cmd in:
   input immediate_in;
   input [`SIGNED_IMM_WIDTH-1:0] signed_immediate_24_in;
   input [`SHIFTER_OPERAND_WIDTH - 1 : 0] shift_operand_in;
   input [`WORD_WIDTH - 1: 0] val_Rn_in, val_Rm_in;
   input [`REG_FILE_ADDRESS_LEN-1:0] dst_in;
input [`WORD_WIDTH - 1 : 0] alu_res_in_%EM, wb_value_WB;
    input [1:0] alu_mux_src_1_sel;
   input [1:0] alu_mux_src_2_sel;
   output [`WORD_WIDTH - 1 : 0] alu_out;
   output [`WORD_WIDTH - 1 : 0] branch_address;
   output [3:0] status_reg_out;
   output branch_taken_out, WB_en_out, mem_read_out, mem_write_out;
   output [`REG_FILE_ADDRESS_LEN-1:0] dst_out;
output [`WORD_WIDTH - 1 : 0] val_Rm_out;
   wire [3:0] status_bits;
   wire ['WORD_WIDTH - 1 : 0] val2out;
wire ['WORD_WIDTH - 1 : 0] alu_mux_Rn_out, alu_mux_Rm_out;
   ALU alu(.val1(alu_mux_Rn_out), .val2(val2out), .cin(SR_in[2]), .EX_command(execute_cmd_in), .ALU_out(alu_out), .SR(status_bits));

Mux3To1 #(`WORD_WIDTH) alu_mux_src_1(.in1(val_Rn_in), .in2(alu_res_in_MEM), .in3(wb_value_WB), .sel(alu_mux_src_1_sel), .out(alu_mux_Rn_out));

Mux3To1 #(`WORD_WIDTH) alu_mux_src_2(.in1(val_Rm_in), .in2(alu_res_in_MEM), .in3(wb_value_WB), .sel(alu_mux_src_2_sel), .out(alu_mux_Rm_out));
   wire is_mem_cmd;
    assign is_mem_cmd = mem_read_in | mem_write_in;
   assign dst_out = dst_in;
   assign branch taken out = B;
   assign mem read out = mem read in;
   assign mem_write_out = mem_write_in;
   assign WB_en_out = WB_en_in;
   Status_Register status_ref(.clk(clk), .rst(rst), .ld(S), .in(status_bits), .out(status_reg_out));
   Val2Generator v2g(.val_Rm(alu_mux_Rm_out), .shift_operand(shift_operand_in), .immediate(immediate_in), .is_mem_cmd(is_mem_cmd), .val2_out(val2out));
   wire [`WORD_WIDTH - 1 : 0] sign_immediate_extended = { {8{signed_immediate_24_in[23]}}}, signed_immediate_24_in};
   wire [`WORD_WIDTH - 1 : 0] sign_immediate_extended_xfour = sign_immediate_extended << 2;</pre>
   Adder adderPc(.a(pc_in), .b(sign_immediate_extended_xfour), .res(branch_address));
```

همانطور که در کد مشخص است در این بخش دو مولتی پلکسر اضافه کردیم به طوری که alu\_mux\_src\_1 تعیین عانده ی ورودی اول ALU است که بیت سه وردی انتخاب میکند؛ این ورودیها val\_Rn خارج شده از رجیستر بخش کنندهی ورودی اول ALU که در بخش Memory stage قرار دارد و یا WB\_value که از مولتی پلکسر بخش Stage هستند؛ در حالتی که وابستگی دادهای بین یک دستور با دستور قبلیاش یا یک دستور با دو دستور قبلش وجود دارد، در واقع دادهای که دستور فعلی میخواهد از آن استفاده کند آماده است ولی مثلا هنوز در رجیستر مربوطه نوشته نشده است و ما به جای اینکه آن داده را از رجیسترفایل بخوانیم، آن را از یک استیج یا دو استیج بعدی به مرحلهی execution فوروارد میکنیم تا بتوانیم از مقدار آن استفاده کنیم؛ مثلا وقتی دستور قبلی به صورت

 $R_1 = R_2 + 3$  است و دستور فعلی  $R_1 = R_1 + 2$  حاصل  $R_2 + 3$  را میدانیم فقط هنوز آن را در  $R_1$  نریختهایم و میتوانیم از این حاصل استفاده کنیم؛ یا وقتی در دو دستور قبلی مقداری از حافظه را خواندهایم و قرار است آن را در رجیستر  $R_1$  بنویسیم قبل از اینکه آن را بنویسیم، مقدار خوانده شده از حافظه را میدانیم و میتوانیم از آن استفاده کنیم.

مولتی پلکسر با نام alu\_mux\_src\_2 نیز برای تعیین ورودی val2Generator وجود دارد و ورودیهای آن val\_Rm کفی از مولتی خارج شده از رجیستر بخش ID، نتیجهی ALU که در بخش Memory stage قرار دارد و یا WB\_value که از مولتی پلکسر بخش Write Back Stage هستند و بقیهی توضیحات مااند مولتی پلکسر قبلی است.

به طور کلی با اضافه شدن این بخش، سیگنال ورودی forward\_en را به پردازندهی arm اضافه کردیم که ۱ شدن آن نشانهی این است که از forwarding استفاده میکنیم و ۰ بودن آن برای عدم استفاده از این آپشن است. این سیگنال همچنین به واحد HazardDetector نیز به عنوان ورودی داده میشود و تغییرات زیر در این واحد انجام میشود:

### Hazard\_Detector:

```
module Hazard_Detector (src1, src2, exe_wb_dest, mem_wb_dest, two_src, exe_wb_enable, mem_wb_enable, forward_en, EXE_mem_read_en, hazard);
   input [`REG_FILE_ADDRESS_LEN - 1:0] src1, src2;
   input [`REG_FILE_ADDRESS_LEN - 1:0] exe_wb_dest;
   input [`REG_FILE_ADDRESS_LEN - 1:0] mem_wb_dest;
   input two_src, exe_wb_enable, mem_wb_enable;
   input forward_en, EXE_mem_read_en;
   always @(*)
       if (~forward_en) begin
           i ((srci == exe_wb_dest) && (exe_wb_enable == 1'b1))
               hazard = 1'b1:
           i; ((srci == mem wb dest) && (mem wb enable == 1'b1))
              hazard = 1'b1;
           it ((src2 == exe_wb_dest) && (exe_wb_enable == 1'b1) && (two_src == 1'b1))
           i; ((src2 == mem_wb_dest) && (mem_wb_enable == 1'b1) && (two_src == 1'b1))
               hazard = 1'b0:
          if ((src1 == exe_wb_dest) && EXE_mem_read_en)
              hazard = 1'b1;
           if ((src2 == exe_wb_dest) && (two_src == 1'b1) && EXE_mem_read_en)
               hazard = 1'b0;
```

همانطور که در کد دیده میشود درحالتی که forward\_en برابر با ۰ باشد شروط واحد HazardDetector مانند قبل است و درحالتی که برابر با ۱ باشد نیز در حالتی که mem\_read\_en در بخش exe برابر با ۱ باشد (یعنی بخواهیم مقداری از حافظه را بخوانیم) و همچنین src1 با مقصد exe\_wb یکی باشد یا اینکه در دستور از src2 استفاده شود (یعنی two\_src برابر با ۱ باشد و دستور از هر دو مقدار خوانده شده از رجیسترفایل استفاده کند) و همچنین مقدار src2 برابر با مقصد exe\_wb باشد، hazard را برابر ۱ قرار میدهیم.

لازم به ذکر است که اگر آپشن عدم وجود forwarding حذف میشد، نیازی نبود تا ورودیهای mem\_wb\_dest، سود، چون در این شرایط exe\_wb\_enable داده شود، چون در این شرایط فورواردینگ انجام میشود و نیازی به فعال کردن hazard نیست.

### Forwarding\_Unit:

همانطور که در قبل اشاره شد در Forwarding\_Unit مقدار select برای دو مولتی پلکسر بخش Forwarding وجود نداشته تعیین میشود، مقدار پیشفرض برای آن برابر با ۱۰۰ است که درصورتی اتفاق میافتد که forwarding و wb\_en و write back برابر با src1 بود، src1 بود، src1 بود، src1 بود، select مولتی پلکسر دوم برابر با select مولتی پلکسر دوم برابر با select مولتی پلکسر دوم برابر با forwarding\_en مولتی پلکسر دوم برابر با borwarding\_en مولتی پلکسر دوم برابر با borwarding\_en مولتی پلکسر دوم برابر با

```
module Forwarding_Unit (forward_en, WB_wb_en, MEM_wb_en, MEM_dst, WB_dst, src1_in, src2_in, sel_src1, sel_src2);
   input forward_en;
    input WB_wb_en, MEM_wb_en;
   input [`REGFILE_ADDRESS_LEN - 1:0] MEM_dst, WB_dst, src1_in, src2_in;
   output reg [1:0] sel_src1, sel_src2;
   always@(*) begin
        {sel_src1, sel_src2} = 4'd0;
        if (forward_en && WB_wb_en) begin
            if (WB_dst == src1_in) begin
                sel_src1 = `FORW_SEL_FROM_WB;
           if (WB_dst == src2_in) begin
                sel_src2 = `FORW_SEL_FROM_WB;
        if (forward_en && MEM_wb_en) begin
           if (MEM_dst == src1_in) begin
                sel_src1 = `FORW_SEL_FROM_MEM;
            if (MEM_dst == src2_in) begin
                sel_src2 = `FORW_SEL_FROM_MEM';
```

wb در Memory\_Stage برابر با src1 بود، select مولتی پلکسر اول برابر با 2'b01 میشود و درصورتی که برابر با src2 بود، select مولتی پلکسر دوم برابر با 2'b01 میشود.

در ورودیها و خروجیهای برخی ماژولها نیز تغییراتی ایجاد کردیم که در ادامه به توضیح آنها میپردازیم:

```
module ARM(clk, rst, forward_en);
   input clk, rst, forward_en;
   wire freeze, branch_taken;
   wire [`WORD_WIDTH-1:0] branchAddr, IFStagePcOut, IFRegPcOut, IFStageInstructionOut, IFRegInstructionOut;
   wire [`WORD_WIDTH-1:0] ID_pc_out, ID_val_Rn, ID_val_Rm;
   wire [`SIGNED_IMM_WIDTH-1:0] ID_signed_immediate;
   wire [`SHIFTER_OPERAND_WIDTH-1:0] ID_shifter_operand;
   wire [`REG_FILE_ADDRESS_LEN-1:0] ID_regFile_src1, ID_regFile_src2, ID_regFile_dst;
   wire [3:0] ID_execute_cmd_out, status_reg_out;
   wire ID_mem_read_out, ID_mem_write_out, ID_WB_en_out, ID_imm_out, ID_B_out, ID_status_update_out;
   wire IDreg_mem_read_out, IDreg_mem_write_out, IDreg_WB_en_out, IDreg_imm_out, IDreg_B_out, IDreg_S_out;
   wire [`REG_FILE_ADDRESS_LEN-1:0] IDreg_regFile_dst;
   wire [3:0] IDreg_execute_cmd_out, IDreg_status_reg_out;
   wire [`REG_FILE_ADDRESS_LEN-1:0] IDreg_regFile_src1, IDreg_regFile_src2;
   wire [`SHIFTER_OPERAND_WIDTH-1:0] IDreg_shifter_operand;
   wire [`SIGNED_IMM_WIDTH-1:0] IDreg_signed_immediate;
   wire [`WORD_WIDTH-1:0] IDreg_pc_out, IDreg_val_Rn, IDreg_val_Rm;
   //EXE Stage
    wire EXE_wb_en_out, EXE_mem_read_out, EXE_mem_write_out;
   wire [`WORD WIDTH-1:0] EXE alu out, EXE val Rm out;
   wire [`REG_FILE_ADDRESS_LEN-1:0] EXE_dst_out;
   wire EXEreg_wb_en_out, EXEreg_mem_read_out, EXEreg_mem_write_out;
   wire [`WORD_WIDTH-1:0] EXEreg_alu_out, EXEreg_val_Rm_out;
   wire [`REG_FILE_ADDRESS_LEN-1:0] EXEreg_dst_out;
   wire MEM_wb_en_out, MEM_mem_read_out;
   wire [`WORD_WIDTH-1:0] MEM_alu_out;
   wire [`REG_FILE_ADDRESS_LEN-1:0] MEM_dst_out;
   wire [`WORD_WIDTH-1:0] mem_out;
   wire MEMreg_wb_en_out, MEMreg_mem_read_out;
   wire [`WORD_WIDTH-1:0] MEMreg_alu_out;
   wire [`REG_FILE_ADDRESS_LEN-1:0] MEMreg_dst_out;
   wire [`WORD_WIDTH-1:0] MEMreg_mem_out;
   wire WB_WB_en_out;
   wire [`WORD_WIDTH-1:0] WB_value;
   wire [`REG_FILE_ADDRESS_LEN-1:0] WB_dst_out;
   wire two_src;
   //Forwarding Unit
   wire [1 : 0] FWD_sel_src1, FWD_sel_src2;
```

src1 و src2 به عنوان خروجی در مرحلهی ID\_Stage اضافه میشوند و همچنین در رجیسر بعد از ID نیز ذخیره میشود؛ میشوند و خروجی این رجیستر برای این مقادیر به عنوان ورودی src1 و src2 به واحد Forwarding داده میشود؛ همچنین خروجی این رجیستر برای این مقادیر به عنوان ورودی HazardDetection میدهیم و دو خروجی واحد select که select دو مولتی پلکسر بخش execution را مشخص میکنند نیز به عنوان دو بیتی مشخص شدهاند.

#### Test Bench:

```
module TB();

reg clk = 1'b0, rst = 1'b0, forward_en = 1'b0;

ARM arm(clk, rst, forward_en);

always #5 clk = ~clk;

initial begin

rst = 1'b1;

#10 rst = 1'b0;

#3000 $stop;


end

endmodule
```


سیگنال forward\_en مشخص میکند که از روش forwarding (ارسال رو به جلو) استفاده میکنیم یا خیر. این سیگنال را به سیگنالهای ورودی پردازنده اضافه میکنیم و سیگنالهای ورودی برابر rst, clk, forward\_en خواهد شد.

دو خروجی waveform را به ازای فعال بودن و نبودن سیگنال forward\_en بررسی میکنم:

### جالت forward en = 0:



### حالت forward\_en = 1:



همانطور که مشخص است، خروجی های در هر دو حالت صحیح است که عملکرد صحیح پردازنده را نشان میدهد. همچنین باید توجه کرد که در حالت دوم و با استفاده از forwarding سریعتر به انتهای برنامه میرسیم که نشان دهنده افزایش کارایی سیستم با اضافه شدن این حالت است.

# نتایج حاصل از پیاده سازی در Quartus را در هر دو حالت بررسی میکنیم:

Flow Status	Successful - Thu May 04 23:28:17 2023
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	MIPS
Top-level Entity Name	MIPS
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	<mark>7,675</mark> / 33,216 ( 23 % )
Total combinational functions	3,985 / 33,216 ( 12 % )
Dedicated logic registers	5,853 / 33,216 ( 18 % )
Total registers	5853
Total pins	418 / 475 ( 88 % )
Total virtual pins	0
Total memory bits	396,288 / 483,840 ( 82 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	0 / 4 ( 0 % )

Flow Status	Successful - Fri May 05 02:06:56 2023
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	MIPS
Top-level Entity Name	MIPS
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	<mark>7,928 /</mark> 33,216 ( 24 % )
Total combinational functions	4,272 / 33,216 ( 13 % )
Dedicated logic registers	5,857 / 33,216 ( 18 % )
Total registers	5857
Total pins	418 / 475 ( 88 % )
Total virtual pins	0
Total memory bits	396,288 / 483,840 ( 82 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	0 / 4 ( 0 % )

همانطور که مشخص است، با اضافه شدن قسمت forwarding، تعداد المان های منطقی نیز افزایش یافته است. حالت forward\_en = 0:

log: 2023/04/25 18:	dick to insert time bor																			
ype Alias	Name	-128 -64	9	64		128		192		256	320	384	448	512		76	640	 704	768	332
5 SW[0]																				
	arm_ID_Stage:ID_stage Register_File:regFile registerFile[0]	0	20										1024							
	l:arm_IID_Stage:ID_stage Register_File:regFile registerFile[1]	1					4								-2	47483648				
→ ARM:	l:arm_ID_Stage:ID_stage Register_File:regFile registerFile[2]	2		1 0		1		2	3	14						73741824				
	arm_IID_Stage:ID_stage Register_File:regFile registerFile[3]	3		0 1	2 3	0 1 2	3 0	1 2	3 0 1	2 3						41				
● ARM	l:arm_IID_Stage:ID_stage Register_File:regFile registerFile[4]	4	- 4	1	1032		1032	103	32	1032						8192				
	arm_ID_Stage:ID_stage Register_File:regFile registerFile[5]	5	-	123	8192	1	41	4	111	41						-123				
● ARM	arm_ID_Stage:ID_stage Register_File:regFile registerFile[6]	6		10	41	41	8192	41 81	92 4	1 8192						10				
	tarm_ID_Stage:ID_stage Register_File:regFile registerFile[7]	7											-123							
	arm_ID_Stage ID_stage Register_File regFile registerFile[8]	8											-2147483	648						
→ E ARM	arm_ID_Stage:ID_stage Register_File:regFile registerFile[9]	9											-11							
● ARM	arm_ID_Stage:ID_stage Register_File:regFile registerFile[10]	10		84									-107374	11824						
→ ARM:	arm_ID_Stage ID_stage Register_File regFile registerFile[11]	11		T									819	2						

### حالت forward\_en = 1:

log: 2023	/05/02 19:15:42 #0								cli	ck to insert time bi	M.							
Type Alias	Name	-128 -6	4 0		64	128	192	256	320	384	448	512	576	640	704	768	832	896
5	SW[0]																	
i9	File registerFile[0]		0	20							1024							
· -	●File registerFile[1]		1	ш		4							41824					
19	File]registerFile[2]		2		0	1 2	3					-21474	183648					
9	File registerFile[3]		3		0 1 2 3 0 1	1 2 3 0 1 2 3	1 2 3					4	1					
<b>.</b>	■File registerFile[4]		4	41								81	192					
19	File registerFile[5]		5	-123	8192	8192 41	41						23					
9	File]registerFile[6]		6	10	41	41 41	41						10					
<b>l</b> 9	■File registerFile[7]		7								-123							
19	File registerFile[8]		8								-2147483648							
9	File]registerFile[9]		9								-11							
l9	ile registerFile[10]		10	-84							-107374182	4						
19	ile registerFile[11]		11								8192							

### میزان افزایش کارایی:

با توجه به دو تصویر بالا زمانیکه پردازنده در حالت forward\_en = 0 تأخیر در حدود 284 کلاک است. همچنین وقتی پردازنده در در حالت forward\_en = 1 تأخیر در حدود 195 کلاک است. در نتیجه میزان بهبود کارایی با تقریب به صورت زیر بدست می آید:

$$performance1 = \frac{1}{Execution\ time1} = \frac{1}{284}$$
 
$$performance2 = \frac{1}{Excuarion\ time2} = \frac{1}{195}$$

$$speedUp = \frac{p1}{p2} = \frac{284}{195} \approx 1.45 \rightarrow 45\%$$

### میزان هزینه سختافزاری:

$$\frac{Logic \; Elements2}{Logic \; Elements1} = \frac{7,928}{7,675} \approx 1.032 \rightarrow 3.2\%$$

# میزان کارایی بر هزینه:

Cost per performance1 = 
$$\frac{7,928}{\frac{1}{284}}$$

$$Cost per performance2 = \frac{7,675}{\frac{1}{195}}$$

$$\frac{7,675 \times 195}{7,928 \times 284} \approx 0.66 \rightarrow 66\%$$

با توجه به محاسبات بالا نتیجه میگیریم که با اضافه شدن forwarding unit، در کنار افزایش هزینه، بهبود کارایی نیز داشتیم. نسبت هزینه اضافه شده به افزایش کارایی نشان میدهد که افزودن forwarding unit مجموعا باعث بهبود عملکرد سیستم شده است.

# بخش امتیازی:

بغیر از forwarding، برای جلوگیری از رخ دادن خطا ناشی از وابستگی داده، روش نرمافزاری یا Code Reordering نیز وجود دارد. این روش به اینصورت عمل میکند که بدون ایجاد تغییر در سخت افزار و فقط با جابجایی خطهای

رات دا او مارستگر دادمای ایا فامراه پیشتران هم	کد برنامه، سعی میکنیم بدون تغییر در ماهیت عملکرد، دستو
ورات دارای وابستکی دادهای را با فاصله بیستر از هم	قرار دهیم و به اینصورت از ایجاد خطا جلوگیری کنیم.