# :Register File

رجیستر فایل از یک آرایهی دوبعدی تشکیل شده است که شامل 16 رجیستر 32 بیتی است و در ابتدا باید هر خانهی آن را برابر با شمارهی خانهاش مقداردهی اولیه کنیم که این کار در initial begin انجام میشود؛ همچنین در یک always که به لبهی بالاروندهی clk و rst حساس است (rst به صورت async است) درصورتی که سیگنال writeBackEn فعال باشد مقدار ورودی (result\_WB) را در ایندکس dest\_wb رجیستر فایل میریزیم؛ مقدار خروجیهای reg1 و reg2 را نیز برابر با ایندکس src1 و src2 از رجیسترفایل قرار میدهیم.

```
module Register_File(reg1, reg2, result_WB, src1, src2, dest_wb, writeBackEn, rst, clk);
    input [`WORD_WIDTH-1:0] result_WB;
    input [`REG_FILE_ADDRESS_LEN-1:0] src1, src2, dest_wb;
    input clk, rst, writeBackEn;
    output [`WORD_WIDTH-1:0] reg1, reg2;
    reg [`WORD_WIDTH-1:0] registerFile [0:`REG_FILE_SIZE-1];
    integer i;
    initial begin
        for(i = 0; i < `REG_FILE_SIZE; i = i + 1)</pre>
            registerFile[i] <= i;</pre>
    always@(posedge clk, posedge rst)begin
        if(rst)
            for(i = 0; i < `REG_FILE_SIZE; i = i + 1)</pre>
                registerFile[i] <= i;</pre>
        else if(writeBackEn)
                registerFile[dest wb] <= result WB;</pre>
    assign reg1 = registerFile[src1];
    assign reg2 = registerFile[src2];
```

### :Control Unit

```
case (S)
    0: begin
                         executeCommand = `EX_STR;
                         executeCommand = `EX_LDR;
                         mem_read = 1'b1;
WB_Enable = 1'b1;
               case (op_code)
                         executeCommand = `EX MOV;
                         executeCommand = `EX_MVN;
WB_Enable = 1'b1;
                     `OP_ADD: begin
    executeCommand = `EX_ADD;
                         WB_Enable = 1'b1;
                         executeCommand = `EX_ADC;
WB_Enable = 1'b1;
                     `OP_SUB: begin
    executeCommand = `EX_SUB;
                         WB_Enable = 1'b1;
                          executeCommand = `EX SBC:
                         WB_Enable = 1'b1;
                         executeCommand = `EX_AND;
                     `OP_ORR: begin
    executeCommand = `EX_ORR;
                         WB\_Enable = 1'b1;
                          executeCommand = `EX_EOR;
                     `OP_CMP: begin
   executeCommand = `EX_CMP;
   WB_Enable = 1'b0;
                          executeCommand = `EX_TST;
                         WB_Enable = 1'b0;
assign status_update = S;
```

دستورات را طبق دو بیت 27 و 26 شان (Mode) به سه دستهی memory،branch و arithmetic تقسیم میشوند؛ تنها یک دستور در دستهی branch قرار دارد و سیگنال B را برای آن برابر 1 قرار میدهیم؛ طبق بیت 20 ام دستورات (S) memory) میتوان تصمیم گرفت که مربوط به دستور load یا store هستند، در دستور load بیت S برابر با 1 است چون state register را تغییر میدهد ولی در store اینگونه نیست؛ برای دستور store، برای دستور mem\_read،load را برابر 1 میکنیم تا بتواند در حافه بنویسد و دستور mem\_read،load را برابر 1 میکند تا از

حافظه بخواند، همچنین WB\_enable را برایی نوشتن در رجیستر فعال میکند؛ دستورات arithmetic را بر حسب بیتهای 24:21 شان (OP-Code) تقسیمبندی میکنیم؛ WB\_En برای تمامی این دستورات به جز Compare و Test برابر 1 است چون تمامی دستورات جز این دو، مقداری را در رجیستر مینویسند. در تمامی دستورات مقدار execute\_command را طبق جدول 5 موجود در گزارش کار مقداردهی میکنیم.

# :Condition\_Check

```
module Condition_Check(cond, status_register, condition_state);
    input [3:0] cond, status_register;
                 condition_state;
    assign {Z, C, N, V} = status_register;
    parameter [3:0] EQ = 4'b0000,
                    NE = 4'b0001,
                    CS_HS = 4'b0010,
                    CC LO = 4'b0011,
                    MI = 4'b0100,
                    PL = 4'b0101,
                    VS = 4'b0110,
                    VC = 4'b0111,
                    HI = 4'b1000,
                    LS = 4'b1001,
                    GE = 4'b1010,
                    LT = 4'b1011,
                    GT = 4'b1100,
                    LE = 4'b1101,
                    AL = 4'b1110;
        always @(cond, Z, C, N, V)begin
            case(cond)
                EQ:
                       condition_state = Z;
                        condition_state = ~Z;
                CS_HS: condition_state = C;
                CC_LO: condition_state = ~C;
                MI:
                       condition_state = N;
                PL:
                       condition_state = ~N;
                VS:
                       condition_state = V;
                        condition state = ~V;
                VC:
                       condition state = C & ~Z;
                HI:
                        condition_state = ~C & Z;
                LS:
                        condition_state = (N & V) | (~N & ~V);
                GE:
                LT:
                        condition_state = (N & ~V) | (~N & V);
                       condition_state = \simZ & ((N & V) | (\simN & \simV));
                GT:
                       condition_state = Z & ((N & ~V) | (~N & V));
                LE:
                       condition_state = 1'b1;
                AL:
endmodule
```

طبق 4 بیت condition\_state ،cond را برای حالات مختلف NE ،EQ و... با توجه به بیتهای Z و C و N و V و N و V تعیین میکنیم که در جدول 3 نوشته شده است.

# :ID Stage

```
module ID_Stage (clk, rst, freeze, reg_file_enable, pc_in, instruction_in, reg_file_result_WB, reg_file_dest_wb, status_register,
                                   pcOut, val_Rn, val_Rm, signed_immediate, shifter_operand, reg_file_src1,
                                   reg_file_src2, reg_file_dst, execute_cmd_out, mem_read_out, mem_write_out, WB_en_out, Imm_out, B_out, status_update_out);
   input clk, rst, freeze, reg_file_enable;
   input [`WORD_WIDTH-1:0] pc_in, instruction_in, reg_file_result_WB;
   input [3:0] reg_file_dest_wb, status_register;
   output [`WORD_WIDTH-1:0] pcOut, val_Rn, val_Rm;
   output [`SIGNED_IMM_WIDTH-1:0] signed_immediate;
   output [`SHIFTER_OPERAND_WIDTH-1:0] shifter_operand;
   output [`REG_FILE_ADDRESS_LEN-1:0] reg_file_src1, reg_file_src2, reg_file_dst, execute_cmd_out;
   output mem_read_out, mem_write_out, WB_en_out, Imm_out, B_out, status_update_out;
   wire [8:0] ctrl_unit_mux_in, ctrl_unit_mux_out;
   wire[3:0] executeCommand;
   wire mem_read, mem_write, WB_Enable, B, status_update, condition_state;
   wire ctrl unit mux enable;
   Mux2To1 #(4) muxRegFile(.out(reg_file_src2),.in1(instruction_in[3:0]), .in2(instruction_in[15:12]), .sel(mem_write));
   Register_File regFile(.reg1(val_Rn), .reg2(val_Rm), .result_WB(reg_file_result_WB), .src1(reg_file_src1), .src2(reg_file_src2),
                        .dest_wb(reg_file_dest_wb), .writeBackEn(reg_file_enable), .rst(rst), .clk(clk));
   Mux2To1 #(9) muxCtrlUnit(.out(ctrl_unit_mux_out),.in1(ctrl_unit_mux_in), .in2(9'd0), .sel(ctrl_unit_mux_enable));
   Control_Unit ctrlUnit(.S(instruction_in[20]), .mode(instruction_in[27:26]), .op_code(instruction_in[24:21]), .executeCommand(executeCommand),
                          .mem_read(mem_read), .mem_write(mem_write), .WB_Enable(WB_Enable), .B(B), .status_update(status_update));
   {\tt Condition\_Check \ cond(Check(.cond(Condition\_in[31:28]), \ .status\_register(Status\_register), \ .condition\_state(Condition\_state));}
   assign pcOut = pc_in;
   assign ctrl_unit_mux_in = {status_update, B, executeCommand, mem_write, mem_read, WB_Enable};
   assign {status_update_out, B_out, execute_cmd_out, mem_write_out, mem_read_out, WB_en_out} = ctrl_unit_mux_out;
   assign shifter_operand = instruction_in[11:0];
   assign reg_file_dst = instruction_in[15:12];
   assign reg_file_src1 = instruction_in[19:16];
   assign signed_immediate = instruction_in[23:0];
   assign Imm_out = instruction_in[25];
```

در این ماژول از ماژولهای Control\_Unit ،Register\_File و Consition\_Check نمونهگیری میکنیم؛ بر سر ورودی src2 رجیستر فایل یک مولتی پلکسر 4 بیتی وجود دارد که select آن mem\_write است و بین بیتهای 3:0 و 15:12 دستور انتخاب میکند؛ همچنین یک مولتی پلکسر 9 بیتی برای سیگنالهای کنترلی تعریف میکنیم که سلکتور آن درصورتی 1 میشود که freeze باشد و یا condition\_state برابر 0 باشد، در این صورت سیگنالهای کنترلی که در Control\_Unit مقداردهی شدهاند به مرحلهی بعد منتقل میشوند و در غیر اینصورت مقادیر تمامی سیگنالهای کنترلی برابر با 0 میشود. در این ماژول مقادیر instruction را نیز طبق جدول با ورودی instruction مقداردهی میکنیم.

## :ID\_Stage\_Register

```
module ID_Stage_Reg #(parameter N = 32)(clk, rst, flush, mem_read_in, mem_write_in, WB_Enable_in, Imm_in, B_in, status_update_in,
reg_file_dst_in, executeCommand_in, status_register_in, reg_file_src1_in, reg_file_src2_in,
shifter_operand_in, signed_immediate_in, pc_in, val_Rn_in, val_Rm_in, mem_read_out,
mem_write_out, WB_Enable_out, Imm_out, B_out, status_update_out, reg_file_dst_out, execute_cmd_out,
                                                                       status_register_out, reg_file_src1_out, reg_file_src2_out, shifter_operand_out, signed_immediate_out,
pc_out, val_Rn_out, val_Rm_out);
      input clk, rst, flush, mem_read_in, mem_write_in, WB_Enable_in, Imm_in, B_in, status_update_in;
input [3:0] reg_file_dst_in, executeCommand_in, status_register_in, reg_file_src1_in, reg_file_src2_in;
      input [`SIGNED_IMM_WIDTH-1:0] signed_immediate_in;
input [`WORD_WIDTH-1:0] pc_in, val_Rn_in, val_Rm_in;
     output reg mem_read_out, mem_write_out, WB_Enable_out, Imm_out, B_out, status_update_out;
output reg [3:0] reg_file_dst_out, execute_cmd_out, status_register_out, reg_file_src1_out, reg_file_src2_out;
output reg ['SHIFTER_OPERAND_WIDTH-1:0] shifter_operand_out;
output reg ['SHORD_IMM_WIDTH-1:0] signed_immediate_out;
output reg ['WORD_WIDTH-1:0] pc_out, val_Rm_out, val_Rm_out;
    always @(posedge clk, posedge rst) begin
                     reg_file_dst_out <= 0;
                     val_Rn_out <= 0;</pre>
                     val_Rm_out <=0;
                     signed_immediate_out <= 0;</pre>
                     shifter_operand_out <= 0;
execute_cmd_out <= 0;</pre>
                     status_register_out <= 0;
                    mem_read_out <= 0;
mem_write_out <= 0;</pre>
                     Imm_out <= 0;
                     reg_file_src1_out <= 0;
reg_file_src2_out <= 0;
      if (flush)
                     reg_file_dst_out <= 0;
val_Rn_out <= 0;
                     signed_immediate_out <= 0;</pre>
                     shifter_operand_out <= 0;
                     status_register_out <= 0;
                     mem_read_out <= 0;</pre>
                     mem_write_out <= 0;
                     Imm out <= 0;
                     status_update_out <= 0;
reg_file_src1_out <= 0;</pre>
                     reg_file_src2_out <= 0;</pre>
                     reg_file_dst_out <= reg_file_dst_in;</pre>
                     val_Rn_out <= val_Rn_in;</pre>
                     val_Rm_out <= val_Rm_in;</pre>
                     signed_immediate_out <= signed_immediate_in;
shifter_operand_out <= shifter_operand_in;</pre>
                     execute_cmd_out <= executeCommand_in;</pre>
                    status_register_out <= status_register_in;
mem_read_out <= mem_read_in;</pre>
                    mem_write_out <= mem_write_in;
WB_Enable_out <= WB_Enable_in;
                     Imm_out <= Imm_in;</pre>
                     status_update_out <= status_update_in;
reg_file_src1_out <= reg_file_src1_in;</pre>
                     reg_file_src2_out <= reg_file_src2_in;
```

در این رجیستر مقادیر بدست آمده در مرحلهی قبل با لبهی بالاروندهی clk آپدیت میشوند و درصورتی که flush برابر با 1 باشد مقادیر تمامی آنها برابر با 0 میشود.

# :Arm Top module

```
odule ARM(clk, rst, out);
      output [31:0] out;
      wire freeze, branch_taken;
      wire [`WORD_WIDTH-1:0] branchAddr, IFStagePcOut, IFRegPcOut, IFStageInstructionOut, IFRegInstructionOut;
     wire ['WORD_WIDTH-1:0] ID_pc_out, ID_val_Rn, ID_val_Rm;
     wire [`SIGNED_IMM_WIDTH-1:0] ID_signed_immediate;
      wire [`SHIFTER_OPERAND_WIDTH-1:0] ID_shifter_operand;
      wire [`REG_FILE_ADDRESS_LEN-1:0] ID_regFile_src1, ID_regFile_src2, ID_regFile_dst;
      wire [3:0] ID_execute_cmd_out, status_reg_out;
      wire ID_mem_read_out, ID_mem_write_out, ID_WB_en_out, ID_imm_out, ID_B_out, ID_status_update_out;
      wire IDreg_mem_read_out, IDreg_mem_write_out, IDreg_WB_en_out, IDreg_imm_out, IDreg_B_out, IDreg_status_update_out;
     wire [`REG_FILE_ADDRESS_LEN-1:0] IDreg_regFile_dst;
wire [3:0] IDreg_execute_cmd_out, IDreg_status_out;
      wire [`REG_FILE_ADDRESS_LEN-1:0] IDreg_regFile_src1, IDreg_regFile_src2;
      wire [`SHIFTER_OPERAND_WIDTH-1:0] IDreg_shifter_operand;
      wire [`SIGNED_IMM_WIDTH-1:0] IDreg_signed_immediate;
      wire ['WORD_WIDTH-1:0] IDreg pc out, IDreg val Rn, IDreg val Rm;
      wire [31:0] execOut, exMemRegOut, memOut, memWbRegOut, IFIDregOut;
      wire WB_WB_en_out;
      wire [`WORD_WIDTH-1:0] WB_Value;
      wire [`REG_FILE_ADDRESS_LEN-1:0] WB_dst_out;
    IF_Stage IF_stage(.clk(clk), .rst(rst), .freeze(freeze), .branch_taken(branch_taken), .branchAddr(branchAddr), .pc(IFStagePcOut),
                                                           .instruction(IFStageInstructionOut));
      IF_Stage_Reg IF_stage_reg(.clk(clk), .rst(rst), .freeze(freeze), .flush(branch_taken), .pcIn(IFStagePcOut), .instructionIn(IFStageInstructionOut),
                                                                                  .pcOut(IFRegPcOut), .instruction(IFRegInstructionOut));
     ID_Stage ID_stage(.clk(clk), .rst(rst), .freeze(1'b0), .reg_file_enable(/*WB_WB_en_out*/1'b0), .pc_in(IFRegPcOut), .instruction_in(IFStageInstructionOut),
                                                                                                                                               */32'd0), .reg_file_dest_wb(/*WB_dst_out*/ 4'd0), .status_register(/*status
                                                          . val\_Rn(ID\_val\_Rn), \ . val\_Rm(ID\_val\_Rm), \ . signed\_immediate(ID\_signed\_immediate), \ . shifter\_operand(ID\_shifter\_operand), \ . shifter\_operand(ID\_shifter
                                                          . reg\_file\_src1(ID\_regFile\_src1), \ . reg\_file\_src2(ID\_regFile\_src2), \ . reg\_file\_dst(ID\_regFile\_dst), \\
                                                           .execute_cmd_out(ID_execute_cmd_out), .mem_read_out(ID_mem_read_out), .mem_write_out(ID_mem_write_out),
                                                           .WB_en_out(ID_WB_en_out), .Imm_out(ID_imm_out), .B_out(ID_B_out), .status_update_out(ID_status_update_out));
     ID_Stage_Reg ID_stage_reg(.clk(clk), .rst(rst), .flush(EXE_B_out), .mem_read_in(ID_mem_read_out), .mem_write_in(ID_mem_write_out),
                                                                               .WB_Enable_in(ID_WB_en_out), .Imm_in(ID_imm_out), .B_in(ID_B_out), .status_update_in(ID_status_update_out), .reg_file_dst_in(ID_regFile_dst), .executeCommand_in(ID_execute_cmd_out), .status_register_in(/*status_reg_c
                                                                                .reg_file_src1_in(ID_regFile_src1), .reg_file_src2_in(ID_regFile_src2), .shifter_operand_in(ID_shifter_operand),
                                                                                . signed\_immediate\_in(ID\_signed\_immediate), \ .pc\_in(ID\_pc\_out), \ .val\_Rn\_in(ID\_val\_Rn), \ .val\_Rm\_in(ID\_val\_Rm), \ .val\_Rm], \ .val\_Rm\_in(ID\_val\_Rm), \ .val\_Rm\_in(ID\_val_Rm), \ .val\_Rm], \ .val\_Rm\_in(ID\_val_Rm), \ .val\_Rm], \ .val\_Rm\_in(ID\_val_Rm), \ .val\_Rm], \ .val\_Rm\_in(ID\_val_Rm), \ .val
                                                                                   .mem_read_out(IDreg_mem_read_out),    .mem_write_out(IDreg_mem_write_out),    .WB_Enable_out(IDreg_WB_en_out),
                                                                               .Imm_out(IDreg_imm_out), .B_out(IDreg_B_out), .status_update_out(IDreg_status_update_out),
                                                                                .reg_file_dst_out(IDreg_regFile_dst), .execute_cmd_out(IDreg_execute_cmd_out), .status_register_out(IDreg_status_out),
                                                                                . reg\_file\_src1\_out(IDreg\_regFile\_src1), \ . reg\_file\_src2\_out(IDreg\_regFile\_src2), \ . shifter\_operand\_out(IDreg\_shifter\_operand), \ . reg\_file\_src2), \ . reg\_file
                                                                                . {\tt signed\_immediate\_out(IDreg\_signed\_immediate), .pc\_out(IDreg\_pc\_out),} \\
                                                                                 .val_Rn_out(IDreg_val_Rn), .val_Rm_out(IDreg_val_Rm));
    Exec_Stage Exec_stage(.clk(clk), .rst(rst), .in(IDreg_pc_out), .out(execOut));
      Exec_Stage_Reg Exec_stage_reg(.clk(clk), .rst(rst), .in(execOut), .out(exMemRegOut));
      Mem_Stage Mem_stage(.clk(clk), .rst(rst), .in(exMemRegOut), .out(memOut));
      Mem_Stage_Reg Mem_stage_reg(.clk(clk), .rst(rst), .in(memOut), .out(memWbRegOut));
      WB_Stage WB_stage(.clk(clk), .rst(rst), .in(memWbRegOut), .out(out));
```

به ازای wire هایی که هنوز پیادهسازی نشدهاند 0 قرار میدهیم و خروجی ID\_Stage را به ورودی ID\_Stage\_reg وصل میکنیم. همانطور که تصویر زیر دیده میشود 18 دستور اول را در instruction memory قرار میدهیم.

```
"include "defines.v"
module Instruction_Memory(rst, addr, read_instruction);
input [ INSTRUCTION_LEN - 1 : e] addr;
input [ INSTRUCTION_LEN - 1 : e] addr;
input [ INSTRUCTION_LEN - 1 : e] read_instruction;

reg[7 : e] instruction[e]: INSTRUCTION_MEM_SIZE - 1];
assign read_instruction = (instruction[addr], instruction[addr + 1], instruction[addr + 2], instruction[addr + 3]);

always @(rosedge rst) begin


if (rst)
begin

{instruction[e], instruction[f], i
```

### درستی سیگنالهای خروجی Control\_Unit و Rn و Rm:


چهار مورد از 18 دستور اول را انتخاب کرده و به توضیح درستی آنها میپردازیم.

: //MOV R0 ,#20 //R0 = 20




همانطور که میبینیم تنها مقدار سیگنال کنترلی WB\_Enable برابر با 1 است که همانگونه است که انتظارش را داشتیم و مقادیر Rn و Rm باید برابر با اندیسشان باشد در اینجا بیتهای 3:0 دستور برابر با 0100 است پس مقدار Rn برابر با 0 است. همچنین مقدار Rn برابر با 0 است. همچنین executeCommand مربوط به آن برابر با 0001 است.

#### دستور 23- = 123 //ORR R7 ,R5,R2,ASR #2 //R7 =-123




همانطور که میبینیم تنها مقدار سیگنال کنترلی WB\_Enable برابر با 1 است که همانگونه است که انتظارش را داشتیم و مقادیر Rn و Rn باید برابر با اندیسشان باشد در اینجا بیتهای 3:0 دستور برابر با 0010 است پس مقدار Rn برابر با 5 است. توجه شود که مقادیر Rn برابر با 5 است. توجه شود که مقادیر Rn و Rn و Rn و Rn و executeCommand مربوط به آن برابر با 0111 است.

#### دستور 8192 = 8192 |//STR R1 ,[R0],#0 //MEM[1024] = 8192



همانطور که میبینیم تنها مقدار سیگنال کنترلی mem\_write برابر با 1 است زیرا دستور store باید در حافظه بنویسد و مقادیر Rn و Rm باید برابر با اندیسشان باشد در اینجا بیتهای 3:0 دستور برابر با 0001 است پس مقدار Rm برابر با 1 میشود و بیتهای 19:16 برابر با 0000 است پس مقدار Rn برابر با 0 است. همچنین executeCommand مربوط به آن برابر با 0010 است. همچنین بیت S در اینجا برابر با 0 است چون نیازی به آپدیت کردن status register نیست. Condition\_state برابر با 1 است چون cond برابر با 1110 است. executeCommand مربوط به آن برابر با 0010 است.

### دستور R6, R6, CMP R8.



همانطور که دیده میشود در این دستور WB\_Enable برابر با 0 است چون نیازی به ذخیرهی نتیجه در رجیستر نیست؛ بیتهای 3:0 دستور برابر با 0110 است پس مقدار Rm برابر با 6 میشود و بیتهای 19:16 برابر با 1000 است. Condition\_state برابر با 1 است چون cond برابر با 1 است. executeCommand مربوط به آن برابر با 0100 است. Status register باید آپدیت شود.