:ALU

```
odule ALU ( val1, val2, cin, EX_command, ALU_out, SR);
  input ['WORD_WIDTH-1:0] val1, val2;
  input cin;
   input [3:0] EX_command;
output reg [`WORD_WIDTH-1:0] ALU_out;
output [3:0] SR;
   reg V, C;
wire N, Z;
   always @(*) begin
{V, C} = 2'd0;
case (EX_command)
                     ALU out = val2:
                `EX_MVN: begin
ALU_out = ~val2;
                     {C, ALU_out} = val1 + val2;
V = ((val1[`WORD_WIDTH - 1] == val2[`WORD_WIDTH - 1]) & (ALU_out[`WORD_WIDTH - 1] != val1[`WORD_WIDTH - 1]));
                     {C, ALU_out} = val1 + val2 + cin;
V = ((val1[`WORD_WIDTH - 1] == val2[`WORD_WIDTH - 1]) & (ALU_out[`WORD_WIDTH - 1] != val1[`WORD_WIDTH - 1]));
                EX SUB: begin
                   {C, ALU_out} = val1 - val2;

V = ((val1[`WORD_WIDTH - 1] == val2[`WORD_WIDTH - 1]) & (ALU_out[`WORD_WIDTH - 1] != val1[`WORD_WIDTH - 1]));
                EX_SBC: begin
{C, ALU_out} = val1 - val2 -1 + cin;
V = ((val1[`WORD_WIDTH - 1] == val2[`WORD_WIDTH - 1]) & (ALU_out[`WORD_WIDTH - 1] != val1[`WORD_WIDTH - 1]));
                     ALU out = val1 & val2:
                EX_ORR: begin
ALU_out = val1 | val2;
                     ALU out = val1 ^ val2;
                EX_CMP: begin
{C, ALU_out} = {val1[`WORD_WIDTH-1], val1} - {val2[`WORD_WIDTH-1], val2};

V = ((val1[`WORD_WIDTH - 1] == val2[`WORD_WIDTH - 1]) & (ALU_out[`WORD_WIDTH - 1] != val1[`WORD_WIDTH - 1]);
                `EX_TST: begin
ALU_out = val1 & val2;
               ALU_out = val1 + val2;
                EX_STR: begin

ALU_out = val1 + val2;
   assign SR = {Z, C, N, V};
assign N = ALU_out[`WORD_WIDTH-1];
assign Z = |ALU_out ? 1'b0:1'b1;
```

طبق 4 بیت execute_command مشخص میشود که واحد arithmetic باید یه عملیاتی انجام دهد؛ برای عملیات جمع یا تفریق، سمت چپترین بیت نتیجه را به عنوان بیت carry در نظر میگیریم؛ همچنین بیت عملیات جمع یا تفریق، سمت چپترین با 1 است که اولا دو عددی که روی آنها عملیات انجام میدهیم هم علامت باشند (یعنی سمت چپترین بیتشان باهم برابر باشد) و ثانیا عدد حاصل شده با این اعداد هم علامت نباشد. درصورتی که z = 0 تمامی بیتهای نتیجه برابر با 0 بود یعنی عدد برابر با 0 است پس z = 0 میشود و در غیر اینصورت برابر با 1 است.

همچنین اگر سمت چپترین بیت نتیجه برابر با 1 باشد یعنی عدد منفی است و N = 1 میشود. در نهایت چهار بیت نشاندهندهی وضعیت را در SR ذخیره میکنیم.

:Val2Generator

```
module Val2Generator(val_Rm, shift_operand, immediate, is_mem_cmd, val2_out);
    input [`WORD_WIDTH-1:0] val_Rm;
    input [`SHIFTER_OPERAND_WIDTH-1:0] shift_operand;
    input immediate, is_mem_cmd;
    output reg [`WORD_WIDTH-1:0] val2_out;
    reg [2 * (`WORD_WIDTH) - 1 : 0] tmp;
    always @(val_Rm, shift_operand, immediate, is_mem_cmd) begin
        val2_out = `WORD_WIDTH'b0;
        tmp = 0;
        if (is_mem_cmd == 1'b0) begin
            if (immediate == 1'b1) begin
                val2_out = {24'b0 ,shift_operand[7 : 0]};
                tmp = {val2_out, val2_out} >> (({{2'b0},shift_operand[11 : 8]}) << 1);</pre>
                val2_out = tmp[`WORD_WIDTH - 1 : 0];
            else if(immediate == 1'b0 && shift_operand[4] == 0) begin
                case(shift_operand[6:5])
                     `LSL_SHIFT : begin
                        val2_out = val_Rm << shift_operand[11 : 7];</pre>
                    end
                    `LSR_SHIFT : begin
                        val2 out = val Rm >> shift operand[11 : 7];
                    `ASR_SHIFT : begin
                        val2_out = val_Rm >>> shift_operand[11 : 7];
                     ROR_SHIFT : begin
                        tmp = {val_Rm, val_Rm} >> (shift_operand[11 : 7]);
                        val2_out = tmp[`WORD_WIDTH - 1 : 0];
                    end
                endcase
        end
            val2_out = { {20{shift_operand[11]}} , shift_operand[11 : 0]};
    end
```

در این قسمت مقدار ورودی دوم ALU محاسبه میشود. در ابتدا دستورات را بر حسب اینکه مربوط به حافظه هستند یا نه به دو دسته تقسیم میکنیم. mem_write_en یا mem_read_en میکنیم تا 32 بیت شود و آن را به عنوان با 1 است. در این حالت عدد 12 بیتی sign_extend را shift_operand میکنیم تا 32 بیت شود و آن را به عنوان مقدار ورودی دوم ALU قرار میدهیم. درصورتی که دستور مربوط به حافظه باشد و بیت ا در instruction برابر با 1 باشد، 8 بیت سمت راست instruction را برمیداریم و در یک ظرف 32 بیتی میریزیم یعنی به سمت چپ آن 1 باشد، 8 بیت سمت راست rotate_imm (instruction[11:8] بو برابر [11:8] val2_out, val2_out} و در یک ظرف 20 بیتی میریزیم و به سمت راست بیتی از بین نرود. در نهایت اگر بیت برابر با 0 و بیت چهارم دستورالعمل نیز برابر با 0 باشد، عملوند دوم را بر اساس دو بیتی که تعیین کننده ی نوع شیفت است، شیفت میدهیم.

:Status_Register

```
module Status_Register(clk, rst, ld, in, out);
  input clk;
  input rst;
  input ld;
  input [3:0] in;
  output reg [3:0] out;
  always@(posedge clk, posedge rst)
  begin
     if (rst)
        out <= 0;
  else
     if (ld)
        out <= in;
  end
endmodule</pre>
```

Status_register مانند یک رجیستر معمولی است که چهار بیت وضعیت Z, C, N, V را ذخیره میکند و load آن را نیز به بیت S متصل میکنیم تا در صورت نیاز مقادیر بیتهای وضعیت آپدیت شود.

:EXE_Stage

```
module Exec_Stage(clk, rst, pc_in, mem_read_in, mem_write_in, S, B, WB_en_in, execute_cmd_in, immediate_in, signed_immediate_24_in, shift_operand_in, val_Rn_in, val_Rm_in, SR_in, dst_in, alu_out, branch_address, status_reg_out, branch_taken_out, WB_en_out, mem_read_out, mem_write_out, dst_out, val_Rm_out);
      input clk, rst;
      input mem_read_in, mem_write_in, S, B, WB_en_in;
      input immediate in:
      input [`SIGNED_IMM_WIDTH-1:0] signed_immediate_24_in;
     input [`SHIFTER_OPERAND_WIDTH - 1 : 0] shift_operand_in;
input [`WORD_WIDTH - 1: 0] val_Rn_in, val_Rm_in;
     input [3:0] SR_in;
input [`REG_FILE_ADDRESS_LEN-1:0] dst_in;
     output ['WORD_WIDTH - 1 : 0] alu_out;
output ['WORD_WIDTH - 1 : 0] branch_address;
output [3:0] status_reg_out;
output branch_taken_out, WB_en_out, mem_read_out, mem_write_out;
     output [`REG_FILE_ADDRESS_LEN-1:0] dst_out;
output [`WORD_WIDTH - 1 : 0] val_Rm_out;
     wire [3:0] status_bits;
wire [`WORD_WIDTH - 1 : 0] val2out;
     ALU alu(.val1(val_Rn_in), .val2(val2out), .cin(SR_in[2]), .EX_command(execute_cmd_in), .ALU_out(alu_out), .SR(status_bits));
     wire is_mem_cmd;
assign is_mem_cmd = mem_read_in | mem_write_in;
     assign dst_out = dst_in;
     assign mem_read_out = mem_read_in;
assign mem_write_out = mem_write_in;
      assign WB en out = WB en in:
     Status_Register status_ref(.clk(clk), .rst(rst), .ld(S), .in(status_bits), .out(status_reg_out));
    assign val_Rm_out = val_Rm_in;
Val2Generator v2g(.val_Rm(val_Rm_in), .shift_operand(shift_operand_in), .immediate(immediate_in), .is_mem_cmd(is_mem_cmd), .val2_out(val2out));
     wire ['WORD_WIDTH - 1 : 0] sign_immediate_extended = { {8{signed_immediate_24_in[23]}}}, signed_immediate_24_in};
wire ['WORD_WIDTH - 1 : 0] sign_immediate_extended_xfour = sign_immediate_extended << 2;
Adder adderPc(.a(pc_in), .b(sign_immediate_extended_xfour), .res(branch_address));</pre>
```

همانطور که در کد مشخص است برای بدست آوردن آدرس پرش ابتدا عدد 24 بیتی را sign_extend میکنیم و سپس آن را دو واحد به چپ شیفت میدهیم تا عدد مضرب 4 شود (چون pc را در هر مرحله با 4 جمع میکنیم). در مرحله EXE نمونهگیری میکنیم و مقدار خروجی در مرحله Val2Generator ،ALU نمونهگیری میکنیم و مقدار خروجی در ALU میدهیم.

:EXE_Stage_reg

```
module Exec_Stage_Reg (clk, rst, dst_in, mem_read_in, mem_write_in, WB_en_in, ALU_res_in, dst_out, ALU_res_out, val_Rm_out, mem_read_out, mem_write_out, WB_en_out);
input [ Kec_FILE_ADDRESS_LEN-1:0] dst_dn;
input [ WORD_WIDTH-1:0] ALU_res_in;

output reg [ REG_FILE_ADDRESS_LEN-1:0] dst_out;
output reg [ WORD_WIDTH-1:0] ALU_res_out;
output reg mem_read_out, mem_write_out, WB_en_out;

always @(posedge clk, posedge rst) begin
if(rst) begin
dst_out <= 0;
ALU_res_out <= 0;
mem_read_out <= mem_read_oi;
mem_write_out <= mem_read_oi;
mem_read_oit <= mem_read_oit <=
```

همانطور که در کد دیده میشود این رجیستر مقادیر dest و WB_En و حاصل ALU، مقدار mem_read ،Rm و mem_write ذخیره میشود.

:Data_Memory

```
module Data_Memory(clk, rst, addr, write_data, mem_read, mem_write, read_data);
input ['INSTRUCTION_LEN - 1 : 0] addr, write_data;
input clk, rst, mem_read, mem_write;
output ['INSTRUCTION_EN - 1 : 0] read_data;

reg[7 : 0] data[0:'INSTRUCTION_MEM_SIZE - 1];
integer i;

assign read_data = mem_read ? {data[addr], data[addr + 1], data[addr + 2], data[addr + 3]} : 'INSTRUCTION_LEN'b0;

wire ['INSTRUCTION_LEN - 1 : 0] new_addr;
assign new_addr = { {addr['INSTRUCTION_LEN - 1 : 2]}, {2'b00} };

always@(posedge clk, posedge rst)begin
    if(rst)
        for(i = 0; i < 'INSTRUCTION_MEM_SIZE; i = i + 1)
              data[i] <= 8'd0;
    if (mem_write)begin
        {data[new_addr], data[new_addr + 1], data[new_addr + 2], data[new_addr + 3]} = write_data;
end
end
end
endmodule</pre>
```

از آنجایی که instruction ها 32 بیتی است ولی هر خانه از حافظه 8 بیت گنجایش دارد، زمانی که instruction برابر با 1 است مقداری که باید در حافظه نوشته شود را در چهار خانهی کنارهم از حافظه می نویسیم. زمانی که mem_read برابر با 1 است نیز مقدار چهار خانهی کنار هم از حافظه را در read_data می ریزیم و در غیر اینصورت مقدار این خروجی برابر با 0 است؛ خانههای حافظه نیز در ابتدا با 0 مقداردهی اولیه شدهاند.

:Mem_Stage

```
module Mem_Stage (clk, rst, dst, ALU_res, val_Rm, mem_read, mem_write, WB_en, dst_out, ALU_res_out, mem_out, mem_read_out, WB_en_out);
input ['REG_FILE_ADDRESS_LEN-1:0] dst;
input ['WORD_WIDTH-1:0] ALU_res;
input ['WORD_WIDTH-1:0] val_Rm;
input mem_read, mem_write, WB_en;

output ['WORD_WIDTH-1:0] dst_out;
output ['WORD_WIDTH-1:0] ALU_res_out;
output ['WORD_WIDTH-1:0] mem_out;
output ['WORD_WIDTH-1:0] mem_out;

assign dst_out = dst;
assign dst_out = dst;
assign mem_read_out, WB_en_out;

bata_Memory data_mem(.clk(clk), .rst(rst), .addr(ALU_res), .write_data(val_Rm), .mem_read(mem_read), .mem_write(mem_write), .read_data(mem_out));
endmodule
```

در این ماژول از Data_Memory نمونهگیری میکنیم و مقادیر WB_en ،mem_read ،dest و ALU_res با این مقادیر در ورودی ماژول برابر است.

:Mem_Stage_reg

در این رجیستر مقادیر mem_read،mem_data ،ALU_res ،dest و WB_en نگهداری میشود.

:WB_Stage

```
module WB_Stage(clk, rst, dst, ALU_res, mem_data, mem_read, WB_en, WB_dst, WB_en_out, WB_value);
input clk, rst;
input ['REG_FILE_ADDRESS_LEN-1:0] dst;
input ['WORD_WIDTH-1:0] ALU_res;
input ['WORD_WIDTH-1:0] mem_data;
input mem_read, WB_en;
output ['REG_FILE_ADDRESS_LEN-1:0] WB_dst;
output WB_en_out;
output WB_en_out;
output ['WORD_WIDTH-1:0] WB_value;
assign WB_dst = dst;
assign WB_en_out = WB_en;
Mux2To1 #('WORD_WIDTH) MUX_2_to_1_Reg_File (.out(WB_value), .in1(ALU_res), .in2(mem_data), .sel(mem_read));
endmodule
```

در این مرحله یک موبت پلکسر وجود دارد که تعیین میکند مقدار خروجی از حافظه و یا مقدار خروجی ALU در رجیستر نوشته شود؛ قسمت select این موبتی پلکسر mem_read_enable است.

:ARM

```
| March | Marc
```

در اینجا wire های مربوط را به ماژولهای نمونهگیری شده وصل میکنیم، برای مثال خروجی branch_taken به ورودی flush دو رجیستر اول و select مولتی پلکسر موجود در مرحله IF وصل میشود. همچنین WB_Dest، WB_Dest و WB_EN و WB_EN از مرحله WB به رجیستر فایل که در مرحله ID است متصل میشود.

توضيح 4 دستور برنامه:

دستور چهارم:

1110_00_0_0100_1_0010_0011_00000000010

دستور چهارم، دستور ADD میباشد که مقدار رجیستر دوم را با خودش جمع کرده و در رجیستر سوم ذخیره میکند. از آنجایی که مقدار رجیستر دوم 2 است، بنابراین پاسخی که در رجیستر سوم ذخیره میشود برابر 4 خواهد بود. در تصویر زیر مقدار رجیستر را قبل و بعد از تغییر مشاهده میکنیم.

≨ 1+	Msgs												
-/ /TB/arm/ID_stage/regFile/registerFile	0 1 2 3 4 5 6 7 8 9 10 11	20 4	1096 -1	10737	741824	34567	8 9 10 11	 20 -	096 -10	73741824	44567	8 9 10 11)
	0	20											
ģ-分 [1]	1	409	6										
<u>+</u> - / [2]	2	(-10)	737418	324									
.	3	3						4					

• دستور هفتم:

1110_00_0_0110_0_0000_0110_000010100000

دستور هفتم، دستور SBC میباشد که مقدار c in1 - in2 - ~C را اینجا اما یک Logical Shift Right داریم، که یعنی باید رجیستر صفرم را 1 بیت به راست شیفت داده و سپس عملیات را انجام دهیم. مقدار رجیستر صفرم برابر 20 است، که با شیفت دادن مقدار آن برابر 10 میشود، سپس با انجام عملیات مقدار نهایی آن برابر 9 خواهد شد.

≨ 1+	Msgs											
=	0 1 2 3 4 5 6 7 8 9 10 11	20 -	1096 -107	374182 4	4 40 -12 6	78910	 20 -	096 -107	3741824	4 40 -12 9	78910)
 - /→ [0]	0	20										
p - 分 [1]	1	409	6									
	2	-10	73741824									
	3	4										
	4	40										
	5	-12										
	6	6					9					

• دستور یازدهم:

1110_00_0_0001_0_0100_1010_000000000101

دستور یازدهم، دستور EOR میباشد که بیت های رجیستر هارا با هم xor میکند. در اینجا بیت های دو رجیستر 4 ام و 5 ام را با هم xor کرده و در رجیستر دهم ذخیره میکنیم، از آنجایی که مقدار این رجیسترها به ترتیب 40 و 12- است، بنابراین نتیجه نهایی برابر 36- میشود که در شکل قابل مشاهده است.

≨ 1 •	Msgs											
	20	8192					0					
=	0 1 2 3 4 5 6 7 8 9 10 11	20 4096 -10	73741824 4	40 -12 9 80	5306373 4 -7	10 11 1	20 4096 -10	73741824 4	40 -12 9 80	5306373 4 -7	-36 11 12 1	3 14 15
<u> </u>	0	20										
	1	4096										
. . 	2	-107374182	24									
	3	4										
	4	40										
	5	-12										
	6	9										
	7	805306373										
	8	4										
	9	-7										
	10	10					-36					

دستور پانزدهم:

 $0000_00_0_0100_0_0010_0010_000000000010$

دستور پانزدهم، دستور ADDEQ میباشد که درصورتیکه شرط EQ برقرار باشد، رجیسترهای داده شده را با هم جمع کرده و نتیجه را در رجیستر سوم ذخیره میکند. در اینجا شرط نیز در صورت برقراری شرط، نتیجه را در رجیستر دوم ذخیره میکند.

TB/arm/exec_stage/alu_out	20	20					
/TB/arm/ID_stage/regFile/registerFile	0 1 2 3 4 5 6 7 8 9 10 11	20 8192 -10	73741824 4	40 -12 9 80	306373 4 -7	-36 11 12 1	3 14 15
.	0	20					
	1	8192					
	2	-107374182	24				

خروجی 18 دستور:

مقادير اوليه رجيسترها:

€ 1 •	Msgs							
√ /TB/dk	1							
√ /TB/rst	0	\top						
∓ - ♦ /TB/out	20	0						
/TB/arm/ID_stage/regFile/registerFile	1024 8 192 - 1073	012	34	6789	10 11 1	13 14 15		

دستور اول:

1110_00_1_1101_0_0000_0000_00000010100 → MOV R0 = 20

₽ +	Msgs									
√ /TB/dk	1									
√ /TB/rst	0									
- - → /TB/out	20	0				20			4096	
∓ - ∜ /TB/arm/ID_stage/regFile/registerFile	1024 8192 -1073	01234	6789	10 11 12	13 14 15		20 1 2 3	45678	9 10 11	12 13
II — 1 /TB/arm/exec_stage/alu_out	20	20				4096	-107374	1824	4	
·										

دستور دوم:

1110_00_1_1101_0_0000_0001_101000000001 → MOV R1, #4096

≨ 1+	Msgs					
√ /TB/dk	1					
√ /TB/rst	0					
■- /TB/out	20	20	4096		-1073741824	
 /TB/arm/ID_stage/regFile/registerFile	1024 8 192 - 1073	20 1 2	345678910	11 12 13 14 15	20 4096 2 3 4 5	67891011
 /TB/arm/exec_stage/alu_out	20	-1	4		40	

دستور سوم:

1110_00_1_1101_0_0000_0010_000100000011 → MOV R2, #0xC0000000


<u>\$</u> 1 +	Msgs											
	1						Ш					
E -♦ /TB/out	20	-10	73741824					4				
TB/arm/ID_stage/regFile/registerFile TB/arm/exec_stage/alu_out	1024 8 192 -1073 20	20 · 40	4096 2 3	156789	10 11 1	2 13 14 1	5	20 ·	73741824	34567	8 9 10 11	

دستور چهارم:

1110_00_0_0100_1_0010_0011_000000000010 → ADDS R3, R2, R2

≨ 1 •	Msgs											
√ /TB/dk	1											
√ /TB/rst	0	_										
II — / /TB/out	20		4					40				
∓ - / /TB/arm/ID_stage/regFile/registerFile	1024 8 192 - 1073		20 -	1096 -107	3741824	34567	8 9 10 11	 20 -	1096 -107	3741824	44567	891011.
	20	40	-12					9				

دستور پنجم:



دستور ششم:

1110_00_0_0010_0_0100_0101_000100000100 → SUB R5, R4, R4, LSL #2

\$ 1 .	Msgs										
√TB/clk	1										
√ /TB/rst	0										
∓ –◆ /TB/out	20	-12				9					
	1024 8192 -1073	20 4096 -10	3741824	4 40 5 6	789101	 20 -	1096 -107	3741824	4 40 -12	678910	
TB/arm/exec_stage/alu_out	20	805306373				4					

دستور هفتم:

1110_00_0_0110_0_0000_0110_000010100000 → SBC R6, R0, R0, LSR #1

% 1 •	Msgs									
/TB/dk	1									
	20	9				805	306373			
/TB/arm/ID_stage/regFile/registerFile	1024 8 192 -1073	20 4096 -	1073741824	4 40 -12	57891		1096 -107	3741824	4 40 -12	978910
_ - /TB/arm/exec_stage/alu_out	20	(4				-7				

دستور هشتم:

1110_00_0_1100_0_0101_0111_000101000010 → ORR R7, R5, R2, ASR #2

≨ 1 +	Msgs												
√ /TB/dk	1												
√ /TB/rst	0												
III → /TB/out	20	805	306373					4					
/TB/arm/ID_stage/regFile/registerFile	1024 8 192 - 1073	20 4	096 -10737	41824 4 4 0	-129789	10 11 12 13	3	20 4	96 -10737	1824 4 40	-12 9 80530	6373 8 9 1	0
TB/arm/exec_stage/alu_out	20	-7						-36					

دستور نهم:

1110_00_0_0000_0_0111_1000_00000000011 → AND R8, R7, R3

% 1+	Msgs												
√ /TB/dk	1												
√ /TB/rst	0												
II → /TB/out	20	4						-7					
	1024 8192 -1073	20 4	096 -10737	41824 4 4 0	-12 9 80530	6373 8 9 1	D	20 40	96 -10737	11824 4 40	-12 9 80530	6373 4 9 1	0
_ 	20	-36						-1					

دستور دهم:

1110_00_0_1111_0_0000_1001_00000000110 → MVN R9, R6

% 1+	Msgs												
√ /TB/dk	1												
√ /TB/rst	0												
II — / /TB/out	20	-7						-36					
/TB/arm/ID_stage/regFile/registerFile	1024 8 192 - 1073	20 4	096 -10737	41824 4 40	-12 9 80530	6373 4 9 1	D	20 40	96 -10737	1824 4 40	-12 9 80530	6373 4 -7 1	0
_ E - 4 /TB/arm/exec_stage/alu_out	20	-1						8192					


دستور یازدهم:

1110_00_0_0001_0_0100_1010_00000000101 → EOR R10, R4, R5

≨ 1 •	Msgs												
√TB/clk	1							厂					
√ /TB/rst	0												
III → /TB/out	20	-36						-1					(8
// /TB/arm/ID_stage/regFile/registerFile	1024 8192 -1073	20 4	096 -10737	41824 4 40	-12 9 80530	6373 4 -7	10	20 4	96 -10737	11824 4 40	-12 9 80530	6373 4 -7	36 11 1
TB/arm/exec_stage/alu_out	20	819	2					<u>(0</u>					

دستور دوازدهم:

1110_00_0_1010_1_1000_0000_00000000110 → CMP R8, R6




دستور سیزدهم:

0001_00_0_0100_0_0001_0001_00000000001 → ADDNE R1, R1, R1



دستور چهاردهم:

1110_00_0_1000_1_1001_0000_00000001000 → TST R9, R8



دستور پانزدهم:

0000_00_0_0100_0_0010_0010_000000000010 → ADDEQ R2, R2, R2

≨ 1 •	Msgs								
√ /TB/dk	1								
√ /TB/rst	0								
II → /TB/out	20	0						1024	
/TB/arm/ID_stage/regFile/registerFile	1024 8 192 - 1073	20 8192 -1	073741824	4 40 -12 9	805306373	4 -7 -36 11	12 13 14 1	5	
TB/arm/exec_stage/alu_out	20	1024	(20						

دستور شانزدهم:


1110_00_1_1101_0_0000_0000_101100000001 → MOV R0, #1024

≨ 1•	Msgs											
	1											
↓ /TB/rst □ → /TB/out	20	102	4					20				
TB/arm/ID_stage/regFile/registerFile	1024 8 192 - 1073	20 8	192 -10737	41824 4 40	-12 9 8053	06373 4 -7	3	1024	8192 -107	3741824 4 4	0 -12 9 80	306373 4 -
■ - ½ /TB/arm/exec_stage/alu_out	20	20										

دستور هفدهم:

€ 1 •	Msgs								
√TB/dk	1								
√ /TB/rst	0								
■ - ♦ /TB/out	20		20					8192	
/TB/arm/ID_stage/regFile/registerFile	1024 8192 -1073		1024	8192 -107	3741824 4	0 -12 9 80	306373 4 -	7 -36 11 12	13 14 15
	20	20							

دستور هجدهم:



خروجی نهایی:

