Data Memory:

```
module Data_Memory(clk, rst, addr, write_data, mem_read, mem_write, read_data);
    input [`INSTRUCTION_LEN - 1 : 0] addr, write_data;
    input clk, rst, mem_read, mem_write;
    output reg [`INSTRUCTION_LEN - 1 : 0] read_data;
    reg[`INSTRUCTION_LEN - 1 : 0] data[0:`DATA_MEM_SIZE - 1];
    integer i;
    wire [31:0] dataAdr, adr;
    assign dataAdr = addr - 32'd1024;
    assign adr = {2'b00, dataAdr[31:2]};
    always @(mem_read or adr) begin
        if (mem read)
            read_data = data[adr];
    always@(negedge clk, posedge rst)begin
        if(rst)
            for(i = 0; i < `DATA_MEM_SIZE; i = i + 1)
                data[i] <= 32'd0;</pre>
        if (mem write)begin
            data[adr] = write_data;
end<sub>inodu1e</sub>
```

همانطور که در توضیحات گفته شده و در کد نیز مشخص است، خواندن بصورت Combinational و نوشتن بصورت Sequential ای که دیتا در آن نوشته و یا از آن خوانده میشود، عدد بدست آمده از ALU در مرحله قبل است. از آنجایی که فضای آدرس دهی حافظه از ۱۰۲۴ شروع میشود، باید ۱۰۲۴ را از آدرس بدست آمده کم کنیم. زمانی که mem_write برابر با ۱ است ، داده را در خانه ای از حافظه که توسط adr مشخص شده مینویسیم. زمانی که mem_read برابر با ۱ است مقدار موجود در آدرس adr حافظه را در read_data میریزیم.

Mem_Stage:

```
module Mem_Stage (clk, rst, dst, ALU_res, val_Rm, mem_read, mem_write, WB_en, dst_out, ALU_res_out, mem_out, mem_read_out, WB_en_out);
input ['REG_FILE_ADDRESS_LEN-1:0] dst;
input ['WORD_WIDTH-1:0] ALU_res;
input ['WORD_WIDTH-1:0] val_Rm;
input mem_read, mem_write, WB_en;

output ['REG_FILE_ADDRESS_LEN-1:0] dst_out;
output ['WORD_WIDTH-1:0] ALU_res_out;
output ['WORD_WIDTH-1:0] mem_out;
output mem_read_out, WB_en_out;
output mem_read_out, WB_en_out;
assign dst_out = dst;
assign mem_read_out = mem_read;
assign mem_read_out = mem_read;
assign MB_en_out = WB_en;
assign ALU_res_out = ALU_res;

Data_Memory data_mem(.clk(clk), .rst(rst), .addr(ALU_res), .write_data(val_Rm), .mem_read(mem_read), .mem_write(mem_write), .read_data(mem_out));
endmodule
```

در این ماژول از Data_Memory نمونهگیری میکنیم و مقادیر WB_en ،mem_read ،dest و ALU_res با این مقادیر در ورودی ماژول برابر است.

Mem_Stage_Reg:

```
module Mem_Stage_Reg (clk, rst, dst, ALU_res, mem_data, mem_read, WB_en, dst_out, ALU_res_out, mem_data_out, mem_read_out, WB_en_out);
    input ['REG_FILE_ADDRESS_LEN-1:0] dst;
input ['WORD_WIDTH-1:0] ALU_res;
input ['WORD_WIDTH-1:0] mem_data;
    input mem_read, WB_en;
    output reg [`WORD_WIDTH-1:0] ALU_res_out;
output reg [`WORD_WIDTH-1:0] mem_data_out;
    output reg mem_read_out, wB_en_out;
    always @(posedge clk, posedge rst) begin
         if(rst) begin
              dst_out <= 0;
              ALU_res_out <= 0;
              mem_data_out <= 0;</pre>
              mem read out <= 0;
              wB en out <= 0;
              dst_out <= dst;</pre>
              mem_data_out <= mem_data;</pre>
              mem_read_out <= mem_read;</pre>
              WB_en_out <= WB_en;
```

در این رجیستر مقادیر mem_read ،mem_data ،ALU_res ،dest و WB_en نگهداری میشود.

WB_Stage:

```
module WB_Stage(clk, rst, dst, ALU_res, mem_data, mem_read, WB_en, WB_dst, WB_en_out, WB_value);
   input clk, rst;
   input [`REG_FILE_ADDRESS_LEN-1:0] dst;
   input [`WORD_WIDTH-1:0] ALU_res;
   input [`WORD_WIDTH-1:0] mem_data;
   input mem_read, WB_en;

   output [`REG_FILE_ADDRESS_LEN-1:0] WB_dst;
   output WB_en_out;
   output [`WORD_WIDTH-1:0] WB_value;

   assign WB_dst = dst;
   assign WB_en_out = WB_en;

   Mux2To1 #(`WORD_WIDTH) MUX_2_to_1_Reg_File (.out(WB_value), .in1(ALU_res), .in2(mem_data), .sel(mem_read));
   endmodule
```

در این مرحله تنها یک multiplexer وجود دارد که از بین خروجی ALU و خروجی حافظه، مقداری که باید در رجیستر فایل نوشته بشود را مشخص میکند. select این multiplexer سیگنال mem_read یا همان خواندن از حافظه است، چرا که در صورتی که دستور مرحله قبل خواندن از حافظه باشد، خروجی حافظه و در غیر این صورت خروجی انتخاب میشود.

```
Mem_Stage Mem_stage(.clk(clk), .rst(rst), .dst(EXEreg_dst_out), .ALU_res(EXEreg_alu_out), .val_Rm(EXEreg_val_Rm_out), .mem_read(EXEreg_mem_read_out), .mem_cead_out), .mem_read_out), .mem_read_out), .mem_cead_out), .mem_cead_out(MEMreg_mem_cead_out), .mem_cead_out), .mem_cead_out(MEMreg_mem_cead_out), .mem_cead_out), .mem_cead_out),
```

بنابراین پس از کامل کردن این دو قسمت، بخش WriteBack و Memory پردازنده تکمیل میشود. در این مرحله از این دو بخش درTop module ARM نمونه گرفته و ورودی و خروجی های مربوطه را به آن متصل میکنیم.

Hazard_Detector:

```
module Hazard_Detector (src1, src2, exe_wb_dest, mem_wb_dest, two_src, exe_wb_enable, mem_wb_enable, hazard);
   input [`REG_FILE_ADDRESS_LEN - 1:0] src1, src2;
   input [`REG FILE ADDRESS LEN - 1:0] exe wb dest;
   input [`REG_FILE_ADDRESS_LEN - 1:0] mem_wb_dest;
   input two_src, exe_wb_enable, mem_wb_enable;
   output reg hazard;
   always @(*)
       if ((src1 == exe_wb_dest) && (exe_wb_enable == 1'b1))
           hazard = 1'b1;
       if ((src1 == mem_wb_dest) && (mem_wb_enable == 1'b1))
           hazard = 1'b1;
       if ((src2 == exe wb dest) && (exe wb enable == 1'b1) && (two src == 1'b1))
           hazard = 1'b1;
       if ((src2 == mem_wb_dest) && (mem_wb_enable == 1'b1) && (two_src == 1'b1))
           hazard = 1'b1;
           hazard = 1'b6:
```

ماژول Hazard_detector وظیفه تشخیص مخاطره دادهها در پردازنده را به عهده دارد. مخاطره داده زمانی رخ می دهد که یک دستورالعمل به نتیجه دستورالعمل قبلی که هنوز کامل نشده است بستگی داشته باشد. این می تواند منجر به نتایج نادرست یا توقف در خط لوله شود که عملکرد را کاهش می دهد. Hazard_detector، مخاطرات بین دستورالعمل فعلی و دو دستورالعمل قبلی را در خط لوله بررسی می کند (یعنی دستورالعملی که در حال حاضر در مرحله اجرا است و دستورالعمل فعلی در مرحله حافظه). اگر بین دستورالعمل فعلی و هر یک از این دستورالعمل ها خطر داده وجود داشته باشد، خروجی خطر روی بالا تنظیم می شود. توجه داشته باشید که این ماژول فقط خطرات ناشی از وابستگی داده ها بین دستورالعمل ها را تشخیص می دهد. انواع دیگر خطرات، مانند خطرات کنترلی یا مخاطرات ساختاری، با استفاده از مکانیسم های دیگر شناسایی می شوند.

ورودی های این ماژول شامل src1, src2, exe_wb_dest, mem_wb_dest, two_src, exe_wb_enable میباشد و این خروجی در ۴ حالتی که در ادامه گفته میشود، یک خواهد شد:

- برابری src1 با مقصد exe_wb_dest در صورت یک بودن exe_wb_enable در مرحله اجرا
- برابری src1 با مقصد mem_wb_dest در صورت یک بودن mem_wb_enable در مرحله حافظه
- برابری src2 با مقصد exe_wb_dest در صورت یک بودن exe_wb_enable در مرحله اجرا و دو منبعی بودن دستور
- برابری src2 با مقصد mem_wb_dest در صورت یک بودن mem_wb_enable در مرحله حافظه و دو منبعی بودن دستور

پس از پیادهسازی ماژول های جدید، ماژول های قبلی را با توجه به قابلیت های جدید تغییر میدهیم. قابلیت Freeze را به رجیستر PC در مرحله IF و رجیسترهای بعد از IF اضافه نمایید و خروجی واحد تشخیص هازارد را به آن متصل میکنیم.

```
module IF_Stage(clk, rst, freeze, branch_taken, branchAddr, pc, instruction);
   input clk, rst, freeze, branch_taken;
   input [31:0] branchAddr;
   output [31:0] pc, instruction;

wire [31:0] adderOut;
   wire [31:0] PCout;
   wire [31:0] muxIFout;

Adder adder(.a(PCout), .b(32'd4), .res(adderOut));
   Instruction_Memory instMem(.rst(rst), .addr(PCout), .read_instruction(instruction));
   Mux2To1 muxIF(.out(muxIFout),.in1(adderOut), .in2(branchAddr), .sel(branch_taken));
   PCRegister PCReg(.out(PCout), .in(muxIFout), .rst(rst), .freeze(freeze), .clk(clk));
   assign pc = adderOut;
endmodule
```

همچنین برای ایجاد حباب در خط لوله، باید سیگنال های کنترلی خروجی از واحد کنترل را صفر کنیم. برای اینکار خروجی ماژول مخاطره (Hazard_detector) را با خروجی بررسی شرط دستورات (Conditon_check) or میکنیم.

```
assign ctrl_unit_mux_enable = (~condition_state) | freeze;
```

چند دستور بدون داشتن hazard را بررسی میکنیم.

+	0 2021 20111	<u>(4096 10</u>	24 2 3	4096 10	12 1	8 9 10 11	34567	4096 1 2	3 14 15	0 11 12 1	67891	012345	4096 1024 x 3 4 5	/TB/arm/ID_stage/regFile/registerFile
								4096				0	4096	<u>+</u> > [0]
				1024								1	1024	⊕- → [1]
+	73741824	-107374										2	x	±- → [2]

سپس دستورات ۱۸ تایی instruction را کامل کرده و برنامه را تست میکنیم.

```
| Control Introction | Proceeding | Proceding | Proced
```

نتایج بدست آمده در waveform را نمایش داده و با جواب های موجود چک میکنیم:

\$1 →	Msgs	
/ /TB/arm/ID_stage/r	20 4096 -107374	(20 4096 -1073741824 -2147483648 41 -123 10 -123 -2147483648 -11 -84 11 12 13 14 15
. . . . [0]	20	20
	4096	4096
	-1073741824	-1073741824
. [3]	-2147483648	-2147483648
	41	41
	-123	-123
.	10	10
	-123	-123
. [8]	-2147483648	-2147483648
	-11	-11
	-84	-84

\$ 1 →	Msgs				
☐── /TB/arm/ID_stage/r	1024 -214748364	1024 8192 -1073741824 -2147	483648 41 -123 10 -123 -21474	3648 -11 -84 8192 12 13 14 15	
	1024	1024			
	-2147483648	8192			
<u></u>	-1073741824	-1073741824			
	41	-2147483648			
₫- ◆ [4]	8192	41			
	-123	-123			
.	10	10			
	-123	-123			
	-2147483648	-2147483648			
. [9]	-11	-11			
	-1073741824	-84			
	8192	8192			

II → /TB/arm/ID_stage/r	1024 -214748364	1024 8192 -1073	741824 -21474	83648 41 -123	10 -123 -214	7483648 -11	84 11 12 13	14 15						
□-◆ /TB/arm/Mem_stag	-2147483648 -10	000000000	0000000	0000000	00000	81920000	000000	0000000	0000000	0000000	0000000	0000000	0000000	00000000
	-2147483648	0				8192								

گزارشکار جلسه چهارم آزمایشگاه معماری کامپیوتر

```
`INSTRUCTION_LEN'b1110_01_0_0100_0_0000_0010_000000000100; // STR R2, [R0], #4 -> MEM[1028] = -1073741824


`INSTRUCTION_LEN'b1110_01_0_0100_0_0000_0011_000000001000; // STR R3, [R0], #8 -> MEM[1032] = -2147483648

`INSTRUCTION_LEN'b1110_01_0_0100_0_0000_0100_00000001101; // STR R4, [R0], #13 -> MEM[1036] = 41

`INSTRUCTION_LEN'b1110_01_0_0100_0_0000_0101_000000010000; // STR R5, [R0], #16 -> MEM[1040] = -123

`INSTRUCTION_LEN'b1110_01_0_0100_0_0000_0110_000000010100; // STR R6, [R0], #20 -> MEM[1044] = 10
```


\$1 ~	Msgs											
TB/arm/ID_stage/r	1024 -214748364	1024 8192 -	1073741824 -214	7483648 41 -123	10 -123 -2147483	648 -11 -84 8192	12 13 14 15					
	-2147483648 -10	8192 -10	8192 -10737418	24 -21474836	8192 -10737418	24 -2147483	8192 -10737418	24 -2147483	8192 -10737418	24 -2147483648	1 1 -123 10 0 0 0 0	0000000
.	-2147483648	8192										
ģ- ◆ [1]	-1073741824	-107374182	4									
	41	0	-2147483648									
	8192	0			41							
	-123	0					-123					
	10	0							10			
+ - ◆ [6]	-123	0										



گزارشکار جلسه چهارم آزمایشگاه معماری کامپیوتر

نسا عباسیمقدم ۸۱۰۱۹۹۴۵۷

آوا میرمحمدمهدی ۸۱۰۱۹۹۵۰۱



≨ 1 →	Msgs																			
☐- /TB/arm/ID_stage/r	1024 -214748364	102	1024	1024	1024	1024	1024 -21	47483	1024 -21	47483648	-107374	1824 41 8	192 -123	0 -123 -2	14748364	8 -11 -10	73741824	8192 12	3 14 15	
	1024	1024																		
<u>+</u> - (1]	-2147483648	4	-214748	36 4 8																
<u>+</u> - (2]	-1073741824	4		-107374	82 4															
	41	3			41															
≢ - → [4]	8192	1032				8192														
. [5]	-123	41					-123													
.	10	8192							10											
	-123	-123																		
. • • • • • • • • • • • • • • • • • • •	-2147483648	-214748	33648																	
· [9]	-11	-11																		
<u>+</u> [10]	-1073741824	-107374	1824																	
□ - → [11]	8192	8192																		
<u>+</u> - (12)	12	12																		
□ - → [13]	13	13																		
P- (14)	14	14															_			
₫ - 分 [15]	15	15																		
- → /TB/arm/Mem_stag	-2147483648 -10	-214748	33648 -10	73741824	41 8 192 -	123 10 -1	230000	00000	00000	00000	00000	00000	00000	000000	00000	00000	00000	0		

برای انجام بخش امتیازی نیز باید دو فایل ID_Stage و Register_file را تغییر دهیم، به اینصورت که دو مولتی پلکسر pc_in و Val_Rn و pc_in و Val_Rm و Val_Rm و Val_Rm و Val_Rm و Dc_in و Val_Rm و Dc_in و Val_Rm و Dc_in و Dc_in و Val_Rm و Dc_in و

```
module ID S
            module Register_File(reg1, reg2, result_WB, src1, src2, dest_wb, writeBackEn, rst, clk);
                 input [`WORD_WIDTH-1:0] result_WB;
                 input [`REG_FILE_ADDRESS_LEN-1:0] src1, src2, dest_wb;
                 input clk, rst, writeBackEn;
                 output [`WORD_WIDTH-1:0] reg1, reg2;
                 reg [`WORD_WIDTH-1:0] registerFile [0:`REG_FILE_SIZE-2];
                 integer i;
                 initial begin
                      for(i = 0; i < `REG_FILE_SIZE; i = i + 1)</pre>
                           registerFile[i] <= i;</pre>
   wire [8
                 always@(negedge clk, posedge rst)begin
                      if(rst)
                           for(i = 0; i < REG_FILE_SIZE -1; i = i + 1)
                                registerFile[i] <= i;</pre>
                      else if(writeBackEn)
                                registerFile[dest_wb] <= result_WB;</pre>
                 end
   wire is
                 assign reg1 = registerFile[src1];
                 assign reg2 = registerFile[src2];
            endmodule
   assign {status_update_out, B_out, execute_cmd_out, mem_write_out, mem_read_out, wB_en_out} = ctri_unit_mux_out;
   assign ctrl_unit_mux_enable = (~condition_state) | freeze;
   assign shifter_operand = instruction_in[11:0];
  assign reg_file_dst = instruction_in[15:12];
assign reg_file_src1 = instruction_in[19:16];
assign signed_immediate = instruction_in[23:0];
   assign Imm_out = instruction_in[25];
```

)	Msgs							
+	1024	1024 4 2 1 10	28 -107374	1024 4 2 2	1028 -107	3741824 41	-123 -2147	18
🛨 🚣 /TB/arm/ID_stage/val_Rn	2	1		2	148		2	
	4	1		2	-123		4	
∎🥠 /TB/arm/ID_stage/pc_in	152	144			148		152	
	2	3			15		2	
+-4 /TB/arm/ID_stage/reg_file_src2	1	3			7		1	

پیش از انجام این تغییرات، نتیجه این قسمت برابر x بود، زیرا وقتی src1 برابر ۱۵ میشد چون رجیسترفایل آیتم ۱۵ را نداشت، Val_Rm برابر x میشد اما اضافه کردن دو مولتی پلکسر در این مسیر، سبب میشود که وقتی مقدار برابر ۱۵ بود، مقدار pc را به عنوان خروجی بدهد و همانطور که در waveform هم قابل مشاهده است، وقتی مقدار src1 برابر ۱۵ شده است، مقدار pc_in در Val_Rn قرار میگیرد.