

\_\_\_\_\_\_

در جلسه ششم، بخش Memory Data را با حافظه SRAM برد FPGA جایگزین نماییم. از این رو باید برای آن کنترلی den و read\_en خواندن و نوشتن با استفاده از آدرس روی BUS را انجام بدهد. استفاده از SRAM مشکل کمبود فضای حافظه را جبران میکند اما زمان دسترسی به داده هارا افزایش میدهد.



#### State Diagram کنترلر SRAM به شکل زیر است:



در State Diagram ترسیم شده، عملیات خواندن در ۳ سیکل و عملیات نوشتن در ۲ سیکل انجام شده اما برای شبیه تر شدن به حالت واقعی، زمان را برابر با ۶ کلاك در نظر میگیریم. همچنین به دلیل اینکه داده ها ۳۲ بیتی هستند اما BUS، ۱۶ بیتی است، داده ها در دو سیکل انتقال میپابند. State Diagram بالا با دستورکار و ویدیوی آموزشی مطابقت دارد اما از نظر عملی قابل پیاده سازی نیست و نیاز است که هنگام انجام دستور خواندن، در هنگامی که آدرس لود میشود، در همان هنگام داده نیز خوانده شود. بنابراین در کد نوشته شده، عملیات خواندن و نوشتن هر دو در دو سیکل انجام شده است. باید توجه داشت که سیگنال ها active low هستند و یک به معنای غیرفعال بودن و صفر به معنای فعال بودن آنها است. همانطور که در گزارش ذکر شده است، تمامی سیگنالهای SRAM\_CE\_N ،SRAM\_LB\_N ،SRAM\_UB\_N و SRAM\_OE\_N را با مقدار • مقداردهی کردیم و آنها را فعال در نظر گرفتیم. برای بدست آوردن SRAM\_ADDR باید آدرس ورودی را منهای ۱۰۲۴ میکنیم. هنگامی که می خواهیم از حافظه بخوانیم bus باید خالی شود تا حافظه بتواند در آن بنویسد. به این منظور هنگام خواندن، bus را High (Impedance(Z) قرار میدهیم. حال به بررسی استیت ها میپردازیم. در استیت Idle، سیگنال ready را تعیین میکنیم. در State1، در ابتدا آدرس را شیفت داده و سپس با توجه به اینکه دستور write و یا read باشد، سیگنال هارا تعیین میکنیم. بصورتیکه اگر دستور نوشتن باشد، سیگنال SRAM\_WE\_N را برابر صفر(فعال) قرار داده و ۱۶ بیت اول را روی bus میگذاریم و در صورتیکه دستور خواندن باشد، سیگنال SRAM\_WE\_N را برابر یک(غیرفعال) قرار داده و ۱۶ بیت اول داده روی bus را میخوانیم. در State2 باید ۱۶ بیت پر ارزش را روی bus گذاشته و یا از آن بخوانیم. در دو استیت بعدی، سیگنال SRAM\_WE\_N را برابر یک و سیگنال ready را برابر صفر قرار میدهیم و در استیت آخر مقدار سیگنال ready را برابر یک قرار میدهیم.

#### **SRAM Controller:**

#### کد کنترلر SRAM به صورت زیر است:

```
module SRAM_Controller(clk, rst, write_en, read_en, address, write_data, read_data, ready, SRAM_DQ, SRAM_ADDR, SRAM_UB_N, SRAM_LB_N,
                       SRAM_WE_N, SRAM_CE_N, SRAM_OE_N);
   input write_en, read_en;
   input [31:0] address;
   input [31:0] write_data;
   output reg [31:0] read_data;
   output reg ready;
   inout [15:0] SRAM_DQ;
   output reg[17:0] SRAM_ADDR;
   output SRAM_UB_N, SRAM_LB_N, SRAM_CE_N, SRAM_OE_N;
   output reg SRAM_WE_N;
   assign SRAM_UB_N = 1'b0;
   assign SRAM_LB_N = 1'b0;
   assign SRAM_CE_N = 1'b0;
   assign SRAM_OE_N = 1'b0;
   wire [31:0] mem_address;
   assign mem_address = address[17:0] - 18'd1024;
   wire [15:0] DataBusRead;
   reg [15:0] data_to_write;
   assign SRAM_DQ = (write_en) ? data_to_write : 16'bz;
   assign DataBusRead = SRAM_DQ;
   reg [2:0] ps, ns;
   parameter [3:0] Idle = 0, State1 = 1, State2 = 2, State3 = 3, State4 = 4, State5 = 5;
   always @(*) begin
{SRAM_WE_N, ready} = 2'b10;
        case(ps)
              ready = (write_en|read_en) ? 1'b0 : 1'b1;
           State1: begin
               SRAM_ADDR = mem_address >> 1;
                if (write_en) begin
                   SRAM_WE_N = 1'b0;
                   data_to_write = write_data[15:0];
                   read_data[15:0] <= DataBusRead;</pre>
           State2: begin
               SRAM_ADDR = (mem_address + 2) >> 1;
               if (write_en) begin
                    SRAM_WE_N = 1'b0;
                   data_to_write = write_data[31:16];
                   read_data[31:16] <= DataBusRead;</pre>
            State3: begin
               if (write_en) begin
                   SRAM_WE_N = 1'b1;
            State4: begin
            State5: begin
               ready = 1'b1;
```

## Mem\_Stage:

کد قسمت Mem\_Stage به صورت زیر تغییر میکند:

در این قسمت یک مولتی پلکسر ۱ بیتی دو به یک تعریف میشود که تعیینکنندهی مقدار خروجی WB\_en است، درصورتی که ready برابر با ۰ باشد یعنی freeze برابر با ۱ است و WB\_en برابر با ۰ باشد یعنی freeze نوشته نشود چون مقدار خروجی حافظه هنوز مشخص نیست و درصورتی که ready برابر با ۱ باشد یعنی ready برابر با ۰ باشد یعنی wB\_en ورودی را برابر engy خروجی قرار میدهیم. در واقع freeze برابر ready است. در این مرحله سیگنالهای کنترلی SRAM\_DQ و SRAM\_DDQ را به عنوان خروجی Mem\_Stage و SRAM\_DQ را به عنوان نروجی inout میدهیم.

#### ARM:

با ایجاد تغییرات ماژول arm به صورت زیر در میآید:

```
module ARM(clk, rst, forward_en, SRAM_ADDR, SRAM_DQ, SRAM_UB_N, SRAM_LB_N, SRAM_WE_N, SRAM_CE_N, SRAM_OE_N);
   input clk, rst, forward_en;
   output SRAM_UB_N, SRAM_LB_N, SRAM_WE_N, SRAM_CE_N, SRAM_OE_N;
   output [17:0] SRAM_ADDR;
    inout [15:0] SRAM_DQ;
   wire ready, hazard, freeze, branch_taken;
   wire [`WORD_WIDTH-1:0] branchAddr, IFStagePcOut, IFRegPcOut, IFStageInstructionOut, IFRegInstructionOut;
   wire [`WORD_WIDTH-1:0] ID_pc_out, ID_val_Rn, ID_val_Rm;
   wire [`SIGNED_IMM_WIDTH-1:0] ID_signed_immediate;
   wire [`SHIFTER_OPERAND_WIDTH-1:0] ID_shifter_operand;
   wire [`REG_FILE_ADDRESS_LEN-1:0] ID_regFile_src1, ID_regFile_src2, ID_regFile_dst;
   wire [3:0] ID execute cmd out, status reg out;
   wire ID_mem_read_out, ID_mem_write_out, ID_WB_en_out, ID_imm_out, ID_B_out, ID_status_update_out;
   //ID Reg
    wire IDreg_mem_read_out, IDreg_mem_write_out, IDreg_WB_en_out, IDreg_imm_out, IDreg_B_out, IDreg_S_out;
    wire [`REG_FILE_ADDRESS_LEN-1:0] IDreg_regFile_dst;
   wire [3:0] IDreg_execute_cmd_out, IDreg_status_reg_out;
   wire [`REG_FILE_ADDRESS_LEN-1:0] IDreg_regFile_src1, IDreg_regFile_src2;
   wire [`SHIFTER_OPERAND_WIDTH-1:0] IDreg_shifter_operand;
   wire [`SIGNED_IMM_WIDTH-1:0] IDreg_signed_immediate;
   wire [`WORD_WIDTH-1:0] IDreg_pc_out, IDreg_val_Rn, IDreg_val_Rm;
   //EXE Stage
   wire EXE_wb_en_out, EXE_mem_read_out, EXE_mem_write_out;
   wire [`WORD_WIDTH-1:0] EXE_alu_out, EXE_val_Rm_out;
   wire [`REG_FILE_ADDRESS_LEN-1:0] EXE_dst_out;
   //EXE Reg
    wire EXEreg_wb_en_out, EXEreg_mem_read_out, EXEreg_mem_write_out;
    wire [`WORD_WIDTH-1:0] EXEreg_alu_out, EXEreg_val_Rm_out;
   wire [`REG_FILE_ADDRESS_LEN-1:0] EXEreg_dst_out;
   wire MEM_wb_en_out, MEM_mem_read_out;
   wire [`WORD_WIDTH-1:0] MEM_alu_out;
   wire [`REG_FILE_ADDRESS_LEN-1:0] MEM_dst_out;
    wire [`WORD_WIDTH-1:0] mem_out;
```

```
wire ['WORD_WIDTH-1:0] MEMreg_alu_out;
wire ['REG_FILE_ADDRESS_LEN-1:0] MEMreg_dst_out;
wire ['WORD_WIDTH-1:0] MEMreg_mem_out;
  //WB Stags
wire WB_WB_en_out;
wire ['MORD_WIDTH-1:0] WB_value;
wire ['REG_FILE_ADDRESS_LEN-1:0] WB_dst_out;
   //Hazard Dete
  wire [1 : 0] FWD_sel_src1, FWD_sel_src2;
  IF_Stage_Reg IF_stage_reg(.clk(clk), .rst(rst), .freeze(hazard | freeze), .flush(branch_taken), .pcIn(IFStagePcOut), .instructionIn(IFStageInstructionOut));
 ID_Stage_Reg ID_stage_reg(.clk(clk), .rst(rst), .flush(branch_taken), .freeze(freeze), .mem_read_in(ID_mem_read_out), .mem_write_in(ID_mem_write_out), .MB_fnable_in(ID_Mem_out), .Imm_in(ID_imm_out), .B_in(ID_B_out), .status_update_in(ID_status_update_out), .reg_file_dst_in(ID_regfile_dst), .executeCommand_in(ID_execute_cmd_out), .status_register_in(status_reg_out), .reg_file_sc_in(ID_regfile_sc_in(ID_regfile_cot), .status_register_in(status_reg_out), .signed_immediate_in(ID_signed_immediate), .pc_in(ID_pc_out), .val_Rn_in(ID_val_Rn), .val_Rm_in(ID_val_Rm), .seme_nead_out(IDreg_mem_read_out), .seme_mrite_out(IDreg_mem_write_out), .MB_fnable_out(IDreg_Mem_out), .Imm_out(IDreg_imm_out), .B_out(IDreg_im_out), .B_out(IDreg_im_out), .B_out(IDreg_im_out), .S_out(IDreg_im_out), .reg_file_dst_in(ID_reg_im_out), .reg_file_dst_in(ID_reg_im_out), .seme_regfile_cst_in(ID_reg_im_out), .signed_immediate_out(IDreg_regfile_cst_ind(IDreg_regfile_cst_ind(IDreg_regfile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDreg_refile_cst_ind(IDr
 Exec_Stage exec_stage(.clk(clk), .rst(rst), .pc_in(IDreg_pc_out), .mem_read_in(IDreg_mem_read_out), .mem_write_in(IDreg_mem_write_out), .S(IDreg_S_out), .B(IDreg_B_out), .B(IDreg_out), .B(IDreg_B_out), .B(IDreg_B_out), .B(IDreg_B_out), .B(IDreg
 Exec_Stage_Reg_Exec_stage_reg(.clk(clk), .rst(rst), .freeze(freeze). .dst_in(EXE_dst_out), .mem_read_in(EXE_mem_read_out), .mem_write_in(EXE_mem_write_out), .WB_en_in(EXE_wb_en_out), .val_Rm_in(EXE_val_Rm_out), .ALU_res_in(EXE_alu_out), .dst_out(EXEreg_dst_out), .ALU_res_out(EXEreg_alu_out), .val_Rm_out(EXEreg_val_Rm_out), .mem_write_out(EXEreg_mem_write_out), .WB_en_out(EXEreg_wb_en_out));
  Mem_Stage Mem_stage(.clk(clk), .rst(rst), .dst(EXEreg_dst_out), .ALU_res(EXEreg_alu_out), .val_Rm(EXEreg_val_Rm_out), .mem_read(EXEreg_mem_read_out), .mem_write(EXEreg_mem_write_out),
.WB_en(EXEreg_wb_en_out), .dst_out(MEM_dst_out), .ALU_res_out(MEM_alu_out), .mem_out(mem_out), .mem_read_out(MEM_mem_read_out), .MB_en_out(MEM_wb_en_out),
.ready(ready), .SRAM_UB_M(SRAM_UB_N), .SRAM_LB_N(SRAM_LB_N), .SRAM_ME_N(SRAM_ME_N), .SRAM_CE_N(SRAM_CE_N), .SRAM_CE_N(SRAM_CE_N), .SRAM_OUT, .SRA
 assign freeze = ~ready;
   WB_Stage wb_stage(.clk(clk), .rst(rst), .dst(MEMreg_dst_out), .ALU_res(MEMreg_alu_out), .mem_data(MEMreg_mem_out), .mem_read(MEMreg_mem_read_out), .WB_en_(MEMreg_wb_en_out), .WB_dst(WB_dst_out), .WB_en_out(WB_WB_en_out), .WB_value(WB_value));
   Hazard_Detector hazard_detector(.src1(ID_regfile_src1), .src2(ID_regfile_src2), .exe_wb_dest(EXE_dst_out), .mem_wb_dest(MEM_dst_out), .two_src(two_src), .exe_wb_enable(EXE_wb_en_out), .mem_wb_enable(MEM_wb_en_out), .forward_en(forward_en), .EXE_mem_read_en(IDreg_mem_read_out), .hazard(hazard));
  Forwarding_Unit forwarding_unit(.forward_en(forward_en), .WB_wb_en(WB_WB_en_out), .MEM_wb_en(MEM_wb_en_out), .MEM_dst(MEM_dst_out), .WB_dst(WB_dst_out), .src1_in(IDreg_regFile_src1), .sel_src1(FWD_sel_src2));
```

از بیت ready برای متوقف کردن پردازنده در زمان نوشتن یا خواندن از حافظه استفاده می شود. بنابراین، همانطور IF که میبینیم سیگنال freeze را برابر با ready~ قرار میدهیم و آن را به تمامی رجیسترها به جز رجیستر بعد از fمیدهیم، درصورتی که freeze برابر با ۰ باشد مقدار ورودی رجیستر در خروجیاش ریخته میشود و درصورتی که برابر با ۱ باشد، کاری انجام نمیشود. مقدار freeze رجیستر بعد از IF\_Stage و IF\_Stage را برابر Preeze را برابر با ۱ شود که هم freeze و هم hazard برابر با ۱ باشند.

#### Exec\_Stage\_Reg:

مقدار freeze در رجیستر بعد از ID همچنان برابر با مقدار hazard است.

```
module Mem_Stage (clk, rst, dst, ALU_res, val_Rm, mem_read, mem_write, WB_en, dst_out, ALU_res_out, mem_out, mem_read_out, WB_en_out, ready, SRAM_UB_N, SRAM_UB_N, SRAM_WE_N, SRAM_CE_N, SRAM_OE_N, SRAM_ADDR, SRAM_DQ);
input clk, rst;
input ['MORD_WIDTH-1:0] dst;
input ['WORD_WIDTH-1:0] Alu_res;
input ['WORD_WIDTH-1:0] val_Rm;
input mem_read_om_write, WB_en;
output ['WORD_MIDTH-1:0] Alu_res_out;
output ['WORD_MIDTH-1:0] Alu_res_out;
output ['WORD_WIDTH-1:0] mem_out;
output ['WORD_WIDTH-1:0] mem_out;
output ['WORD_WIDTH-1:0] mem_out;
output ['WORD_WIDTH-1:0] mem_out;
output ['Income mem_out, wB_en_out;
output [Income mem_out, wB_en_out, w
```

#### SRAM:

برای تست پردازنده در ModelSim یک ماژول SRAM طراحی می کنیم.

```
`timescale 1ns/1ns
module SRAM(
   input clk, rst,
   input SRAM_WE_N,
   input [17:0] SRAM_ADDR,
   inout [15:0] SRAM_DQ
);
   reg [15:0] memory [0:511];
   assign #1 SRAM_DQ = (SRAM_WE_N == 1'b1) ? memory[SRAM_ADDR] : 16'dz;

always @(negedge clk) begin
    if (SRAM_WE_N == 1'b0) begin
        memory[SRAM_ADDR] = SRAM_DQ;
   end
   end
end
endmodule
```

## Frequency Divider:

بعد از اجرای کد در حالت فعال بودن forwarding، مشاهده شد که نتایج درست نیست و با بررسی روش های مختلف در نهایت به این نتیجه رسیدیم که دلیل این مشکل، سرعت بالای کلاک است، بنابراین با نوشتن کد زیر، مشکل را حل کردیم و در ماژول (toplevel(Mips) از آن instance گرفتیم.

```
module FreqDiv #(parameter Bits = 1)(input clk, rst, en,output co);
  reg [Bits-1:0] q;

always @(posedge clk or posedge rst) begin
    if (rst)
        q <= {Bits{1'b0}};
    else if (en) begin
        if (co)
            q <= {Bits{1'b0}};
        else
            q <= q + 1;
        end
    end

assign co = &q;
er.dmodule</pre>
```

## نمایش خروجی waveform در


☐ → /TB/arm/ID_stage/r	1024 -214748364	1024 -21	47483648 -1	073741824	41 8 192 - 123	10 -123 -21	47483648 -1	1 -10737418	24 8 192 12	13 14
<b>i</b> - <b>→</b> [0]	1024	1024								
<u>+</u>	-2147483648	-2147483	3648							
<u>+</u> > [2]	-1073741824	-107374	1824							
<b></b>	41	41								
<u>+</u>	8192	8192								
<u>+</u> > [5]	-123	-123								
<u>+</u>	10	10								
<u> </u>	-123	-123								
<b></b>	-2147483648	-214748	3648							
<b>•</b> - <b>/</b> [9]	-11	-11								
<u>+</u> [10]	-1073741824	-107374	182 <del>4</del>							
<u>+</u>	8192	8192								
<u>+</u> [12]	12	12								
<u></u>	13	13								
<u>+</u> -4 [14]	14	14								

# خروجی برنامه Quartus:

خروجی Flow Summary:


Flow Summary	
Flow Status	Successful - Tue May 23 17:18:21 2023
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	MIPS
Top-level Entity Name	MIPS
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	5,177 / 33,216 ( 16 % )
Total combinational functions	3,537 / 33,216 ( 11 % )
Dedicated logic registers	3,154 / 33,216 ( 9 % )
Total registers	3154
Total pins	418 / 475 ( 88 % )
Total virtual pins	0
Total memory bits	165,888 / 483,840 ( 34 % )
Embedded Multiplier 9-bit elements	0 / 70 ( 0 % )
Total PLLs	0 / 4 ( 0 % )

## نمایش RTL:



# خروجی Signal Tab:

log: 2023	05/23 17:08:43 #0								lick to insert time b	ac								
ype Alias	Name	640 656	672	688	704	720	736	752	768	. 7	84	00	816	832	848	864	880	8
9	File registerFile[0]								1024									
9	File registerFile[1]					4					X				-2147483648			
9	⊞File registerFile[2]	2)(			3					$=$ $\times$	4				-107374	1824		
9	File registerFile[3]	3	0	X			Χ	2					=			41		
9	File registerFile[4]	1032	1024	X		1028	X				1032					8192		
9	⊕File registerFile[5]	-2147483648	X	-1073741824			41			-2	2147483648			-1073741824			41	
9	EFile registerFile[6]	-1073741824	4		41	X		8192		$\sim$	-1073	41824	$\rightarrow$		41		8192	
9	File registerFile[7]								-123									
9	File registerFile[8]								-2147483648									
9	File registerFile[9]								-11									
9	ile(registerFile(10)								-1073741824									
9	ile registerFile[11]								8192									
-	SW[0]																	
	SWI11																	



### میزان افت کارایی:

$$performance1 = \frac{1}{Execution\ time1} = \frac{1}{195}$$
$$performance2 = \frac{1}{Excuarion\ time2} = \frac{1}{430}$$

$$speedUp = \frac{p2}{p1} = \frac{195}{430} \approx 0.45 \rightarrow 45\%$$

### میزان هزینه سختافزاری:

$$\frac{Logic \; Elements2}{Logic \; Elements1} = \frac{5,177}{7,928} \approx 0.65 \rightarrow 35\%$$

## میزان کارایی بر هزینه:

Cost per performance1 = 
$$\frac{7,928}{\frac{1}{195}}$$

$$Cost per performance2 = \frac{5,177}{\frac{1}{430}}$$

$$Cost per performance2 = \frac{5,177}{\frac{1}{430}}$$

با توجه به محاسبات بالا نتیجه میگیریم که با اضافه شدن SRAM، هزینه سختافزاری کاهش مییابد اما کارایی نیز افت کرده است. نسبت هزینه به میزان کارایی نشان میدهد که افزودن SRAM باعث افت عملکرد سیستم به نسبت هزینه شده که این نتیجه مطابق با انتظار اما برخلاف خواسته ما است.

## روش های پیشنهادی برای بهبود عملکرد سیستم:

Random Replacement

Last Recently used

Most Recently used

Least Frequently used		
Least Frequent recently used		
Processor's Registers		