

浙江大学实验报告

专业：_____
姓名：_____
学号：_____
日期：2024.9.23
地点：东三 406

课程名称：电路与电子技术实验 I 指导老师：张德华 成绩：95
实验名称：数字电路设计基础 同组学生姓名：_____

一、实验目的

通过此实验，我将了解逻辑运算、门电路等数字电路基础知识，结合真值表掌握简单数字逻辑电路的设计，并学习 FPGA 开发工具 Quartus Prime Lite 的使用，实现逻辑电路在 Quartus 的仿真与在 DE10-Lite 开发板的模拟，为之后设计并实现基于 DE10-Lite 的小车功能打下基础。

二、基本实验内容

(一) 设计并实现：输入三位二进制数 A,B,C，当输入是 2 或 3 的倍数时输出等于逻辑 1，其它情况输出等于逻辑 0

1. 实验原理

由题意可列出真值表如表 1：

A	B	C	$2^2 \times A + 2^1 \times B + 2^0 \times C$	Z
0	0	0	0	1
0	0	1	1	0
0	1	0	2	1
0	1	1	3	1
1	0	0	4	1
1	0	1	5	0
1	1	0	6	1
1	1	1	7	0

表 1

由表 1 可知，输入-输出共有 8 种情况，其中有 5 种情况输出等于逻辑 1，3 种情况输出等于逻辑 0。故考虑用 VHDL 语言的 if-elsif-else 语句枚举输出逻辑 0 的 3 种情况，其他情况则均输出 0。

2. 主要仪器设备

Quartus Prime Lite 软件、DE10-Lite 开发板

3. 测试过程和结果记录

1. 编写逻辑设计 VHDL 源码。

列出真值表（表 1）后，在 Quartus Prime Lite 选中“File”“New”“New Quartus Prime Project”后，设置项目名称为 test1（如图 1），并在“Family, Device & Board Settings”菜单中选择硬件为“MAX 10 10M50DAF484C7G”（如图 2），便于后期与开发板连接。




图 1




图 2

完成后，在 Quartus Prime Lite 选中“File”“New”“New VHDL File”，新建 VHDL 文档，并根据真值表与项目名输入代码如图 3：

```

1 library IEEE;
2 use IEEE.std_logic_1164.all;
3 use IEEE.std_logic_unsigned.all;
4 USE IEEE.numeric_std.ALL;
5 USE IEEE.std_logic_arith.all;
6 entity test1 is
7   Port ( a,b,c : in STD_LOGIC;
8         z : out STD_LOGIC);
9 end test1 ;
10
11 architecture check of test1 is
12 begin
13   pro1:process(a,b,c)
14   begin
15     if ( a='0' and b='0' and c='1' ) then
16       z<='0';
17     elsif ( a='1' and b='0' and c='1' ) then
18       z<='0';
19     elsif ( a='1' and b='1' and c='1' ) then
20       z<='0';
21     else
22       z<='1';
23     end if;
24   end process pro1;
25 end check;

```

图 3

2. 应用 EDA 工具对源码进行分析和综合。

点击选项栏上方的“Start Compilation”开始编译并分析代码，若代码正确，则编译完成后界面左下角会出现数个绿勾，如图 4 所示：

Tasks		Compilation	
	Task	Time	
✓	▼ Compile Design	00:00:25	
✓	> Analysis & Synthesis	00:00:10	
✓	> Fitter (Place & Route)	00:00:08	
✓	> Assembler (Generate programming files)	00:00:03	
✓	> Timing Analysis	00:00:04	
	> EDA Netlist Writer		
	Edit Settings		
	Program Device (Open Programmer)		

图 4

3. 建立波形分析文件，进行逻辑功能仿真，检查逻辑设计是否符合要求

在 Quartus Prime Lite 选中“File”“New”“University Program VWF”，新建波形分析文档。添加 A,B,C,Z 节点至图中后（如图 5），分别设置结束时间、网格宽度、A,B,C 的信号、变换时间如表 2：




图 5

End Time	Grid Size		Value	Transitions Occur
100us	10us	A	Count Value	20us
		B		10us
		C		5us

表 2

设置完成后，选中“Stimulation”“Run Functional Stimulation”，即可生成 Z 节点的波形，如图 6 所示：




图 6

与真值表对照，波形图经检查无误。

之后进行逻辑仿真。选中“Tools”“Netlist Viewers”“RTL Viewers”（如图 7 所示），即可生成仿真门电路图，如图 8 所示：




图 7




图 8

4. 锁定管脚。

首先选中“Assignments”“Device”“Device and Pin Options...”，设置没有用到的管脚为三态，而不是三态上拉电压，以防对输出信号产生干扰。如图 9 所示：




图 9

之后选中“Assignments”“Pin Planner”设置所需管脚与对应信号。由于该芯片的输入管脚和 LED 管脚如图 10 所示，故在 Location 栏中设置 D12 对应 A，C11 对应 B，C10 对应 C，A8 对应 Z。设置如图 11 所示：



图 10

Named: * Edit: x											
Node Name	Direction	Location	I/O Bank	REF Group	Internal Location	IO Standard	Reserved	Output Str	Slew Rate	Differential	Tri-state Preserve
a	Input	PIN_D12	7	B7_N0	PIN_Y2	2.5 ...ult)		12m...lt)			
b	Input	PIN_C11	7	B7_N0	PIN_U6	2.5 ...ult)		12m...lt)			
c	Input	PIN_C10	7	B7_N0	PIN_W6	2.5 ...ult)		12m...lt)			
z	Output	PIN_A8	7	B7_N0	PIN_U7	2.5 ...ult)		12m...lt)	2 (d...ult)		
<<ne...de>>											

图 11

5. 应用 EDA 工具对器件适配或布局布线，生成下载文件。

点击选项栏上方的“Start Compilation”开始适配。若正确，则编译完成后界面左下角会出现数个绿勾，显示与图 4 类似。将开发板与电脑连接，打开“output_files”文件夹，将后缀为.sof 的文件拖动至 Quartus Prime Lite 打开。选中“Hardware Setup...”并双击 Hardware 下方的 USB 名称，即可选择通过该 USB 实现硬件与电脑连接。勾选该 sof 文件的“Program/Configure”选项，再选中左侧的“Start”，即可将程序传输给芯片，如图 12 所示：

	File	Device	Checksum	Usercode	Program/Configure	Verify	Blank-Check	Examine	Security Bit	Erase	ISP CLAMP
Start	C:/Users/zgwz1/Desktop/VHDL/output_files/test1.sof	10M50DAF484	0026D2A7	0026D2A7	☒	☐	☐	☐	☐	☐	☐
Stop											
Auto Detect											
Delete											

图 12

若右上角显示“Progress: 100% (Successful)”，则代表传输成功。

6. 对 FPGA 器件进行编程，检查硬件结果是否正确。

通过调节 A,B,C 电平，可得到图 13 所示结果（自上至下，自左至右数字依次增大）：




图 13

经检查，与题意无误。

4. 测试结果分析

该功能设置输入有三位二进制数 ABC；输出有判断结果 Z，共 8 种情况。在 Quartus Prime Lite 中编程时，可用 IF-ELSIF-ELSE 语句列举情况，赋值给 z。并可生成下载文件，在硬件上实现功能。

（二）设计并实现：一位二进制全加器

1. 实验原理

由题意可列出真值表如表 3：

A	B	C ₀	C ₁	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

表 3

由表 3 可知，输入-输出共有 8 种情况。S 和 C₁ 可表达为：

$$S = \overline{A} \cdot \overline{B} \cdot C_0 + \overline{A} \cdot B \cdot \overline{C_0} + A \cdot \overline{B} \cdot \overline{C_0} + A \cdot B \cdot C_0$$

$$C_1 = \overline{A} \cdot B \cdot C_0 + A \cdot \overline{B} \cdot C_0 + A \cdot B \cdot \overline{C_0} + A \cdot B \cdot C_0$$

2. 主要仪器设备

Quartus Prime Lite 软件、DE10-Lite 开发板

3. 测试方案和结果记录

1. 编写逻辑设计 VHDL 源码。

写出 S,C₁ 的逻辑表达式后，在 Quartus Prime Lite 新建项目为 test2，并选择硬件为“MAX 10 10M50DAF484C7G”，操作与实验（一）相似。之后新建 VHDL 文档，并根据逻辑表达式与项目名输入代码如图 14：

```
1 library IEEE;
2 use IEEE.std_logic_1164.all;
3 use IEEE.std_logic_unsigned.all;
4 USE IEEE.numeric_std.ALL;
5 USE IEEE.std_logic_arith.all;
6 entity test2 is
7   Port ( a,b,c0 :in STD_LOGIC;
8         s,c1 :out STD_LOGIC);
9 end test2;
10
11 architecture check of test2 is
12 begin
13   pro1:process(a,b,c0)
14   begin
15     s<=(not a and not b and c0) or (not a and b and not c0) or (a and not b and not c0) or (a and b and c0);
16     c1<=(not a and b and c0) or (a and not b and c0) or (a and b and not c0) or (a and b and c0);
17   end process pro1;
18 end check;
```

图 14

2. 应用 EDA 工具对源码进行分析和综合。

点击选项栏上方的“Start Compilation”开始编译并分析代码，若代码正确，则编译完成后界面左下角会出现数个绿勾，如图 15 所示：

Tasks		Compilation	
		Task	Time
✓	▼	Compile Design	00:00:24
✓	>	Analysis & Synthesis	00:00:10
✓	>	Fitter (Place & Route)	00:00:07
✓	>	Assembler (Generate programming files)	00:00:04
✓	>	Timing Analysis	00:00:03
	>	EDA Netlist Writer	
		Edit Settings	
		Program Device (Open Programmer)	

图 15

3. 建立波形分析文件，进行逻辑功能仿真，检查逻辑设计是否符合要求

在 Quartus Prime Lite 新建波形分析文档，添加 A,B,C₀,S,C₁ 节点后，分别设置结束时间、网格宽度、A,B,C₀ 的信号、变换时间如表 4：

End Time	Grid Size		Value	Transitions Occur
100us	10us	A	Count Value	20us
		B		10us
		C ₀		5us

表 4

设置完成后，点击“Run Functional Stimulation”，即可生成 S 和 C₁ 节点的波形，如图 16 所示：




图 16

与真值表对照，波形图经检查无误。

之后进行逻辑仿真，仿真门电路图如图 17 所示：




图 17

4. 锁定管脚。

首先设置没有用到的管脚为三态。之后设置所需管脚与对应信号。该芯片的输入管脚和 LED 管脚如图 10 所示，故在 Location 栏中设置 C11 对应 A，C10 对应 B，D12 对应 C₀，A8 对应 S，A9 对应 C₁。设置如图 18 所示：

Node Name	Direction	Location	I/O Bank	REF Group	Port Location	I/O Standard	Reserved	Output Strer	Slew Rate	Differential F	t Preserve
a	Input	PIN_C11	7	B7_N0	PIN_AA2	2.5 ...ult)		12m...lt)			
b	Input	PIN_C10	7	B7_N0	PIN_AA1	2.5 ...ult)		12m...lt)			
c0	Input	PIN_D12	7	B7_N0	PIN_Y5	2.5 ...ult)		12m...lt)			
c1	Output	PIN_A9	7	B7_N0	PIN_U6	2.5 ...ult)		12m...lt)	2 (d...ult)		
s	Output	PIN_A8	7	B7_N0	PIN_W3	2.5 ...ult)		12m...lt)	2 (d...ult)		

图 18

5. 应用 EDA 工具对器件适配、生成下载文件。

点击选项栏上方的“Start Complication”开始适配。若正确，则编译完成后界面左下角会出现数个绿勾。将开发板与电脑连接，后缀为.sof 的文件拖动至 Quartus Prime Lite 打开，勾选该 sof 文件的“Program/Configure”选项，点击“Start”即可将程序传输给芯片。若右上角显示“Progress: 100% (Successful)”，则代表传输成功。

6. 对 FPGA 器件进行编程，检查硬件结果是否正确。

通过调节 A,B,C₀ 电平，可得到图 19 所示结果：




图 19

经检查，与真值表一致。

4. 测试结果分析

一位二进制全加器设置输入有加数 A，被加数 B，进位 C₀；输出有和 S，进位 C₁，共 8 种情况，也可将 S 和 C₁ 的逻辑表达式写出。在 Quartus Prime Lite 中编程时，可将逻辑表达式转化为 VHDL 语言，赋值给 s,c1。并可生成下载文件，在硬件上实现功能。

三、探究性实验内容

【题干】设计并实现：四个房间的四个开关均能控制客厅内灯 A 的亮灭，并在 DE10 开发板上模拟此逻辑电路的功能

1. 实验原理

由题意可列出真值表如表 5：

K ₁	K ₂	K ₃	K ₄	A
0	0	0	0	0
1	0	0	0	1
0	1	0	0	1

0	0	1	0	1
0	0	0	1	1
1	1	0	0	0
1	0	1	0	0
1	0	0	1	0
0	1	1	0	0
0	1	0	1	0
0	0	1	1	0
1	1	1	0	1
1	1	0	1	1
1	0	1	1	1
0	1	1	1	1
1	1	1	1	0

表 5

由表 5 可知，输入-输出共有 16 种情况，其中 8 种输出逻辑 1（灯亮），8 种输出逻辑 0（灯灭），故考虑使用 case 语句枚举其中 8 种情况。

2. 主要仪器设备

Quartus Prime Lite 软件、DE10-Lite 开发板

3. 测试方案和结果记录

1. 编写逻辑设计 VHDL 源码。

列出真值表后，在 Quartus Prime Lite 新建项目为 test3，并选择硬件为“MAX 10 10M50DAF484C7G”，操作与实验（一）相似。之后新建 VHDL 文档，并根据真值表与项目名输入代码如图 20（省略库文件）：

```

6 entity test3 is
7   Port ( k1,k2,k3,k4 : in STD_LOGIC;
8         a : out STD_LOGIC);
9 end test3;
10
11 architecture check of test3 is
12 begin
13   pro1:process(k1,k2,k3,k4)
14     variable k:STD_LOGIC_vector(3 downto 0);
15     begin
16       k:=k1&k2&k3&k4;
17       case k is
18         when "1000"=>a<='1';
19         when "0100"=>a<='1';
20         when "0010"=>a<='1';
21         when "0001"=>a<='1';
22         when "1110"=>a<='1';
23         when "1101"=>a<='1';
24         when "1011"=>a<='1';
25         when "0111"=>a<='1';
26         when others=>a<='0';
27       end case;
28     end process pro1;
29 end check;

```

图 20

2. 应用 EDA 工具对源码进行分析和综合。

点击选项栏上方的“Start Compilation”开始编译并分析代码，若代码正确，则编译完

Tasks		Compilation	
		Task	Time
✓	▼	Compile Design	00:00:33
✓	>	Analysis & Synthesis	00:00:13
✓	>	Fitter (Place & Route)	00:00:10
✓	>	Assembler (Generate programming files)	00:00:05
✓	>	Timing Analysis	00:00:05
	>	EDA Netlist Writer	
		Edit Settings	
		Program Device (Open Programmer)	

成后界面左下角会出现数个绿勾，如图 21 所示：

图 21

3. 建立波形分析文件，进行逻辑功能仿真，检查逻辑设计是否符合要求

在 Quartus Prime Lite 新建波形分析文档，添加 K₁,K₂,K₃,K₄,A 节点后，分别设置结束时间、网格宽度、K₁,K₂,K₃,K₄ 的信号、变换时间如表 6：

End Time	Grid Size		Value	Transitions Occur
100us	10us	K ₁	Count Value	50us
		K ₂		20us
		K ₃		10us
		K ₄		5us

设置完成后，点击“Run Functional Stimulation”，即可生成 A 节点的波形，如图 22 所示：




图 22

与真值表对照，波形图经检查无误。

之后进行逻辑仿真，仿真门电路图如图 23 所示：




图 23

4. 锁定管脚。

首先设置没有用到的管脚为三态。之后设置所需管脚与对应信号。该芯片的输入管脚和 LED 管脚如图 10 所示，故在 Location 栏中设置 C12 对应 K₁，D12 对应 K₂，C11 对应 K₃，C10 对应 K₄，A8 对应 A。设置如图 24 所示：

Node Name	Direction	Location	I/O Bank	REF Group	ter Locati	O Stand	Reserved	rent Strer	Slew Rate	ferential F	t Preserv
a	Output	PIN_A8	7	B7_N0	PIN_B2	2.5 ...ult)		12m...lt)	2 (d...ult)		
k1	Input	PIN_C12	7	B7_N0	PIN_F7	2.5 ...ult)		12m...lt)			
k2	Input	PIN_D12	7	B7_N0	PIN_D6	2.5 ...ult)		12m...lt)			
k3	Input	PIN_C11	7	B7_N0	PIN_C5	2.5 ...ult)		12m...lt)			
k4	Input	PIN_C10	7	B7_N0	PIN_B1	2.5 ...ult)		12m...lt)			

图 24

5. 应用 EDA 工具对器件适配、生成下载文件。

点击选项栏上方的“Start Complication”开始适配。若正确，则编译完成后界面左下角会出现数个绿勾。将开发板与电脑连接，后缀为.sof 的文件拖动至 Quartus Prime Lite 打开，勾选该 sof 文件的“Program/Configure”选项，点击“Start”即可将程序传输给芯片。若右上角显示“Progress: 100% (Successful)”，则代表传输成功。

6. 对 FPGA 器件进行编程，检查硬件结果是否正确。

通过调节 K_1, K_2, K_3, K_4 电平，可得到图 25 所示结果：




图 25


经检查，与真值表一致。

4. 测试结果分析

实现该功能设置输入有开关 K_1, K_2, K_3, K_4 ；输出有灯 A（灯亮为 1，灯灭为 0），共 16 种情况。在 Quartus Prime Lite 中编程时，可用 CASE 语句，赋值给 a。并可生成下载文件，在硬件上实现功能。

四、实验讨论与心得

1. 逻辑运算可以使用门电路来实现。以下是三个基本门电路及其真值表：




A	B	L	A	B	L	A	L
0	0	0	0	0	0	0	1
0	1	0	0	1	1		
1	0	0	1	0	1	1	0
1	1	1	1	1	1		

表 7 & 图 26

与非门、或非门、与或非门等在上述基础上组合而成。几种常见的门电路连接，从而表达复杂的逻辑关系式。

2. VHDL 语言主要由库引用部分、实体说明部分（I/O 定义）、结构体部分等组成。其中，库引用相当于 C 语言中头文件，用于关键词常用规范定义，最典型的是 IEEE 标准库，如图 3 Line 1~Line 5 所示。实体说明部分用于定义逻辑设计的 I/O，也即 IN 和 OUT。以图 3 为

例，Line 6~Line 9 设定了该逻辑程序的 IN 为 a,b,c，OUT 为 z，程序会据此执行后续操作。结构体部分用于描述逻辑功能，包括说明语句和并发语句。如下框所示：



前者用 `signal` 语句定义设计过程需要的中间信号，用 `component` 语句声明需要用到的、来自另一个 VHDL 源码的外部元件。后者分为代入语句（相当于 C 语言的赋值，如图 14 Line 15,16 所示）、元件调用语句（相当于 C 语言的函数调用，调用的是结构体说明部分声明的元件，如图 27）、进程语句（常见的有 IF-THEN-ELSE 语句与 CASE 语句，如图 3 Line 13~Line 24 与图 20 Line 13~Line 28）。需要注意的是，进程语句在敏感信号发生变化时执行，内部不是并发结构，而是顺序结构。




图 27

3. DE10-Lite 开发板连接电脑后，需要安装驱动才能在软件中正确显示，否则无法在“Hardware Setup”中找到 USB 将文件传输到开发板。