

浙江大学实验报告

课程名称：数字电路设计基础实验 指导老师：张德华 成绩：_____

实验名称：数字电路设计基础 同组学生姓名：李言康

一、实验目的

通过本次实验，我能够掌握逻辑运算和门电路等数字电路的基本概念，借助真值表深入理解简单数字逻辑电路的设计原理，同时学习 FPGA 开发工具 Quartus Prime Lite 的使用方法。我将利用 Quartus 实现逻辑电路的仿真，并在 DE10-Lite 开发板上进行验证，为后续基于 DE10-Lite 开发板的小车功能设计与实现奠定基础。

二、基本实验内容

（一）设计并实现：输入三位二进制数 A, B, C，当输入是 2 或 3 的倍数时输出等于逻辑 1，其他情况输出等于逻辑 0

1. 实验原理

列出真值表如表 1：

A	B	C	十进制 $4*A+2*B+1*C$	输出
0	0	0	0	1
0	0	1	1	0
0	1	0	2	1
0	1	1	3	1
1	0	0	4	0
1	0	1	5	0
1	1	0	6	1
1	1	1	7	0

表一

2. 主要仪器设备

Quartus Prime Lite 软件、DE10-Lite 开发板

3. 测试方案

首先，编写程序实现题设逻辑；
之后，在软件中进行仿真，验证代码逻辑的正确性；
最后，在实体 DE10-Lite 开发板中验证代码逻辑的正确性

4. 测试过程和结果记录

（一）创建新的项目

如图一所示，创建新的 Quartus 项目。




图 一

（二）创建并编写新的 VHDL 代码文件

如图 2，新建 vhd1 代码文件




图 二

根据真值表，编写代码文件如图三

```

1  -- 导入库
2  library ieee;
3  use ieee.std_logic_1164.all;
4  use ieee.std_logic_unsigned.all;
5  use ieee.numeric_std.all;
6  use ieee.std_logic_arith.all;
7
8  -- 实体声明
9  entity test1 is
10     port(a,b,c : in std_logic;
11          f : out std_logic);
12  end test1;
13
14  -- 结构体说明
15  architecture arc of test1 is
16  begin
17  |
18  | arc1: process(a,b,c)
19  | begin
20  | if (a='0' and b='0' and c='1') then
21  |     f<='0';
22  | elsif (a='1' and b='0' and c='1') then
23  |     f<='0';
24  | elsif (a='1' and b='1' and c='1') then
25  |     f<='0';
26  | else
27  |     f<='1';
28  | end if;
29  | end process arc1;
30  |
31  end arc;
32

```

图 三

(三) 编译、分析代码

点击选项栏上方的“Start Compilation”开始编译并分析代码。编译完成后界面左下

角出现数个绿勾表示编译成功，如图四。




图 四

(四) 波形分析与仿真

建立波形分析文件，检查逻辑设计是否符合要求。

如图五顺序，新建波形文件并且导入节点，设置“End Time”=100 μ s，“Grid Time”=10 μ s，设置A,B,C的“Count Value”分别为20 μ s，10 μ s，5 μ s。




图 五

设置完成后，选中“Stimulation”下的“Run Functional Stimulation”，即可生成 Z 节点的波形，如图六所示




图 六

与真值表比较，作出图七，检查波形发现与真值表完全符合，该波形仿真结果表明代码逻辑正确。




图 七

（五）逻辑仿真

进行逻辑仿真，检查逻辑设计是否符合要求。

选中“Tools-Netlist Viewers-RTL Viewers”，即可生成仿真门电路图，如图八所示




图 八

（六）管脚布局

将代码中的虚拟管脚与实体管脚进行对应。

1. 设置没有用到的管脚为‘As input tri_stated’（三态），避免不使用的管脚干扰内部正常使用的管脚。设置方法如图九。




图 九

将虚拟管脚与芯片输入管脚、LED 管脚对应。根据 DE10-Lite 开发板的说明书（如图十所示），设置管脚对应关系（如图十一所示）。



图 十




图 十一

（七）硬件烧录

将电脑与 DE10-Lite 开发板连接，打开 ‘Programmer’ 软件，安装 USB-Blaster 驱动后，选择硬件为 ‘USB-Blaster’，点击 ‘Start’ 按钮，将程序烧录至芯片。如图十二




图 十二

（八）硬件检验

对 FPGA 器件进行编程，检查硬件结果是否正确。通过开关调节 A、B、C 的电平，实验结果如图十三所示。




图 十三

5. 测试结果分析

通过硬件检测可知，实现了“输入三位二进制数 A,B,C，当输入是 2 或 3 的倍数时输出等于逻辑 1，其他情况输出等于逻辑 0”的效果。核心步骤为“列举编写代码—波形、逻辑仿真—管脚布局对应—硬件烧录检测”。

（二）一位二进制全加器

1. 实验原理

根据题意，可列出真值表，如表二所示。

A	B	C_0	C_1	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

表二

根据真值表可以表达出 C1 与 S 如下；

$$S = \overline{A} \cdot \overline{B} \cdot C_0 + \overline{A} \cdot B \cdot \overline{C_0} + A \cdot \overline{B} \cdot \overline{C_0} + A \cdot B \cdot C_0$$

$$C_1 = \overline{A} \cdot \overline{B} \cdot C_0 + A \cdot \overline{B} \cdot C_0 + A \cdot B \cdot \overline{C_0} + A \cdot B \cdot C_0$$

由此可转写为 VHDL 的并发语句。

2. 主要仪器设备

Quartus Prime Lite 软件、DE10-Lite 开发板

Name	Value at 0 ps	0 ps	10.0 us	20.0 us	30.0 us	40.0 us	50.0 us	60.0 us	70.0 us	80.0 us	90.0 us	100.0 us	
a	0.0												
b	0.0												
c0	0.0												
c1	0.0												
s	0.0												

图 十五

与真值表比较，检查波形发现与真值表完全符合，该波形仿真结果表明代码逻辑正确。

（五）逻辑仿真

进行逻辑仿真，检查逻辑设计是否符合要求。

选中“Tools-Netlist Viewers-RTL Viewers”，即可生成仿真门电路图，如图十六所示




图 十六

（六）管脚布局

将代码中的虚拟管脚与实体管脚相对应。

2. 设置没有用到的管脚为‘As input tri_stated’（三态），避免不使用的管脚干扰内部正常使用的管脚。

将虚拟管脚与芯片输入管脚、LED 管脚对应。参照 DE10-Lite 开发板说明书，设置管脚对应关系，如图十七所示。




图 十七

(七) 硬件烧录

将电脑与 DE10-Lite 开发板连接，启动“Programmer”，安装 USB-Blaster 驱动后，选择“USB-Blaster”作为硬件，点击“Start”按钮，将程序烧录至芯片。

(八) 硬件检验

对 FPGA 器件进行编程，并验证硬件结果是否正确。通过开关调节 A、B、C 电平，结果如图十八所示。



图 十八

5.测试结果分析

通过硬件检测可知，实现了一位二进制全加器。核心步骤为“代入并发编写代码—波形、逻辑仿真—管脚布局对应—硬件烧录检测”。

三、探究性实验内容

【题干】设计并实现：四个房间的四个开关均能控制客厅内灯 A 的亮灭,并在 DE10 开发板上模拟此逻辑电路的功能

1. 实验原理

根据题意，可列出真值表，详见表三

K1	K2	K3	K4	A
0	0	0	0	0
1	0	0	0	1
0	1	0	0	1
0	0	1	0	1
0	0	0	1	1
1	1	0	0	0
1	0	1	0	0
1	0	0	1	0
0	1	1	0	0
0	1	0	1	0
0	0	1	1	0
1	1	1	0	1
1	1	0	1	1
1	0	1	1	1
0	1	1	1	1
1	1	1	1	0

表三

2. 主要仪器设备

Quartus Prime Lite 软件、DE10-Lite 开发板

3. 测试方案

首先，编写程序实现题设逻辑；

之后，在软件中进行仿真，验证代码逻辑的正确性；

最后，在实体 DE10-Lite 开发板中验证代码逻辑的正确性

4. 测试过程和结果记录

（一）创建新的项目

同实验一

（二）创建并编写新的 VHDL 代码文件

依据真值表，编写代码文件，具体如图十九所示

```
1  -- 导入库
2  library ieee;
3  use ieee.std_logic_1164.all;
4  use ieee.std_logic_unsigned.all;
5  use ieee.numeric_std.all;
6  use ieee.std_logic_arith.all;
7
8  -- 实体声明
9  entity test1 is
10     port(a,b,c,d: in std_logic;
11          s : out std_logic);
12  end test1;
13
14  -- 结构体说明
15  architecture arc of test1 is
16  begin
17      s <= a xor b xor c xor d; -- 灯亮条件：奇数个开关为 '1'
18  end arc;
```

图 十九

（三）编译、分析代码

同实验一

（四）波形分析与仿真

建立波形分析文件，检查逻辑设计是否符合要求。

新建波形文件并且导入节点，设置“End Time”=100 μ s，“Grid Time”

=10 μ s，设置 A,B,C, D 的“Count Value”分别为 40 μ s, 20 μ s, 10 μ s, 5 μ s。

设置完成后，选择“Stimulation”菜单下的“Run Functional Stimulation”选项，即可生成 Z 节点的波形，具体如图二十所示：




图 二十

与真值表比较，检查波形发现与真值表完全符合，该波形仿真结果表明代码逻辑正确。

（五）逻辑仿真

进行逻辑仿真，检查逻辑设计是否符合要求。

选中“Tools-Netlist Viewers-RTL Viewers”，即可生成仿真门电路图，如图二十一所示




图 二十一

（六）管脚布局

将代码中的虚拟管脚与实体管脚相对应。

设置没有用到的管脚为‘As input tri_stated’（三态），避免不使用的管脚干扰内部正常使用的管脚。

将虚拟管脚与芯片输入管脚、LED 管脚对应。根据 DE10-Lite 开发板的说明书，设置管脚对应关系如图二十二。





图 二十二

(七) 硬件烧录

将电脑与 DE10-Lite 开发板连接，打开“Programmer”，安装 USB-Blaster 驱动后，选择硬件为“USB-Blaster”，点击“Start”，将程序烧录给芯片。

(八) 硬件检验

对 FPGA 器件进行编程，检查硬件结果是否正确。通过开关调节 A, B, C 电平，结果如图二十三。



5.测试结果分析

通过硬件检测可知，实现了四开关电路控制。核心步骤为“代入并发编写代码—波形、逻辑仿真—管脚布局对应—硬件烧录检测”。

四、实验讨论与心得

1. 逻辑运算通过门电路实现，基本的有与门、或门、非门、与非门、或非门等。
2. VHDL 代码分为库引用、实体说明、结构体说明三个部分。其中结构体说明又分为说明语句、并发语句（主体）。并发语句分为带入语句、元件调用语句、进程语句三种。
3. DE10-Lite 开发板连接电脑后，必须安装相应驱动程序，以确保在软件中能够正确显示。否则，在“Hardware Setup”中无法找到 USB 设备，进而无法将文件传输到开发板。
4. 管脚布局时，设置没有用到的管脚为‘As input tri_stated’（三态），避免不使用的管脚干扰内部正常使用的管脚。未用到的含义是，该引脚/管脚没有分配任何功能，即未被使用。为了防止系统上电后，未用到管脚电平为 GND 或 VCC，造成系统混乱，务必将未用到管脚设置为输入高阻态。这样可以减小芯片功耗，同时避免不使用的管脚干扰内部正常使用的管脚
5. 通过实验掌握了软件 Quartus Prime Lite 的使用，掌握了门电路的基本知识，为之后的电路设计等打下基础。

