

I. THÔNG SỐ KỸ THUẬT HỆ THỐNG (System Specifications)

- Nền tảng:** Digilent Arty Z7-20.
- Chip xử lý trung tâm:** Xilinx Zynq-7000 SoC (xc7z020clg400-1).
- Đặc tính Bus dữ liệu (*mem_dq*):** Bus song song độ rộng **32-bit**, cấu hình cổng hai chiều (inout), hoạt động trên cơ chế chia sẻ đường truyền thời gian (Time-multiplexed).
- Đặc tính Bus địa chỉ (*mem_addr* / *mem_ba*):** * Địa chỉ ô nhớ (*mem_addr*): **15-bit** (Quản lý 2^{15} hàng/cột).
- Địa chỉ bank (*mem_ba*):** **3-bit** (Quản lý 8 Banks độc lập).
- Giao diện điều khiển (Command Interface):** Gồm 5 tín hiệu đồng bộ chuẩn DRAM (*mem_cke*, *mem_cs_n*, *mem_ras_n*, *mem_cas_n*, *mem_we_n*).
- Môi trường I/O chuẩn hóa:** Cấu hình mức điện áp **LVC MOS33 (3.3V)** đồng bộ hóa trên toàn bộ hệ thống chân mở rộng mở (PMOD và ChipKit/Arduino Digital Pins) của Arty Z7 để đảm bảo an toàn phần cứng và toàn vẹn tín hiệu

II. PHÂN TÍCH CHI TIẾT CẤP ĐỘ CÔNG NGHỆ PHẦN CỨNG

Tiêu chí	Trạng thái thiết kế hiện tại	Phân tích kỹ thuật & Đánh giá cấp độ
Thế hệ DRAM hỗ trợ	SDR SDRAM / DDR <i>Cơ bản</i>	Máy trạng thái (protocol_engine) đang phát các lệnh điều khiển chu kỳ đơn lẻ (Single Data Rate) như ACTIVATE, READ, WRITE, PRECHARGE . Để lên chuẩn DDR2/DDR3/DDR4 , mạch sẽ cần bổ sung khối DFI (DDR PHY Interface) và bộ khóa pha DLL/PLL để nhân đôi dữ liệu ở cả 2 sườn xung nhịp.
Chuẩn giao tiếp Bus	AXI4-Lite (Slave)	Mức độ: Hoàn chỉnh. Hỗ trợ ngắt quãng (valid/ready) độc lập trên từng kênh. Đây là chuẩn tối ưu cho các hệ thống nhúng SoC kết nối với CPU (như ARM Cortex-A/M hoặc RISC-V). Do là bản Lite nên nó xử lý từng gói dữ liệu đơn lẻ (Single-transaction), chưa bật tính năng Burst Mode (gửi một loạt data chỉ với 1 địa chỉ).
Kiến trúc điều phối (Scheduler/Arbiter)	Multi-Slot Queue với Bank Interleaving	Mức độ: Cao cấp (Advanced). Việc sử dụng 4 slots bộ nhớ đệm kết hợp thuật toán quét song song để "bốc" lệnh dựa trên Bank ID (last_accessed_bank) giúp thiết kế này vượt trội hơn 90% các bài làm chỉ dùng FIFO tuần tự. Nó giúp che giấu thời gian trễ nạp tự (tRP ,

		tRCD) bằng cách cho phép các Bank khác làm việc gối đầu nhau.
Bảng thông lý thuyết	400 MB/s	Tính toán dựa trên cấu hình hiện tại: Bus dữ liệu 32-bit (DATA_WIDTH = 32) chạy ở tần số Clock 100MHz. Bandwidth = 100 MHz × 4 Bytes = 400 MB/s
Phân bố không gian bộ nhớ (Addressing)	Giới hạn tối đa: 1 GB	Dựa trên cấu trúc trích xuất bit địa chỉ hiện tại trong protocol_engine: • Bank: 3 bits ($2^3 = 8$ Banks) • Row: 15 bits ($2^{15} = 32768$ hàng) • Column: 12 bits ($2^{12} = 4096$ cột) • Tổng số ô nhớ: $2^{3+15+12} = 2^{30} \approx 1\text{GB}$ Với Bus 32-bit (4 Bytes), không gian định vị lý thuyết rất rộng, nhưng đang được ánh xạ thực tế ra chân vật lý <i>mem_addr[14:0]</i> (15-bit).
Cơ chế An toàn Dữ liệu	Refresh Timer Tự động	Mức độ: Chuẩn công nghiệp. Đã cấu hình chu kỳ đếm tự động hạ cờ request. Song, chu kỳ 7.8 μs <i>chưa đáp ứng</i> chính xác tiêu chuẩn bảo toàn điện tích của các chip nhớ JEDEC trong môi trường thương mại $T \approx 125^\circ\text{C} > 85^\circ\text{C}$

Hiện tại: Thiết kế đang nằm ở phân khúc chuyên dụng cho **Hệ thống nhúng (Embedded Storage Controller)**. Mạch sạch (Methodology report), chạy mượt mà trên FPGA, độ trễ thấp (Low-latency) nhờ kiến trúc đệm 4-slot thông minh.