ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH



Mạch Điện – Điện Tử (CO2104)

BÁO CÁO CHƯƠNG 3

Bipolar Junction Transistor (BJT)

GVHD: Hà Chí Trung

Lớp: L02 – Học kỳ 261

SVTH: Nguyễn Huỳnh Hữu Đức

MSSV: 2510290

TP. HỒ CHÍ MINH, NGÀY 10 THÁNG 11 NĂM 2026

Mục lục

3.1 BJT in Saturation Mode **2**
3.1.1 Giải thích . . . 2
3.1.2 So sánh với mô phỏng . . . 3

3.2 DC Sweep Simulation **4**
3.2.1 Nhận xét đồ thị . . . 4
3.2.2 Giá trị tại điểm bắt đầu bão hòa . . . 5

3.3 BJT used as a Switch **6**
3.3.1 Tính toán lý thuyết . . . 6
3.3.2 Mô phỏng . . . 6

3.4 Drive a device with an NPN BJT **7**
3.4.1 Tính toán lý thuyết . . . 7
3.4.2 Mô phỏng . . . 7
3.4.3 So sánh . . . 8

3.5 Simple bias configuration **9**
3.5.1 Mô phỏng . . . 9
3.5.2 Phân tích mạch . . . 10

3.6 PNP Circuit **11**
3.6.1 Tính toán lý thuyết . . . 11
3.6.2 Mô phỏng . . . 11
3.6.3 So sánh . . . 11

3.7 Circuit with NPN and PNP bipolar junction transistors **13**
3.7.1 Tính toán lý thuyết . . . 13
3.7.2 Mô phỏng . . . 14
3.7.3 So sánh . . . 14

3.8 NPN Circuit with E resistance **15**
3.8.1 Tính toán lý thuyết . . . 15
3.8.2 Mô phỏng . . . 16

3.9 Darlington circuit **17**
3.9.1 Tính toán lý thuyết . . . 17
3.9.2 Mô phỏng . . . 17

3.10 Common base **18**
3.10.1 Tính toán lý thuyết . . . 18
3.10.2 Mô phỏng . . . 18


3.11 Current mirror **19**
3.11.1 Tính toán lý thuyết ($R_1 = 2\,\mathrm{k\Omega}$) . . . 19
3.11.2 Mô phỏng . . . 19
3.11.3 Thay $R_1 = 100\,\Omega$ . . . 20

3.12 BJT's logic gate application **21**
3.12.1 Mô phỏng . . . 21
3.12.2 Ngõ ra cực thu hở (open-collector) . . . 21

3.13 Opto **24**
3.13.1 Tính toán . . . 24


3.1 BJT in Saturation Mode

Đổi $R_1 = 1\,\text{k}\Omega$ trong mạch Hình 1 (linh kiện `QbreakN`), chạy lại Bias Point; giải thích I_B, I_C, V_{CE} ($\beta = 100$, $V_{CE(sat)} = 0.65\,\text{V}$, $V_{BE} = 0.7\,\text{V}$).



Hình 1: Simple connection with transistor (đổi R_1 thành $1\,k\Omega$)

Kết quả mô phỏng (hình ảnh):



Hình 2: Bias Point với $R_1 = 1\,k\Omega$

3.1.1 Giải thích

- Theo định luật Ohm:

$$I_B = \frac{V_{BB} - V_{BE}}{R_1} = \frac{5\,\text{V} - 0.7\,\text{V}}{1\,\text{k}\Omega} = 4.3\,\text{mA}$$

- Giả sử BJT ở vùng tích cực:

$$I_C = \beta I_B = 100 \times 4.3\,\text{mA} = 430\,\text{mA}$$

- Kiểm tra giả thiết:

$$V_{CE} = V_{CC} - I_C R_2 = 10\,\text{V} - 430\,\text{mA} \times 100\,\Omega = 10 - 43 = -33\,\text{V}$$

Vì $V_{CE} = -33\,\text{V} < 0$ $V_{CE(sat)} = 0.65\text{V}$, giả thiết vùng tích cực là sai. BJT ở **vùng bão hòa**, khi đó $V_{CE} = V_{CE(sat)} = 0.65\,\text{V}$ và I_C do mạch ngoài (V_{CC}, R_2) quyết định, không còn bằng βI_B:

$$I_C = \frac{V_{CC} - V_{CE(sat)}}{R_2} = \frac{10\,\text{V} - 0.65\,\text{V}}{100\,\Omega} = 93.5\,\text{mA}$$

Kiểm tra: $I_C = 93.5\,\text{mA} < \beta I_B = 430\,\text{mA}$, tức I_B dư để đẩy BJT vào bão hòa (hệ số bão hòa $\beta_{forced} = I_C/I_B \approx 21.7 < \beta$).

Đáp số

$I_B = 4.3\,\text{mA}$ $I_C = 93.5\,\text{mA}$ $V_{CE} = 0.65\,\text{V}$

3.1.2 So sánh với mô phỏng


	Lý thuyết	PSpice
I_B	4.3 mA	4.105 mA
I_C	93.5 mA	99.09 mA
V_{CE}	0.65 V	0.09155 V

Bảng 1: So sánh lý thuyết và mô phỏng bài 3.1

Kết quả mô phỏng xác nhận BJT bão hòa: $I_C \approx 99\,\text{mA} \ll \beta I_B \approx 410\,\text{mA}$ và V_{CE} rất nhỏ. Các giá trị lệch nhẹ so với lý thuyết vì đề giả định $V_{BE} = 0.7\,\text{V}$ và $V_{CE(sat)} = 0.65\,\text{V}$, còn model `QbreakN` cho $V_{BE} \approx 0.89\,\text{V}$ (nên I_B nhỏ hơn: $(5 - 0.8946)/1\,\text{k} = 4.105\,\text{mA}$) và $V_{CE(sat)} \approx 0.09\,\text{V}$ (nên $I_C = (10 - 0.0916)/100\,\Omega \approx 99.1\,\text{mA}$, lớn hơn 93.5 mA).


3.2 DC Sweep Simulation

Dùng lại mạch bài 3.1 ($R_1 = 1\,\text{k}\Omega$), quét DC V_1 từ 0 đến 5 V, bước 0.1 V; vẽ I_C theo V_1 (tăng độ dày nét).



Hình 3: DC-Sweep profile for simulation

Kết quả mô phỏng (hình ảnh):



Hình 4: Đặc tuyến I_C theo V_1 ($R_1 = 1\,k\Omega$)

3.2.1 Nhận xét đồ thị

- $V_1 < 0.7\,\text{V}$: chưa đủ để phân cực thuận mối nối BE, BJT **ngắt** ($I_C \approx 0$).
- $0.7\,\text{V} < V_1 \lesssim 1.9\,\text{V}$: BJT ở **vùng tích cực**, $I_C = \beta I_B = \beta \dfrac{V_1 - V_{BE}}{R_1}$ tăng tuyến tính theo V_1 (độ dốc $\approx \beta/R_1 = 100\,\text{mA/V}$).
- $V_1 \gtrsim 1.9\,\text{V}$: I_C đi ngang, BJT **bão hòa**, dòng bị giới hạn bởi mạch ngoài $I_{C(sat)} = (V_{CC} - V_{CE(sat)})/R_2$.

3.2.2 Giá trị tại điểm bắt đầu bão hòa

Lý thuyết ($V_{CE(sat)} = 0.65\,\text{V}$, $V_{BE} = 0.7\,\text{V}$, $\beta = 100$):

$$I_{C(sat)} = \frac{10 - 0.65}{100\,\Omega} = 93.5\,\text{mA}$$
$$I_B = \frac{I_{C(sat)}}{\beta} = 0.935\,\text{mA}$$
$$V_1 = V_{BE} + I_B R_1 = 0.7 + 0.935 = 1.635\,\text{V}$$

Mô phỏng: đọc bằng con trỏ Probe tại chỗ đường cong bắt đầu đi ngang: $V_1 \approx 1.9\,\text{V}$, $I_C \approx 97.92\,\text{mA}$.

	Lý thuyết	PSpice
V_1 khi bắt đầu bão hòa	1.635 V	$\approx$ 1.9 V
I_B tại điểm đó	0.935 mA	
$I_{C(sat)}$	93.5 mA	$\approx$ 97.92 mA


Bảng 2: Điểm bắt đầu bão hòa (ô cam: đọc I_B bằng trace `IB(Q1)` tại $V_1 = 1.9$ V)

Giải thích sai lệch

Mô phỏng cho điểm bão hòa muộn hơn ($\approx 1.9\,\text{V}$ so với $1.635\,\text{V}$) và $I_{C(sat)}$ cao hơn ($\approx 98\,\text{mA}$ so với $93.5\,\text{mA}$) vì: (1) model `QbreakN` có V_{BE} thực tế cao hơn $0.7\,\text{V}$ ở dòng lớn (phần dốc cắt trục V_1 ở khoảng $0.8\,\text{V}$), làm điểm gãy dịch sang phải; (2) $V_{CE(sat)}$ của model chỉ khoảng 0.1–0.2 V, nhỏ hơn $0.65\,\text{V}$ của đề, nên I_C bão hòa lớn hơn và còn nhích nhẹ lên khi V_1 tăng. Điểm gãy cũng chuyển tiếp "mềm" nên giá trị đọc được chỉ xấp xỉ.

3.3 BJT used as a Switch

Xác định R_1, R_2 để I_C bão hòa tại 50 mA; $V_{CE(sat)} = 30\,\text{mV}$, $V_{BE} = 0.7\,\text{V}$, $\beta = 100$.




Hình 5: BJT used as switch in saturation mode

3.3.1 Tính toán lý thuyết

$R_2 = \dfrac{V_{CC} - V_{CE(sat)}}{I_{C(sat)}} = \ldots\ldots\ldots\

3.4 Drive a device with an NPN BJT

Ngõ ra logic 5 V (V_{ter}) cấp tối đa 10 mA (không sụt áp), chịu tối đa 20 mA. Tải 5 Ω cần 300–500 mA. BJT: $\beta = 100$, $I_{C(max)} = 400\,\text{mA}$, $V_{BE} = 0.7\,\text{V}$. Chọn R_B theo giá trị thương mại.



Hình 7: Select a resistor available in the market for R_B

3.4.1 Tính toán lý thuyết

Theo giới hạn của tải và transistor: (min) $< I_C <$ ..... (max)

(min) $< I_B <$ ..... (max)

Với $I_{B(min)} =$ ta có $R_{B(max)} =$ .....

Với $I_{B(max)} =$ ta có $R_{B(min)} =$ .....

Vậy (min) $< R_B <$ ..... (max)

R_B chọn (dãy E12/E24): .....

3.4.2 Mô phỏng

Ô DÁN ẢNH

Lưu ảnh thành tệp

images/sim/ex04_rbmin.png

(khung này tự biến mất khi có ảnh)

Hình 8: Mô phỏng với $R_{B(min)}$

Ô DÁN ẢNH
Lưu ảnh thành tệp
`images/sim/ex04_rbmax.png`
(khung này tự biến mất khi có ảnh)

Hình 9: Mô phỏng với $R_{B(max)}$

Ô DÁN ẢNH
Lưu ảnh thành tệp
`images/sim/ex04_rbsel.png`
(khung này tự biến mất khi có ảnh)

Hình 10: Mô phỏng với R_B đã chọn


3.4.3 So sánh

		Lý thuyết			PSpice		
	R_B	V_{BE}	I_B	I_C	V_{BE}	I_B	I_C
$R_{B(min)}$							
$R_{B(max)}$							
$R_{B(selected)}$							

Bảng 3: So sánh lý thuyết và mô phỏng bài 4

3.5 Simple bias configuration

Mô phỏng mạch Hình 11 với $R_C = 10\,\Omega$ và $R_C = 1\,\text{k}\Omega$; nhận xét sự thay đổi của I_E và giải thích.



Hình 11: Simple bias configuration

3.5.1 Mô phỏng

Ô DÁN ẢNH
Lưu ảnh thành tệp
`images/sim/ex05_rc10.png`
(khung này tự biến mất khi có ảnh)

Hình 12: Bước 1: $R_C = 10\,\Omega$

Ô DÁN ẢNH
Lưu ảnh thành tệp
`images/sim/ex05_rc1k.png`
(khung này tự biến mất khi có ảnh)

Hình 13: Bước 2: $R_C = 1\,\text{k}\Omega$

3.5.2 Phân tích mạch

Nhận xét & giải thích

.....

.....

.....

.....

.....


.....

.....

.....

3.6 PNP Circuit

Tính I_B, I_E, I_C của mạch PNP Hình 14 ($\beta = 100$), sau đó mô phỏng kiểm chứng.



Hình 14: A PNP Circuit

3.6.1 Tính toán lý thuyết

$V_{EB} =$ .....

$I_B =$ .....

$I_C =$ .....

$I_E =$ .....

3.6.2 Mô phỏng

Ô DÁN ẢNH
Lưu ảnh thành tệp
`images/sim/ex06_pnp.png`
(khung này tự biến mất khi có ảnh)

Hình 15: Kết quả mô phỏng mạch PNP

3.6.3 So sánh


I_B (lý thuyết) = ... I_B (mô phỏng) =

I_C (lý thuyết) = ... I_C (mô phỏng) =

I_E (lý thuyết) = ... I_E (mô phỏng) =

3.7 Circuit with NPN and PNP bipolar junction transistors

Tính điện áp tại mọi nút và dòng trong mọi nhánh của mạch Hình 16 (cả hai BJT có $\beta = 100$), sau đó mô phỏng và so sánh.



Hình 16: Circuit with NPN and PNP bipolar junction transistors

3.7.1 Tính toán lý thuyết

Ta có V_E (so với) V_B, do đó transistor Q_2 .....

Theo định luật , ta có phương trình: .....

I_{BE} (gọi tắt I_B) = ... (1)

Giải (1): I_B = ...

I_C = ...

I_{EG} = ...

V_E = ...

V_B = ...

3.7.2 Mô phỏng

Ô DÁN ẢNH
Lưu ảnh thành tệp
`images/sim/ex07_npn_pnp.png`
(khung này tự biến mất khi có ảnh)

Hình 17: Kết quả mô phỏng mạch NPN–PNP

3.7.3 So sánh

I_B (lý thuyết) = ... I_B (mô phỏng) =

I_C (lý thuyết) = ... I_C (mô phỏng) =


I_{EG} (lý thuyết) = ... I_{EG} (mô phỏng) =

V_E (lý thuyết) = ... V_E (mô phỏng) =

V_B (lý thuyết) = ... V_B (mô phỏng) =

3.8 NPN Circuit with E resistance

Tính I_B, I_C, I_E, V_E, V_C của mạch Hình 18 ($V_{BE} = 0.7\,\text{V}$, $\beta = 100$), sau đó mô phỏng kiểm chứng.



Hình 18: NPN Circuit with E resistance

3.8.1 Tính toán lý thuyết

Theo định luật , ta có phương trình: .....

.....

⇔ ..... (1)

Giải (1): $I_B =$ .....

$I_C =$ .....

$I_E =$ .....

$V_E =$ .....

$V_C =$ .....


3.8.2 Mô phỏng

Ô DÁN ẢNH
Lưu ảnh thành tệp
`images/sim/ex08_npn_re.png`
(khung này tự biến mất khi có ảnh)

Hình 19: Kết quả mô phỏng mạch NPN có R_E

3.9 Darlington circuit

Tính I_{BE}, I_{AC}, I_{AL} và hệ số khuếch đại tổng $\frac{I_{AL}}{I_{BE}}$ của mạch Darlington Hình 20 ($\beta_1 = \beta_2 = 100$), sau đó mô phỏng kiểm chứng.



Hình 20: Darlington circuit

3.9.1 Tính toán lý thuyết

$I_{BE} =$ .....

$I_{AC} =$ .....

$I_{AL} =$ .....

$\frac{I_{AL}}{I_{BE}} =$ .....

3.9.2 Mô phỏng

Ô DÁN ẢNH

Lưu ảnh thành tệp


`images/sim/ex09_darlington.png`

(khung này tự biến mất khi có ảnh)

Hình 21: Kết quả mô phỏng mạch Darlington

3.10 Common base

Tính I_E, I_B, I_C, V_{CE} của mạch base chung Hình 22 ($\beta = 100$), sau đó mô phỏng kiểm chứng.



Hình 22: Common base

3.10.1 Tính toán lý thuyết

Theo định luật , ta có:.....

$I_E =$.....

$I_B =$.....

$I_C =$.....

$V_{CE} =$.....

3.10.2 Mô phỏng

Ô DÁN ẢNH

Lưu ảnh thành tệp


images/sim/ex10_common_base.png

(khung này tự biến mất khi có ảnh)

Hình 23: Kết quả mô phỏng mạch base chung

3.11 Current mirror

Phân tích mạch gương dòng Hình 24 (Q_1, Q_2 giống nhau, $\beta = 100$), mô phỏng kiểm chứng; sau đó thay $R_1 = 100\,\Omega$, tính lại, mô phỏng và giải thích hiện tượng.



Hình 24: Current mirror circuit example

3.11.1 Tính toán lý thuyết ($R_1 = 2\,\text{k}\Omega$)

Theo định luật , ta có:.....

$I_{CTRL} =$.....

$I_{C1} =$.....

$I_{B1} = I_{B2} =$.....

$I_L =$.....

3.11.2 Mô phỏng

Ô DÁN ẢNH

Lưu ảnh thành tệp

images/sim/ex11_mirror_2k.png

(khung này tự biến mất khi có ảnh)

Hình 25: Mô phỏng gương dòng với $R_1 = 2\,\text{k}\Omega$

Vì sao gọi là mạch gương dòng (current mirror)? .....

.....

.....

3.11.3 Thay $R_1 = 100\,\Omega$

$I_{CTRL} =$ .....

$I_{C1} =$ .....

$I_{B1} = I_{B2} =$ .....

$I_L =$ .....

Ô DÁN ẢNH
Lưu ảnh thành tệp
images/sim/ex11_mirror_100.png
(khung này tự biến mất khi có ảnh)

Hình 26: Mô phỏng gương dòng với $R_1 = 100\,\Omega$

Hiện tượng & giải thích

Hiện tượng: .....

.....

.....

.....

.....

.....


.....

.....

.....

3.12 BJT's logic gate application

Mạch cổng NOT dùng BJT NPN (Hình 27) hoạt động ở chế độ bão hòa. Nguồn xung: $V_1 = 0$, $V_2 = 5\,\text{V}$, $TD = 0$, $TR = 5\,\text{ns}$, $TF = 3\,\text{ns}$, $PW = 50\,\text{ms}$, $PER = 100\,\text{ms}$ (*Place* → *PSpice Component* → *Source* → *Voltage Sources* → *Pulse*).



Hình 27: NPN theoretical NOT gate


3.12.1 Mô phỏng

Ô DÁN ẢNH
Lưu ảnh thành tệp
`images/sim/ex12_not_gate.png`
(khung này tự biến mất khi có ảnh)


Hình 28: Dạng sóng vào/ra của cổng NOT (Transient)

3.12.2 Ngõ ra cực thu hở (open-collector)


Dòng ra tối đa của cổng NOT bị giới hạn bởi $5\,\text{V}/10\,\text{k}\Omega$. Để kéo LED, người ta để hở cực thu và dùng điện trở kéo lên bên ngoài.



Hình 29: Open-collector output example




Hình 30: External pull-up resistor whose value selected by the users



Hình 31: Wired open-collector outputs

3.13 Opto

OK_1 (PC817) gồm LED và photodiode/phototransistor; $V_F = 1.7\,\text{V}$, $CTR = 2$. Tính V_{OUT} khi công tắc đóng; nêu ứng dụng và cách dùng opto.



Hình 32: Voltage isolation with opto

3.13.1 Tính toán

$I_F = I_{R1} =$ .....

$I_{R2} =$ .....

$V_{OUT} =$ .....

Ứng dụng và cách sử dụng opto

.....

.....

.....

.....

.....

.....

.....

.....

.....

.....