



ĐỒ ÁN CUỐI KỲ
MÔN THIẾT KẾ VI MẠCH TƯƠNG TỰ
ĐỀ TÀI: THIẾT KẾ MẠCH OPAMP

GVHD: Nguyễn Thị Thiên Trang

Họ và tên sinh viên

MSSV

Phạm Phú Tường

22200181

Trần Đình Khâm

23200044

Phạm Gia Kiệt

23200102

Ngô Việt Hoàng

23200086

TPHCM, Ngày 25 Tháng 05 Năm 2026

MỤC LỤC

DANH MỤC HÌNH ẢNH Error! Bookmark not defined.

DANH MỤC BẢNG BIỂU Error! Bookmark not defined.

1. Phân tích thiết kế	2
1.1. Yêu cầu thiết kế	2
1.2. Chứng minh một số công thức thiết kế	3
2. Tính toán thiết kế	5
2.1. Tính toán tỉ lệ (W/L) của M1 và M2	6
2.2. Tính toán tỉ lệ (W/L) của M3 và M4	6
2.3. Tính toán tỉ lệ (W/L) của M5	8
2.4. Tính toán tỉ lệ (W/L) của M6 và M7	9
3. Triển khai và đánh giá thiết kế	10
3.1. Triển khai thiết kế	10
3.2. Đánh giá thiết kế	10

1. Phân tích thiết kế

Trong phần này, sẽ tiến hành phân tích các công thức liên quan đến yêu cầu thiết kế, chứng minh một số công thức về GB, Phase Margin,...

1.1. Yêu cầu thiết kế


Thiết kế mạch khuếch đại vi sai theo bảng thông số sau:

Technology process	CMOS 90m
V_{DD}	0.9V
V_{SS}	-0.9V
GBW	>10MHz
V_{out} range	-0.5V đến 0.5V
ICMR	-0.5V đến 0.5V
A_v	>2000V/V
P_{diss}	$\leq 3mW$
SR	5-10V/ μs
Phase margin	>60°

Bảng 1.1 Yêu cầu thiết kế

Tụ tải ngõ ra có giá trị $C_L = 10pF$ và độ dài kênh chọn là $L = 0.5\mu m$


Bản vẽ thiết kế được thể hiện trong Hình 1.1



Hình 1.1 Schematic của Opamp


1.2. Chứng minh một số công thức thiết kế

Mô hình tín hiệu nhỏ bậc 2 của 2-stage OPAMP được mô tả như Hình 1.2.



Hình 1.2 Mô hình tín hiệu nhỏ bậc 2 [1]

Để có Phase Margin tốt cần thực hiện bù pha bằng tụ Miller CC nên mô hình tín hiệu nhỏ của OPAMP sẽ có dạng như hình 1.3 bên dưới



Hình 1.3 Mô hình tín hiệu nhỏ bậc 2 có tụ Miller [1]

Từ mô hình tín hiệu nhỏ có thể phân tích được hàm truyền của mạch như sau

$$\frac{V_o(s)}{V_i(s)} = \frac{g_{m1}g_{m2}R_1R_2 \left(1 - \frac{sC_C}{g_{m2}}\right)}{1 + s[R_1(C_1 + C_C) + R_2(C_2 + C_C) + g_{m2}R_1R_2C_C] + s^2R_1R_2[C_1C_2 + C_C C_1 + C_C C_2]}$$

Từ phân tích hàm truyền có thể suy ra được mạch gồm hai Cực như sau:

$$p_1 \cong \frac{-1}{g_{m2}R_1R_2C_C}$$

Và

$$p_2 \cong \frac{-g_{m2}C_C}{C_1C_2 + C_C C_1 + C_C C_2} \cong \frac{-g_{m2}}{C_2}$$

Và một Không như sau:

$$Z = \frac{g_{m2}}{C_C}$$

Bên cạnh đó từ mô hình tín hiệu nhỏ có thể thấy được DC gain của mạch sẽ là

$$A_{DC} = g_{m1}g_{m2}R_1R_2$$

Từ trong hàm truyền đã chứng minh bên trên, gọi p_1 sẽ là dominant pole tức là cực có tần số nhỏ nhất trong mạch, đồng thời giả sử rằng dominant pole sẽ có tần số nhỏ hơn rất nhiều so với output pole (p_2), lúc này hàm truyền của OPAMP sẽ được xấp xỉ như sau:

$$A_v(j\omega) = \frac{A_v}{\left(1 + \frac{j\omega}{p_1}\right)}$$

Có thể thấy $|A_v(j\omega)| = 1 \Rightarrow \omega \cong A_v p_1$. Vì vậy Gain Bandwidth của mạch sẽ có dạng

$$GB = A_v p_1 = \frac{g_{m1}}{C_C}$$

Về mặt pha (giả sử Không có giá trị gấp 10 lần GB), sẽ có công thức sau

$$\angle \frac{V_o}{V_{in}} = -\tan^{-1}\left(\frac{\omega}{z}\right) - \tan^{-1}\left(\frac{\omega}{p_1}\right) - \tan^{-1}\left(\frac{\omega}{p_2}\right)$$

Về mặt định nghĩa, phase margin là độ lệch pha với pha 180 độ và được xác định tại tần số mà độ khuếch đại là 1 (tại GB), nên:

$$\begin{aligned} \angle \frac{V_o}{V_{in}} &= -\tan^{-1}\left(\frac{GB}{z}\right) - \tan^{-1}\left(\frac{GB}{p_1}\right) - \tan^{-1}\left(\frac{GB}{p_2}\right) \\ \Rightarrow \angle \frac{V_o}{V_{in}} &= -\tan^{-1}\left(\frac{1}{10}\right) - \tan^{-1}(g_{m1}g_{m2}R_1R_2) - \tan^{-1}\left(\frac{GB}{p_2}\right) \quad (1) \end{aligned}$$

Với $\tan^{-1}(g_{m1}g_{m2}R_1R_2) = \tan^{-1}(A_v)$, có thể thấy rằng độ khuếch đại vòng hở của OPAMP luôn yêu cầu rất lớn vì vậy giá trị của $\tan^{-1}(A_v) = 90$

Từ định nghĩa về phase margin và công thức (1), ta có

$$\begin{aligned} -180^\circ + PM &= -5.71 - 90 - \tan^{-1}\left(\frac{GB}{p_2}\right) \\ -180^\circ + 60 &= -5.71 - 90 - \tan^{-1}\left(\frac{GB}{p_2}\right) \end{aligned}$$

Để đạt phase margin $\geq 60^\circ$ thì:

$$\begin{aligned} p_2 &\geq 2.2GB \\ \frac{g_{m2}}{C_L} &\geq \frac{2.2g_{m1}}{C_C} \end{aligned}$$

Ta có $z = 10GB \Rightarrow g_{m2} = 10g_{m1}$, nên

$$C_C \geq 0.22C_L$$

Sau khi đã chứng minh, nếu áp vào thiết kế như Hình “”, sẽ có một số công thức sau

$$\text{Gain bandwidth (GB)} = \frac{g_{m1}}{C_C}$$

$$\text{Cực } p_2 = \frac{-g_{m6}}{C_L}$$

$$\text{Không } z = \frac{g_{m6}}{C_C}$$

Các công thức khác sẽ được chứng minh trong quá trình thiết kế

2. Tính toán thiết kế

Để tiến hành thiết kế, cần phải biết tiến trình được sử dụng sẽ có tham số linh kiện như thế nào, nên cần phải xây dựng một mạch để có thể trích xuất tham số linh kiện PMOS và NMOS, xây dựng mạch trích xuất thông tin như hình 2.1

Tox:

```
.LIB t13m
.param vth_mult_hv_n=1
.param tox_mult_hv_n=1

.param vth_mult_hv_p=1
.param tox_mult_hv_p=1

*t14y_mm_epi-params.txt.html
.MODEL N25.1 NMOS ( LEVEL = 49
***** Corner Dependent Parameters *****
+ VTH0 = '0.3865307*vth_mult_hv_n'
+ TOX = '5.7E-9*tox_mult_hv_n'
*****
+Lmin=0.28E-6 LMAX=9E-4 wmin=0.28E-6 WMAX=9E-4

*t13m_epi-params.txt.html
.MODEL P25.1 PMOS ( LEVEL = 49
***** Corner Dependent Parameters *****
+ VTH0 = '-0.5883023*vth_mult_hv_p'
+ TOX = '5.7E-9*tox_mult_hv_p'
*****
+Lmin=0.28E-6 LMAX=9E-4 Wmin=0.28E-6 WMAX=9E-4
```

$$\text{Tox n} = 5.7 * 10^{-9}$$

$$\text{Tox p} = 5.7 * 10^{-9}$$

$$\text{Mn: } U_0 = 312.2868976$$

$$\text{Mp: } U_0 = 140.557144$$

$$\Rightarrow \text{MnCox} = 189 * 10^{-6}$$

$$\Rightarrow \mu_p C_{ox} = 85 \cdot 10^{-6}$$

Như đã chứng minh, để đạt $PM \geq 60^\circ$, cần có:

$$C_c \geq 0,22C_L = 0,22 \cdot 10 \text{pF} = 2.2 \text{pF}$$

Chọn $C_c = 3 \text{pF}$

Ta có:

$$SR > 5 \text{V}/\mu\text{s}$$

$$\Rightarrow \frac{I_{SS}}{C_c} > 5 \text{V}/\mu\text{s} \Rightarrow I_{SS} > 3 \cdot 5 =$$

Chọn $I_{SS} = 30 \mu\text{A}$

2.1. Tính toán tỉ lệ (W/L) của M1 và M2

Như đã chứng minh trong phần trước

$$GB = \frac{g_{m1}}{C_c}$$


$$\Rightarrow g_{m1} = GB \cdot C_c$$

Tỉ lệ (W/L)₁ sẽ có dạng với dòng $15 \cdot 10^{-6}$:

$$\left(\frac{W}{L}\right)_1 = \left(\frac{W}{L}\right)_2 = \frac{g_{m1}^2}{2\mu_n C_{ox} I_1} = \frac{(15 \cdot 10^6 \cdot 2\pi \cdot 3.2 \cdot 10^{-12})^2}{2 \cdot 189 \cdot 10^{-6} \cdot 15 \cdot 10^{-6}} \approx 16$$

2.2. Tính toán tỉ lệ (W/L) của M3 và M4

Để tính toán được tỉ lệ (W/L) của M3 và M4, đầu tiên cần nhìn vào Hình 2.3



Hình 2.1 Mô hình mạch để tính (W/L) của M3

Để M1 hoạt động trong vùng bão hòa

$$V_{in} \leq V_{D1} + V_{th1} \quad (1)$$

Từ M3 ta có,

$$\begin{aligned} V_{D1} &= V_{DD} - V_{SG3} \\ \Rightarrow V_{D1} &= V_{DD} - \left[\sqrt{\frac{2I_3}{\beta_3}} + |V_{th3}| \right] \quad (2) \end{aligned}$$

Để dấu “=” xảy ra tại công thức (1), ta có

$$V_{inmax} \leq (V_{D1} + V_{th1})_{min} = V_{D1min} + V_{th1min} \quad (3)$$

Từ (2) và (3), ta có:

$$\begin{aligned} V_{inmax} &= V_{DD} - \left[\sqrt{\frac{2I_3}{\beta_3}} + |V_{th3}|_{min} \right] + V_{th1min} \\ \Rightarrow V_{inmax} &= V_{DD} - \sqrt{\frac{2I_3}{\beta_3}} - |V_{th3}|_{max} + V_{th1min} \end{aligned}$$

Từ đó ta có tỉ lệ (W/L) của M3 như sau:

$$\left(\frac{W}{L}\right)_3 = \frac{2I_3}{\mu_p C_{ox} (V_{DD} - V_{ICMRmax} - |V_{th3}|_{max} + V_{th1min})^2}$$

Để tìm kiếm các V_{th} , cho mạch khảo sát chạy ở chế độ .op với biến v_{icm} , thu được bảng 2.2 bên dưới

v_{icm} (V)	-0.5	0	0.1	0.2	0.3	0.4	0.5	0.6	0.7	0.8
V_{thp} (V)	0.242	0.242	0.242	0.242	0.242	0.242	0.242	0.242	0.242	0.242
V_{thn} (V)	0.328	0.429	0.445	0.467	0.485	0.503	0.52	0.537	0.555	0.572

Bảng 2.1 Các giá trị V_{th}


Nguyên nhân dẫn đến sự sai biệt trong điện thế ngưỡng là do điều kiện phân cực của M1 M2 khác nhau (bị ảnh hưởng bởi các hiệu ứng phân cực lớp đế) đối với từng trường hợp của v_{icm}

Từ bảng giá trị nếu ICMR có giá trị từ -0.5V đến 0.5V thì M1 sẽ có điện thế ngưỡng thấp nhất là 0.328V và cao nhất là 0.52V. Đối với M3 và M4 có điện thế ngưỡng không bị ảnh hưởng nhiều bởi sự phân cực nên sẽ là 0.242V

Từ đây có thể chọn (W/L) của M3 là 2

2.3. Tính toán tỉ lệ (W/L) của M5

Để tính toán được tỉ lệ (W/L) của M5, đầu tiên cần nhìn vào Hình 2.5.



Hình 2.2 Mô hình mạch để tính (W/L) của M5

Để M5 hoạt động trong vùng bão hòa

$$V_{Dsat5} = V_{icmrmin} - V_{SS} - \sqrt{\frac{2I_1}{\mu_n C_{ox} \left(\frac{W}{L}\right)_1}} - V_{th1max} \approx -0.402 < 0$$

Có thể thấy được là kết quả phép tính là $V_{Dsat5} < 0$, điều này là không hợp lý, viết lại công thức và thế số

$$\begin{aligned} V_{Dsat5} &= V_{icmrmin} + 0.9 - \sqrt{\frac{2I_1}{\mu_n C_{ox} \left(\frac{W}{L}\right)_1}} - 0.52 \\ \Rightarrow V_{Dsat5} &= V_{icmrmin} - \sqrt{\frac{2I_1}{\mu_n C_{ox} \left(\frac{W}{L}\right)_1}} + 0.38 \end{aligned}$$

Để tìm các trường hợp có thể xảy ra để $V_{Dsat5} > 0$

Giả sử $V_{icmrmin} = -0.5V$, ta có:

$$-0.12 - \sqrt{\frac{2I_1}{\mu_n C_{ox} \left(\frac{W}{L}\right)_1}} > 0$$

$$\Rightarrow \sqrt{\frac{2I_1}{\mu_n C_{ox} \left(\frac{W}{L}\right)_1}} < -0.12$$

Từ chứng minh có thể thấy việc tiếp cận thay đổi kích thước hoặc dòng đi qua các transistor không thể giải quyết được vấn đề, nên đề xuất thay đổi $V_{icmrmin}$

Nếu không thay đổi dòng qua mạch và kích thước của M1, vậy biểu thức V_{Dsat5} có dạng sau:

$$V_{Dsat5} = V_{icmrmin} + 0.9 - \sqrt{\frac{2I_1}{\mu_n C_{ox} \left(\frac{W}{L}\right)_1}} - 0.64 = V_{icmrmin} - 0.0035$$

Để $V_{Dsat5} > 0$, chọn $V_{icmrmin} = 0.1V$, điện thế ngưỡng của M1 có giá trị nhỏ nhất bây giờ là $0.429V$, vậy ta có

$$V_{Dsat5} = 0.1 + 0.098 = 0.198V$$

Vậy tỉ lệ (W/L) của M5 là:

$$\left(\frac{W}{L}\right)_5 = \frac{2I_{SS}}{\mu_n C_{ox} (V_{Dsat5})^2} = \frac{2 * 30 * 10^{-6}}{189 * 10^{-6} * (0.198)^2} \approx 8$$

Bên cạnh đó, do đã thay đổi ICMR nên tỉ lệ (W/L) của M3 và M4 cũng sẽ bị ảnh hưởng do chứa V_{th1min} trong công thức tính, vì vậy tỉ lệ (W/L) của M3 và M4 lúc này là:

$$\left(\frac{W}{L}\right)_4 = \frac{2I_3}{\mu_p C_{ox} (V_{DD} - V_{ICMRmax} - |V_{th3}|_{max} + V_{th1min})^2} \approx 2$$

2.4. Tính toán tỉ lệ (W/L) của M6 và M7

Như đã chứng minh ở Mục 1 rằng để $PM > 60^\circ$, thì $g_{m2} = 10g_{m1}$, áp dụng vào thiết kế thì công thức sẽ trở thành $g_{m6} = 10g_{m1}$

Ta có $V_{SG4} = V_{SG6}$, dẫn đến

$$\left(\frac{W}{L}\right)_6 = \frac{g_{m6}}{g_{m4}} \left(\frac{W}{L}\right)_4 = \frac{10g_{m1}}{\sqrt{\mu_p C_{ox} 2I_3}} \left(\frac{W}{L}\right)_4 = \frac{10 * (2\pi * 15 * 10^6 * 3.2 * 10^{-12})}{\sqrt{85 * 10^{-6} * 2 * 15 * 10^{-6} * 2}} * 2 \approx 84$$

Dòng qua M6 được tính như sau:


$$I_6 = \frac{g_{m6}^2}{\mu_p C_{ox} 2 \left(\frac{W}{L}\right)_6} = \frac{(10 * (2\pi * 15 * 10^6 * 3.2 * 10^{-9}))^2}{85 * 10^{-6} * 2 * 84} \approx 560\mu A$$

Tỉ lệ (W/L) của M7 được xác định như sau;

$$\left(\frac{W}{L}\right)_7 = \frac{I_6}{I_5} \left(\frac{W}{L}\right)_5 = \frac{637}{30} * 8 \approx 169$$

3. Triển khai và đánh giá thiết kế

3.1. Triển khai thiết kế



3.2. Đánh giá thiết kế

Hệ số khuếch đại (A_v) và băng thông (GBW)

Độ lợi điện áp ($A_v \geq 60$ dB): Bằng việc chọn chiều dài kênh thống nhất $L = 0.5$ (lớn hơn nhiều mức tối thiểu 90 nm), mạch giảm thiểu tối đa hiệu ứng điều chế chiều dài kênh. Điều này giúp kéo tăng trở kháng ngõ ra của các transistor (r_o), bảo toàn độ lợi vòng hở tổng thể vượt mức 60 dB một cách chắc chắn.

Băng thông ($GBW \sim 15$ MHz): Đại lượng này được khóa cứng dựa trên tỷ số dòng/áp tính qua phương trình GBW. Với $g_{m1} = 301.59 \mu A$ và tụ bù Miller $C_c = 3.2$ pF, mạch đảm bảo tần số cắt đạt chuẩn quanh mức 15 MHz.

Biên độ dự trữ pha ($PM \geq 60^\circ$) và độ ổn định

Nhờ thiết lập điều kiện ràng buộc hình học $g_{m6} = 10 \cdot g_{m1}$, độ hồ dẫn của tầng thứ hai được đẩy lên rất cao.

Tụ $C_c = 3.2$ pF thực hiện hoàn hảo kỹ thuật tách cực: dịch cực dominant (p_1) về tần số thấp để tạo dốc giảm ích ổn định, đồng thời đẩy cực thứ hai ra vùng tần số cực cao. Điều này bảo chứng mặt giải tích cho biên độ dự trữ pha luôn đạt $PM \geq 60^\circ$, mạch không bị dao động tự kích.

Tốc độ đáp ứng

Tốc độ đáp ứng vòng kín bị giới hạn bởi khả năng nạp/xả dòng điện của tầng một cho tụ bù.

Với dòng đuôi tổng $I_{ss} = 30 \mu A$ và $C_c = 3.2$ pF, tốc độ tăng trưởng áp $SR = 5V/\mu s$

Tổng kết:

Bản thiết kế có cấu trúc toán học chặt chẽ và logic. Mạch đạt độ tin cậy về mặt kiến trúc, đáp ứng các yêu cầu kỹ thuật của thiết kế vi mạch mà đề bài đặt ra.