

# 如何听? 听什么?

- 硬件描述语言 ——语言与电路结构、规定和规范
- EDA作业三——功能模块的划分、外设工作原理



- 一、组合电路(以2选1为例)
  - 1. 电路模块的基本结构
  - 2. 电路模块的描述方式
- 二、测试平台
- 三、时序电路
  - 1. D触发器
  - 2. 状态机

## 同步复位的D触发器

module dff\_syn (clk,d,q,rst);
input clk,d,rst;
output q;
reg q;

always @(posedge clk)
 begin
 if (!rst) q<=0;
 else q<=d;
end</pre>

1.对时钟上升沿敏感


敏感信号posedge clk启动过程语句

☞边沿敏感信号clk必须出现在敏感表中 always过程结构中clk不再出现

endmodule

2.在上升沿,有效复位信号清零

☞信号rst为时钟的同步控制信号,不出现在敏感表中。



## 异步复位的D触发器

```
module dff_asyn (clk,d,rst,en,q);
input clk,d,rst,en;
output q;
reg q;


always @(posedge clk or negedge rst)
begin
if (!rst) q<=0;
else if (en) q<=d;
end


endmodule


module dff_asyn (clk,d,rst,en,q);
always (clk,d,rst,en,q);
always The Lamparator Paragraphy Asian Arst The Hamper Paragraphy Asian
```


☞敏感表中出现边沿敏感的表述,则其他类型的敏感信号不能放置。


如: always@ (posedge clk or rst)















```
always @ (posedge clk or posedge reset) begin
   always @ (current_state or A)
                                                  if (reset)
      begin
                                                     current_state <= S0;
         case (current_state)
            S0:
                                                     current_state <= next_state;</pre>
                if (A)
                   next_state <= S3;</pre>
                                              end
                else
                  next_state <= S1;</pre>
                                               ☞ 2.时序电路部分: 状态方程
            S1:
                if (A)
                   next_state <= S0;</pre>
                                               ☞ 3.组合电路部分: 驱动方程
                  next_state <= S2;</pre>
            S2:
                if (A)
                  next_state <= S1;</pre>
                else
                   next_state <= S3;
            S3:
                if (A)
                  next_state <= S2;</pre>
                                                                                    outputs
                else
                  next_state <= S0;</pre>
         endcase
      end
endmodule
```






## 投币式手机充电仪


可以实现投币、实时显示投币数额和充电时间等功能。

- ☞ 刚上电即"初始状态",数码管显示全灭。
- ☞ 按"开始"键后进入准备投币状态,数码管显示"0000"。
- ☞ 矩阵键盘直接输入投币数额1~20角
- ☞ 2倍于投币数额的允许充电时间也实时显示




### 投币式手机充电仪

- ☞ 最大投币20角; 即最大时间显示40
- ▼未确认充电之前可随时清零。清零回至"开始 状态",10秒无动作回到"初始状态"。
- → 确认充电后,充电时间开始倒计时, 投币数额仍保持显示;当时间计至0时,投币数额同时归0。回到"开始状态",10秒后回到"初始状态"




#### 任务分解

- 利用模块化设计方法, "自顶向下"划分功能模块
  - ☞ 键盘输入电路、数码管显示电路、分频器...



#### 1.独立按键

- ☞ 原理图:单个按键,接到FPGA引脚
- ☞ 特点:工作原理简单;按键较多时,占用I/O资源





#### 2.矩阵键盘


以行列方式排列, 按键位于行列线的交叉点上

按键较多时,节省I/O资源

工作原理比独立式复杂








### 任务分解

- 利用模块化设计方法, "自顶向下"划分功能模块
- 控制电路(状态机电路)——协调各模块之间的操作 遵循时序电路的设计方法:逻辑抽象、画出状态转换图...



#### 选做:

充电结束播放一段音乐

- 工作原理
- ☞ 每个音符的发音频率 (音高)
- ☞ 每个音符的持续时间 (速度、拍子)

- 网络学堂资源
  - ☞ EDA视频: Verilog描述状态机
  - ☞验收要求
- 其他资源: 答疑? 开放时间?
- 第13周讲解验收要求、验收键盘电路的仿真与下载键盘仿真: 防抖、长按键
- 第14周验收状态机电路仿真、状态图和整体功能 状态机仿真:模拟正常一次流程