- (10分)	二 (20分)	三 (46分)	四 (24 分)	总分
7	14	36	13	70

- 一、判断(10分)
- 1、数字电子电路比模拟电子电路中的误差更小,所以精度高。

(X)

2、 反相器的电压传输特性曲线不能表达交流噪声容限特性。

1)

3、 在逻辑式化简中, 若能更多地包含无关项, 则能使得逻辑式更简。

45

4、数字电路中只有 0 和 1 在传输, 所有数字电路都能相互直接相连。

(X)

- 5、根据教材中 112 页图 3.4.22 的两张曲线图,可以初步推断当输入脉冲的脉宽在 10ns 时, 其幅值在 2V 时,输出的电压值不会发生变化。
- 6、第6版118页图3.4.31中的TTL门在输出低电平时,T4和T5管都处于截止状态。

(X)

7、 组合逻辑电路的竞争冒险现象仅在多个输入变量同时发生变化时出现。


(X)

- 7、组合这辆电路的兄中目回现外队在少年间以及2000年, 组合这辆电路设计实现中, 逻辑式最简就是唯一最优的实现方式。
- 9、在其他条件不变的情况下, CMOS 门电路所带的负载门个数越少, 允许的最高工作频率 (×)
- 10、数字电子电路之所以得到广泛应用,是因为它比模拟电路的精度高误差小。 (X)

二、逻辑式的表达与视简(20 分) 1、(6分) Y = A'B + BCD + ACD + A'C + AC'D' + A'CD' + B'CD'

(1) (3分) 请将上式化简成最简与或式

14



11 10 Y= A'B+CD + A'C + BC'D' + AR'D'

-3

(2) (3分) 将化简后的结果表达成适合 与非门 (不限制输入个数) 实现的表达式

Y = ((A'B)'(CU)'(A'C)' (BC'D')'(AB'))')'

11,010,11 10, 1011 001

3. (2分) 将二进制 100101001101.11表示为等值的 16 进制数: (94D, C)。 4. (2分) 将-114.75 用二进制补码 (合适位数) 表示为 (| 000 | 10 | 0 |

5. (4分) (7) 輸入变量的逻辑函数能实现的逻辑功能共有 (2) 种; 其中任何一个 (7) 输入变量逻辑函数 F表示成最简与或项, 该表达式最多能含有 (2) 个相或的与项。

6. (4分)在第3章中,具有(活物研究物)生树的门可以在输出时改变对高电平的定义; 具有 (三左前)出)结构的门可以在总线连接中使用。


7. (4分) 参见教材 156 页图 4.4.4 (a), 内部每个门吏路的 $t_{PD}=15ns;t_{CD}=7ns;则封装后,$ 图 4.4.4 (b) 的 $T_{PD} \le (60n)$); $T_{CD} \ge (4n)$

8.(2分)现在有两种工艺实现的反相器 A 和反相器 B, 在相同的工作电压下, 两者的电压传输 特性基本一致;动态特性中,若A的传输延迟时间tpD较长,则A的交流噪声容限《大干》 B的交流噪声容限。

9. (20分)图中所示电路。下表中的每一行都是在电路稳定时的一种情况。CMOS 工艺 (74HC 系列) 门电路特性参见教材 3.3.2~3.3.5; TTL 工艺 (74 系列) 门电路特性参见教材 3.4.2~3.4.5。 若图中信号源为理想信号源 (内阻为 0Ω), 万用表内阻为 2MΩ?

请根据每行表格中所提供的数据,将表格填写完整。

170 3 -70



请根据每行表格中已经提供的数据,将表格填写完整。

工作电源	G1	G2	(V)	R_1 (Ω)	V112 (V)	(V)	R_2 (Ω)	(V)	(V)	R ₃ (Ω)	(V)	(V)
13V	CMOS II	CMOS IE	4(1)	100	0	12	1K	12	0	1K	a	0
5V	亞	工艺工艺	0.1	10K	1.4	0.2	100	0.2	4	10K	1.4	3.4
5V	CMOS エゼ	TIL	5	10K	0	5	100	5	1,4	10K	1.4	0.2
5V	TIL	CMOS 工艺	0	100	1.4	الح	1K	21	5	200	0	8

☆3☆

VOD 2


E级 学

姓名


四、设针(24分)

1、(10 分) 若以 CMOS 工艺实现逻辑运算 F 如图所示, 其中输入/出都以反相器为缓冲级如图所示。


已知 h(abcde)= abc+ace+de+ab'




(2) (6分) 请设计出 h (abcde) 的内部实现图, 力求最简, 使用的 MOS 管数量最少。



h = ABC + ACE + DE + AB = A(BC+CE+B) + DE = A(C+CE+B) + DE = A(C+B) + DE





(1) (4分) 确定输入/出变量,说明编码含义,列出真值表。

全d, do, x, x。为耥入, 2为耥出, 能被3整件时耥出1,否则耥出0

	d.	do	×,	X.	14	2		
	0	0	0	O	2	0		
	0	0	0	1	7	0		
2	0	0	1	0	12	1		
	0	0	1	1	17	0		
4	0	1	0	U	3	1		
	0	1	0	1	8	0		
	0	1	1	0	13	0		
1	0	1	1	1	18	1		

(d	,d	. X	×	17	Z
	1	0	0	U	110	0.
9	1	O	0	1	15	1
	1	0	l	Q	20	0
	1	0	1	1	25	6
	1	1	0	0	29	0
	1	1	0	1	34	0
14	1	1	1	0	39	1
.,	1		7	1	144	0.

Z = d,do x, x. +d,'d.x,'x.' +d,'d.x,x. +d,d.'x,'d. +d,d.x,x.'

☆4☆

(2)(10分)在教材 171 页图 4.4.20 (b) 的基础上,附加必要的门电路,完成电路实现图,标明输入输出变量。

Z = d,'do'X, Xo + d,'do X,'Xo' +
d,'do X, Xo + d, do'X, do +
d, do X, Xo'

