


数字电子技术基础期末考试

16.01.07

1. 画出波形








2.判断正误

- 1.Moore型同步时序电路可以没有输入逻辑变量,因此在电路描述时,可以没有驱动方程。()
- 2.可编程ROM和RAM一样,可以根据需要写入需要存储的0/1信息,但两者在使用中不能相互替换。
- 3.施密特触发器中Vt-一定大于Vt+。()
- 4.FPGA和GAL都是可编程逻辑器件,将它们放到专用的编程器上进行编程,变成结束后,他们的功能就确定了。()

3.填空


1.已知两个有限状态机:含有15个状态的M_1和含有4个状态的M_2若将M_1的输出作为M_2的输入,构成新的有限状态机M_3,则M_3至多含有()个状态,若采用同步时序电路是M_3进行实现,至少需要()个触发器。

成数据线宽度为16位的存储器系统,该存储系统的最大存储容量。




M=1时, M=0时

, M=0时 ()



M=1时(), M=0时()

4.解图




1.最简'与非' 状态方程组: (输出方程: (

2.判断 (Moore型, Mealy型)

# () () () () () () () () () (000	001	010	011	100	101	110	11)
1								


3.已知图中所有门电路的 t_{PD} =3ns, t_{CD} =1ns。触发器的 t_{PD} =11ns, t_{CD} =3ns, t_{setup} =4ns, t_{hold} =2ns。为了保证电路中的触发器可靠正常工作,试分析A信号应该满足的动态时间参数 t_{setup} ≥()ns, t_{hold} ≥()ns。试分析该电路的时钟信号CLK的最小周期为 $t_{CLK(min)}$ () s

5. 有组合电路的信号流图如下,电路中各个模块的传输延迟时间如图中标注所示。




- 1. 未进行流水线设计,上图中电路的Throughput=()ns⁻¹对应的Latency=()ns。
- 2. 若进行流水线设计,该电路中()模块将是整个电路吞吐率Throughput的瓶颈。
- 3. 请再上图中用画线的方式画出各级流水线能得到的最大吞吐率Throughout= () ns $^{-1}$ 对应的Latency=() ns $^{-1}$ 所插入的触发器个数是() 。

六、分析下面电路图



说明:555的内部结构参见教材490页,采用的CMOS工艺。开关S的常开的按钮式开关按下后闭合,松手抬起后S弹开。各元件参数观图中,二极管的伏安特性用教材70页3.2.3中。 要求

- 1. 在s开关未按下时, V_{C1} =(),s按下1秒后(未抬起后) V_{C1} =()。
- 2. 图中555按成了什么电路。
- 3. 说明3个电容各自的作用C1: (), C2: (), C3: ()。
- 4. 画出电压波形示意图,并说明和计算出波形的关键参数。 S按下2秒后松手抬起开始计时1秒内V_{CI}和V_{OUT}。



七、设计一个串行数据检测器,实时判别已经输入的二进制数能否被3整除,画出你所设计的状态转换图。

说明:

- 1. 该数据检测器有一位输入:二进制数据串行依次从左到右,从最高为顺序输入。
- 2. 该数据检测用一个灯的亮灭作为输出。初态时灯亮;随着二进制数从最高位依次输入,没输入一位二进制数,灯会实时地根据已经输入的二进制数能否被3整除亮灭。

要求:请用同步时序电路中的Mealy型FSM设计该检测器:简述你的设计思路。画出你所设计的状态转换图,并说明没个状态的含义,以及状态见转换的条件。注:请尽量用最小的状态数。

Yi xi hem ji nen da gat yi sse la

Ju yi: zhong guk yin e gea ju ji an nen da!