一 (20 分)	二 (10 分)	三 (46分)	四 (24 分)	总分

## 一、逻辑式的表达与记筒(20分)

- 1、(6分) Y = A'B + BCD + ABD + A'C' + AC'D' + A'CD' + B'CD'
- (1) (3分) 请将上式化简成最简与或式

(2) (3分)将化简后的结果表达成适合或非门(不限制输入个数)实现的表达式

$$2 (8 分) \begin{cases} Y(ABCD) = A'B'D' + ABC' + AB'CD' \\ 约束条件: B'D + AB'C' = 0 \end{cases}$$

(1)(2分)填写下面的卡诺图,表述上述逻辑关系

CD				
AB	11	01	00	10
00				
10				
11				
01				

(2)(4分)将该逻辑函数表达成最小项之和(请整理成编号),最大项之积(请整理成编 号)。

(3) (2分) 在上图中对该逻辑函数进行画圈化简, 得最简与或式

3、(6分)填写下面的卡诺图,并化简

$$Y(ABCDE) = \prod M(0,1,2,7,8,9,10,15,16,17,18,23,24,25,26,31)$$

ABC DE								
DE	000	010	011	001	101	111	110	100
11								
10								
00								Ž.
01								Ä

在上图中对该逻辑函数进行画圈化简, 得最简与或式:

-		半山	it C	(	10	/	. )
_	1	+)	4/	-	10	7	1

1、数字日	电子电路离散使	用了电压信号,	因此在其工作时电压信号不再连续。	(	)
-------	---------	---------	------------------	---	---

- 3、外加电场方向与 PN 结内部空间电荷区电场方向相同时, PN 结内载流子以漂移运动为 主。 )
- ( ) 4、TTL 或非门和TTL 与非门的输出特性完全相同。
- 5、在其他条件不变的情况下, CMOS 门电路所带的负载门越多, 允许的最高工作频率越 低。 )
- 6、第6版85页图3.3.29中的CMOS或非门在输出低电平时,T2和T4管都处于导通状态。
- 7、 第 6 版 105 页图 3.4.9 中的 TTL 反相器在输出高电平时, T1 管的集电结处于正向导通状
- 8、第6版117页图3.4.30中的TTL与或非门在输入端A为低电平时,T1管一定处于饱和导 通状态。 ( )
- 9、第6版118页图3.4.31中的TTL 异或门在输出低电平时,T7管一定处于截止状态。()
- 10、用 CMOS 工艺的 3 输入与非门实现Y = (AB)',多余的输入端可以悬空或接高电平处理。


)

## 三、值空(46分)

- 1. (4分) 若用二进制补码表示-61, 至少需要()位, 扩展成10位( )。
- 2. (4分) 请按格雷码的规则补全下面的 3 位二进制的的编码:

.101)

- 3. (2分) 请将二进制补码 101111101.101 表示为等值的 8 进制数: ( ) 。
- 4. (2分) 将-115.75 用二进制补码(合适位数)表示为( )。
- 5. (6 分) 根据天津机动车牌号编码方式如津 XXYYY(其中 X 可以是阿拉伯数字或大写英 文字母(不包括 O.I), Y 是阿拉伯数字)则天津机动车保有量的理论上限是( 辆;若将车牌号直接转换成2进制代码进行存储和查询,一个机动车的车牌号XXYYY至少 ) 位 2 进制代码; 若希望在现有编码机制上, 通过增加编码来直接区分动 需要( 力是汽油,柴油,天然气,电动,混合动力,至少需要增加( )位2进制代码。
- 6. (2分) 4输入变量的逻辑函数能实现的逻辑功能共有( )种。
- 7. (2分) 当 PMOS 管的栅极电位 ( ) 衬底电位, 形成足够大的垂直电场, 将衬底中 的()吸引到衬底表面形成沟道,才能使得漏-源之间导通。
- 8. (2分) 若希望 PNP 三极管工作在电流放大区, 需要外加电压, 使得发射结( ), 集电结 ( )。
- 9. (2分) 在第3章中, 具有( ) 结构的门可以在输出时改变对高电平的定义 值: 具有( )结构的门可以在总线连接中使用。
- 10. (2分) 参见教材 156 页图 4.4.4 (a), 内部每个门电路的 $t_{PD}=15ns;t_{CD}=7ns;则封装后,$ 图 4.4.4 (b) 的T<sub>PD</sub> ≤ ( );  $T_{CD} \geq ($
- 11.(2分)现在有两种工艺实现的反相器 A 和反相器 B, 在相同的工作电压下, 两者的电压传输 特性基本一致; 动态特性中, 若 A 的传输延迟时间ton较长, 则 A 的交流噪声容限( B的交流噪声容限。
- 12. (16 分) 图中所示电路。下表中的每一行都是在电路稳定情况时的一种情况。CMOS 工艺 的门电路特性参见教材 3.3.2~3.3.4: TTL 工艺的门电路特性参见教材 3.4.2~3.4.5。




请根据每行表格中所提供的数据, 将表格填写完整。

工作电源	G1	G2	$V_{\rm II}$ $(V)$	$R_1$ $(\Omega)$	V <sub>01</sub> (V)	$R_2$ $(\Omega)$	V <sub>121</sub> (V)	V <sub>122</sub> (V)	$R_3$ $(\Omega)$	$V_{123}$ (V)	V <sub>O2</sub> (V)
10V	CMOS エ艺	CMOS エ艺	3	200		200		0	100K		
4.5V	CMOS エ艺	CMOS エ艺	3	200		1K			200		4.5
5V	CMOS エ艺	TTL エ艺	5	10K		200			100K		0.2
5V	TTL エ艺	CMOS エ艺	0	10K		1K		10	200		

## 四、设计(24分)


1、(10分) 若以 CMOS 工艺实现逻辑运算 F 如图所示, 其中输入/出都以反相器为缓冲级如 图所示, 已知 h(ABCDE)= ABC+BCE+DE+B'。



(1) (2分) 请写出左图中

F(ABCDE)=

(2) (8分) 请设计出 h (abcde) 的内部实现图, 力求最简, 使用的 MOS 管数量最少。



- 2、(14分)  $x_0$ 是1位无符号二进制数,  $d_1d_0$ 是2位无符号二进制数, 进行运算 $Y = (d_1d_0)^2 + 4(x_0) + 2$ 。设计和实现电路对Y进行判别,能否被 3 整除。
- (1) (6分) 确定输入/出变量, 说明编码含义, 列出真值表。

清华大学((数字电子技术基础))	期中小测		2022=11=02
	班级	学号	姓名

(2)(8分)基于一片器件(教材 159 页图 4.4.7 (b)), 附加必要的门电路,实现上述功能,画出电路图,标明输入输出。