



BÁO CÁO ĐỒ ÁN

THIẾT KẾ HỆ THỐNG MÃ HÓA RSA

GVHD: Ths. Ngô Hiếu Trường

Sinh viên thực hiện:

- **Nguyễn Đình Huy** - **23520624**
- **Nguyễn Huỳnh Quốc Huy** - **23520633**
- **Bùi Hoàng Anh Huy** - **23520592**



Vấn đề và Mục tiêu Thiết kế

Thắt nút cổ chai phần mềm:


Xử lý số nguyên lớn 1024-bit trên CPU tốn nhiều chu kỳ máy, hiệu năng thấp và dễ tổn thương trước các tấn công phần cứng side-channel.

Mục tiêu lõi phần cứng:

Xây dựng hệ thống RTL chuyên dụng trên FPGA. Loại bỏ phép chia lấy dư lớn bằng các giải thuật tối ưu: Nhân Montgomery và lũy thừa nhanh Square-and-Multiply.




Kiến trúc tổng thể & Sơ đồ phân



Khối điều khiển chính RSA_Top

Máy trạng thái hữu hạn (FSM) 20 trạng thái điều khiển mã hóa và giải mã dữ liệu qua 2 mode 0 và 1





Luồng điều khiển & Cơ chế bắt tay

Giao thức Master-Slave

FSM tổng điều phối luồng thông qua các tín hiệu kích hoạt độc lập và rơi vào trạng thái đứng đợi (Wait States) để giải phóng mạch:

- Kích hoạt: mult_start, r2_start, keygen_start, modexp_start, wrapper_start.
- Chờ phản hồi hoàn thành: mult_done, r2_done, keygen_done, modexp_done, wrapper_ready.

Xử lý song song tối ưu thời gian

Tại trạng thái STATE_START_KEYS, bộ điều khiển kích hoạt đồng thời 2 khối thuật toán chạy độc lập:

- Tính hằng số R^2 ($r2_start \leq 1'b1$)
- Tính khóa D ($keygen_start \leq 1'b1$)

FSM tổng đợi cả hằng số $R^2 \bmod N$ và khóa bí mật D sẵn sàng mới chuyển tiếp sang state khác




Khối lũy thừa Mô-dun ModExp

Giải thuật Square-and-Multiply miền Montgomery

Thực hiện phép toán lũy thừa 1024-bit bằng cách quét bit số mũ từ cao xuống thấp (bit_idx từ 1023 về 0):

- Chuyển đổi sang miền Montgomery:
 $\bar{A} = \text{Mont}(A, R^2)$ và $\text{Res} = \text{Mont}(1, R^2)$.
- Tại mỗi bit, luôn thực hiện Bình phương (SQUARE).
- Nếu bit bằng 1, thực hiện Nhân tích lũy (MULTIPLY).
- Kết thúc: Gọi phép giảm dư với số 1 để đưa kết quả về số thường.






Khối nhân Montgomery (MontgomeryMul)

Giải thuật Radix-2 Word-Based 32-bit

Thực thi lỗi tính toán: $P = A \times B \times R^{-1} \bmod M$ độ rộng 1024-bit:

Vòng lặp chính quét qua 1024 bit của toán hạng A.

- Phép cộng tích lũy mở rộng 1056-bit được chia nhỏ thành các phân đoạn word 32-bit chạy lặp qua word_idx (từ 0 đến 32) để cộng cuốn chiếu, tích hợp cơ chế nhớ 2-bit (carry).
- Cuối cùng, thực hiện pha chuẩn hóa trừ hiệu chỉnh hình học tuần tự: $S_{\text{sub}} = S - M$ để đảm bảo kết quả nằm trong miền giới hạn chuẩn ($S < N$).





Khối sinh khóa D và Bộ chia tuần tự

Mạch Sinh khóa d (FSM 9 trạng thái)

Hiện thực thuật toán Euclid mở rộng giải phương trình đồng dư tìm khóa bí mật d từ hàm phi Euler:

Các trạng thái: 'IDLE', 'CALC_MOD', 'CALC_INV', 'WAIT_INV_DIV', 'PREP_D_CALC', 'GEN_LOAD', 'GEN_PRODUCT', 'DIVIDE_D', 'STATE_DONE'.

Tích hợp cờ giám sát lỗi logic toán học 'phi_invalid'.

Khối chia tuần tự không dấu (seq_div_unsigned)

Hỗ trợ đặc lực cho mạch tính Euclid mở rộng thông qua mạch FSM 3 trạng thái ('IDLE', 'CALC', 'DONE'):

- Sử dụng cấu trúc toán học dịch chuyển và trừ thử (Shift-and-Subtract) qua các thanh ghi dịch.
- Xử lý chia cấu trúc dữ liệu cơ sở cấu hình linh hoạt thông qua parameter $WIDTH = 32$.



Phép nhân số nguyên lớn & RAM các số nguyên tố

Khối nhân tuần tự phân đoạn (serial_multiplier)

Thực hiện nhân số nguyên lớn 512×512 bit phục vụ trực tiếp cho state tạo khóa N và $\phi(N)$:

- Sử dụng cấu trúc phân chia khối toán hạng Chunk-width 32-bit để thu hẹp tài nguyên mạch tổ hợp.
- Vận hành qua FSM 9 trạng thái: 'IDLE', 'INIT_WORDS', 'CHECK', 'ADD_READ', 'ADD_WRITE', 'SHIFT', 'SHIFT_WRITE', 'PACK', 'DONE'.

Bộ nhớ Prime RAM (prime_ram_512)

Lưu trữ sẵn 128 số nguyên tố lớn 512-bit an toàn trên chip:

- Bản chất phần cứng: Kiến trúc Single-Port ROM đồng bộ clock hệ thống, không cần FSM.
- Truy xuất Lookup Table (LUT) nhường dữ liệu ra bus `data\_out` chính xác sau đúng 1 chu kỳ clock.



Khối bảo PKCS#1 v1.5 Wrapper

Cấu trúc định dạng chuỗi an ninh chuẩn

Thực hiện chèn đệm bảo mật (Padding) và gỡ đệm (Unpadding) để bảo vệ hệ thống trước các kỹ thuật tấn công mật mã.

Mã hóa: Nhận plaintext_in 936-bit, chèn chuỗi byte ngẫu nhiên khác 0 sinh từ mạch dịch LFSR Taps [63, 62, 60, 59] để tạo gói tin 1024-bit:

0x00 || 0x02 || PS || 0x00 || M

Trong đó:

- PS: chuỗi padding ngẫu nhiên khác 0x00
- M: dữ liệu gốc 936-bit

Giải mã: Quét tuần tự kết quả giải mã từ ModExp, bóc tách chuỗi PS để phục hồi dữ liệu plaintext_out 936-bit. Bật cờ lỗi padding_error nếu sai cấu trúc.

FSM cục bộ 4 trạng thái

- IDLE: Chờ wrapper_start từ FSM Top.
- PAD_GEN: Tạo và điền khối đệm PS (mode 0).
- UNPAD_SCAN: Bộ đếm quét tìm byte ranh giới 0x00 (mode 1).
- DONE: Bật cờ ready báo hoàn thành tác vụ.

Mô phỏng hệ thống

```
# -----
# [KHOI SINH KHOA AN TOAN]
# -> So nguyen to p: 0xce01c7a619f4c938055c3c5d36616c07b41d680a5c2cf5f8f5e5d02001436629f06f57d5b910666a1b64b17f7de1b5d5dc5befda45f0140928a991a
# -> So nguyen to q: 0x87d497f50f3f72428ae190d314bc2513ea2e6f532b93142b2ff76ea84e525878f9c46a3b8d7cb9c4ceb6afd4c07c7945f5ec4dc03279ac6bf45bc45
# -> Modulus N      : 0x6d4e040a2df9c92e9bb257220cff00dad19e8e233d2d8b38dfd4aldda43f2d2feaffed8980ed04027bf9c3e028b6ecea40f193de25b9a9c7662aa67
755d52293d08df65856f9b640a7b7140fb37890eff0f6811e7020965c63ff26e3
# -> Phi N          : 0x6d4e040a2df9c92e9bb257220cff00dad19e8e233d2d8b38dfd4aldda43f2d2feaffed8980ed04027bf9c3e028b6ecea40f193de25b9a9c7662aa67
46ba160828a00d6296cde54ec6958e4f3e1305355788cc0a9531b40600537e010
# -> Khoa cong khai e:
                                                                    65537
# -> Khoa rieng tu d : 0x1ba9a4e8169ea2c5c2edad93968a6ae2f62e1476e2a2c61b4cba7984a86ebcb6e5d8837b4b3fb0c6182e2bde6d2f6e6212b190e4a5d3891e47c2f
b59d0eb748b54f5c53d92a9ea0032e126807a3b4abbd4d87a61e00083984979cca1
# -----
```

[illegible]

[illegible]



Report phần cứng

Report - RSA_Test_Quartus

Analysis & Synthesis Resource Utilization by Entity									
	LC Combinationals	LC Registers	Memory Bits	DSP Elements	DSP 9x9	DSP 18x18	DSP 36x36	Pins	Virtual Pins
	30928 (6971)	38261 (12218)	67616	12	0	6	0	13	3920
	RSA_Top								

Compilation Report - RSA_Test_Quartus

Slow 1200mV 85C Model Fmax Summary				
	Fmax	Restricted Fmax	Clock Name	Note
1	103.04 MHz	103.04 MHz	clk	

Table of Contents

- Flow Settings
- Flow Non-Default Global Settings
- Flow Elapsed Time
- Flow OS Summary
- Flow Log
- > Analysis & Synthesis
- > Fitter
- Flow Messages