






### BTVN3

1. Thiết kế mạch cộng bán phần (half-adder) chỉ sử dụng (a) các cổng NOR, (b) các cổng NAND.
2. Viết biểu thức logic giữa các đầu ra và đầu vào của một mạch cộng bán phần cho trong hình dưới.



3. Vẽ bảng chân lý và viết biểu thức logic của một mạch cộng toàn phần ba lối vào, hai lối ra.
4. Sử dụng bộ cộng nhị phân song song 4 bit để thiết kế một mạch logic thực hiện cộng mã BCD8421.
5. Vẽ sơ đồ khối một bộ cộng toàn phần 4-bit sử dụng bốn bộ cộng toàn phần.
6. Thiết kế một mạch cộng toàn phần chỉ sử dụng các cổng NAND.
7. Mô tả một mạch trừ toàn phần với bảng chân lý của nó.
8. Viết bảng chân lý của bộ cộng bán phần và bộ cộng toàn phần.
9. Thiết kế một bộ so sánh biên độ 3 bit sử dụng các cổng logic.
10. Giải thích quy trình của bộ nhân nhị phân.
11. Thiết kế bộ đổi mã nhị phân sang BCD8421, và ngược lại.
12. Thiết kế một bộ cộng BCD8421 8 bit.
13. Thiết kế mạch giải mã 4 đường sang 16 đường từ mạch giải mã 2 đường sang 4 đường có ngõ vào cho phép.
14. Thiết kế mạch so sánh 4 bit từ mạch so sánh 1 bit.
15. Thiết kế mạch MUX 4 sang 1 từ các MUX 2 sang 1.
16. Viết biểu thức lối ra cho mỗi mạch tổ hợp sau, sau đó đơn giản mạch logic (nếu có thể):



17. Sử dụng các cổng AND, OR và tổ hợp của chúng để thực hiện các biểu thức logic sau:

(a)  $X = A + B + C$

(b)  $X = ABC$

(c)  $X = A + BC$

(d)  $X = AB + CD$

(e)  $X = (A + B)(C + D)$

(f)  $X = A + BCD$

18. Sử dụng các cổng AND, OR, và NOT để thực hiện các biểu thức logic sau:

(a)  $X = AB + \overline{BC}$

(b)  $X = A(B + \overline{C})$

(c)  $X = A\overline{B} + AB$

(d)  $X = \overline{ABC} + B(EF + \overline{G})$

(e)  $X = A[BC(A + B + C + D)]$

19. Sử dụng các cổng NAND, NOR và tổ hợp của chúng để thực hiện các biểu thức logic sau:

(a)  $X = \overline{AB} + CD + (\overline{A + B})(ACD + \overline{BE})$

(b)  $X = ABC\overline{D} + D\overline{E}F + \overline{A}F$

(c)  $X = \overline{A}[B + \overline{C}(D + E)]$

20. Cho bảng chân lý của một hàm logic như sau:

Inputs				Output
<i>A</i>	<i>B</i>	<i>C</i>	<i>D</i>	<i>X</i>
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1

- (a) Biểu diễn hàm logic  $X$  theo các dạng chính tắc
- (b) Đơn giản và thiết kế mạch tổ hợp thực hiện hàm logic  $X$
- (c) Thực hiện hàm logic  $X$  chỉ sử dụng các cổng NAND
- (d) Thực hiện hàm logic  $X$  chỉ sử dụng các cổng NOR
- (e) Vẽ giản đồ thời gian trạng thái lối ra của  $X$  với các trạng thái lối vào như sau:

