

**ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH**



**BÁO CÁO ĐỒ ÁN CUỐI KỲ
MÔN THIẾT KẾ VI MẠCH SỐ (CE222)
ĐỀ TÀI: Thiết kế D-FlipFlop dung D-Latch**

HỌ VÀ TÊN: NGUYỄN ĐÌNH NHẬT NGUYÊN

MÃ SỐ SINH VIÊN: 23521043

LỚP: CE222.Q22

GIẢNG VIÊN HƯỚNG DẪN: ThS. NGÔ HIẾU TRƯỜNG

Tháng 5, Năm 2026

MỤC LỤC

MỤC LỤC	2
LỜI MỞ ĐẦU.....	4
TÓM TẮT ĐỒ ÁN.....	5
CHƯƠNG 1: TỔNG QUAN VÀ CƠ SỞ THIẾT KẾ.....	6
1.1. Đặt vấn đề và Mục tiêu nghiên cứu	6
1.2. Cơ sở thư viện công nghệ CMOS 90nm.....	6
1.3. Thiết lập cấu hình nguồn áp và tham số mô phỏng	7
CHƯƠNG 2: THIẾT KẾ VÀ ĐỊNH CỠ CÁC PHẦN TỬ LOGIC CƠ SỞ.....	8
2.1. Phân tích Tỷ lệ Kéo/Xả (Pull-up Ratio - PR)	8
2.2. Thiết kế cổng Inverter (CMOS Inverter - INV).....	9
2.3. Thiết kế cổng NAND2.....	10
2.4. Thiết kế Cổng Truyền dẫn (Transmission Gate - TG)	12
CHƯƠNG 3: THIẾT KẾ VÀ ĐÁNH GIÁ 3 KIẾN TRÚC D-LATCH.....	14
3.1. Thiết lập Testbench cấp độ D-Latch	14
3.2. Kiến trúc 1: D-Latch Transmission Gate (3 INV + 2 TG)	14
3.2.1. Sơ đồ nguyên lý:.....	14
3.2.2. Mô phỏng:.....	15
3.2.3. Nhận xét kiến trúc và sóng mô phỏng:.....	15
3.3. Kiến trúc 2: D-Latch Kinh điển (1 INV + 4 NAND2).....	16
3.3.1. Sơ đồ nguyên lý:.....	16
3.3.2. Mô phỏng:.....	16
3.3.3. Nhận xét kiến trúc và sóng mô phỏng:.....	16
3.4. Kiến trúc 3: D-Latch Tối ưu Cổng (4 NAND2).....	17
3.4.1. Sơ đồ nguyên lý:.....	17
3.4.2. Mô phỏng:.....	17
3.3.3. Nhận xét kiến trúc và sóng mô phỏng:.....	17
3.4. Đánh giá và so sánh tổng thể 3 kiến trúc trên	18
CHƯƠNG 4: THIẾT KẾ HỆ THỐNG D-FLIPFLOP VÀ PHÂN TÍCH MÔ PHỎNG	19
4.1. THIẾT LẬP MÔI TRƯỜNG TESTBENCH	19
4.1.1. Testbench Mô phỏng chức năng logic lý tưởng.....	19
4.2. KIẾN TRÚC 1: D-FlipFlop sử dụng D-Latch (thiết kế từ 3 INV + 2 TG).....	20
4.2.1. Sơ đồ nguyên lý:.....	20
4.2.2. Mô phỏng chức năng logic:	21
4.2.3. Mô phỏng Clock Skew và Race Condition:	22
4.3. Kiến trúc 2: D-FlipFlop sử dụng D-Latch (thiết kế từ 1 INV + 4 NAND2).....	22
4.3.1. Sơ đồ nguyên lý:.....	22
4.3.2. Mô phỏng chức năng logic:	23
4.3.3. Mô phỏng Clock Skew và Race Condition:	24
4.4. Kiến trúc 3: D-FlipFlop sử dụng D-Latch (thiết kế từ 4 NAND2).....	24
4.4.1. Sơ đồ nguyên lý:.....	24

4.3.2. Mô phỏng chức năng logic:	25
4.3.3. Mô phỏng Clock Skew và Race Condition:	26
4.5. Đánh giá và so sánh tổng thể.....	27
CHƯƠNG 5: BIỆN LUẬN KỸ THUẬT, QUYẾT ĐỊNH CHỐT KIẾN TRÚC VÀ THIẾT KẾ VẬT LÝ.....	28
5.1. Quyết định chốt kiến trúc	28
CHƯƠNG 6: KIỂM TRA LỖI DRC/LVS, TRÍCH XUẤT KÝ SINH VÀ MÔ PHỎNG HẬU THIẾT KẾ	29
6.1. Xác thực DRC và LVS.....	29
6.2. Trích xuất ký sinh (PEX) và Đánh giá Post-Layout	29
CHƯƠNG 7: KẾT LUẬN	31
TÀI LIỆU THAM KHẢO.....	32
PHỤ LỤC: DANH MỤC HÌNH ẢNH VÀ BẢNG	33

LỜI MỞ ĐẦU

Trong kỷ nguyên của các hệ thống vi mạch số quy mô siêu lớn, các phần tử nhớ như Flip-Flop đóng vai trò cốt lõi trong việc đồng bộ hóa và lưu trữ dữ liệu. Việc thiết kế một D-FlipFlop không chỉ dừng lại ở tính đúng đắn về mặt logic, mà còn đòi hỏi sự tối ưu khắt khe về diện tích silicon, công suất tiêu thụ và độ trễ truyền đạt.

Đồ án này trình bày quy trình thiết kế từ cấp độ transistor cho hệ thống D-FlipFlop Master-Slave từ D-Latch sử dụng công nghệ CMOS 90nm. Báo cáo tập trung vào việc tính toán định cỡ, đối chiếu hiệu năng của ba kiến trúc D-Latch khác nhau:

- 3 Inverter + Transmission Gate
- 4 NAND2
- 1 Inverter + 4 NAND2

Và phân tích chuyên sâu các hiện tượng vật lý ở tần số cao như Setup/Hold time và Clock Skew.

TÓM TẮT ĐỒ ÁN

Đồ án này trình bày toàn bộ quy trình thiết kế từ cấp độ nguyên lý đến cấp độ vật lý cho hệ thống D-FlipFlop Master-Slave từ D-Latch kích hoạt cạnh lên. Dựa trên thư viện công nghệ CMOS 90nm nghiên cứu tiến hành định cỡ transistor với tỉ lệ $W_p/W_n = 5$ nhằm tối ưu hóa độ đối xứng thời gian chuyển mạch.

Ba kiến trúc D-Latch (3 Inverter + Transmission Gate, 4 NAND2, 1 Inverter + 4 NAND2) được thiết kế và so sánh chi tiết. Kết quả thực nghiệm chỉ ra rằng kiến trúc 3 Inverter + Transmission Gate mang lại hiệu năng vượt trội nhất với việc giảm thiểu $\approx 50\%$ diện tích silicon và tối ưu hóa thời gian trễ truyền đạt.

Nghiên cứu cũng đi sâu vào việc tìm lỗi để phân tích các vi phạm Timing cốt lõi như Setup/Hold Time và hiện tượng Race Condition do Clock Skew.

Cuối cùng, mạch được thiết kế Layout, kiểm tra DRC/LVS và trích xuất ký sinh để xác nhận hiệu năng Post-layout, đáp ứng các tiêu chuẩn khắt khe của thiết kế vi mạch số.

CHƯƠNG 1: TỔNG QUAN VÀ CƠ SỞ THIẾT KẾ

1.1. Đặt vấn đề và Mục tiêu nghiên cứu

Trong các hệ thống vi mạch số đồng bộ quy mô lớn, Flip-Flop là phần tử nhớ cốt lõi không thể thay thế để xây dựng các thanh ghi dữ liệu, bộ đếm và hệ thống đường ống dữ liệu. Hiệu năng của một con chip: tần số hoạt động tối đa $F_{\max}$ và công suất tiêu thụ đường truyền phụ thuộc rất lớn vào đặc tính trễ của các phần tử nhớ này. Việc lựa chọn kiến trúc và định cỡ linh kiện không tối ưu sẽ dẫn đến hiện tượng lãng phí diện tích Silicon, tăng dòng rò và gây ra các lỗi định thời nghiêm trọng.

Mục tiêu của đồ án bao gồm:

1. Thực hiện luồng thiết kế Custom IC hoàn chỉnh từ sơ đồ nguyên lý đến bản vẽ vật lý.
2. Đo đạc và định lượng chính xác hiệu năng của 3 kiến trúc mạch chốt D-Latch và mạch lật D-FlipFlop khác nhau nhằm tìm ra giải pháp tối ưu diện tích và tốc độ.
3. Giải phẫu các hiện tượng vật lý vi phạm định thời và tranh chấp dữ liệu do lệch pha xung nhịp.

1.2. Cơ sở thư viện công nghệ CMOS 90nm

Thiết kế được triển khai dựa trên bộ luật “*Synopsys Reference Design Rules*”. Việc bám sát các ràng buộc vật lý này là bắt buộc để đảm bảo mạch có thể được chế tạo Các thông số gốc bao gồm:

- **Chiều dài kênh tối thiểu ($L_{\min}$):** Đối với cả pMOS và nMOS, chiều dài gate nhỏ nhất là $0,1\ \mu\text{m}$. Thiết kế sẽ sử dụng thông số này để tối ưu tốc độ chuyển mạch.
- ⇒ Toàn bộ linh kiện trong đồ án được cố định chiều dài gate ở mức $L = 0,18\ \mu\text{m}$ để tối đa hóa tốc độ chuyển mạch và dòng dẫn dòng điện.
- **Chiều rộng kênh tối thiểu ($W_{\min}$):** Giới hạn ở mức $0,12\ \mu\text{m}$.
- **Khoảng cách vật lý:**
 - Khoảng cách từ Poly đến Contact ở vùng Source/Drain tối thiểu là $0,08\ \mu\text{m}$.

- Kích thước Contact (CO) tối thiểu là 0,09 μm .

1.3. Thiết lập cấu hình nguồn áp và tham số mô phỏng

Môi trường Testbench được chuẩn hóa để đánh giá hiệu năng giữa các kiến trúc một cách công bằng tuyệt đối. Các linh kiện nguồn áp trong thư viện *analogLib* được thiết lập thông số cụ thể như sau:

- **Nguồn điện áp tĩnh (vdc):** Cài đặt giá trị $V_{DC} = 1,2 \text{ V}$, đây là mức điện áp nguồn (V_{DD}) tiêu chuẩn để đảm bảo vùng phân cực an toàn cho công nghệ bán dẫn 90nm.
- **Cấu hình mô phỏng Transient (.tran):** Tiến trình mô phỏng miền thời gian được thiết lập chạy mặc định từ 0 đến 20 ns (**stop time = 20 n**). Bước nhảy thời gian được khóa cứng ở mức 100 ps (**step = 100 p**) nhằm thu được các điểm mô phỏng mịn, phản ánh chính xác sườn dốc tín hiệu logic ở cấp độ picosecond.
- **Nguồn xung kích thích (vpulse):** Toàn bộ các nguồn xung tạo tín hiệu **Clock (CLK)**, **Enable (E)** và **Data (D)** được khai báo với sườn lên và sườn xuống siêu dốc nhằm mô phỏng điều kiện lý tưởng:
 - Rise time: $t_r = 20 \text{ ps}$
 - Fall time: $t_f = 20 \text{ ps}$
 - Điện áp đáy: $V_1 = 0 \text{ V}$ (Trừ cổng S' của *Transmission Gate*)
 - Điện áp đỉnh: $V_2 = 1,2 \text{ V}$ (Trừ cổng S' của *Transmission Gate*)


CHƯƠNG 2: THIẾT KẾ VÀ ĐỊNH CỠ CÁC PHẦN TỬ LOGIC CƠ SỞ

Mục tiêu của chương này là thiết lập hệ quy chiếu kích thước cho toàn bộ hệ thống nhằm đạt được sự cân bằng giữa thời gian Rise Time (t_r) và Fall Time (t_f).

2.1. Phân tích Tỷ lệ Kéo/Xả (Pull-up Ratio - PR)

Do đặc tính vật lý của vật liệu bán dẫn, độ linh động của điện tử (μ_n) lớn hơn độ linh động của lỗ trống (μ_p) khoảng 2 đến 3 lần. Trong công nghệ CMOS, hạt tải điện tử (μ_n) trong nMOS có độ linh động cao hơn lỗ trống (μ_p) trong pMOS.

Để thời gian nạp (t_r) và xả (t_f) cân bằng, lý thuyết cơ bản yêu cầu kích thước pMOS phải lớn hơn nMOS. Nhằm xác định tỷ lệ định cỡ tối ưu $x = W_p / W_n$, đồ án tiến hành mô phỏng quét tham số giá trị x từ 0 đến 10 (Step = 0,5) dưới kích thích xung thực tế $t_r = t_f = 20ps$ để đo lường trễ nội tại.



Hình 2.1: Kết quả mô phỏng quét tham số Parametric Sweep để tìm tỷ lệ tỷ lệ hình học W_p/W_n tối ưu

Dựa trên giản đồ mô phỏng, sự biến thiên của hệ số chu kỳ (Duty Cycle) thể hiện rõ Quy luật Hiệu suất giảm dần.

Nhận xét dạng sóng quét tham số:

- **Vùng bứt tốc (Từ 0,5 đến 3):** Duty Cycle tăng nhanh từ 49.1% lên 49.5%. Việc mở rộng pMOS mang lại hiệu quả bù trừ rõ rệt cho sự chênh lệch độ linh động hạt tải giữa lỗ trống và điện tử.
- **Vùng bão hòa (Từ 3 đến 10):** Dù tiếp tục tăng kích thước pMOS lên gấp nhiều lần, Duty Cycle gần như đi ngang, chỉ nhích rất chậm từ 49.5% lên 49.9%.

Để ngõ ra đạt được Duty Cycle hoàn hảo 50%, tỷ lệ hình học phải bị đẩy lên mức cực đoan ($W_p / W_n \geq 10$). Tuy nhiên, trong thực tiễn thiết kế vi mạch, việc này vi phạm nghiêm trọng bài toán tối ưu PPA (Power - Performance - Area):

- **Lãng phí diện tích và công suất:** pMOS khổng lồ làm phình to diện tích Layout và sinh ra điện dung ngõ vào (C_{gate}) cực lớn. Điều này vắt kiệt công suất động của các tầng logic phía trước.
- **Hiệu ứng tự tải:** Kích thước vùng khuếch tán quá lớn tự sinh ra điện dung ký sinh cực Drain (C_{db}) khổng lồ, khiến dòng điện của pMOS bị lãng phí chỉ để nạp cho chính tụ nội tại của nó.


Đồ án không thể đánh đổi diện tích hệ thống để lấy sự hoàn hảo của toán học. Tỷ lệ $W_p / W_n = 3$ được chọn làm chuẩn cho toàn bộ linh kiện. Tại tỷ lệ này:

- **Mạch đạt Duty Cycle 49,5%:** Mức lệch 0,5% hoàn toàn vô hại và nằm an toàn trong biên độ chống nhiễu của vi mạch số.
- **Hệ thống đạt được sự cân bằng hoàn hảo:** Tối ưu hóa độ trễ truyền đạt, triệt tiêu hiện tượng tự tải, và giữ cho diện tích Standard Cell vô cùng nhỏ gọn.

2.2. Thiết kế cổng Inverter (CMOS Inverter - INV)

Cổng Inverter đóng vai trò làm thước đo chuẩn để định vị khả năng lái dòng cho toàn bộ hệ thống.

- **Chiều rộng nMOS:** Chọn $W_n = 0,36 \mu m$ (lớn hơn mức tối thiểu để tăng khả năng lái dòng).
- **Chiều rộng pMOS:** Áp dụng tỉ lệ vàng $x = 3$: $W_p = 3 \times 0,36 \mu m = 1,08 \mu m$.
- **Chiều dài kênh cố định:** $L_n = L_p = 0,18 \mu m$.
- **Diện tích đại diện:** $W_{total} = 1,44 \mu m$.
- **Cấu hình nguồn kích thích (vpulse) ngõ vào In:**
 - Delay time: $t_d = 0$
 - Pulse width $p_w = 2ns$
 - Period: $per = 4ns$



Hình 2.2: Schematic của Inverter



Hình 2.3: Giản đồ sóng mô phỏng Transient cổng Inverter


Nhận xét sóng mô phỏng: Giản đồ sóng Transient cho thấy ngõ ra đáp ứng nghịch pha hoàn toàn với ngõ vào. Nhờ thiết lập tỉ lệ định cỡ $W_p / W_n = 3$, thời gian sườn lên (t_r) và sườn xuống (t_f) được cân bằng tối ưu, triệt tiêu hiện tượng méo chu kỳ. Các mức logic đạt “Strong 0” (0 V) và “Strong 1” (1,2 V) tinh tuyệt đối.

2.3. Thiết kế cổng NAND2

Sử dụng phương pháp Logical Effort để định cỡ, cổng NAND2 được thiết kế sao cho nội trở tương đương với Inverter cơ sở.

- **Mạng Pull-down (nMOS):** 2 transistor mắc nối tiếp làm tăng gấp đôi điện trở $R_{eq} = 2R_n$. Để duy trì khả năng xả bằng Inverter, kích thước phải tăng gấp đôi: $W_{nNAND} = 2 \times 0,36 \mu m = 0,72 \mu m$.

- **Mạng Pull-up (pMOS):** 2 transistor mắc song song. Xét kịch bản xấu nhất khi chỉ có duy nhất 1 đường pMOS dẫn điện để kéo ngõ ra lên nguồn, kích thước của mỗi pMOS chỉ cần giữ nguyên bằng kích thước pMOS của Inverter: $W_{pNAND} = 1,08 \mu m$.
- **Diện tích đại diện (W_{total}):** $(2 \times 0,72) + (2 \times 1,08) = 3,6 \mu m$.
- Cấu hình 2 nguồn kích thích (vpulse):
 - Nguồn ngõ vào **A**:
 - Delay time: $t_d = 0$
 - Pulse width: $p_w = 2 \text{ ns}$
 - Period: $per = 4 \text{ ns}$
 - Nguồn ngõ vào **B**:
 - Delay time: $t_d = 0$
 - Pulse width: $p_w = 4 \text{ ns}$
 - Period: $per = 8 \text{ ns}$



Hình 2.4: Schematic của NAND2



Hình 2.5: Giản đồ sóng mô phỏng Transient cổng NAND2

Nhận xét sóng mô phỏng: Ngõ ra **Y** tuân thủ đúng bảng chân trị logic (chỉ xuống mức 0 khi cả **A** và **B** đều ở mức 1). Đặc biệt, tại mốc **t = 4ns** và **t = 12ns**, giản đồ xuất hiện các gai nhiễu điện áp sụt giảm nhẹ. Đây là minh chứng cho hiện tượng tranh chấp chuyển mạch đồng thời và hiệu ứng ghép điện dung ký sinh đặc trưng trong vi mạch thực tế. Tuy nhiên, gai nhiễu này tự phục hồi rất nhanh và không vượt quá biên độ chống nhiễu của cổng.

2.4. Thiết kế Cổng Truyền dẫn (Transmission Gate - TG)


Để đảm bảo khả năng dẫn tốt cả mức 0 (Strong 0 qua nMOS) và mức 1 (Strong 1 qua pMOS) mà không suy hao điện áp ngưỡng, kích thước TG được đồng bộ với Inverter: **$W_n = 0,36 \mu m$, $W_p = 1,8 \mu m$** .

Cấu hình nguồn kích thích (**vpulse**):


- Nguồn dữ liệu ngõ vào **In**:
 - Delay time: **$t_d = 0$**
 - Pulse width: **$p_w = 2 \text{ ns}$**
 - Period: **$per = 4 \text{ ns}$**
- Nguồn xung điều khiển cực cổng **S**:
 - Delay time: **$t_d = 0$**
 - Pulse width: **$p_w = 4 \text{ ns}$**
 - Period: **$per = 8 \text{ ns}$**
- Nguồn xung điều khiển cực cổng **S'**:
 - Delay time: **$t_d = 0$**

- Pulse width: $p_w = 4 \text{ ns}$
- Period: $per = 8 \text{ ns}$
- Đặc biệt:
 - Điện áp đáy: $V_1 = 1,2 \text{ V}$
 - Điện áp đỉnh: $V_2 = 0 \text{ V}$

Lưu ý: Cực cổng nMOS nối với S, cực cổng pMOS nối với tín hiệu đảo S' (S_bar).



Hình 2.6: Schematic của TG



Hình 2.5: Giản đồ sóng mô phỏng Transient cổng TG

Nhận xét sóng mô phỏng: Khi xung điều khiển mở, tín hiệu đi qua TG không hề bị sụt giảm điện áp ngưỡng. Mạch truyền vẹn toàn cả mức “Strong 0” (nhờ nMOS) và “Strong 1” (nhờ pMOS). Hiện tượng bơm điện tích tại các sườn xung điều khiển được triệt tiêu hiệu quả nhờ cấu trúc bù trừ đối xứng của 2 transistor.

CHƯƠNG 3: THIẾT KẾ VÀ ĐÁNH GIÁ 3 KIẾN TRÚC D-LATCH

D-Latch là linh kiện chốt dữ liệu theo mức xung nhịp. Việc chọn kiến trúc D-Latch quyết định toàn bộ hiệu năng của D-FlipFlop. Cả 3 kiến trúc đều được mô phỏng trong điều kiện không tải để đo lường độ trễ nội tại.

3.1. Thiết lập Testbench cấp độ D-Latch

Nguồn xung kích thích **vpulse** được cấu hình để quét qua toàn bộ các trạng thái làm việc:

Xung điều khiển Enable (E):

- Delay time: $t_d = 0$
- Pulse width: $p_w = 4 \text{ ns}$
- Period: $per = 8 \text{ ns}$


Xung dữ liệu ngõ vào (D):

- Delay time: $t_d = 0$
- Pulse width: $p_w = 2 \text{ ns}$
- Period: $per = 4 \text{ ns}$

3.2. Kiến trúc 1: D-Latch Transmission Gate (3 INV + 2 TG)


3.2.1. Sơ đồ nguyên lý:

Kiến trúc này ứng dụng một cấu trúc vòng lặp phản hồi dương cấu thành từ 3 cổng Inverter đan chéo phối hợp với 2 công tắc TG để phân tách trạng thái truyền và giữ.



Hình 3.1: Schematic của cửa D-Latch dùng 3 Inverter và 2 TG

3.2.2. Mô phỏng:



Hình 3.2: Giản đồ sóng mô phỏng Transient của D-Latch dùng 3 Inverter và 2 TG

3.2.3. Nhận xét kiến trúc và sóng mô phỏng:

Về kiến trúc: Đây là kiến trúc tối ưu nhất về mặt diện tích, chỉ sử dụng **10 Transistor**. Mạch hoạt động dựa trên cơ chế mở/đóng luân phiên của 2 công tắc Transmission Gate (TG) để phân tách đường truyền và vòng lặp phản hồi. Cấu trúc này giảm thiểu tối đa số lượng cổng logic mà dữ liệu phải đi qua.


Về dạng sóng và độ nhiễu:

- **Ưu điểm:** Mạch đáp ứng cực kỳ nhanh, sườn xung ngõ ra dựng đứng, thời gian trễ nội tại siêu nhỏ.
- **Nhược điểm:** Khả năng chống nhiễu chỉ ở mức trung bình. Tại sườn lên của sóng xuất hiện một “bậc thang điện áp” ngắn do hiện tượng **Tranh chấp nút** – dữ liệu mới phải “giằng co” với Inverter của vòng phản hồi đang cố giữ dữ liệu cũ trước khi mạch lật hẳn trạng thái.

3.3. Kiến trúc 2: D-Latch Kinh điển (1 INV + 4 NAND2)


3.3.1. Sơ đồ nguyên lý:

Kiến trúc này mô phỏng lại mạch chốt SR kinh điển trong các giáo trình kỹ thuật số, dùng 1 Inverter ở ngõ vào để bẻ pha tạo tín hiệu đảo $\bar{D}$, triệt tiêu trạng thái cấm.



Hình 3.3: Schematic của D-Latch dùng 1 Inverter và 4 NAND2

3.3.2. Mô phỏng:



Hình 3.4: Giản đồ sóng mô phỏng Transient của D-Latch dùng 1 Inverter và 4 NAND2

3.3.3. Nhận xét kiến trúc và sóng mô phỏng:

Về kiến trúc: Đây là kiến trúc cổng kênh nhất, tiêu tốn đến **18 Transistor**. Mạch được xây dựng hoàn toàn từ mạng logic tĩnh CMOS (Static CMOS) dựa trên lõi chốt SR chéo kinh điển. Việc sử dụng quá nhiều cổng logic nhiều ngõ vào làm phình to diện tích Silicon.

Về dạng sóng và độ nhiễu:


- **Ưu điểm:** Khả năng chống nhiễu cực kỳ xuất sắc. Đường sóng ngõ ra mượt mà, phẳng tuyệt đối, triệt tiêu hoàn toàn hiện tượng tranh chấp nút do logic tĩnh cắt đứt vòng lặp điện áp.
- **Nhược điểm:** Sườn xung chuyển mạch bị “lài” (slew rate thấp) và thời

gian trễ (t_{c-q}) rất lớn. Nguyên nhân cốt lõi là do tín hiệu phải đi qua chuỗi cấu trúc xếp chồng của 18 transistor, làm cản trở nghiêm trọng dòng xả nội mạch.

3.4. Kiến trúc 3: D-Latch Tối ưu Cổng (4 NAND2)


3.4.1. Sơ đồ nguyên lý:

Thiết kế gộp pha tạo xung ngay tại tầng NAND đầu vào để loại bỏ cổng Inverter, kết nối trực tiếp vào mạch chốt chéo.



Hình 3.5: Schematic của D-Latch dùng 4 NAND2

3.4.2. Mô phỏng:



Hình 3.6: Giản đồ sóng mô phỏng Transient của D-Latch dùng 4 NAND2

3.3.3. Nhận xét kiến trúc và sóng mô phỏng:

Về kiến trúc: Kiến trúc này là bản cải tiến của mạch kinh điển, lược bỏ cổng Inverter bẻ pha ở ngõ vào bằng cách gộp tín hiệu trực tiếp vào mạng NAND. Sự tinh chỉnh này giúp giảm tổng số linh kiện xuống còn **16 Transistor**, tiết kiệm được một phần nhỏ diện tích nhưng vẫn giữ nguyên nền tảng cổng NAND tĩnh.

Về dạng sóng và độ nhiễu:

- Khả năng chống nhiễu tĩnh vẫn được bảo toàn tốt như kiến trúc 2, sóng ngõ ra phẳng.

- Việc cắt giảm được 1 tầng logic đầu vào giúp thời gian đáp ứng được cải thiện nhẹ so với mạch 18 Transistor. Dù vậy, tổng thể đường sóng vẫn lẻ mề, phản ứng chậm chạp và không thể đạt được độ dốc lý tưởng như kiến trúc Transmission Gate.

3.4. Đánh giá và so sánh tổng thể 3 kiến trúc trên

Bảng 3.7: Bảng tổng hợp các thông số kỹ thuật của 3 kiến trúc D-Latch ở chế độ không tải:

Tiêu chí đánh giá	Kiến trúc 1	Kiến trúc 2	Kiến trúc 3
Tổng số transistor	10 (Tối ưu nhất)	18 (Lớn nhất)	16
Độ trễ truyền đạt nội tại	Siêu nhỏ (Tức thời)	Lớn nhất	Trung bình
Độ sắc nét sườn xung	Rất dốc, vuông vức	Lài, chậm	Lài, chậm
Khả năng chống nhiễu	Trung bình (Nhạy cảm với nhiễu ghép)	Xuất sắc (Sóng phẳng tuyệt đối)	Rất tốt (Logic tĩnh an toàn)
Hiện tượng vật lý bộc lộ	Có “bậc thang” tranh chấp nút	Sóng phẳng, tĩnh	Sóng phẳng, tĩnh

CHƯƠNG 4: THIẾT KẾ HỆ THỐNG D-FLIPFLOP VÀ PHÂN TÍCH MÔ PHỎNG

Chương này trình bày quá trình thiết kế và phân tích 3 hệ thống D-FlipFlop kích hoạt cạnh lên, được xây dựng bằng cách ghép nối nối tiếp các khối D-Latch (đã khảo sát ở Chương 3) theo cấu trúc Master-Slave. Nhằm trích xuất chính xác đặc tính định thời nội tại của mạch, toàn bộ quá trình khảo sát được thực hiện trong điều kiện Không tải, loại bỏ hoàn toàn điện dung ngoại lai.

4.1. THIẾT LẬP MÔI TRƯỜNG TESTBENCH

Để khảo sát toàn diện hệ thống, môi trường Testbench được chia làm hai kịch bản mô phỏng tương ứng với 2 mục đích đo đạc:

4.1.1. Testbench Mô phỏng chức năng logic lý tưởng:

Sử dụng 2 nguồn xung **vpulse** tiêu chuẩn:

- Nguồn Xung nhịp hệ thống (**CLK**):
 - Delay time: $t_d = 0$
 - Pulse width: $p_w = 1 \text{ ns}$
 - Period: $per = 2 \text{ ns}$
- Nguồn dữ liệu ngõ vào (**D**):
 - Delay time: $t_d = 0$
 - Pulse width: $p_w = 3 \text{ ns}$
 - Period: $per = 6 \text{ ns}$

2. Testbench Mô phỏng thêm lỗi định thời (Clock Skew):

Sử dụng 3 nguồn xung **vpulse** riêng biệt với 2 nguồn xung có cấu hình chung tần số, biên độ và độ rộng xung nhưng khác nhau ở tham số Độ trễ thời gian (Delay time) thay thế cho 2 cổng NOT tạo độ trễ logic để bắt lỗi hệ thống:


- Nguồn xung nhịp Slave (**CLK_S**):
 - Delay time: $t_d = 0$
 - Pulse width: $p_w = 1 \text{ ns}$

- Period: **per = 2 ns**
- Nguồn xung nhịp Master (**CLK_M**):
 - Delay time: **t_d = 100 ps** (Tạo độ lệch pha Skew 100 ps so với Slave)
 - Pulse width: **p_w = 1 ns**
 - Period: **per = 2 ns**
- Nguồn dữ liệu ngõ vào (**D**):
 - Delay time: **t_d = 1,05 ns** (Ép tín hiệu lật mức ngay bên trong khe hở lệch pha của hệ thống để kích hoạt lỗi Race Condition)
 - Pulse width: **p_w = 3ns**
 - Period: **per = 6 ns**

4.2. KIẾN TRÚC 1: D-FlipFlop sử dụng D-Latch (thiết kế từ 3 INV + 2 TG)


4.2.1. Sơ đồ nguyên lý:

Kiến trúc này sử dụng 2 khối Latch Transmission Gate mắc nối tiếp. Xung nhịp hệ thống được đưa qua một cổng Inverter nội bộ để tạo ra cặp tín hiệu điều khiển luân phiên (**CLK** và **$\overline{\text{CLK}}$**) cho các công tắc TG. ổng số lượng linh kiện vật lý của toàn mạch được tối ưu hóa ở mức **24 Transistors**.



Hình 4.1: Schematic của D-FlipFlop dùng D-Latch 3 INV + 2 TG

4.2.2. Mô phỏng chức năng logic:




Hình 4.2: Giản đồ sóng mô phỏng Transient của D-FlipFlop dùng D-Latch 3 INV + 2 TG

Nhận xét giản đồ sóng: Kết quả mô phỏng Transient khẳng định tính đúng đắn tuyệt đối về mặt chức năng logic của linh kiện chốt kích hoạt cạnh lên (. Tại các mức sườn lên của xung nhịp **CLK**, ngõ ra **Q** chụp và cập nhật tức thời theo mức điện áp của dữ liệu ngõ vào **D**. Trong suốt các khoảng thời gian mức cao hoặc mức thấp của xung nhịp, ngõ ra **Q** duy trì trạng thái tĩnh phẳng, hoàn toàn độc lập với các biến động lật mức của ngõ vào **D**, chứng minh khả năng cách ly dữ liệu xuất sắc giữa hai tầng Master và Slave.

Đặc tính định thời nội tại: Nhờ cấu trúc tối giản đường truyền dữ liệu (Data path chỉ đi qua các công tắc TG lý tưởng có nội trở dẫn R_{ON} siêu nhỏ), hằng số thời gian nạp xả các tụ ký sinh nội mạch $\tau = R \times C$ đạt giá trị thấp nhất. Thời gian trễ truyền đạt nội tại tính từ cạnh xung nhịp đến ngõ ra (t_{c-q}) cực ngắn. Sườn xung ngõ ra đạt độ vuông vức cao và dứt khoát, chứng minh ưu thế vượt trội về tốc độ chuyển mạch ở trạng thái không tải.

4.2.3. Mô phỏng Clock Skew và Race Condition:



Hình 4.3: Giản đồ sóng mô phỏng Clock Skew của D-FlipFlop dùng D-Latch 3 INV + 2 TG


Cơ chế vật lý sinh lỗi: Khi thêm lượng lệch pha Clock Skew bằng 100 ps thông qua 2 nguồn xung độc lập, một cửa sổ thời gian chồng lấp xuất hiện tại mỗi thời điểm chuyển mạch xung nhịp. Trong khoảng thời gian 100 ps này, tín hiệu điều khiển tại cực cổng của cả Master Latch và Slave Latch đều chưa đạt tới ngưỡng ngắt dứt khoát, khiến cả hai tầng chốt đồng thời rơi vào trạng thái mở trong suốt.

□ **Nhận xét sóng lỗi:** Do nội trở dẫn R_{ON} của mạng công tắc TG quá nhỏ, ngay khi ngõ vào **D** thực hiện lật mức logic từ thấp lên cao tại mức **1,05 ns**, dòng điện tích lập tức phóng xuyên tuốt qua toàn bộ cấu trúc mạch. Trên giản đồ xung, ngõ ra **Q** bị giật lật trạng thái logic ngay giữa chu kỳ của Clock bất chấp quy tắc kích hoạt cạnh. Đường sóng lỗi hiển thị sườn dốc vô cùng đứng và sắc nét, chứng minh mạch TG có độ nhạy cảm vật lý rất cao đối với các sai lệch định thời hệ thống.

4.3. Kiến trúc 2: D-FlipFlop sử dụng D-Latch (thiết kế từ 1 INV + 4 NAND2)


4.3.1. Sơ đồ nguyên lý:

Mạch được cấu thành từ 2 khối Latch SR kinh điển, sử dụng hoàn toàn cổng logic tĩnh (Static CMOS). Mỗi khối Latch chứa 1 cổng Inverter bẻ pha dữ liệu đầu vào và 4 cổng NAND2 thực hiện cấu trúc chốt (tiêu tốn 18 transistor/Latch). Cộng thêm mạch đệm xung nhịp 4 transistor ở lối vào chân điều khiển, tổng số lượng linh kiện vật lý của kiến trúc này lên tới 40 Transistors, tạo thành một cấu trúc mạch có mật độ linh kiện công kênh nhất.



Hình 4.4: Schematic của D-FlipFlop dùng D-Latch 1 INV + 4 NAND2

4.3.2. Mô phỏng chức năng logic:




Hình 4.5: Giản đồ sóng mô phỏng Transient của D-FlipFlop dùng D-Latch 1 INV + 4 NAND2

□ **Nhận xét giản đồ sóng:** Mạch thực hiện chính xác chức năng lưu trữ và đồng bộ hóa tín hiệu theo sườn lên xung nhịp **CLK**. Đường đáp ứng điện áp tại ngõ ra **Q** và **Q'** thể hiện trạng thái tĩnh phẳng tuyệt đối, hoàn toàn sạch nhiễu và không bộc lộ bất kỳ một vết tì tranh chấp nút logic nào.

Đặc tính định thời và độ nhiễu: Nhờ ưu thế của logic tĩnh CMOS, ngõ ra luôn được kết nối trực tiếp và chắc chắn về đường nguồn **V_{DD}** hoặc đường đất **GND** thông qua các mạng kéo-xả độc lập, mang lại khả năng chống nhiễu đạt mức xuất sắc. Tuy nhiên, sườn xung chuyển trạng thái bị thoái thoải và thời gian trễ truyền đạt nội tại bị kéo dài nặng nề nhất trong 3 kiến trúc. Bản chất vật lý là do tín hiệu phải lội qua quá nhiều tầng logic nối tiếp, đồng thời dòng điện phải vượt qua cấu trúc xếp chồng của các transistor **nMOS** mắc nối tiếp trong các khối cổng **NAND2**, làm gia tăng điện trở tương đương của mạch xả.

4.3.3. Mô phỏng Clock Skew và Race Condition:



Hình 4.6: Giản đồ sóng mô phỏng Clock Skew của D-FlipFlop dùng D-Latch 1 INV + 4 NAND2


Bản chất phản ứng với lỗi: Cửa sổ Overlap Window 100 ps sinh ra do sự lệch pha của 2 nguồn **vpulse** vẫn phá vỡ màng ngăn cách ly giữa Master và Slave, kích hoạt hiện tượng tranh chấp dữ liệu làm sai lệch logic hoàn toàn ở ngõ ra **Q**.

Nhận xét sóng lỗi: Điểm khác biệt cốt lõi so với kiến trúc TG nằm ở hình thái đường sóng lỗi. Do dòng điện rò rỉ xuyên tầng bị kìm hãm mạnh bởi tổng nội trở kênh không lồ của chuỗi các transistor nối tiếp trong mạng logic tĩnh, ngõ ra **Q** tại mức lỗi 1,05 ns không lật trạng thái lên mức cao một cách gắt và vuông vức. Đường sóng bị biến dạng thành một dốc thoải, biểu thị sự trì trệ lớn và phản ứng chậm chạp của cấu trúc logic công tĩnh đối với các lỗi định thời tốc độ cao.

4.4. Kiến trúc 3: D-FlipFlop sử dụng D-Latch (thiết kế từ 4 NAND2)


4.4.1. Sơ đồ nguyên lý:

Kiến trúc này đại diện cho giải pháp tinh chỉnh cơ cấu logic tĩnh nhằm khắc phục sự congest kênh của Kiến trúc 2. Bằng cách lược bỏ cổng Inverter trễ pha ở ngõ vào của mỗi tầng Latch, giúp thu gọn hệ thống xuống còn 36 Transistor nhưng vẫn giữ nguyên nền tảng cổng NAND tĩnh.



Hình 4.7: Schematic của D-FlipFlop dùng D-Latch 4 NAND2

4.3.2. Mô phỏng chức năng logic:




Hình 4.8: Giản đồ sóng mô phỏng Transient của D-FlipFlop dùng D-Latch 4 NAND2

Nhận xét giản đồ sóng: Thực thi đúng đắn và chuẩn xác chức năng chốt giữ logic tại các thời điểm xung nhịp **CLK** đánh cạnh lên. Mức điện áp ngõ ra phẳng tĩnh và có biên độ đạt chuẩn logic đầy đủ (0 V và 1,2 V), bảo toàn nguyên vẹn năng lực chống nhiễu tĩnh xuất sắc của họ cổng logic tĩnh CMOS.

Đặc tính định thời nội tại: Nhờ lược bỏ được tầng **Inverter** trì hoãn trên đường dẫn dữ liệu, tổng điện dung ký sinh nút đầu vào được giảm nhẹ. Kết quả đo đặc sườn sóng thực nghiệm cho thấy thời gian trễ truyền đạt nội tại của Kiến trúc 3 có sự cải thiện, rút ngắn hơn đáng kể so với Kiến trúc 2 kinh điển. Dù vậy, do cốt lõi mạch chốt vẫn bị ràng buộc bởi nội trở của các cổng **NAND2** xếp chồng, đường sóng đáp ứng tổng thể vẫn bộc lộ độ lái sườn xung nhất định, tốc độ chuyển mạch thực tế không thể tiệm cận đến dải vận tốc siêu tốc của kiến trúc cổng truyền dẫn.

4.3.3. Mô phỏng Clock Skew và Race Condition:



Hình 4.9: Giảns đồ sóng mô phỏng Clock Skew của D-FlipFlop dùng D-Latch 4 NAND2

Nhận xét sóng lỗi: Giảns đồ xung thực nghiệm ghi nhận hành vi sai lệch logic nghiêm trọng khi xung nhịp điều khiển Master và Slave bị lệch pha 100 ps. Ngay khi dữ liệu đầu vào biến động tại mức 1,05 ns, hiện tượng rò rỉ điện tích xuyên tầng lập tức diễn ra, phá vỡ tính năng cách ly cô lập của cấu trúc Master-Slave. Hình thái đường sóng ngõ ra **Q** tại thời điểm lỗi bộc lộ đặc tính méo dạng và suy giảm độ dốc nghiêm trọng (Slew rate thấp).

Thực nghiệm này mang lại một kết luận mang tính định hướng: Hiện tượng sụp đổ logic do Clock Skew là điểm yếu vật lý cố hữu gắn liền với bản chất của nguyên lý lưu trữ Master-Slave; việc cố gắng cải tiến hoặc thay đổi giữa các cấu trúc công logic tĩnh không những không thể triệt tiêu được lỗi hệ thống này, mà còn bắt mạch điện phải gánh chịu sự tổn hao lớn về mặt tốc độ hoạt động.

4.5. Đánh giá và so sánh tổng thể

Bảng 4.10: Bảng tổng hợp các thông số kỹ thuật của 3 kiến trúc hệ thống D-FlipFlop ở chế độ không tải:

Tiêu chí đánh giá	Kiến trúc 1	Kiến trúc 2	Kiến trúc 3
Tổng số transistor	24 (Tối ưu nhất)	40 (Cồng kềnh nhất)	36
Độ trễ nội tại	Nhỏ nhất (Chuyển mạch tức thời)	Lớn nhất (Trễ pha nặng)	Trung bình
Giới hạn tần số làm việc	Cực cao (Đạt dải Giga-Hertz)	Bị giới hạn ở dải tần thấp	Mức trung bình
Khả năng chống nhiễu	Khá (Chấp nhận được)	Xuất sắc (Mạng cổng tĩnh phẳng)	Cao (Cấu trúc cổng tĩnh)
Chi phí diện tích	Tiết kiệm $\approx 40\%$ Silicon	Tốn kém nhất	Trung bình
Hành vi khi xảy ra Clock Skew	Lỗi Race Condition (Sườn dốc gắt)	Lỗi Race Condition (Sườn dốc lồi)	Lỗi Race Condition (Sườn dốc lồi)

CHƯƠNG 5: BIỆN LUẬN KỸ THUẬT, QUYẾT ĐỊNH CHỐT KIẾN TRÚC VÀ THIẾT KẾ VẬT LÝ


5.1. Quyết định chốt kiến trúc

Thông qua chuỗi thực nghiệm khắt khe ở Chương 3 và 4, đề án đưa ra kết luận vật lý cốt lõi: *Hiện tượng Race Condition do Clock Skew là nhược điểm hệ thống của nguyên lý Master-Slave. Việc sử dụng cấu trúc cổng NAND không thể triệt tiêu lỗi này mà chỉ làm xung lỗi bị biến dạng chậm đi, đồng thời phải trả giá đắt bằng số lượng Transistor khổng lồ (36-40 bóng).*

Do đó, đề án kiên quyết chốt **Kiến trúc D-FlipFlop Transmission Gate (24 Transistors)** kết hợp tỉ lệ $W_p/W_n = 3$ làm thiết kế lõi. Quyết định này giúp tiết kiệm 40% diện tích Silicon, tối đa hóa tần số hoạt động (F_{max}), và giảm thiểu điện dung ký sinh. Lỗi Clock Skew sẽ được quản lý bằng giải pháp Cây đồng bộ xung nhịp ở giai đoạn thiết kế Backend.

5.2. Phương pháp Thiết kế vật lý

Bản vẽ thiết kế vật lý của khối D-FlipFlop được triển khai trên môi trường Synopsys Custom Compiler tuân thủ nghiêm ngặt định dạng thiết kế Ô cơ sở tiêu chuẩn:



Hình 5.1: Sơ đồ layout khối D-FlipFlop dùng D-Latch 3 Inv và 2 TG

CHƯƠNG 6: KIỂM TRA LỖI DRC/LVS, TRÍCH XUẤT KÝ SINH VÀ MÔ PHỎNG HẬU THIẾT KẾ

6.1. Xác thực DRC và LVS

Sau khi hoàn thiện đi dây vật lý, bản Layout được đưa vào hệ thống kiểm định tự động **Hercules** để xác thực chất lượng:

- **DRC (Design Rule Check):** Đạt trạng thái *no Errors*. Mọi khoảng cách hình học, viền bao (Enclosure) và độ rộng tối thiểu đều tuân thủ chặt chẽ công nghệ CMOS 90nm.
- **LVS (Layout Versus Schematic):** Đạt trạng thái *no Errors*. Mạng lưới vật lý trích xuất trùng khớp 100% về mặt kết nối và kích thước so với sơ đồ nguyên lý đã chốt.

```
=====
Information: Saving design 'DFF DFF_DLatch_3Inv2TG starrc'. (DESIGN_WINDOW-004)
Information:
=====
JobID: hercules_drc_9
Completed with no errors.
=====
Information: "Starting netlisting for design "DFF/DFF_DLatch_3Inv2TG/schematic"..." (NETLISTING-010)
No Design Integrity rule violations found in "DFF/DFF_DLatch_3Inv2TG/schematic"
Information: "Netlisting design "DFF/DFF_DLatch_3Inv2TG/schematic" finished successfully." (NETLISTING-012)
Information:
=====
JobID: hercules_lvs_11
Completed with no errors.
=====
```


Hình 6.1: Kết quả kiểm tra luật thiết kế (DRC) và đối chiếu mạch (LVS) thành công không có lỗi bằng công cụ Hercules.

6.2. Trích xuất ký sinh (PEX) và Đánh giá Post-Layout

Công đoạn trích xuất tham số ký sinh (LPE - Layout Parasitic Extraction) được thực hiện bằng công cụ **StarRC** nhằm thu thập các giá trị điện trở (**R**) và điện dung (**C**) ký sinh sinh ra từ mạng lưới kim loại đi dây trên bản vẽ vật lý:

```
Information:
=====
JobID: starrc_lpe_11
Completed with no errors.
=====
Information: Saving design 'DFF DFF_DLatch_3Inv2TG starrc'. (DESIGN_WINDOW-004)
```


Hình 6.2: Kết quả chạy trích xuất tham số ký sinh (LPE) thành công không có lỗi cho khối bằng công cụ StarRC.



Hình 6.3: Sơ đồ vật lý cấu trúc khối đã sẵn sàng cho việc trích xuất tham số ký sinh (R , C) sau khi hoàn thành công đoạn LPE.

Đánh giá mô phỏng Post-Layout:

Để kiểm chứng tính ổn định của thiết kế vật lý, file Netlist chứa các tham số ký sinh vừa trích xuất được đưa vào mô phỏng lại đáp ứng quá độ



Hình 6.4: Dạng sóng mô phỏng đáp ứng quá độ của khối sau khi trích xuất tham số ký sinh.

Nhận xét:

- **Về chức năng logic:** Mạch vẫn duy trì tính chính xác tuyệt đối, thực thi đúng chức năng chốt dữ liệu với mức điện áp ngõ ra bảo toàn ở các biên logic tiêu chuẩn (0V và 1,2V).
- **Về đặc tính định thời:** Dưới tác động của mạng ký sinh RC, thời gian trễ truyền đạt nội tại và độ dốc của sườn xung (Slew Rate) có sự suy giảm nhẹ so với mô phỏng Schematic lý tưởng (Pre-layout).

Kết luận: Sự hao hụt hiệu năng nhỏ này là bản chất vật lý tất yếu của mạch thực tế. Thiết kế Layout đã đáp ứng hoàn toàn các tiêu chuẩn kỹ thuật, đảm bảo độ tin cậy cao và sẵn sàng cho các công đoạn đóng gói thư viện Standard Cell tiếp theo.

CHƯƠNG 7: KẾT LUẬN

Đồ án đã hoàn thành luồng thiết kế Custom IC cho cấu trúc D-FlipFlop Master-Slave trên công nghệ CMOS 90nm:

1. Phân tích và xác lập tỷ lệ $W_p / W_n = 3$ giúp cân bằng sườn xung chuyển mạch và giải quyết bài toán đánh đổi PPA.
2. Chứng minh kiến trúc Transmission Gate (24 Transistors) tối ưu hơn hệ logic tĩnh (36 - 40 Transistors), tiết kiệm 40% diện tích Silicon.
3. Phân tích thành công hiện tượng Race Condition sinh ra do sự lệch pha xung nhịp nội tại - Clock Skew.
4. Hoàn thiện Layout đạt chuẩn Standard Cell, vượt qua hoàn toàn các kiểm định DRC/LVS và LPE.

TÀI LIỆU THAM KHẢO

[1] Neil H. E. Weste, David Money Harris, *CMOS VLSI Design: A Circuits and Systems Perspective* (4th Edition), Pearson, 2010.

Link truy cập <https://pages.hmc.edu/harris/cmosvlsi/4e/>

[2] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic, *Digital Integrated Circuits: A Design Perspective* (2nd Edition), Prentice Hall, 2003.

Link truy cập:

https://kolegite.com/EE_library/books_and_lectures/%D0%9C%D0%B8%D0%BA%D1%80%D0%BE%D0%B5%D0%BB%D0%B5%D0%BA%D1%82%D1%80%D0%BE%D0%BD%D0%B8%D0%BA%D0%B0/Rabaey%20-%20Digital%20Integrated%20Circuits%20-%20Assign%20Perspective%20%282Nd%20Edition%29.pdf

[3] Sung-Mo Kang, Yusuf Leblebici, *CMOS Digital Integrated Circuits Analysis & Design* (3th Edition), McGraw-Hill Education, 2014.

Link truy cập: <https://rajeev2007.github.io/VLSI/0072460539cmos.pdf>

[4] Synopsys Inc., *StarRC™ User Guide and Command Reference*.

Link truy cập: <https://www.scribd.com/document/711647442/1-StarRC-User-Guide-and-Command-Reference>

[5] Khoa Kỹ thuật Máy tính, *Tài liệu bài giảng và hướng dẫn thực hành môn học Thiết kế Vi mạch Số (CE222)*, Trường Đại học Công nghệ Thông tin (UIT) - ĐHQG-HCM.

Link truy cập

:https://drive.google.com/drive/folders/1HdBS476n8sn8k4TgBMA3ZYpzdIUN62uP?usp=drive_link

PHỤ LỤC: DANH MỤC HÌNH ẢNH VÀ BẢNG

Hình 2.1: Kết quả mô phỏng quét tham số Parametric Sweep để tìm tỷ lệ hình học W_p/W_n tối ưu.....	8
Hình 2.2: Schematic của Inverter.....	10
Hình 2.3: Giản đồ sóng mô phỏng Transient cổng Inverter.....	10
Hình 2.4: Schematic của NAND2.....	11
Hình 2.5: Giản đồ sóng mô phỏng Transient cổng NAND2.....	12
Hình 2.6: Schematic của TG.....	13
Hình 2.5: Giản đồ sóng mô phỏng Transient cổng TG.....	13
Hình 3.1: Schematic của của D-Latch dùng 3 Inverter và 2 TG.....	15
Hình 3.2: Giản đồ sóng mô phỏng Transient của D-Latch dùng 3 Inverter và 2 TG	15
Hình 3.3: Schematic của D-Latch dùng 1 Inverter và 4 NAND2	16
Hình 3.4: Giản đồ sóng mô phỏng Transient của D-Latch dùng 1 Inverter và 4 NAND2	16
Hình 3.5: Schematic của D-Latch dùng 4 NAND2	17
Hình 3.6: Giản đồ sóng mô phỏng Transient của D-Latch dùng 4 NAND2.....	17
Bảng 3.7: Bảng tổng hợp các thông số kỹ thuật của 3 kiến trúc D-Latch ở chế độ không tải:...	18
Hình 4.1: Schematic của D-FlipFlop dùng D-Latch 3 INV + 2 TG	21
Hình 4.2: Giản đồ sóng mô phỏng Transient của D-FlipFlop dùng D-Latch 3 INV + 2 TG.....	21
Hình 4.3: Giản đồ sóng mô phỏng Clock Skew của D-FlipFlop dùng D-Latch 3 INV + 2 TG .	22
Hình 4.4: Schematic của D-FlipFlop dùng D-Latch 1 INV + 4 NAND2	23
Hình 4.5: Giản đồ sóng mô phỏng Transient của D-FlipFlop dùng D-Latch 1 INV + 4 NAND2	23
Hình 4.6: Giản đồ sóng mô phỏng Clock Skew của D-FlipFlop dùng D-Latch 1 INV + 4 NAND2.....	24
Hình 4.7: Schematic của D-FlipFlop dùng D-Latch 4 NAND2	25
Hình 4.8: Giản đồ sóng mô phỏng Transient của D-FlipFlop dùng D-Latch 4 NAND2.....	25
Hình 4.9: Giản đồ sóng mô phỏng Clock Skew của D-FlipFlop dùng D-Latch 4 NAND2	26
Bảng 4.10: Bảng tổng hợp các thông số kỹ thuật của 3 kiến trúc hệ thống D-FlipFlop ở chế độ không tải:	27
Hình 5.1: Sơ đồ layout khối D-FlipFlop dùng D-Latch 3 Inv và 2 TG	28
Hình 6.1: Kết quả kiểm tra luật thiết kế (DRC) và đối chiếu mạch (LVS) thành công không có lỗi bằng công cụ Hercules.....	29
Hình 6.2: Kết quả chạy trích xuất tham số ký sinh (LPE) thành công không có lỗi cho khối bằng công cụ StarRC.	29
Hình 6.3: Sơ đồ vật lý cấu trúc khối đã sẵn sàng cho việc trích xuất tham số ký sinh (R, C) sau khi hoàn thành công đoạn LPE.	30
Hình 6.4: Dạng sóng mô phỏng đáp ứng quá độ của khối sau khi trích xuất tham số ký sinh. ..	30