



KHOA KỸ THUẬT MÁY TÍNH
CE222.Q22

1

Báo cáo Đồ án

THIẾT KẾ D-FLIPFLOP DÙNG D-LATCH

Giảng viên Hướng dẫn: ThS. Ngô Hiếu Trường

Sinh viên Thực hiện: Nguyễn Đình Nhật Nguyên
Mã số sinh viên 23521043

Trường đại học Công Nghệ Thông Tin – ĐHQG Thành phố Hồ Chí Minh




1. Tổng quan đề tài

- **Thực hiện luồng thiết kế Custom IC Flow:** Schematic → Simulation → Layout → DRC/LVS → PEX → Post-layout
- **Ràng buộc công nghệ:** Thư viện CMOS 90nm:
 - Điện áp nguồn $V_{DD} = 1,2 \text{ V}$;
 - Chiều dài kênh tối thiểu $L_{min} = 0,1 \text{ }\mu\text{m}$;
 - Chiều rộng tối thiểu $W_{min} = 0,12 \text{ }\mu\text{m}$.
- **Cấu hình Testbench mạch trần:**
 - Không gắn điện dung tải ngoại lai nhằm trích xuất chính xác đặc tính định thời nội tại.
 - Sườn dốc xung kích thích thực tế: $t_{rise} = t_{fall} = 20 \text{ ps}$.





2. Định cỡ Transistor:

Thực nghiệm: Khảo sát quét tham số (tỉ lệ $x = W_p/W_n$ từ 0.5 đến 10.







3. Thiết kế các cổng cơ sở: Schematic và Mô phỏng




Inverter

NAND2




TG






4. Thiết kế D-Latch: Schematic




3INV + 2TG

1INV + 4NAND2



4NAND








4. Thiết kế D-Latch: Mô phỏng

Tiêu chí đánh giá	Kiến trúc 3INV + 2 TG	Kiến trúc 1INV + 4NAND2	Kiến trúc 4NAND2
Tổng số transistor	10 (Tối ưu nhất)	18 (Lớn nhất)	16
Độ trễ truyền đạt nội tại	Siêu nhỏ (Tức thời)	Lớn nhất	Trung bình
Độ sắc nét sườn xung	Rất dốc, vuông vức	Lài, chậm	Lài, chậm
Khả năng chống nhiễu	Trung bình (Nhạy cảm với nhiễu ghép)	Xuất sắc (Sóng phẳng tuyệt đối)	Rất tốt (Logic tĩnh an toàn)
Hiện tượng vật lý bộc lộ	Có “bậc thang” tranh chấp nút	Sóng phẳng, tĩnh	Sóng phẳng, tĩnh

3INV + 2TG



1INV + 4NAND2





4NAND



5. Thiết kế D- FlipFlop: Schematic và Mô phỏng

3INV + 2TG



1INV + 4NAND2




4NAND



5. Thiết kế D- FlipFlop: Clock Skew

Tiêu chí đánh giá	Kiến trúc 3INV + 2 TG	Kiến trúc 1INV + 4NAND2	Kiến trúc 4NAND2
Tổng số transistor	24 (Tối ưu nhất)	40 (Cồng kềnh nhất)	36
Độ trễ nội tại	Nhỏ nhất (Chuyển mạch tức thời)	Lớn nhất (Trễ pha nặng)	Trung bình
Giới hạn tần số làm việc	Cực cao (Đạt dải Giga-Hertz)	Bị giới hạn ở dải tần thấp	Mức trung bình
Khả năng chống nhiễu	Khá (Chấp nhận được)	Xuất sắc (Mạng cổng tĩnh phẳng)	Cao (Cấu trúc cổng tĩnh)
Chi phí diện tích	Tiết kiệm $\approx 40\%$ Silicon	Tốn kém nhất	Trung bình
Hành vi khi xảy ra Clock Skew	Lỗi Race Condition (Sườn dốc gắt)	Lỗi Race Condition (Sườn dốc lải)	Lỗi Race Condition (Sườn dốc lải)

3INV + 2TG




1INV + 4NAND2



4NAND2



6. Layout: Layout





6. Layout: DRC/LVS/LPE

Information:

JobID: starrc_lpe_11
Completed with no errors.

Information: Saving design 'DFF DFF_DLatch_3Inv2TG starrc'. (DESIGN_WINDOW-004)

Information: Saving design 'DFF DFF_DLatch_3Inv2TG starrc'. (DESIGN_WINDOW-004)

Information:

JobID: hercules_drc_9
Completed with no errors.


Information: "Starting netlisting for design 'DFF/DFF_DLatch_3Inv2TG/schematic'..." (NETLISTING-010)

No Design Integrity rule violations found in "DFF/DFF_DLatch_3Inv2TG/schematic"

Information: "Netlisting design 'DFF/DFF_DLatch_3Inv2TG/schematic' finished successfully." (NETLISTING-012)


Information:

JobID: hercules_lvs_11
Completed with no errors.





6 Layout: Post- Layout





7. Kết luận

- **1. Thực thi toàn diện quy trình Custom IC:** Làm chủ luồng thiết kế từ Sơ đồ nguyên lý đến bản vẽ Vật lý và Trích xuất ký sinh trên tiến trình CMOS 90nm.
- **2. Tối ưu hóa bài toán PPA:** Xác lập tỉ lệ vàng $W_p/W_n = 3$. Chứng minh kiến trúc Transmission Gate (24 Transistors) là giải pháp cốt lõi, giúp tiết kiệm xấp xỉ 40 diện tích Silicon so với hệ logic tĩnh.
- **3. Giải phẫu định thời chuyên sâu:** Mô hình hóa thành công hiện tượng Race Condition do Clock Skew nội tại, khẳng định vai trò bắt buộc của mạng đồng bộ CTS ở Backend.
- **4. Tính sẵn sàng ứng dụng:** Layout vượt qua 100% kiểm định DRC/LVS. Mạch đảm bảo độ tin cậy trong mô phỏng Post-layout, sẵn sàng cho bước đóng gói thư viện đặc tính định thời (.lib, .lef) phục vụ luồng tổng hợp APR.



CẢM ƠN MỌI NGƯỜI ĐÃ CHÚ Ý LẮNG NGHE!

Q&A