


Đại Học Công Nghiệp TP HCM



THIẾT KẾ MẠCH TÍCH HỢP VỚI HDL

GV: Vũ Thị Hồng Nga

Biên soạn năm 2018

❖ Giới thiệu chung về môn học:

- Số tiết lý thuyết: 30
- Cách tính điểm: TK: 20% ; GK: 30%; CK: 50%
- Hình thức thi: tự luận


❖ SV chuẩn bị:

- phần mềm viết code: **Quartus**
- phần mềm mô phỏng: **Quartus, modelsim**
- Tài liệu môn học: lấy trên **elearning**
- Laptop (từ buổi học thứ 3)

❖ GVGD:

Vũ Thị Hồng Nga - vuthihongnga@iuh.edu.vn

Nội dung môn học:



Chương 1: Giới thiệu qui trình thiết kế vi mạch


Các từ viết tắt thường dùng trong môn học:

ASIC	Application Specific Integrated Circuit
FPGA	Field Programmable Gate Array
STA	static timing analog
RTL	Register Transfer Level
CAD	Computer aided design
HDL	Hardware description languages
IEEE	Institute of Electrical and Electronics Engineers
LVS	Layout Versus Schematic
DRC	design rule check

I. Giới thiệu chung về vi mạch

1. Vi mạch là gì?

- Vi mạch hay mạch tích hợp (integrated circuit - IC) là tập các mạch điện chứa các linh kiện bán dẫn và linh kiện điện tử thụ động được kết nối với nhau, để thực hiện một chức năng xác định.
- Các linh kiện kích thước cỡ micrometer hoặc nhỏ hơn chế tạo bởi công nghệ silicon.
- Mạch tích hợp giúp giảm kích thước của mạch điện đi rất nhiều và có độ chính xác cao
- Có 2 loại IC chính : lập trình được và không lập trình được
- Mỗi IC có tính chất riêng về nhiệt độ, điện thế giới hạn, công suất làm việc, được ghi trong datasheet của nhà sản xuất




Vi mạch là mạch điện tử rất nhỏ được đóng gói thành một linh kiện hoàn chỉnh


Ví dụ :




Mạch điện bình thường




Mạch điện được đóng gói thành vi mạch




VD: Một số mạch tích hợp thường gặp



Mạch tích hợp của [Atmel](#) Diopsis 740 System on Chip có các khối bộ nhớ, các đệm logic và ngõ vào/ngõ ra xung quanh ngoại vi.



Microchips có 1 cửa sổ trong suốt, nhìn thấy mạch tích hợp bên trong



Mạch tích hợp của [Intel](#) 8742, vi điều khiển 8-bit bao gồm 1 [CPU](#) hoạt động ở 12 MHz, 128 bytes [RAM](#), 2048 bytes [EPROM](#), và [I/O](#) trong cùng 1 chip

2. Phân loại vi mạch

a. Dựa vào số lượng transistor hoặc CMOS hoặc số cổng logic có trong vi mạch (mật độ tích hợp)

- SSI (Small Scale Integration) : vi mạch mật độ tích hợp thấp, chứa khoảng từ vài đến vài chục transistor.
Ví dụ : chip 7400 (cổng NAND), 7404 (cổng đảo), ...
- MSI (Medium Scale Integration) : vi mạch mật độ tích hợp trung bình, chứa khoảng vài trăm transistor
VD: chip 54157 (multiplexer) chứa khoảng 100 transistor
- LSI (Large Scale Integration) : Vi mạch mật độ tích hợp cao, chứa khoảng vài nghìn transistor
Ví dụ: chip Intel 4004 chứa khoảng 2300 transistor

- VLSI (Very Large Scale Integration) : Vi mạch mật độ tích hợp rất cao, chứa khoảng vài chục nghìn transistor trở lên
Ví dụ: chip ARM 1 chứa khoảng 25000 transistor
- ULSI (Ultra Large Scale Integration) : Vi mạch mật độ tích siêu cao, chứa khoảng vài triệu transistor.
Ví dụ: chip Pentium I, II và III chứa khoảng vài triệu transistor, ...
- GSI (Giant Scale Integration): Vi mạch mật độ tích hợp cực cao, chứa khoảng vài trăm triệu transistor hoặc hơn.
Ví dụ: các dòng Dual-core của Intel chứa khoảng 1 tỷ transistor


b. Phân loại vi mạch dựa trên loại tín hiệu làm việc

- Vi mạch số (Digital IC): xử lý các tín hiệu dựa trên mức logic, 0 và 1, hoặc cạnh chuyển của tín hiệu (cạnh lên hoặc cạnh xuống).
Ví dụ : các vi mạch cổng logic như AND, OR, đảo, các mạch đếm, MUX, Flip-Flop, Latch, ...
- Vi mạch tương tự (Analog IC): xử lý các tín hiệu liên tục dựa trên thuộc tính tần số, điện áp, dòng điện, của tín hiệu ...
Ví dụ: Các chip OP-AMP, chip ổn áp,...
- Vi mạch tín hiệu hỗn hợp (Mixed-signal IC) là chip tích hợp cả thành phần xử lý tín hiệu số và tín hiệu tương tự
ví dụ: chip vi điều khiển PIC...

II. Quy trình thiết kế vi mạch số

Quy trình thiết kế gồm 3 giai đoạn chính :

- Thiết kế luận lý (Logical design – Front End design)
- Thiết kế vật lý (Physical design – Back End design)
- Chip sau khi được thiết kế vật lý sẽ được đóng gói và sản xuất hàng loạt



Hình 1. Quy trình cơ bản để tạo ra một vi mạch số

1. Thiết kế luận lý

- Thiết kế mức chuyển thanh ghi (RTL): Sử dụng ngôn ngữ mô tả phần cứng Verilog, VHDL,... để hiện thực các chức năng logic của thiết kế.
- Mô phỏng để kiểm tra tính đúng đắn của mạch. Các CADs phổ biến dùng thiết kế và mô phỏng RTL là: ModelSim, VCS...
- Thiết kế RTL được tổng hợp thành các cổng cơ bản : NOT, NAND, XOR, MUX,...sử dụng các CADs chuyên dụng như Design Compiler (Synopsys), Synplify (Synplicity), XST (Xilinx)...

2. Thiết kế vật lý

- Thiết kế layout :

Netlist thu được trong quá trình thiết kế luận lý được dùng để tạo layout cho chip. Ở giai đoạn này các linh kiện và các liên kết giữa chúng sẽ được tạo hình (**hình dạng thực tế của các linh kiện và dây dẫn trên wafer**). Việc thiết kế tuân theo các qui luật mà nhà sản xuất đưa ra

- Kiểm tra DRC và LVS :

Sau khi layout chip và hoàn tất kiểm tra qui luật thiết kế layout được export thành file netlist để đem so sánh với netlist thu được trong quá trình thiết kế luận lý để kiểm tra tính đồng nhất của chúng. Nếu không có sự tương đồng giữa 2 netlist thì phải kiểm tra và sửa lại layout cho đến khi tương đồng

3. Đóng gói IC

- Đóng gói IC (packaging IC) hay còn gọi là lắp ráp linh kiện bán dẫn là bước cuối cùng của quá trình chế tạo linh kiện bán dẫn.
- Để cung cấp tín hiệu và phân phối công suất của IC đã đóng gói tới hệ thống.
- Để cung cấp hỗ trợ cơ học và sự mạnh mẽ cho IC.
- Bảo vệ việc tác động của môi trường tới IC
- Tản nhiệt cho IC tạo ra.
- Để tạo điều kiện cho việc đóng gói và xử lý chip IC
- Các vật liệu đóng gói IC : Plastic, sứ, sợi thủy tinh, kim loại...

4. Giới thiệu quy trình thiết kế vi mạch với ASIC và FPGA

4.1 Tổng quan về ASIC và FPGA

a. ASIC (Application Specific Integrated Circuit)

- ASIC là một vi mạch được thiết kế dành cho một ứng dụng cụ thể.

ví dụ: vi điều khiển của điện thoại di động, các máy móc tự động....

- Bản thiết kế ASIC thường được viết trên ngôn ngữ mô tả phần cứng như Verilog, VHDL




b. Field-programmable gate array (FPGA)

- FPGA là vi mạch có cấu trúc mảng phần tử logic có thể lập trình được theo miền
- FPGA ưu việt hơn so với PLA, PAL, CPLD:
 - Tác vụ tái lập trình của FPGA thực hiện đơn giản hơn
 - Khả năng lập trình linh động hơn
 - Kiến trúc của FPGA có khả năng chứa khối lượng lớn cổng logic (1000 – 10000 cổng)
- Thiết kế hay lập trình cho FPGA được thực hiện chủ yếu bằng các ngôn ngữ mô tả phần cứng như VHDL, Verilog...

THIẾT KẾ MẠCH TÍCH HỢP VỚI HDL

Các loại FPGA thường gặp



4.2 Giới thiệu qui trình thiết kế vi mạch với ASIC và FPGA

ASIC:

Thiết kế ứng dụng -> Thiết kế mạch logic -> Mô phỏng -> Kiểm tra chức năng codes -> Placement & Routing -> Làm wafer -> Test prototype -> Sản xuất hàng loạt (dạng chip) -> Triển khai ứng dụng trên board.

FPGA:

Nhà sản xuất: Thiết kế platform (nền tảng phần cứng) của FPGA -> Mô phỏng + Kiểm tra chức năng của platform -> Placement & Routing -> Làm wafer -> Sản xuất chip FPGA hàng loạt + Tool hỗ trợ

Người sử dụng: Thiết kế ứng dụng -> Thiết kế mạch logic -> Mô phỏng -> Kiểm tra chức năng code -> Placement & Routing (theo quy định của platform) -> Đổ codes lên platform FPGA -> triển khai ứng dụng trên board.

Kết luận:

- Với ASIC ta có thể tùy chọn công nghệ chế tạo chip và chip được chế tạo với một hoặc một số ứng dụng đã được định nghĩa từ trước.
- FPGA được thiết kế sẵn và dành người dùng có thể tùy ý thiết kế các ứng dụng khác nhau
- Bản thiết kế ASIC có thể được thử nghiệm trên FPGA trước khi đưa vào sản xuất

5. Giới thiệu các ngôn ngữ mô tả phần cứng

Ngôn ngữ mô tả phần cứng thường dùng là VHDL và Verilog.

- VHDL phức tạp nhưng chặt chẽ, thường dùng thiết kế các mạch có qui mô lớn
- Verilog đơn giản, dễ viết, thường dùng thiết kế các mạch trung bình và nhỏ.
- Các công cụ phần mềm hỗ trợ thiết kế
 - Hãng Altera : Quatus, Modelsim
 - Hãng Xilinx : ISE Webpack, modelsim xilinx

Thank you!

