

BÀI 4: PHÂN TÍCH LOGIC DÙNG SIGNAL TAP

1. MỤC ĐÍCH

Thông qua bài thực hành này, sinh viên sẽ biết cách sử dụng công cụ SignalTap để

- Phân tích logic
- Thiết lập các triggers để thu nhận và hiển thị dữ liệu waveform và khảo sát waveform
- Debug thiết kế phần cứng/phần mềm

2. PHẦN LÝ THUYẾT

- SignalTap là một Embedded Logic Analyzer của Altera dùng để debug logic, thu nhận và hiển thị dữ liệu khi mạch thiết kế đang hoạt động trực tiếp trên FPGA.


2.1 Các bước sử dụng SignalTap để quan sát dạng sóng tín hiệu

- Trong công cụ Quartus II → tạo project lab4_part1 → tạo file lab4_part1.v có nội dung như Hình 2.1.

```
1 module lab4_part1 (  
2     input          [7:0]  SW,  
3     input          CLOCK_50,  
4     output reg [7:0]  LEDR  
5 );  
6 always @ (posedge CLOCK_50)  
7     LEDR[7:0] <= SW[7:0];  
8 endmodule
```


Hình 2.1 – File top-level của project

- Chọn Assignments → Import Assignment... → add file gắn chân cho thiết kế.
- Tiến hành Compile project
- Chọn File → New... → SignalTap II Logic Analyzer File → click OK → trong cửa sổ SignalTap II → lưu file vừa tạo dưới tên lab4_part1.stp → Yes. Giao diện SignalTap được minh họa như Hình 2.2.




Hình 2.2 – Giao diện sử dụng SignalTap

- Lưu ý: Ta có thể tạo nhiều file SignalTap trong một project, nhưng tại một thời điểm, ta chỉ có thể cho phép một file trong số đó có hiệu lực. Để thiết lập cho phép/không cho phép một file SignalTap có hiệu lực hay không, vào Assignments → Settings... → SignalTap II Logic Analyzer. Trong cửa sổ xuất hiện như Hình 2.3, browse tới file SignalTap cần cho phép có hiệu lực → nhấn OK.




Hình 2.3 – Cửa sổ Settings

- Tiếp theo, ta sẽ add các nodes (tín hiệu) trong project mà ta muốn quan sát dạng sóng. Ở tab Setup, double click vào khu vực có chữ in mờ “Double-click to add nodes” → xuất hiện cửa sổ Node Finder.




Hình 2.4 – Vùng để add nodes

- Tại Tab Filter → chọn SignalTap II: pre-synthesis → nhấn vào List → xuất hiện danh sách các nodes có thể được chọn để khảo sát trong project → chọn 8 nodes từ SW[7] tới SW[0] → nhấn vào nút > để add (khảo sát dữ liệu của 8 switches này) → nhấn OK.




Hình 2.5 – Cửa sổ Node Finder để add nodes cần khảo sát

- Sau khi add các nodes cần khảo sát, ta thiết lập xung clock cho module SignalTap → trong cửa sổ Signal Configuration → Clock → Browse → một cửa sổ Node Finder khác hiện ra → cũng chọn Filter là SignalTap II: pre-synthesis → Chọn List → tiến hành add node CLOCK_50.



Hình 2.6 – Cửa sổ Signal Configuration



Hình 2.7 – Cửa sổ Node Finder để add xung clock lấy mẫu

- Quay trở lại với tab Setup → nhấn chọn checkbox ở cột Trigger Conditions → chọn mục Basic trong dropdown menu → click chuột vào cột Trigger Conditions ở node SW[0] → chọn Rising Edge → các nodes còn lại vẫn giữ điều kiện là Don't care → với thiết lập như vậy, Logic Analyzer sẽ được kích hoạt khi có cạnh lên của SW[0].


trigger: 2011/10/04 14:27:17 #0					
Allow all changes					
Type	Alias	Name	Data Enable	Trigger Enable	Trigger Conditions
		SW[0]	8	8	1 Basic
		SW[1]	8	8	
		SW[2]	8	8	
		SW[3]	8	8	
		SW[4]	8	8	
		SW[5]	8	8	
		SW[6]	8	8	
		SW[7]	8	8	

Hình 2.8 – Thiết lập Trigger Conditions

- Lưu ý: Trigger condition có thể được thiết lập cho bất kỳ nodes nào. Điều kiện kích hoạt cuối cùng cho bộ Logic Analyzer sẽ là phép AND của tất cả các trigger conditions của các nodes.
- Kết nối board DE2 với máy tính → vào cửa sổ JTAG Chain Configuration → trong mục Hardware → Setup → USB-Blaster.
- Compile lại project (chọn Yes để lưu những thay đổi của file SignalTap) → download thiết kế xuống board DE2 (Tools → Programmer).


2.2 Các bước khảo sát waveform

- Tắt các Switches từ SW[7] → SW[0] trên board.
- Trong cửa sổ SignalTap → chọn Processing → Run Analysis hoặc click vào icon  → chuyển qua tab Data.



Hình 2.9 – Cửa sổ SignalTap sau khi đã Run Analysis

- Tiến hành khảo sát waveform → bật SW[0] lên 1 → dữ liệu sẽ được hiển thị lên như Hình 2.10.



Hình 2.10 – Dạng sóng tín hiệu sẽ hiển thị khi điều kiện kích hoạt đã được đáp ứng

- Dạng sóng trên hình biểu diễn dữ liệu của 8 nodes tương ứng với SW[0] → SW[7] trước và sau khi điều kiện kích hoạt (Trigger Conditions) được đáp ứng.

- Đưa SW[0] về 0, bật SW[1] và SW[2] → click Run Analysis → lại bật SW[0] → ta sẽ thấy giá trị của các SW[1] và SW[2] trên cửa sổ SignalTap được cập nhật.
- Thay vì nhấn Run Analysis, ta có thể chọn Autorun Analysis (icon ) , như vậy, mỗi khi thoả trigger condition, các giá trị sẽ được cập nhật mà không cần phải nhấn lại Run Analysis. Để dừng chức năng Autorun Analysis, click vào icon .

BÁO CÁO THỰC HÀNH

BÀI 4: PHÂN TÍCH LOGIC DÙNG SIGNALTAP

Sinh viên:

Lớp: Nhóm:

Phần chuẩn bị trước ở nhà

*** Sinh viên nộp cho giảng viên trước khi vào thực hành**

Bài 1: Dựa vào Tài liệu tham khảo, hãy cho biết ý nghĩa và cách sử dụng Sample Depth trong cửa sổ Signal Configuration → Data.

.....

.....

.....

.....

.....

BÁO CÁO THỰC HÀNH

BÀI 4: PHÂN TÍCH LOGIC DÙNG SIGNALTAP

Sinh viên:

Lớp: Nhóm:

Phần thực hành trên lớp

*** Sinh viên nộp cho giảng viên sau buổi thực hành**

Bài 1: Sử dụng SignalTap khảo sát dạng sóng của mạch đếm 4 bits, biết rằng mạch đếm bắt đầu hoạt động khi $SW[0] = 1$. Đặt tên project là lab4_part2.

Bài 2: Sử dụng SignalTap khảo sát dạng sóng của project ở Bài 2 – Hiển thị giá trị từ switches ra leds. Chỉ khảo sát các Switches từ $SW[3] \rightarrow SW[0]$ và các Leds tương ứng từ $LEDR[3] \rightarrow LEDR[0]$ bằng SignalTap.

Điều kiện Trigger: khi và chỉ khi 3 switches $SW[2]$, $SW[1]$, và $SW[0]$ lần lượt được bật theo thứ tự. (lưu ý nếu sai thứ tự trên thì vẫn chưa thoả điều kiện trigger)

Gợi ý: trong phần Signal Configuration $\rightarrow$ mục Trigger $\rightarrow$ tùy chọn Trigger Conditions cho phù hợp (chọn 3 triggers).