Thiết kế Mạch Khuyếch đại Folded-Cascode Op Amp

Bám sát Flow Example 24-4, P.E. Allen - Lecture 24

Báo cáo Thiết kế Vi mạch Analog - Tiêu chuẩn Academic Rigor

Ngày 29 tháng 6 năm 2026

1 Giới thiệu và Cấu hình Mạch

Mạch Folded-Cascode Op Amp với ngõ vào NMOS được phân tích dựa trên lưu đồ thiết kế 9 bước (9-step design approach) trong **Lecture 24 của P.E. Allen**. Ký hiệu transistor được ánh xạ từ sơ đồ nguyên lý (Schematic) sang ký hiệu chuẩn của Allen:

Schematic	Allen (Lecture 24)	Chức năng
M_0, M_1	M_1, M_2	Cặp vi sai NMOS ngõ vào
M_2	M_3	Nguồn dòng đuôi NMOS
M_3, M_4	M_4, M_5	Nguồn dòng PMOS trên (Top Current Sources)
M_5, M_6	M_6, M_7	Tầng PMOS Cascode
M_7, M_8	M_8, M_9	Tầng NMOS Cascode
M_9, M_{10}	M_{10}, M_{11}	Gương dòng NMOS dưới (Bottom Mirror)

Lưu ý: Hệ số kích thước $S_i = (W/L)_i$. Trong toàn bộ tài liệu, ký hiệu transistor theo Schematic của bạn ($M_0 \dots M_{10}$) được sử dụng nhất quán.

1.1 Thông số Công nghệ (Technology Parameters)

- $V_{DD} = 1.2$ V, $V_{SS} = 0$ V, $L = 0.5$ μm.
- $K'_N = 457.2$ μA/V^2, $K'_P = 63.8$ μA/V^2.
- $V_{TN0} = 0.343$ V, $|V_{TP0}| = 0.235$ V.
- $\lambda_N = 0.0528$ V^{-1}, $\lambda_P = 0.0469$ V^{-1}.

1.2 Chỉ tiêu Kỹ thuật Nguyên thủy (Target Specifications)

1. Tốc độ đáp ứng (Slew Rate), $SR \geq 50$ V/μs.
2. Điện dung tải (Load Capacitance), $C_L = 2$ pF.
3. Băng thông lợi ích đơn vị (Gain-Bandwidth), $GB = 50$ MHz.
4. Dải điện áp ngõ ra (Output Voltage Swing): $V_{out(min)} = 0.3$ V, $V_{out(max)} = 0.9$ V.
5. Dải điện áp đồng pha ngõ vào (ICMR): $V_{IC(min)} = 0.85$ V, $V_{IC(max)} = 1.05$ V.
6. Độ lợi điện áp DC (DC Gain), $A_v(0) \geq 5000$ V/V (≈ 74 dB).

2 Quy trình Thiết kế 9 Bước (Theo Example 24-4)

2.1 Bước 1: Slew Rate

Dòng điện đuôi I_{D2} (tương đương I_3 của Allen) được xác định bởi:

$$I_{D2} = SR \cdot C_L = (50 \times 10^6) \times (2 \times 10^{-12}) = 100\ \mu\text{A} \tag{1}$$

$$\boxed{I_{D2} = 100\ \mu\text{A}, \quad I_{D0} = I_{D1} = \frac{I_{D2}}{2} = 50\ \mu\text{A}} \tag{2}$$

2.2 Bước 2: Bias currents in output cascodes

Chọn dòng nhánh $I_{D3} = I_{D4} = 1.25 \times I_{D2}$ để tránh tình trạng Cascode bị tắt dòng (avoid zero current in cascodes). *Hệ số 1.25 được chọn nhất quán với Example 24-4.*

$$\boxed{I_{D3} = I_{D4} = 1.25 \times 100\mu = 125\ \mu\text{A}} \tag{3}$$

Dòng tĩnh (quiescent) qua tầng Cascode (hiệu giữa dòng nhánh và dòng vi sai):

$$I_{casc} = I_{D3} - I_{D0} = 125\mu - 50\mu = 75\ \mu\text{A} \tag{4}$$

2.3 Bước 3: Maximum output voltage, v_{out}(max)

Headroom phía trên được chia đều cho M_3 (hoặc M_4) và M_5 (hoặc M_6):

$$V_{SD3(sat)} = V_{SD5(sat)} = 0.5 \times (V_{DD} - V_{out(max)}) = 0.5 \times (1.2 - 0.9) = 0.15\ \text{V} \tag{5}$$

Định cỡ M_3, M_4 (nguồn dòng trên):

$$S_3 = S_4 = \frac{2I_{D3}}{K'_P (V_{SD3(sat)})^2} = \frac{2 \times 125\mu}{63.8\mu \times (0.15)^2} = \frac{250}{1.4355} \approx 174.14 \tag{6}$$

Giả định dòng điện **trường hợp xấu nhất** (worst-case) trong M_5 và M_6 — tức toàn bộ I_{D3} chảy qua Cascode khi cặp vi sai bị lệch hoàn toàn — ta dùng cùng giá trị $I_{D3} = 125\mu$A:

$$S_5 = S_6 = \frac{2 \times 125\mu}{63.8\mu \times (0.15)^2} = 174.14 \tag{7}$$

$$\boxed{S_3 = S_4 = S_5 = S_6 = 174.14 \implies W_3 = W_4 = W_5 = W_6 = 174.14 \times 0.5 \approx 87.1\ \mu\text{m}} \tag{8}$$

2.4 Bước 4: Minimum output voltage, v_{out}(min)

Headroom phía dưới được chia đều cho M_9 (hoặc M_{10}) và M_7 (hoặc M_8):

$$V_{DS9(sat)} = V_{DS7(sat)} = 0.5 \times (V_{out(min)} - V_{SS}) = 0.5 \times (0.3 - 0) = 0.15\ \text{V} \tag{9}$$

Tương tự Bước 3, dùng dòng **worst-case** $I_{D3} = 125\mu$A cho tất cả 4 transistor NMOS:

$$S_7 = S_8 = S_9 = S_{10} = \frac{2 \times 125\mu}{457.2\mu \times (0.15)^2} = \frac{250}{10.287} \approx 24.30 \tag{10}$$

$$\boxed{S_7 = S_8 = S_9 = S_{10} = 24.30 \implies W_7 = W_8 = W_9 = W_{10} = 24.30 \times 0.5 \approx 12.15\ \mu\text{m}} \tag{11}$$

2.5 Bước 5: Gain-Bandwidth ($GB = g_{m0}/C_L$)

$$S_0 = S_1 = \frac{GB^2 C_L^2}{K'_N I_{D2}} = \frac{(2\pi \times 50 \times 10^6)^2 \times (2 \times 10^{-12})^2}{457.2 \times 10^{-6} \times 100 \times 10^{-6}}$$
$$= \frac{(628.32 \times 10^{-6})^2}{45.72 \times 10^{-9}} = \frac{394.8 \times 10^{-9}}{45.72 \times 10^{-9}} \approx 8.63 \tag{12}$$

$$\boxed{S_0 = S_1 = 8.63 \implies W_0 = W_1 = 8.63 \times 0.5 = 4.32\ \mu\text{m}} \tag{13}$$

2.6 Bước 6: Minimum input CM ($V_{IC(min)}$)

Công thức chính xác từ Bảng 9 bước:

$$S_2 = \frac{2I_{D2}}{K'_N \left(V_{IC(min)} - V_{SS} - \sqrt{\dfrac{I_{D2}}{K'_N S_0}} - V_{TN0} \right)^2} \tag{14}$$

Tính từng phần:

$$\sqrt{\frac{I_{D2}}{K'_N S_0}} = \sqrt{\frac{100 \times 10^{-6}}{457.2 \times 10^{-6} \times 8.63}} = \sqrt{\frac{100}{3945.6}} = 0.159\ \text{V} \tag{15}$$

Thay vào:

$$S_2 = \frac{200 \times 10^{-6}}{457.2 \times 10^{-6} \times (0.85 - 0 - 0.159 - 0.343)^2} = \frac{200}{457.2 \times (0.348)^2} = \frac{200}{55.38} \approx 3.61 \tag{16}$$

$$\boxed{S_2 = 3.61 \implies W_2 = 3.61 \times 0.5 = 1.81\ \mu\text{m}} \tag{17}$$

2.7 Bước 7: Maximum input CM ($V_{IC(max)}$)

Kiểm tra giá trị S_3 (đã tính ở Bước 3) có "meet or exceed" giá trị yêu cầu bởi $V_{IC(max)}$ hay không:

$$S_{3(req)} = \frac{2I_{D3}}{K'_P (V_{DD} - V_{IC(max)} + V_{TN0})^2} = \frac{2 \times 125\mu}{63.8\mu \times (1.2 - 1.05 + 0.343)^2} = \frac{250}{63.8 \times 0.2430} \approx 16.12 \tag{18}$$

Vì $S_3 = 174.14 \gg 16.12$, điều kiện được **thỏa mãn hoàn toàn**. Với $S_3 = 174.14$, $V_{IC(max)}$ thực tế còn có thể vượt quá 1.05V rất nhiều.

2.8 Bước 8: Differential Voltage Gain ($A_v = g_{m0} R_{out}$)

Dựa theo **Example 24-4 (Page 24-22)**, ta tính g_m và g_{ds} cho từng nhóm transistor bằng **dòng tĩnh thực tế** (quiescent current):

$$M_3, M_4\ (I = 125\mu\text{A}): \quad g_{m4} = \sqrt{2 \times 125\mu \times 63.8\mu \times 174.14} \approx 1665\ \mu\text{S}$$
$$g_{ds4} = 125\mu \times 0.0469 = 5.86\ \mu\text{S} \tag{19}$$

$$M_5, M_6\ (I = 75\mu\text{A}): \quad g_{m6} = \sqrt{2 \times 75\mu \times 63.8\mu \times 174.14} \approx 1290\ \mu\text{S}$$
$$g_{ds6} = 75\mu \times 0.0469 = 3.52\ \mu\text{S} \tag{20}$$

$$M_7 \dots M_{10}\ (I = 75\mu\text{A}): \quad g_{m8} = \sqrt{2 \times 75\mu \times 457.2\mu \times 24.30} \approx 1290\ \mu\text{S}$$
$$g_{ds8} = g_{ds10} = 75\mu \times 0.0528 = 3.96\ \mu\text{S} \tag{21}$$

$$M_0, M_1\ (I = 50\mu\text{A}): \quad g_{mI} = \sqrt{2 \times 50\mu \times 457.2\mu \times 8.63} \approx 628.3\ \mu\text{S}$$
$$g_{ds1} = 50\mu \times 0.0528 = 2.64\ \mu\text{S} \tag{22}$$

Tổng trở nhánh dưới (R_{II}, tương đương $g_{m9}r_{ds9}r_{ds11}$ của Allen):

$$R_{II} \approx g_{m8}r_{ds8}r_{ds10} = (1290\ \mu\text{S})\left(\frac{1}{3.96\ \mu\text{S}}\right)\left(\frac{1}{3.96\ \mu\text{S}}\right) \approx 82.3\ \text{M}\Omega \tag{23}$$

Tổng trở ngõ ra (R_{out}):

$$\begin{aligned} R_{out} &\approx R_{II} \parallel (g_{m6}r_{ds6})\left(\frac{1}{g_{ds4} + g_{ds1}}\right) \\ &= 82.3\text{M} \parallel \left(\frac{1290}{3.52}\right)\left(\frac{1}{5.86 + 2.64}\right)\text{M}\Omega \\ &= 82.3\text{M} \parallel (366.5)\left(\frac{1}{8.50\ \mu\text{S}}\right) = 82.3\text{M} \parallel 43.1\text{M} \approx 28.3\ \text{M}\Omega \end{aligned} \tag{24}$$

Độ lợi điện áp vi sai tín hiệu nhỏ:

$$\boxed{A_{vd} = g_{mI}R_{out} = (628.3\ \mu\text{S})(28.3\ \text{M}\Omega) = \mathbf{17781}\ \text{V/V}\ (\approx \mathbf{85.0}\ \text{dB}) \geq 74\ \text{dB}} \quad (\checkmark) \tag{25}$$

Gain vượt xa 5000 V/V yêu cầu, hoàn toàn nhất quán với ưu điểm cấu trúc Cascode.

2.9 Bước 9: Power Dissipation

Tổng dòng tiêu thụ từ V_{DD} bằng $I_{D3} + I_{D4} = 125\mu + 125\mu = 250\ \mu\text{A}$:

$$\boxed{P_{diss} = (V_{DD} - V_{SS})(I_{D3} + I_{D4}) = 1.2 \times 250\mu = \mathbf{300}\ \mu\text{W}} \tag{26}$$

3 Tính toán Điện áp Phân cực (Bias Voltages)

Từ sơ đồ Schematic thực tế, ta cần cung cấp 4 điện áp phân cực DC: V_{N1}, V_{P1}, V_{P2}, và V_{N2}. Các điện áp này được thiết lập dựa trên điện áp quá kích Overdrive (V_{OV}) của các transistor tương ứng để đảm bảo tất cả đều hoạt động ở vùng bão hòa sâu (Deep Saturation).

Tính toán các V_{OV} tại điểm làm việc tĩnh (quiescent):

$$V_{OV2} = \sqrt{\frac{2I_{D2}}{K'_N S_2}} = \sqrt{\frac{2 \times 100\mu}{457.2\mu \times 3.61}} \approx 0.348\ \text{V} \tag{27}$$

$$|V_{OV3}| = \sqrt{\frac{2I_{D3}}{K'_P S_3}} = \sqrt{\frac{2 \times 125\mu}{63.8\mu \times 174.14}} \approx 0.150\ \text{V} \tag{28}$$

$$|V_{OV5}| = \sqrt{\frac{2I_{D5}}{K'_P S_5}} = \sqrt{\frac{2 \times 75\mu}{63.8\mu \times 174.14}} \approx 0.116\ \text{V} \tag{29}$$

$$V_{OV7} = V_{OV9} = \sqrt{\frac{2I_{D7}}{K'_N S_7}} = \sqrt{\frac{2 \times 75\mu}{457.2\mu \times 24.30}} \approx 0.116\ \text{V} \tag{30}$$

3.1 1. V_{N1} (Gate của M_2)

Cung cấp dòng đuôi $I_{D2} = 100\ \mu$A:

$$V_{N1} = V_{SS} + V_{TN0} + V_{OV2} = 0 + 0.343 + 0.348 = \mathbf{0.691}\ \text{V} \tag{31}$$

3.2 2. V_{P1} (Gate của M_3, M_4)

Cung cấp dòng nhánh tổng $I_{D3} = 125\ \mu$A:

$$V_{P1} = V_{DD} - (|V_{TP0}| + |V_{OV3}|) = 1.2 - (0.235 + 0.150) = \mathbf{0.815}\ \text{V} \tag{32}$$

3.3 3. V_{P2} (Gate của M_5, M_6)

Để tối ưu dải điện áp ngõ ra (Wide-Swing Cascode), ta ép $V_{SD3} = |V_{OV3}| = 0.150$V. Khi đó, điện áp tại cực Source của M_5 là $V_{DD} - 0.150 = 1.050$V.

$$V_{P2} = V_{DD} - |V_{OV3}| - (|V_{TP0}| + |V_{OV5}|) = 1.2 - 0.150 - (0.235 + 0.116) = \mathbf{0.699}\ \text{V} \tag{33}$$

3.4 4. V_{N2} (Gate của M_7, M_8)

Tương tự, để tối ưu Swing cho phần dưới, ta ép $V_{DS9} = V_{OV9} = 0.116$V. Khi đó điện áp tại cực Source của M_7 là 0.116V.

$$V_{N2} = V_{SS} + V_{OV9} + V_{TN0} + V_{OV7} = 0 + 0.116 + 0.343 + 0.116 = \mathbf{0.575}\ \text{V} \tag{34}$$

Kiểm chứng cấu trúc Tự phân cực (Self-Biased) ngõ ra: Trong Schematic, Gate của M_9, M_{10} được nối tắt vào Drain của M_7 (Node V_{D7}). Mạch sẽ tự động ổn định ở $V_{D7} = V_{GS9} = V_{TN0} + V_{OV9} = 0.459$V. Ta kiểm tra xem M_7 có nằm trong vùng bão hòa không: $V_{DS7} = V_{D7} - V_{S7} = 0.459 - 0.116 = 0.343$V. Vì $V_{DS7}(0.343\text{V}) > V_{OV7}(0.116\text{V})$, nên M_7 hoạt động ở vùng bão hòa cực kỳ sâu, đảm bảo dòng điện phản chiếu qua gương M_9, M_{10} luôn chính xác và có nội trở tĩnh rất cao.

4 Bảng Tổng hợp Kết quả (Summary)

Transistor	$S = W/L$	W **(μm)**	I_D **(μA)**	**Nguồn gốc**
M_0, M_1 (Vi sai)	8.63	4.32	50	Bước 5 (GBW)
M_2 (Đuôi)	3.61	1.81	100	Bước 6 (ICMR min)
M_3, M_4 (PMOS trên)	174.14	87.1	125	Bước 3 (V_{out} max)
M_5, M_6 (PMOS Cascode)	174.14	87.1	75	Bước 3 (worst-case)
M_7, M_8 (NMOS Cascode)	24.30	12.15	75	Bước 4 (worst-case)
M_9, M_{10} (NMOS Mirror)	24.30	12.15	75	Bước 4 (V_{out} min)