Phần bài tập

HTSLT3


Thiết kế dùng cổng

- Chỉ dùng khi xây dựng thư viện
- Nhà cung cấp ASIC sẽ cung cấp thư viện ASIC Verilog dùng các cổng cơ bản
- Và người dùng có thể tự định nghĩa các cổng (mạch) - UDP

- Yêu cầu sinh viên
 - Bài 1: Xâu dựng cổng AND từ cổng NAND
 - Bài 2: Xây dựng D-FF từ cổng NAND
 - Bài 3: Xây dựng bộ cộng 1 bit và bộ cộng 4 bit
 - Bài 4: Xây dựng bộ ghép kênh 4:1
 - Bài 5: Xây dựng bộ so sánh 8 bit
 - Bài 6: Xây dựng bộ chuyển mã BCD

Bài 1: Xây dựng cổng AND từ cổng NAND

```
# Structural model of AND gate from two NANDS
 2 module and from nand();
 4 reg x, y;
 5 wire f, w;
 6 // Two instantiations of the module NAND
 7 nand υ1(w,x, y);
 8 nand u2(F, W, W);
10 // Testbench Code
11 initial begin
     $monitor ("X = %b Y = %b F = %b", x, y, F);
13
     \mathbf{x} = \mathbf{0}
14
    Y = 0:
15
    #1 x = 1;
    #1 y=1;
17
     #1 x = 0
     #1 $finish.
18
19 end
20
21 endmodule
```



Bài 2: Xây dựng cổng D-FF từ cổng NAND

Q BAR


```
1 module dff from nand();
 2 wire Q,Q BAR;
 3 reg D, CLK;
                                                                  CLK
 5 nand υ1 (Χ,D,CLK) ;
 6 nand U2 (Y, X, CLK) ;
 7 nand u3 (Q,Q BAR,X);
 8 nand u4 (Q BAR,Q,Y);
10 // Testbench of above code
11 initial begin
     monitor("CLK = \%b D = \%b Q = \%b Q BAR = \%b", CLK, D, Q, Q BAR);
     CLK = 0:
     \mathbf{D} = \mathbf{0};
     #3 D = 1;
     #3 D = 0;
     #3 $finish
18 end
19
20 always #2 clk = ~clk;
21
22 endmodule
```

Bài 3: Bộ cộng đầy đủ 1 bit và 4 bit

```
module fulladder (sum,c_out,a, b, c_in);
//khai báo cổng vào ra

output sum,c_out;
input a, b, c_in;
wire s1, c1, c2;


//khai báo cổng logic
xor (s1,a,b);
and (c1,a,b);
xor (sum,s1,c_in);
and (s2,s1,c_in);
xor (c_out, s2,c1);
endmodule
```




Bài 3: Bộ cộng đầy đủ 1 bit và 4 bit

```
module fulladder4 (sum, c out, a, b, c_in);
//khai báo I/O port
                                                 a[0] b[0]
                                                           a[1] b[1]
                                                                      a[2] b[2]
                                                                                a[3] b[3]
output[3:0] sum;
                                                   full
output c out;
                                                             full
                                                                       full
                                                                                  full
                                                       c1
                                                                                        c_out
                                                  adder
                                                            adder
                                                                       adder
                                                                                 adder
input [3:0] a,b;
                                                  fa0
                                                                       fa2
                                                                                 fa3
                                                            fa1
input c in;
wire al, c2, c3;
                                                                             sum[2]
                                                        sum[0]
                                                                  sum[1]
                                                                                       sum[3]
//qhép 4 bô công 1 bit
fulladder fa0(sum[0], c1, a[0], b[0], c in);
fulladder fal(sum[1], c2, a[1], b[1], \overline{c1});
fulladder fa2(sum[2], c3, a[2], b[2], c2);
fulladder fa3(sum[3], c out, a[3], b[3],c3);
endmodule
```

Bài 4: Bộ ghép kênh 4:1





7

Bài 4: Bộ ghép kênh 4:1

```
module mux4_to_1 (out, i0, i1, i2, i3, s1, s0);
output out;
input i0, i1, i2, i3;
input s1,s0;
wire s1n,s0n;
wire y0,y1, y2, y3;


not (s1n,s1);
not (s0n;s0);
and (y0, i0, s1n, s0n);
and (y1, i1, s1n, s0);
and (y2, i2, s1, s0n);
and (y3, i3, s1, s0);
or (out, y0, y1, y2, y3);
endmodule
```

Bài 4: Bộ ghép kênh 4:1

```
1 module mux from gates ();
                                                                                                              c0 = 0 c1 = 0 c2 = 0 c3 = 0 A = 0 B = 0 Y = 0
                                                                                                                                                                                                                                               c0 = 0;
    2 reg c0,c1,c2,c3,A,B;
                                                                                                              c0 = 1 c1 = 0 c2 = 0 c3 = 0 A = 1 B = 0 Y = 0
                                                                                                                                                                                                                                               c1 = 0;
   3 wire Y;
                                                                                                              c0 = 0 c1 = 1 c2 = 0 c3 = 0 A = 1 B = 0 Y = 0
                                                                                                                                                                                                                                               c2 = 0;
                                                                                                              c0 = 1 c1 = 1 c2 = 1 c3 = 0 A = 1 B = 1 Y = 0
    4 //Invert the sel signals
                                                                                                                                                                                                                                               c3 = 0;
                                                                                                              c0 = 0 c1 = 0 c2 = 1 c3 = 1 A = 1 B = 1 Y = 1
    5 not (a inv, A);
                                                                                                              c0 = 1 c1 = 0 c2 = 1 c3 = 1 A = 1 B = 1 Y = 1
                                                                                                                                                                                                                                24
                                                                                                                                                                                                                                               A = 0;
   6 not (b inv, B);
                                                                                                              c0 = 0 c1 = 1 c2 = 0 c3 = 1 A = 1 B = 1 Y = 1
                                                                                                                                                                                                                                25
                                                                                                                                                                                                                                               \mathbf{B} = \mathbf{0};
   7 // 3-input AND gate
                                                                                                              c0 = 1 c1 = 1 c2 = 0 c3 = 1 A = 0 B = 1 Y = 1
                                                                                                                                                                                                                                               #1 A = 1;
                                                                                                                                                                                                                                26
   8 and (y0,c0,a inv,b inv);
                                                                                                              c0 = 0 c1 = 0 c2 = 0 c3 = 0 A = 0 B = 1 Y = 0
                                                                                                                                                                                                                                               #2 B = 1;
                                                                                                              c0 = 1 c1 = 0 c2 = 1 c3 = 0 A = 0 B = 1 Y = 0
   9 and (y1,c1,a inv,B);
                                                                                                                                                                                                                                28
                                                                                                                                                                                                                                               #4 A = 0;
                                                                                                              c0 = 0 c1 = 1 c2 = 1 c3 = 0 A = 0 B = 1 Y = 1
10 and (y2,c2,A,b inv);
                                                                                                              c0 = 1 c1 = 1 c2 = 1 c3 = 0 A = 0 B = 1 Y = 1
                                                                                                                                                                                                                                               #8 $finish
                                                                                                                                                                                                                                29
11 and (y3,c3,A,B);
                                                                                                              c0 = 0 c1 = 0 c2 = 0 c3 = 1 A = 0 B = 1 Y = 0
                                                                                                                                                                                                                                        end
                                                                                                                                                                                                                                30
12 // 4-input OR gate
                                                                                                              c0 = 1 c1 = 0 c2 = 0 c3 = 1 A = 0 B = 1 Y = 0
                                                                                                                                                                                                                                31
13 Or (Y, y0,y1,y2,y3);
                                                                                                              c0 = 0 c1 = 1 c2 = 0 c3 = 1 A = 0 B = 1 Y = 1
                                                                                                                                                                                                                                         always #1 c0 = \sim c0;
14
                                                                                                                                                                                                                                         always #2 c1 = \sim c1;
15 // Testbench Code goes here
                                                                                                                                                                                                                                34 always #3 c2 = ~c2;
16 initial begin
                                                                                                                                                                                                                                         always #4 c3 = ~c3;
               $monitor (
17
                                                                                                                                                                                                                                36
                   c0 = bc1 = bc2 = bc3 = bc3 = bc4 = bc5 =
18
                                                                                                                                                                                                                                37 endmodule
19
                  c0, c1, c2, c3, A, B, Y);
```

Bài 5: Bộ so sánh 8 bit

- Viết module Verilog và testbench mô phỏng mô tả bộ so sánh 2 giá trị byte a và b theo mô hình mức cổng
 - ▶ Giá trị đầu ra d sẽ =1 nếu a=b, =0 trong các trường hợp còn lại.
 - ▶ Đầu ra được kích hoạt nếu en=1; nếu en=0 thì d=z.




Bài 5: Bộ so sánh 8 bit

```
module comp(d,a,b,en);
input en;
input[7:0]a,b;
output d;
wire [7:0]c;
wire dd;
xor g1[7:0](c,b,a);
or (dd, c);
notif1(d,dd,en);
Endmodule
module comp tb;
reg[7:0]a,b;
reg en;
comp qq(d,a,b,en);
```

```
initial
begin
a = 8'h00;
b = 8'h00;
en = 1'b0;
end
always
#2 en = 1'b1;
always
begin
 #2 a = a+1'b1;
 #2 b = b+2'd2;
end
initial $monitor($time," en = %b , a
= %b , b = %b , d =
%b ",en,a,b,d);
initial #30 $stop;
endmodule
```

Bài 6: Bộ mã hoá BCD



Bài 6: Bộ mã hoá BCD

Chữ số thập phân	Từ mã nhị phân
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

