



TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

Họ và tên: Nguyễn Tấn Nhạc

MSSV:22200110


Lớp:22DTV2

THỰC HÀNH THIẾT KẾ LOGIC KHẢ TRÌNH.

GVPT: Khải Minh Mã

BÁO CÁO ĐỒ ÁN CUỐI KÌ.

Câu 1 : Tìm hiểu và thiết kế mạch tổ hợp như hình ở dưới, sử dụng ngôn ngữ Verilog HDL và lập bảng chân trị (truth table) phù hợp cho mạch này. Cho biết biết $S_0 \rightarrow S_2$ và $A_0 \rightarrow A_7$ là các ngõ vào, và Y ngõ ra. Hãy cho biết đây là mạch gì và chức năng của nó?.



Mạch trên là mạch đa hợp : Mạch có chức năng điều khiển ngõ ra Y của tín hiệu từ nhiều tín hiệu đầu vào ($A_7, A_6, A_5, A_4, A_3, A_1, A_0$) thông qua các tín hiệu điều khiển S_2, S_1, S_0 .

Bảng sự thật:

A7	A6	A5	A4	A3	A2	A1	A0	S2	S1	S0	Y
1	0	0	0	0	0	0	0	0	0	0	A7
0	1	0	0	0	0	0	0	0	0	1	A6
0	0	1	0	0	0	0	0	0	1	0	A5
0	0	0	1	0	0	0	0	0	1	1	A4
0	0	0	0	1	0	0	0	1	0	0	A3
0	0	0	0	0	1	0	0	1	0	1	A2
0	0	0	0	0	0	1	0	1	1	0	A1
0	0	0	0	0	0	0	1	1	1	1	A0

- Code:

```

module caullab (S,A,Y);

input [2:0] S;
input [7:0] A;
output Y;

assign Y = (A[7] & ~S[2] & ~S[1] & ~S[0]) | // 000 = A7
           (A[6] & ~S[2] & ~S[1] & S[0]) | // 001 = A6
           (A[5] & ~S[2] & S[1] & ~S[0]) | // 010 = A5
           (A[4] & ~S[2] & S[1] & S[0]) | // 011 = A4
           (A[3] & S[2] & ~S[1] & ~S[0]) | // 100 = A3
           (A[2] & S[2] & ~S[1] & S[0]) | // 101 = A2
           (A[1] & S[2] & S[1] & ~S[0]) | // 110 = A1
           (A[0] & S[2] & S[1] & S[0]); // 111 = A0

endmodule

```

- **Giải thích code:** Code mô tả theo mức hành vi : Nếu $S[2] = 0, S[1] = 0, S[0] = 0$ thì $Y = A7$ & $1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 = A7$.

- Map chân:

Node Name	Direction	Location	I/O Bank	VREF Group	Pin Location	I/O Standard	Reserved	Current Strength	Slew Rate	II
A[7]	Input	PIN_AD30	5B	B5B_N0	PIN_AD30	2.5 V		12mA ...ault)		
A[6]	Input	PIN_AC28	5B	B5B_N0	PIN_AC28	2.5 V		12mA ...ault)		
A[5]	Input	PIN_V25	5B	B5B_N0	PIN_V25	2.5 V		12mA ...ault)		
A[4]	Input	PIN_W25	5B	B5B_N0	PIN_W25	2.5 V		12mA ...ault)		
A[3]	Input	PIN_AC30	5B	B5B_N0	PIN_AC30	2.5 V		12mA ...ault)		
A[2]	Input	PIN_AB28	5B	B5B_N0	PIN_AB28	2.5 V		12mA ...ault)		
A[1]	Input	PIN_Y27	5B	B5B_N0	PIN_Y27	2.5 V		12mA ...ault)		
A[0]	Input	PIN_AB30	5B	B5B_N0	PIN_AB30	2.5 V		12mA ...ault)		
S[2]	Input	PIN_AA14	3B	B3B_N0	PIN_AA14	2.5 V		12mA ...ault)		
S[1]	Input	PIN_AK4	3B	B3B_N0	PIN_AK4	2.5 V		12mA ...ault)		
S[0]	Input	PIN_AJ4	3B	B3B_N0	PIN_AJ4	2.5 V		12mA ...ault)		
Y	Output	PIN_AA24	5A	B5A_N0	PIN_AA24	2.5 V		12mA ...ault)	1 (default)	
<<new node>>										

Với S là các nút bấm trên board DE10 khi không nhấn mức logic của nó là 1, và khi nhấn mức logic của nó là 0:

- Kết Quả:

- Th1 : 000 = A7. Chọn SW7 = 1 led sáng.



Chọn SW7 = 0 led tắt.



- Th2 : 001 chọn SW6 = 1 led sáng.



001 led tắt:



- Th3: 010 chọn SW5 = 1 led sáng.



010 SW5 = 0 led tắt.



- Th 4 : 011 SW4 = 1 led sáng :



011 = 0 led tắt:



- Th 5: 100 chọn SW3 = 1 led sáng :



100 SW3 = 0 led tắt :



- Th 6 : 101 SW2 = 1 led sáng:

101 SW2 = 0 led tắt:

- Th 7 : 110 SW1 = 1 led sáng:



110 SW1 = 0 led tắt:



- Th8: 111 SW0 = 1 led sáng :



111 SW0 = 0 led tắt :



Câu 2A : Sử dụng ngôn ngữ Verilog HDL thiết kế mạch dịch LED 7 đoạn (HEX5 → HEX0), và được điều khiển bởi SW0 trên DE10.

Nội dung được dịch với tần số chính xác 2 Hz được chia từ clock 50 MHz của board FPGA DE10.

- **Code :**

```
module cau2lab (input CLOCK_50,input SW,output [0:6] HEX0,
                HEX1, HEX2, HEX3, HEX4, HEX5);

    reg [24:0] counter; // Bộ đếm 25-bit
    reg clk_2Hz; // Tín hiệu 2 Hz
    reg [2:0] dem;

    // Tạo tín hiệu 2 Hz từ CLOCK_50
    always @(posedge CLOCK_50) begin
        if (counter == 12500000 - 1) begin // 50 MHz / 4 Hz =
            12,500,000
                counter <= 25'b0; // reset bộ đếm
                clk_2Hz <= ~clk_2Hz; // Toggle clock output
            end else begin
                counter <= counter + 1; // đếm lên 1
            end
        end
    end

    // Điều khiển đếm dựa trên clk_2Hz
    always @(posedge clk_2Hz) begin
        if (SW)
            dem <= (dem == 3'b101) ? 3'b000 : dem + 1'b1;
        else
            dem <= (dem == 3'b000) ? 3'b101 : dem - 1'b1;
        end
    end

    // Gán giá trị hiển thị cho các LED 7 đoạn
    assign HEX0 = (dem == 3'b011) ? 7'b0000001 : // 0
                  (dem == 3'b100) ? 7'b1001111 : // 1
                  (dem == 3'b101) ? 7'b1001111 : // 1
                  7'b1111111;

    assign HEX1 = (dem == 3'b010) ? 7'b0000001 : // 0
```


... *

```
// Gán giá trị hiển thị cho các LED 7 đoạn

assign HEX0 = (dem == 3'b011) ? 7'b00000001 : // 0
              (dem == 3'b100) ? 7'b10011111 : // 1
              (dem == 3'b101) ? 7'b10011111 : // 1
              7'b11111111;

assign HEX1 = (dem == 3'b010) ? 7'b00000001 : // 0
              (dem == 3'b011) ? 7'b10011111 : // 1
              (dem == 3'b100) ? 7'b10011111 : // 1
              7'b11111111;

assign HEX2 = (dem == 3'b001) ? 7'b00000001 : // 0
              (dem == 3'b011) ? 7'b10011111 : // 1
              (dem == 3'b010) ? 7'b10011111 : // 1
              7'b11111111;

assign HEX3 = (dem == 3'b000) ? 7'b00000001 : // 0
              (dem == 3'b001) ? 7'b10011111 : // 1
              (dem == 3'b010) ? 7'b10011111 : // 1
              7'b11111111;

assign HEX4 = (dem == 3'b000) ? 7'b10011111 : // 1
              (dem == 3'b001) ? 7'b10011111 : // 1
              (dem == 3'b101) ? 7'b00000001 : // 0
              7'b11111111;

assign HEX5 = (dem == 3'b000) ? 7'b10011111 : // 1
              (dem == 3'b100) ? 7'b00000001 : // 0
              (dem == 3'b101) ? 7'b10011111 : // 1
              7'b11111111;

endmodule
```

- **Giải thích code:**

- Khởi tạo tín hiệu 2hz từ 50 MHz : Vì tín hiệu Clock có 50 000 000 chu kì, tính số chu kì của 1hz từ 50Mhz : $50 \times 10^6 / 2 = 25\,000\,000$ chu kì. Vậy 2hz sẽ là $25\,000\,000 / 2 = 12\,500\,000$ chu kì.
- Nếu counter = 12 499 099 thì bộ đếm reset về không, clock 2hz sẽ đảo trạng thái
- Khởi điều dựa trên xung clock 2 hz: Gán 1 biến đếm 3 bits đếm lên và đếm xuống tối đa 101. Một giây nó đếm 2 lần tương ứng với tốc độ dịch của led
- Hiển thị ra led 7 đoạn: thực hiện giải mã và hiển thị ra led 7 đoạn tương ứng:

HEX5	HEX4	HEX3	HEX2	HEX1	HEX0	Tín hiệu
1(1001111)	1	0				000
	1	1	0			001
		1	1	0		010
			1	1	0	011
0(0000001)				1	1	100
1	0				1	101

- **Nhược điểm của cách này :** khi muốn thay đổi giá trị trên led cần phải giải mã lại các giá trị và thay đổi dài trên code.
- **Kết Quả:** VIDEO CHỨNG MINH....

KHTN
ĐHQG-HCM