



TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN
ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

Họ và tên: Nguyễn Tấn Nhạc

MSSV:22200110

Lớp:22DTV2

THỰC HÀNH THIẾT KẾ LOGIC KHẢ TRÌNH.

GVPT: Khải Minh Mã

Câu 1: thiết kế mạch chia clock sử dụng 1 ngõ ra được gán với led đỏ và 2 ngõ vào được gán với switch, sao cho nếu switch = 2'b00 thì đèn led nhấp nháy với tần số khoảng 1 Hz, switch = 2'b01 thì khoảng 2 Hz, switch = 2'b10 thì khoảng 4 Hz và switch = 2'b11 thì khoảng 8 Hz. Clock được lấy từ xung clock 50MHz trên DE10.

Code:

```
module lab4c1 (input CLOCK_50, input [1:0] SW, output LEDR);
    reg [24:0] counter;

    always @(posedge CLOCK_50)
        counter <= counter + 1'b1;

    assign LEDR = (SW == 2'b00) ? counter[24]: // 1hz khi Sw = 00
        (SW == 2'b01) ? counter[23]: // 2hz Sw = 01
        (SW == 2'b10) ? counter[22]: //4hz Sw = 10
        counter[21]; //8hz Sw = 11

endmodule
```

- Giải thích code : reg [24:0] counter; khai báo thanh ghi 25 bits
- always @(posedge CLOCK_50) :

counter <= counter + 1'b1;

Khởi always kích hoạt khi tín hiệu xung tác động ở cạnh lên. Khi có cạnh lên thì counter đếm lên 1 bit

- Nếu SW = 00 thì led chớp tắt 1 hz sử dụng công thức chia xung:

VD: muốn tần số 1Hz : Vì ta có xung của board DE10 có 50MHZ .

$$1 = \frac{50 \times 10^6}{2^n} \Rightarrow n = 25,5 \approx 25 \text{bits} \text{ nên counter}[24] \text{ đếm tới 25bits:}$$

Tương tự với 2hz thì n = 24 bits nên counter[23]: đếm tối đa 24 bits

4hz thì n = 23 bits nên counter[22]: đếm tối đa 23 bits

8hz thì n=22 bits nên counter[21]: đếm tối đa 22 bits

Ta thấy : khi tần số tăng thì thời gian giảm vì $T = 1 / F$: nên tần số tăng thì led nhấp nháy nhanh hơn

Câu 2: Thiết kế mạch đếm lên/xuống nhị phân 3 bit với ngõ vào là một nút gạt (nếu nút gạt là 1 thì đếm lên, ngược lại đếm xuống). Ngõ ra là 3 led đỏ

Code :

```
module lab4c2 (input CLOCK_50, input SW, output reg [2:0] LEDR);
    reg [24:0] counter;
    always @(posedge CLOCK_50)
        counter <= counter + 1'b1;
    always @(posedge counter[24])
        if (SW) LEDR <= LEDR + 1'b1;
        else
            LEDR <= LEDR - 1'b1;
endmodule
```

Giải thích code : sử dụng cấu trúc if else : nếu SW = 1 thì đếm lên cộng lên 1 bit ngược lại thì đếm xuống trừ 1 bits ở đây code đếm ở tần số 1hz.

Câu 3 : Từ câu 1 và câu 2 thiết kế mạch đếm lên/xuống nhị phân 3 bit với 2 chức năng điều khiển. Một nút gạt điều khiển đếm lên hoặc đếm xuống. Hai nút gạt điều khiển tốc độ đếm. Ngõ ra là 3 led đỏ.

Code :

```
module lab4c3 (input CLOCK_50, input [2:0] SW, output reg [2:0] LEDR);
    reg [24:0] counter;
    wire speed;

    always @(posedge CLOCK_50)
        counter <= counter + 1'b1;

    assign speed = (SW[1:0] == 2'b00) ? counter[24]:
                   (SW[1:0] == 2'b01) ? counter[23]:
                   (SW[1:0] == 2'b10) ? counter[22]:
                   counter[21];

    always @(posedge speed)
        if (SW[2]) LEDR <= LEDR + 1'b1;
    else
        LEDR <= LEDR - 1'b1;
endmodule
```

Giải thích Code : Chia thành 2 khối alwaysl thực hiện 2 chức năng 1 khối thực hiện điều chỉnh tốc độ 1 khối thực hiện đếm 3 bits:

Với khối điều chỉnh tốc độ hai nút gạt SW điều chỉnh trạng thái nếu 00 thì 1hz 01 2hz ,10 4hz,11 8hz. Tạo một bus speed để kết nối với khối đếm. Để điều khiển khối đếm

Ở khối đếm ta thực hiện đếm lên ở SW khi SW2 = 1 khi có cạnh lên của speed và 0 thì đếm xuống