

Lab1 实验报告

Lab1_1: 3-8译码器 decoder 设计

真值表

输入				输出							
swt0	swt1	swt2		led0	led1	led2	led3	led4	led5	led6	led7
0	0	0		1	0	0	0	0	0	0	0
0	0	1		0	1	0	0	0	0	0	0
0	1	0		0	0	1	0	0	0	0	0
0	1	1		0	0	0	1	0	0	0	0
1	0	0		0	0	0	0	1	0	0	0
1	0	1		0	0	0	0	0	1	0	0
1	1	0		0	0	0	0	0	0	1	0
1	1	1		0	0	0	0	0	0	0	1

布尔表达式

$led0 = swt0'swt1'swt2'$; $led1 = swt0'swt1'swt2$; $led2 = swt0'swt1swt2'$; $led3 = swt0'swt1swt2$;

$led4 = swt0swt1'swt2'$; $led5 = swt0swt1'swt2$; $led6 = swt0swt1swt2'$; $led7 = swt0swt1swt2$;

设计思路

3-8译码器根据3位输入信号，将对应的输出端口置为高电平（1），其余端口为低电平（0）。本设计通过判断**使能信号**（swt[3]），当使能为1时，根据swt[2:0]选择对应的led输出为1，实现译码功能。

亮点：增添使能信号，当使能为0时，无相应输出。


Vivado 仿真

撰写激励文件，在Vivado上进行仿真，可正确实现功能：

Name	Value	13, 262 ps	13, 263 ps	13, 264 ps	13, 265 ps	13, 266 ps	13, 267 ps	13, 268 ps	13, 269 ps
swt[3:0]	d	d							
[3]	1								
[2]	1								
[1]	0								
[0]	1								
led[7:0]	20	20							
[7]	0								
[6]	0								
[5]	1								
[4]	0								
[3]	0								
[2]	0								
[1]	0								
[0]	0								

实验板演示

可正确在实验板上实现相关功能：



Lab1_2：4-2编码器encoder设计

真值表

输入				输出			
swt[0]	swt[1]	swt[2]	swt[3]	led[1]	led[0]	led[2]	
0	0	0	0	X	X	0	
1	0	0	0	0	0	1	
X	1	0	0	0	1	1	
X	X	1	0	1	0	1	
X	X	X	1	1	1	1	


布尔表达式

$\text{led}[0] = \text{swt}[3] + \text{swt}[1]\text{swt}[2]'$;

$\text{led}[1] = \text{swt}[2] + \text{swt}[3]$;

$\text{led}[2] = \text{swt}[0] + \text{swt}[1] + \text{swt}[2] + \text{swt}[3]$;

电路图




设计思路

本4-2编码器用于将4位输入编码为2位输出，且**高位优先**。当有多个输入为1时，优先输出编号高的输入。**led[2]为有效指示信号**，只要有输入为1即为1，若有效指示信号为0，说明无有效输入。

Vivado 仿真

撰写激励文件，在Vivado上进行仿真，可正确实现功能：



实验板演示

可正确在实验板上实现相关功能：



总结反思

遇到问题与解决分析

1. 使用primitive编程，烧录失败 → primitive只能有一个输出，且输出必须放在参数表最前面，改为使用module;
2. 烧录不成功 → 发现源代码端口名应该与xdc文件保持一致，否则无法成功烧录;
3. 激励文件烧录失败 → led 部分应使用wire, 即reg用于在 testbench 里手动赋值和驱动输入信号，而wire用于接收模块输出信号;

4. 烧录失败 → 两个实验文件不可以同时烧录到同一个FPGA;
5. 仿真失败 → Verilog的反应较慢, 即使文件已放在对应文件夹中, 也应手动添加source文件, 同时设置相应的顶层设计 (set as top), 在仿真前仔细检查目录中各文件分布是否正确;

体会与建议

- 本次实验分别实现了3-8译码器和优先编码器两种常用数字电路模块。通过Verilog HDL编程, 深入理解了组合逻辑的设计方法及模块化思想。实验过程中, 学会了如何使用testbench进行功能验证, 掌握了Vivado环境下顶层模块设置和仿真流程。建议后续实验中进一步规范代码风格, 添加必要的注释, 便于后期维护和交流。同时, 建议多尝试不同输入组合, 观察输出变化, 提升对电路功能的理解。
- 从理论到动手实践的过程中还是会出现不少问题的, 应该多多实践, 增强自己的动手能力