

Lab2 实验报告

ALU运算单元

实验内容

设计一个算术逻辑单元，其中：

输入信号：A B 2组4位输入信号（A3-A0, B3~B0）,使用板上的switch拨段开关；

数据输出信号：F 8位输出，使用板上的7段数码显示（每4bit一个数码管，16进制）；

功能控制信号：op 2位控制信号（op1~op0），使用板上的switch拨段开关。

功能如下表所示：

op, A, B, F的功能表

op	function
00	$F = A + B$
01	$F = A - B$
10	$F = \sim A$
11	$F = A * B$

设计思路

该ALU运算单元设计思路如下：

本设计实现了一个4位输入的算术逻辑单元（ALU），支持加法、减法、按位取反和乘法四种基本运算。ALU模块接收两个4位操作数A（开关0-3）、B（开关4-7）和2位操作码op（开关8-9），根据操作码选择对应的运算：


- **加法：**A与B相加，结果低4位输出，最高位进位通过高4位指示。
- **减法：**A减B，结果低4位输出补码形式，高4位在有借位时全为1，无借位时全为0。
- **取反：**对A按位取反，结果输出低4位，高4位清零。
- **乘法：**A与B相乘，结果8位全部输出。

ALU的8位输出F通过数码管显示模块进行动态扫描显示。低4位和高4位分别对应两个数码管位，显示内容由译码器模块将4位二进制数转换为七段数码管信号。整体设计结构清晰，便于扩展和调试，能够直观反映各类运算结果。

Vivado 仿真

撰写激励文件，在Vivado上进行仿真，可正确实现功能：

（下图显示7+8=15）



==== ALU功能测试 ====

加法: 7 + 8 = 15 (HEX:0f)

减法: 10 - 3 = 7 (HEX:07)



取反: ~ 5 = 10 (HEX:0a)

乘法: 3 * 4 = 12 (HEX:0c)

==== 测试结束 ====

实验板演示

下载到实验板进行验证，可正常实现功能：



总结反思

遇到问题与解决分析

1. 出现报错：variable 'seg' should not be used in output port connection → 解决：报错是因为顶层 `ALU_Top` 曾把 `seg` 声明成 `reg`，随后又把它作为被下级模块 `SevenSegmentDisplay` 驱动的输出端口进行端口连接。在 Verilog 中，模块输出只能驱动 net 类型（如 wire），不能驱动已在上层声明为变量的 `reg`。把顶层端口改成 `output wire [6:0] seg` 即可消除该错误。
2. 激励初始块在同一时间窗内连续切换 `sw_A/sw_B/sw_op`，但波形未插入足够的时钟等待与采样点，导致信号几乎瞬态切换，阅图时只看到首个测试用例 → 解决：在每组激励之间增加若干个时钟周期的 # 延时，并适当延长仿真结束时间（推迟 `$finish`），即可在波形中完整显示所有测试结果。

3. 七段译码表中段码排列遵循 {g,f,e,d,c,b,a}，但原先数字 7 的编码写成 7'b0001111，误点亮 g/f/e 三段，硬件上呈现“倒 L” → 解决：将 7 的段码改为 7'b1111000（只亮 a、b、c），或按实际段序重新映射段码表，即可恢复正确显示。

体会与建议

本次ALU/七段显示实验围绕数据路径与显示链路的协同验证展开。通过 `ALU` 模块中对加减乘与按位取反的组合逻辑实现，结合两位轮询扫描的 `SevenSegmentDisplay`，我理解了多位结果拆分与溢出、借位标志映射的关系，并掌握了利用高位/低位交替显示提升资源利用率的方法。调试过程中，针对数字7异常显示的问题，我学会了从段码编码、引脚约束到实物观察的逐层排查流程，并意识到仿真与硬件结果不一致时需要优先确认IO映射与公共极性。未来应在设计初期建立统一的端口命名与注释规范，保留段码单段点亮测试脚本，并在Vivado中使用自定义波形或ILA进行实时验证，以缩短硬件联调时间。