הטכניון — מכון טכנולוגי לישראל הפקולטה להנדסת חשמל



מעבדה 1

SYS VERILOG - Cook Book

גרסה 0.17

מרץ 2019

נכתב ע"י אלכס גרינשפון ודודי בר-און

תוכן עניינים

3	Miscellaneous	.1
4	משתנים	.2
	השמות	.3
	פעולות אריתמטיות ולוגיות OPERANDS	4.
6	הצבה מותנית	.5
7	יצירת חוג (Loop) בתהליך – שכפול קוד	.6
8	תכן הירארכי	.7
9	תהליך סינכרוני פשוט (ללא מכונת מצבים)	.8
9	תהליד צירופי (אסינכרוני)	.9
	מכונת מצבים תהליך סינכרוני ותהליך אסינכרוני	.10
11	העתקת קוד לדו"ח תוך שמוש ב- ++NOTEPAD	.11
12	הבהרות והמלצות שמקלות על העבודה	.12




Figure 1. Verilog to SystemVerilog growth chart

Source: http://sutherland-hdl.com/papers/2013-SNUG-SV_Synthesizable-SystemVerilog_paper.pdf

Miscellaneous .1

<pre>import ComplexPkg::*;</pre>	include הגדרות
<pre>import ComplexPkg::Complex;</pre>	
<pre>import ComplexPkg::add;</pre>	
`include "parts/count.v"	
N _n// active low	naming Conventions
<pre>qpc_vld_d <= #1 qpc_vld; // delay</pre>	
<pre>logic [1:0] array_ps; // present state</pre>	
<pre>logic [1:0] array_ns; // next state</pre>	
<pre>module test (output logic q,</pre>	הגדרת MODULE וממשק
<pre>output logic [7:0] test_bus,</pre>	OUT
<pre>output instruct_bus_t instr,</pre>	
<pre>input logic s);</pre>	
endmodule	
// We recommend you to always write	הערות
// comments	
/* We also recommend you always write	
Long Comments */	
Logic a;	תהליך אסינכרוני ומשתנים לוקליים
Logic b;	
Logic [1:0] din;	
alassa samb basin	
always_comb begin	
din = {a,b};	
end	

2. משתנים

<pre>logic din;</pre>	משתנה 1-BIT
<pre>logic a, b;</pre>	משתנה
logic [3:0] a, b;	(4-BIT) ווקטור
logic [31:0] a, b;	(32-BIT) ווקטור
<pre>logic unsigned ui;</pre>	
<pre>logic signed si;</pre>	משתנה UNSIGNED
	קבועים
<pre>localparam logic [25:0] FreqDiv = 26'd20;</pre>	משתנה לוקלי
<pre>parameter logic [25:0] FreqDiv = 26'd20;</pre>	משתנה חיצוני
	מאפשר קוד גנרי
<pre>typedef enum {s0, s1, s2, s3} state_type; state_type state;</pre>	Enumeration) (ENUM
enum {a=0, b=7, c, d=8} alphabet;	,
logic [7:0] xByte;	מערכים חד ממדי
<pre>logic vgaLine [639:0]; logic [9:0] [639:0] vgaLinePixel; //packed</pre>	·
<pre>logic [9:0] vgaLinePixel [639:0]; //unpacked</pre>	מערך דו ממדי
<pre>logic t_2d [5:0] [3:0]; logic [5:0] [3:0] c_2d;</pre>	
<pre>assign t_2d[0] [0] = 1'b1; assign c_2d = 32'b1111_1111_0000_1111_1010_0111_0000_1000; assign c_2d = 32'hF_F_0_F_A_7_0_8; assign c_2d [6] = 4'h5;</pre>	
<pre>const logic [3:0] [7:0] T_DATA = { 8'h08, 8'h11, 8'h22, 8'h43 };</pre>	מערך קבועים
<pre>logic [7:0] v assign v = 8'h1A;</pre>	משתנה HEX
<pre>typedef logic [255:0] [7:0] table_type;</pre>	מערך חלקי של
<pre>const table_type char2morse_table = '{default:8'h0};</pre>	מערן ההקריפה קבועים
<pre>typedef struct packed signed {bit[3:0] a, b;} uint8;</pre>	STRUCT
0 1 Z X	רמות לוגיות
משמשת לסימולציות לתיאור מצב לא חוקי X	

3. השמות

```
always_comb begin
                                                                       BLOCKING
// only blocking
 case (state)
   idle: begin
       count_start = 0;
        load
               = 0;
        parity ok = 0;
        data valid = 0;
      end
 endcase
end
logic [3:0] a,b,c, varX;
                                                                     Non-blocking
always ff @(posedge clk) begin
   varX = 4'b1111; // warning- blocking
    a <= 4'b0001;
    b <= varX;
                                                                             <=
    c <= a ;
end
                  שימו לב - הצבת BLOCKING ל VAR לא מחכים שעון
                                                                   :התוצאה תהיה
                             0001
                             1111
                                     0001
                             1111
  /encoder/clk
                     500 ps
           Now
assign vector_signal_8 = vector_signal_16[15:8];
                                                                     הצבה חלקית
assign logic signal = vector signal 8[5];
                                                                   לקיחת BIT בודד
dout 1={4'b1111,3'b011,1'b0};
                                                                     שרשור ביטים
assign dout 2[7] = 1'b1;
                                                                  השמות לתא בודד
assign dout_2[5] = 1'b0;
logic [255:0] dout 3;
                                                            default השמות באמצעות
assign dout 3 = '{ default: 256'b0}
assign data out = mem[address];
                                                               גישה למערך בכתובת
                                                                        address
assign sl_vector_signal_8 ='{default: '0};
```

4. פעולות אריתמטיות ולוגיות OPERANDS

Table 11-2—Operator precedence and associativity

Operator	Associativity	Precedence
0 [] :: .	Left	Highest
+ - ! ~ & ~& ~ ^ ~^ ^~ ++ (unary)		ı
**	Left	
* / \$	Left	
+ - (binary)	Left	
<< >> <<< >>>	Left	
< <= > >= inside dist	Left	
== != === !== ==? !=?	Left	
& (binary)	Left	
^ ~^ ^~ (binary)	Left	
(binary)	Left	
6.6	Left	
H	Left	
?: (conditional operator)	Right	
-> <->	Right	
= += -= *= /= %= &= ^= = <<= >>= <<<= >>>= := :/ <=	None	♦
() (())	Concatenation	Lowest

אל תיקחו סיכון - שימו תמיד סוגריים

assignment_operator ::= // from A.6.2 = $ += -= *= /= \%= \&= = ^= <<= >>= <<<= >>>= $ conditional_expression ::= // from A.8.3 cond_predicate ? { attribute_instance } expression : expression inc_or_dec_operator ::= ++	פעולות חשבוניות על שלמים
unary_operator ::= // from A.8.6 + - ! ~ & ~& ~ ^ ~ ^~	פעולות לוגיות
stream_operator ::= >> << // from A.8.1	SHIFT הזזה
binary_operator ::= + - * / % == != !== !== !=? && ** < <= > >= & ^ ^~ ~^ >> << >>> <<< -> <->	פעולות השוואה (relations): תוצאת הפעולה היא מסוג Boolean

5. הצבה מותנית

<pre>if (a == b) equal = '1; else equal = '0;</pre>	וF הגדרת
<pre>case (din) 2'b11 : y = '1; Default: y = '0;</pre>	CASE הגדרת
<pre>endcase assign busa = drive_busa ? data : 16'bz;</pre>	הצבה מותנית

6. יצירת חוג (Loop) בתהליך – שכפול קוד

```
always comb begin
                                                                                   for nik
for (int i = 0; i < 7; i ++) begin
                                                               חוג for מתבצע כל עוד האינדקס
          invert = false;
                                                                           בגבולות הנתונים.
   if (invert == true)
                                                              אסו<u>ר</u> לשנות את ערכו בתוך החוג.
        y 1[i] <= ! x 1[i];
   else begin
                                                                דוגמה מערכת שמוזנת מווקטור
        y 1[i]
                 <= x_1[i];
                                                                y ומפיקה וקטור יציאה x כניסה
                                                                      שניהם ברוחב 8 סיביות.
        if (x 1[i] == '1 ) invert = true;
    end
                                                               ו- y מיצגים מספרים בעלי סימן y -ı x
                                                              בשיטת המשלים ל - 2. המערכת
end
                                                              מבצעת פעולה חשבונית של היפוך
                                                                             y = -x :סימן
int A_4, i_4;
                                                                                 mhile חוג
assign A 4 = 3;
                                                                 חוג while מבצע את הפסוקים
logic [3:0] z;
                                                                  הסדרתיים שלו כל עוד התנאי
                                                            הנבדק הוא true. התנאי נבדק לפני
always comb begin : count1s
                                                                               כל איטרציה.
int i;
    z = '0;
                                                            דוגמה: אות המוצא Z, וקטור באורך
    i = 0;
while (i \leq 3) begin
                                                            4, יקבל '1' במקום הנתון על ידי אות
  i \ 4 = i;
                                                            הכניסה A, שיכול להיות בעל ערך 1
  \overline{\mathbf{if}} (A 4 == i )
                       begin
    z[i] = 1'b1;
     end
  i++;
end
```

7. תכן הירארכי

```
module mux2(
                                                                הגדרת מודול תחתון
  output logic y , //
                                                                       בהירארכיה
  input logic i0 ,
  input logic i1,// input logic sel //
    assign y = sel ? i1 : i0;
 endmodule
                                                                  שימוש ברכיבהים
module mux4x1 (
                                                          משמשים לכתיבה הירארכית.
    input logic [1:0] sel,
                                                          יש להגדיר את כל אבני הבניה
    input logic i0, i1, i2, i3,
                                                                 COMPONENTS -D
    output logic y mux
                                                               בארכיטקטורה העליונה
) ;
                                                           דוגמה: בורר 4=>1 שמורכב
logic mux2_y0, mux2_y1 ;
                                                            1 \le 2 משלושה בוררי יסוד
mux2 mux2 1
(.i0(i0),.i1(i1),.sel(sel[0]),.y(mux2 y0));
                                                         MUX2
mux2 mux2 2
(.i0(i2),.i1(i3),.sel(sel[0]),.y(mux2 y1));
mux2 mux2 3
(.i0(mux2_y0),.i1(mux2_y1),.sel(sel[1]),.y(y_mux));
endmodule
module mux2v #(parameter SIZE=8)
                                                         <u>תכן גנרי שימוש ב GENERIC</u>
(output q, input [SIZE-1:0] a, input [SIZE-1:0] b,
input sel);
 endmodule
mux2v #(.width(8)) mux2v_1 (.a(a), .b(b), .sel(sel),
.q(q));
```

8. תהליך סינכרוני פשוט (ללא מכונת מצבים)

```
logic resetn, one_sec_flag;
                                                                              <u>דוגמה</u>
int one_sec;
const int sec = 5;
always_ff @(posedge clk or negedge resetn) begin
int one sec;
 const int sec = 5;
 if (!resetn)
    begin
        one sec <= 0;
        one sec flag <= '0;
    end
    else begin
        one sec = one sec + 1;
        if ( one sec == sec) begin
            one sec flag <= '1;
             one sec \leftarrow 0;
        end
        else begin
               one_sec_flag <= '0;</pre>
               one_sec <= one_sec + 1;</pre>
        end
    end
end
```

<= NON BLOCKING כל ההצבות

9. תהליך צירופי (אסינכרוני)

```
logic a_gt_b;
int a_comb, b_comb;

always_comb begin
    a_gt_b = '0;
if (a_comb > b_comb)
    begin
        a_gt_b = '1;
    end
end


assign a_gt_b = (a_comb > b_comb) ? '1 : '0;
```

= BLOCKING כל ההצבות

10. מכונת מצבים תהליך סינכרוני ותהליך אסינכרוני

<pre>enum logic [2:0] {IDLE, WRITE, READ} array_ps, array_ns;</pre>	הגדרה
<pre>always_ff @(posedge clk or negedge resetN) array_ps <= #1 resetN ? 2'd0 : array_ns;</pre>	תהליך סינכרוני
always_comb	מעברים
<pre>case (array_ps) IDLE : array_ns = in1 ? READ :</pre>	
<pre>READ : array_ns = (in3 & in2) ? READ : IDLE; WRITE : array_ns = in1 ? IDLE : WRITE; default : array ns = {2{1'bx}};</pre>	
endcase	

11. העתקת קוד לדו"ח תוך שמוש ב- ++NOTEPAD



12. הבהרות והמלצות שמקלות על העבודה

:גיבוי

- את עבודתך. GOOGLE את לזכור לגבות לרשת DRIVE Z ולענן
- וגיש גם מחוות המחשבים בטכניון אם נכנסים עם **שם המשתמש של המעבדה**. DRIVE Z ☑
- בכל יום לעשות QAR לכל הפרויקט (כולל תוצאות סימולציה, שרטוטים וכו') ולשמור גרסה 🗹 בענו.
 - ש לגבות בענן גם את כל מסמכי ה- WORD. ☑