

מערכות ספרתיות ומבנה המחשב (044252) סמסטר אביב תש"פ

בחינה סופית – מועד א <mark>פתרון</mark> 2020 באוגוסט

			<u>1</u>	ור	<u>ט</u>			
מספר סטודנט								

משך המבחן: 3 שעות (180 דקות). תכננו את זמנכם היטב.

<u>חומר עזר:</u> אין להשתמש בכל חומר עזר בכתב, מודפס או אלקטרוני, פרט לדפי העזר שיחולקו במהלך הבחינה ולמחשבון.

הנחיות והוראות:

- הבחינה כתובה על גבי 22 עמודים כולל עמוד זה והעמוד הקודם (בדקו בתחילת הבחינה שלא חסרים לכם עמודים).
- בתחילת הבחינה תקבלו חוברת בחינה, מחברת טיוטה, דפי עזר וטופס תשובות ממוחשב. בסיום הבחינה,
 החזירו את חוברת הבחינה וטופס התשובות הממוחשב בלבד.
 - יש לענות על כל השאלות בגוף המבחן ובנוסף להעתיק את תשובותיכם הסופיות אל דפי התשובות.
 - אין **לתלוש או להפריד** דפים מחוברת הבחינה, ממחברות הטיוטה ומדפי העזר.
 - יש לכתוב את התשובות באמצעות עט שחור או כחול בלבד. אין לכתוב או לצייר בעט אדום.
- רשמו את מספר הסטודנט שלכם על חוברת הבחינה (בראש עמוד זה), על דפי העזר, ועל כל מחברות הטיוטה. ודאו כי על מחברת הבחינה ועל טופס התשובות האמריקאי מודבקת מדבקת הנבחן שלכם.
 - לא מורדות נקודות (אין "קנס") בגין תשובה שגויה. לכן, כדאי לסמן תשובה כלשהי לכל שאלה.
- ציון שאלות רב הברירה ייקבע על סמך סריקה ממוחשבת של טופס התשובות בלבד. לא לשכוח לסמן בטופס התשובות הממוחשב את מספר הטור שלכם (מופיע בראש עמוד זה).
- את התשובות לשאלות הפתוחות יש לכתוב בדף אשר מצורף בתחילת מחברת הבחינה. לנוחיותכם,
 בכל שאלה פתוחה ישנו איזור לכתיבת הפתרון, אך תשובות אשר ייכתבו באיזור זה לא יבדקו.
- אסור שימוש בכל חומר חיצוני מלבד מחשבון. אסורה העברת חומר כלשהו בין הנבחנים, ואסורה כל תקשורת עם אנשים אחרים או כל מקור מידע. האיסור חל על כל צורות התקשורת מילולית, חזותית, כתובה, אלקטרונית, אלחוטית, טלפתית, או אחרת. בפרט, אין להחזיק בטלפון סלולארי.

בהצלחה!



:<u>13 שאלה</u>

Pcsource	<i>PCwrite</i>	Regwrite	PCCen	IntExcep	CauseWrite	SEPCWrite	IntCause
							\ <u></u>

א.

	6	7	8	10
IntExcep				

ב.

t2	
t3	

<u>שאלה 14:</u>

0x1AA0 000C	OuterLoop:	sub s3, s1, s0	// s3 = N-i-1
0x1AA0 0010		addi s3, s3, -1	
0x1AA0 0014	InternalLoop:	slli t0, s2,	
0x1AA0 0018		add t0, t0,	
0x1AA0 001C		addi t1,, 4	// access a[j]
0x1AA0 0020		lw a0, 0(t0)	// access a[j+1]
0x1AA0 0024		lw a1, 0(t1)	
0x1AA0 0028		bge,,,	// swap cells
0x1AA0 002C		a1, 0()	
0x1AA0 0030		a0, 0()	
0x1AA0 0034	AfterSwap:	addi s2, s2, 1	
0x1AA0 0038		bne s3, s2, InternalLoop	
0x1AA0 003C		addi, x0,	// j = 0
0x1AA0 0040		addi s0, s0, 1	
0x1AA0 0044		bne s0, s7, OuterLoop	
0x1AA0 0048	Exit:		// done



<u>:15 שאלה</u>

T.	.λ	ב.	א.
			 -
			 -
			 -
			-


<u>שאלה 61:</u>

f(x,y,z,w) =	



<u>שאלה 17:</u>

אי	כן / ל	פועל בצורה תקינה	.א
עבורו המעגל עומד t_{skew} ע	, מהו הערך ש	מבין הערכים הבאים	ב.
	?נאמי	במשטר הזמנים הדי	
		-2ns .1	
		3ns .2	
		0ns .3	
		4. אף ערך	
		1ns .5	
$\leq t_{bu}$	uffer ≤		.λ





שאלה 1 (5 נקודות)

נתון קוד ה-SystemVerilog הבא:

```
module my_module(
    input logic clk,
    input logic [1:0] a,
    input logic b,
    output logic o1,
    output logic 02,
    output logic o3,
    output logic 04
);
    always comb begin
        casex(a)
            2'b00: o1 = 1'b0;
            2'b1?: o1 = 1'b1;
        endcase
    end
    always_ff @(posedge clk) begin
        02 = b;
        o3 <= a[0];
        04 = 03;
    end
endmodule
```

כמה רכיבי זיכרון ייווצרו בתהליך הסינתזה של קוד זה?

- 1 .א
- ב. 2
- ג. 3
- 4 .т
- ה. 5



פתרון:

התשובה הנכונה היא תשובה ד': ייווצרו ארבעה רכיבים.

הקוד מורכב משני procedural blocks. הבלוק הראשון הוא בלוק מסוג procedural blocks. מכיל בתוכו משפט case. כפי שנלמד בכיתה, במשפטי conditional בהם מתבצע פיצול של הבעוכו משפט case. יש לדאוג להשמה בכל המקרים האפשריים. תווים z,x או ? הם תווים מיוחדים שיכולים להיות 0 או 1. במידה ולא מתבצעת השמה בכל המקרים האפשריים, נוצר/ים רכיב/י זיכרון (מסוג latch). במקרה זה, 01 הוא בעל ביט אחד, ולכן יווצר latch אחד.

הבלוק השני הוא בלוק מסוג always_ff אנחנו יודעים שכאשר משתמשים ב-always_ff נמה לפחות רכיב זיכרון (מסוג FF) אחד, אבל יש לקרוא את הקוד באופן מעמיק כדי להבין כמה לפחות רכיב זיכרון ייווצרו, כאשר סוג ההשמה (blocking/non-blocking) יכול להשפיע. במקרה זה, רכיבי זיכרון ייווצרו, כאשר סוג ההשמה (לפני עליית השעון) של הכניסה (b ולכן ייווצר רכיב זיכרון אחד כתוצאה מההשמה הראשונה (ללא תלות בסוג ההשמה). O3 מקבל את הערך הקודם של הכניסה [a[0] ולכן ייווצר עוד רכיב זיכרון (ללא תלות בסוג ההשמה הקודמת או ההשמה הזו, משום שהן לא תלויות אחת בשנייה). אם ההשמה של O3 היא מסוג procedural block היא מסוג procedural block תתבצע רק בסוף ה-blocking ותסומן בטבלת המעקב בסוגריים. אם ההשמה של O3 היא מסוג plocking, היא תתבצע בסיום ההשמה ולא תסומן בסוגריים. כתלות בסוג blocking יקבל את הערך הישן או החדש של O3. אם ההשמה של O3 היא מסוג plocking יווצר רכיב זיכרון. טבלת המעקב המתארת את הבלוק השני עבור גירסה 1 של השאלה:

		() () () ()
	לפני	אחרי
	עליית	עליית
	השעון	השעון
a[0]	0	
b	0	٨.
O2		0
O3	0	(0)
O4		0

כאשר כל חץ מהעמודה הראשונה אל העמודה השנייה מצביע על יצירה של FF.



שאלה 2 (5 נקודות)

נתון אוסף מילים באורך 4 ביט מהצורה abcd. אוסף המילים מהווה קוד, כאשר נתון אוסף מילים באורך a ביט מהצורה a. בכדי לשפר את יכולת גילוי השגיאות, הוחלט a הוא ה-abcdxyz באר מילה תהיה מהצורה abcdxyz, כאשר מתקיים:

- אשר שייכת לקוד המקורי של המילה של המילה של סיבית הזוגיות של המילה -x
- אשר שייכת לקוד המקורי, כלומר סיבית abcd אשר שייכת לקוד המקורי, כלומר סיבית -yאשר גורמת למספר ה-1-ים במילה להיות אי זוגי.
 - abcdxy סיביות הזוגיות של המילה -z

הניחו כי הקוד מכיל לפחות שתי מילים, ובחרו את הטענה הנכונה:

- א. עבור כל קוד מהצורה $\{abcd\}$, הקוד המורחב, $\{abcdxyz\}$, מגדיל את מרחק הקוד ב-3
- ב. בהינתן כי מרחק הקוד של הקוד המקורי, $\{abcd\}$, הוא 2, מרחק הקוד ב. בהינתן כי מרחק הקוד של הקוד החדש, $\{abcdxyz\}$, הינו בהכרח
- ג. קיים קוד מקורי, $\{abcd\}$, בעל מרחק קוד השווה ל-1, אשר הקוד המורחב $\{abcd\}$, הוא בעל מרחק קוד השווה ל-4
- ד. קיים קוד מקורי, $\{abcd\}$, בעל מרחק קוד השווה ל-1, אשר הקוד המורחב ד. קיים קוד מקורי, $\{abcdxyz\}$, הוא בעל מרחק קוד השווה ל-1
 - ה. תשובות ב' ו-ג' נכונות



<u>פתרון</u>:

תשובה ג

תחילה ננתח את מבנה הקוד החדש. אנו יודעים כי סיבית הזוגיות $oldsymbol{x}$ מתקבלת על ידי החישוב הבא:

$$x = a \oplus b \oplus c \oplus d$$

בכדי לחשב את סיבית z נבצע את הפעולה הבאה:

$$z = a \oplus b \oplus c \oplus d \oplus x \oplus y = x \oplus x \oplus x' = x'$$

כלומר צורתו של הקוד החדש הינה:

abcdxx'x'

- א. לא נכון. נתבונן בקוד הבא: {1001,1010} מרחק הקוד במקרה זה הוא . לא נכון. נתבונן בקוד הבא: {1001,1010} מרחק החדש אשר נקבל הוא . לאחר הוספת הסיביות, הקוד החדש נותר 2 ולכן התשובה אינה . (1001011,1010011). מרחק הקוד החדש נותר 2 ולכן התשובה אינה נכונה.
 - ב. לא נכון. ראו תשובה א'.
- ג. נכון. על פי המשפט אשר נלמד בכיתה, עבור קוד בעל מרחק קוד השווה ל-1, הוספה של סיביות זוגיות/אי-זוגיות מגדילה את מרחק הקוד ב-1. על פי הניתוח אשר בוצע בתחילת הפתרון אנו רואים כי הסיביות אשר נוספות לכל מילה הן סיביות זוגיות/אי-זוגיות בלבד. כל אחת מן הסיביות אשר נוספות מגדילה את מרחק הקוד ב-1. כיוון שמרחק הקוד המקורי הינו 1, מרחק הקוד החדש הינו 4. למעשה, משפט זה נכון עבור כל קוד בעל מן הצורה (abcd) אשר מרחק הקוד שלו שווה ל-1.
 - ד. לא נכון. ראו תשובה ג'.
 - ה. לא נכון. ראו תשובות קודמות.



שאלה 3 (5 נקודות)

בשאלה זו התעלמו מקיום תנאי ה-hold במערכת.


מלא forwarding במהלך התכנון של מעבד Pipelined RISC-V במהלך התכנון של מעבד hazard detection unit- וו- $(WB \to DEC, MEM \to EXE, WB \to EXE)$ של setup- זמני ה-execute מתקבלת בשלב ה-branch מתקבלת של הרגיסטר PC זהים לאלו של הרגיסטרים אשר מפרידים בין השלבים.

במעבד נפלה תקלה אשר גרמה להפרה של תנאי ה-setup של משטר הזמנים הדינאמי בשלב במעבד נפלה תקלה אשר גרמה להפרה של t_{pd} של ה-Branch comparator התקלה נגרמת מכיוון שזמן ה- t_{pd} של ה-execute בתיסטר משחלה כי תהליך הייצור גורם להיווצרותו של skew ברגיסטר משחלה כי תהליך הייצור גורם להיווצרותו של השלבים השונים), וכי לא ניתן למנוע סטייה זו בשום לרגיסטרים האחרים אשר מפרידים בין השלבים השונים), וכי לא ניתן למנוע סטייה זו בשום צורה. בטבלה מתוארים פרמטרי המערכת. רכיבים אשר זמן ה- t_{pd} שלהם לא צוין הם בעלי זמן ה- t_{pd} זנים.

	in a cpa par
Timing	
5 <i>ns</i>	Memory access (data or instruction)
4ns	Read/write a value from/to the register file
5 <i>ns</i>	ALU operation
7ns	branch comparator
10 <i>ns</i>	(זמן המחזור של המעבד המקורי) T
3ns	Skew
3ns	$t_{pcq}(IF/DEC), (DEC/EXE), (EXE/MEM), (MEM/WB), (BR/MEM)$
2ns	$t_{su}(IF/DEC)$, (DEC/EXE) , (EXE/MEM) , (MEM/WB) , (BR/MEM)
1ns	$t_{pcq}(EXE/BR)$
1ns	$t_{su}(EXE/BR)$

בכדי לפתור את הבעיה הוצעו שלושה רעיונות:

- $T_{new} = 12ns$. הגדלת זמן המחזור של המעבד
- 2. הוספת שלב חדש ל-Pipeline בין שלב ה-wercute בין שלב ה-memory, אשר יקרא לorwarding. רכיב ה-branch comparator יעבור לשלב זה. במידה וישנו צורך ב-branch comparator הוא מבוצע בשלב ה-execute והשלב החדש מקבל את הערכים העדכניים ביותר. הוא מבוצע בשלב ה-dorwarding והשלב החדש מקבל את הערכים הכללי נוספת גם התמיכה הרלוונטית לצורך תפקוד תקין של מנגנון ה-br שלב ה-exe/br יפריד בין שלב ה-exe/br ויהיה בעל הפרמטרים אשר היא. הרגיסטר pexe/br, יפריד בין שלב ה-br לשלב ה-mem, mem, mem, שונו בטבלה. פרמטרי הרגיסטר אשר יפריד בין שלב ה-abr לשלב ה-מעבד נקבע על פי זהים לרגיסטרים המקוריים ומופיעים בטבלה. זמן המחזור של המעבד נקבע על פי השינויים. מצורף איור של הצעה זו.
- branch comparator- השארת המעבד המקורי ללא שינוי, למעט העברה של רכיב ה-memory. לשלב ה-memory





העדיפות העיקרית של מתכנני המערכת הוא latency קצר ורק לאחר מכן מתכנני המערכת הוא גבוה (מקסימלי).

מבין מהמשפטים הבאים, מהו המשפט הנכון על בסיס שיקולי המתכננים?

- א. ההצעה הטובה ביותר היא הצעה 2, לאחריה הצעה 3 ולבסוף הצעה 1
- ב. ההצעה הטובה ביותר היא הצעה 2, לאחריה הצעה 1 ולבסוף הצעה 3
- ג. ההצעה הטובה ביותר היא הצעה 3, לאחריה הצעה 2 ולבסוף הצעה 1
- ד. ההצעה הטובה ביותר היא הצעה 3, לאחריה הצעה 1 ולבסוף הצעה 2
 - ה. הצעות 1 ו-3 שקולות, וטובות יותר מהצעה 2



<u>: פתרון</u>

תשובה ג'.

ראשית נשים לב כי במעבד בשלב ה-mem מתקיים:

$$t_{nd}(EXE/MEM) + t_{nd}(logic) + t_{su}(MEM/WB) \le T + skew$$

כלומר ניתן להוסיף לוגיקה אשר אינה מקיימת:

$$t_{pd}(EXE/MEM) + t_{pd}(logic) + t_{su}(MEM/WB) \le T$$

אך עומדת בתנאי הראשון.

:1 הצעה

עבור זמן המחזור החדש, בשלב ה-exe יתקיים:

$$t_{pd}(DEC/EXE) + t_{pd}(br\;comp) + t_{su}(EXE/MEM) = 12ns \leq 12ns = T_{new}$$

כלומר אנו עומדים בתנאי ה-su.

המעבד זהה למעבד ה- pipelined RISC-V כפי שנלמד בכיתה, אך עם זמן מחזור שונה. לכן מתקיים:

$$Throughptut = \frac{1}{T_{new}} = \frac{1}{12ns} = \frac{1}{12}GHz = 83.33Mhz$$

$$Latency = 5 \cdot T_{new} = 12ns \cdot 5 = 60ns$$

:2 הצעה

נשים לב כי הוספת השלב החדש מאפשרת עמידה בתנאי ה-su יחד עם זמן המחזור הישן:

$$t_{pd}(EXE/BR) + t_{pd}(br\ comp) + t_{su}(BR/MEM) = 1 + 7 + 2 = 10ns \le 10ns = T$$

$$t_{pd}(DEC/EXE) + t_{pd}(ALU) + t_{su}(EXE/BR) = 3 + 5 + 1 = 9ns \le 10ns = T$$

עבור המעבד בעל השלב הנוסף אין שינוי ב-throughput (נשארנו עם אותו זמן המחזור), אך הוספנו שלב ל-Pipe ולכן זמן ה-Latency גדל.

$$Throughptut = \frac{1}{T} = \frac{1}{10ns} = \frac{1}{10}GHz = 100MHz$$

$$Latency = 6 \cdot T = 6 \cdot 10ns = 60ns$$

:3 הצעה

בהצעה זו מזיזים את ה-branch comparator לשלב ה-mem, לכן צריך לבדוק את האם התנאי הבא מתקיים:

$$t_{pd}(EXE/MEM) + t_{pd}(br\,comp) + t_{su}(MEM/WB) \le T + skew$$

וניתן לראות כי אכן

$$3 + 7 + 2 = 12ns \le 13ns = T + skew$$

כלומר, במידה ומבצעים את הזזת ה-branch comparator לשלב ה-mem, ניתן להותיר את זמן המחזור ללא שינוי, וכך קורה גם עם מספר שלבי ה-pipe, לכן:

Throughptut =
$$\frac{1}{T} = \frac{1}{10ns} = \frac{1}{10}GHz = 100MHz$$

Latency = $5 \cdot T = 5 \cdot 10ns = 50ns$

לסיכום:

הצעה 3	2 הצעה	הצעה 1	
Latency = 50ns	Latency = 60ns	Latency = 60ns	
Throughptut = 100MHz	Throughptut = 100MHz	Throughptut = 83.33Mhz	

לכן, על פי סדר העדיפויות שהוגדר, ההצעה הטובה ביותר היא הצעה 3, לאחריה הצעה 2 ולבסוף הצעה 1, כלומר התשובה הנכונה היא ג'.



<u>:שאלה 4 (5 נקודות)</u>

נתוני שאלה זו זהים לאלו של השאלה הקודמת. כל שלוש ההצעות עובדות תחת ההנחה שפקודות קפיצה אינן מתבצעות, ובמידה ומתגלה כי קפיצה כן צריכה להתבצע מבוצע שימוש במגנון flush בדומה לנלמד בכיתה.

מהו מספר הפקודות אשר עליהן מתבצע ה-flush במידה ויש בו צורך?

- א. הצעה 1-2 פקודות, הצעה 2-2 פקודות, הצעה 3-2 פקודות
- ב. -2 פקודות, הצעה -2 פקודות, הצעה -3 פקודות, ב.
- ג. הצעה 1 2 פקודות, הצעה 2 3 פקודות, הצעה 3 3 פקודות
- ד. הצעה 1 3 פקודות, הצעה 2 3 פקודות, הצעה 3 3 פקודות

<u>פתרון:</u>

תשובה ג.

נשים לב כי הצעה 1 זהה לנלמד בכיתה. בהצעה 2 אנו מוסיפים שלב ומזיזים את שלב ההחלטה, לשלב הרביעי ולכן ההחלטה, לשלב הרביעי כלומר יזרקו 3 פקודות. בהצעה 3 ההחלטה זזה לשלב הרביעי ולכן גם במקרה זה יזרקו 3 פקודות.



שאלה 5 (5 נקודות)

נתונות שתי פונקציות: f ו-g המקבלות כקלט מספר בינארי בן 4 סיביות g-ות. הפונקציה f מוציאה 1 אם ורק אם המספר מתחלק ב-'2' ללא שארית. הפונקציה g מוציאה 1 אם ורק אם המספר מתחלק ב-'2' ללא שארית. שימו לב: המספר g אינו יכול להתקבל כקלט.

הפונקציה h ממומשת באופן הבא:

$$h(w, x, y, z) = (f(w, x, y, z) \oplus g(w, x, y, z)) \cdot \overline{wxyz}$$

כאשר הסימן ⊕ מציין את הפונקציה XOR.

כאשר מצמצמים את לסכום מכפלות, אילו מהביטויים הבאים מתאר את הפונקציה המצומצמת ביותר?

$$h(w, x, y, z) = w'y'z' + wx'y' + wyz' + w'x'y$$
 .

$$h(w, x, y, z) = w'y'z' + wx'y' + wyz' + w'x'y + x'z'$$
 ...

$$h(w, x, y, z) = x'z'$$
 .

$$h(w, x, y, z) = x'z' + wxyz . T$$



<u>פתרון</u>:

נתבונן במפת קרנו של שתי הפונקציות:

:f הפונקציה :g הפונקציה

WX	00	01	11	10
yz				
00	φ		1	
01				1
11	1		1	
10		1		

WX	00	01	11	10
yz				
00	φ	1	1	1
01				
11				
10	1	1	1	1

 $: \overline{wxyz}$ -בין שתי הפונקציות, מוכפלת ב- XOR ולכן h ולכן

WX	00	01	11	10
yz				
00	φ	1		1
01				1
11	1			
10	1		1	1

מצמצום מפת הקרנו נקבל:

h(wxyz) = w'y'z' + wx'y' + wyz' + w'x'yשימו לב שהביטוי x'z' הינו מיותר ומסומן כבר ע"י הגוררים האחרים. תשובה .'א



שאלה 6 (5 נקודות)

 $f(w,x,y,z) = \sum (3,4,5,11,12,13) + \sum_{\phi} (6,7,15)$ נתונה הפונקציה הבאה: (סלקטורים) בגדלים שונים, ושערי AND (לא ניתן השתמש ב-NOT).

מהנדס מעוניין לממש את הפונקציה בעזרת מספר מינימלי של בוררים בעדיפות ראשונה, ובוררים קטנים ככל האפשר בעדיפות שניה. ניתן להשתמש בשערים הלוגיים הנתונים באופן חופשי.

איך ניתן לממש את הפונקציה באופן המיטבית על פי סדר העדיפויות אשר הוגדר?

- א. אין צורך בבוררים במימוש הפונקציה.
 - ב. בעזרת בורר $1 \rightarrow 2$ יחיד.
 - ג. בעזרת בורר $1 \rightarrow 4$ יחיד.
 - ד. בעזרת בורר $1 \rightarrow 8$ יחיד.
 - $4 \rightarrow 1$ ה. בעזרת שני בוררים בגודל




<u>: פתרון</u>

		Lance and	
'איה	הפונק	רוו נעל	מפת ק
	1.2.2.		1. 3.3.2

WX	00	01	11	10
yz 00				
00		1	1	
01		1	1	
11	1	φ	φ	1
10		φ		

:לכן, הפונקציה המצומצמת תראה כך
$$f(w,x,y,z) = y'x + yz$$

הפונקציה המצומצמת ניתנת למימוש בעזרת בורר 2 o 2, באופן הבא:



כמובן ניתן לפתור את השאלה בעזרת טבלת אמת כפי שראינו בתרגול, ובדיקת כל אפשרויות הקלטים בכניסות הבקרה של הבוררים.



שאלה 7 (5 נקודות)

עבור הפקודות הבאות, איזו פקודה לא ניתן לממש כפקודה אמיתית (לא פסאודו-פקודה) במעבד ה-Multicycle RISC-V ?

ניתן לבצע שינויים בבקר והוספת בוררים וחיווטים במסלול הנתונים של המעבד, אך אסור לבצע שינויים ביחידות ה-Register file, Memory, ALU.

אשר מחליפה בין התוכן של שלושת הרגיסטרים swap rd, rs1,rs2 א. פקודת כך שמתקיים:

.rs1->rs2, rs2->rd, rd->rs1

- rd אשר טוענת את הערך השמור ברגיסטר mv rd, rs1,rs2 ב. פקודת rs2 ו-rs2.
- ג. פקודת addi24 rd, rs, imm אשר מוסיפה ערך addi24 rd, rs, imm ג. פקודת rs לערך אשר שמור ברגיסטר
- rd=rd+rs1+rs2 אשר מבצעת את add3 rd, rs1, rs2 ד. פקודת add3 rd, rs1, rs2 שומרת את התוצאה לרגיסטר (rd שומרת את התוצאה לרגיסטר)
 - ה. ניתן לממש את כל הפקודות הנ״ל.

<u>פתרון:</u>

תשובה ג' נכונה:

לא ניתן לממש addi24 מכיוון שלא ניתן לקודד בפקודת אסמבלי (בגודל 32 ביט) גם opcode, גם מספרי רגיסטרים, וגם ערך mm של 24 ביטים.



<u>שאלה 8 (5 נקודות)</u>

נתונה טבלת המעברים של מערכת עקיבה בעלת כניסה אחת, X, ויציאה אחת, $^{ extsf{X}}$

	X=	=0	X=1		
Present State	Next state Z !		Next state	Z	
Α	A 0		В	0	
В	E	0	С	0	
С	Α	0	D	0	
D	А	0	D	1	
E	E	0	F	0	
F	E	0	С	0	


מהן מחלקות השקילות אשר מתקבלות מצמצום מכונת המצבים הנתונה?

- (ABCDEF) .א
- ב. (AB)(CD)(EF) ב.
- (AE)(BF)(CD) .a
- (A)(B)(C)(D)(E)(F) .T
 - (AE)(BF)(C)(D) .ה.




<u>פתרון</u>:

תשובה ה'.



$$P_1 = (D)(ABCDE)$$




$$P_{2} = (D)(ABDE)(C)$$

$$(D) (C) \qquad (ABEF)$$

$$X=0 \qquad X=1$$

$$(AEEE) \qquad (BCEC)$$

$$P_3 = (D)(AE)(BF)(C)$$



(BCFC)

$$P_4 = (D)(AE)(BF)(C)$$



שאלה 9 (5 נקודות)

התקשורת בין חיפה לתל אביב מתבססת על פרוטוקול ה-UART הבסיסי כפי start התקשורת 8 סיביות מידע, סיבית וסיבית פידור נשלחות 8 סיביות מידע, סיבית וסיבית (words). על הקו נשלחות מילים (words) באורך 64 סיביות. קצב שידור המילים הוא $f_{word} = 2000 \ \left[rac{words}{sec}
ight]$

לאור השיבושים הרבים בקו התקשורת, החליטו מתכנני הקו לשלוח, בנוסף למילה המקורית, סיבית זוגיות עבור כל בית במילה, ללא ביצוע שינויים בפרוטוקול ה-UART הבסיסי כפי שנלמד בכיתה. השינוי היחיד אשר ניתן לבצע הוא שינוי משך השידור של ביט בודד (T_{hit}) .

מהו משך השידור $T_{bit-new}$ אשר יאפשר שמירה על קצב שידור המילים המקורי?

- 5.56µsec א.
- ב. 5.68*µsec*
- 6.25*µsec* .ג
- 6.94*μsec* .**T**
- 7.81*µsec* .ה



פתרון:

לפני השינוי, כדי לשלוח מילה היינו צריכים לשדר 8 פעמים על בסיס הפרוטוקול, לפני השינוי, כדי לשלוח מילה היינו צריכים לשדר 8 סיביות. כיוון שלכל שידור מעביר 8 סיביות לכל שידור מתווספות סיבית התחלה וסיבית סיום היינו משדרים סה"כ 80 סיביות לכל מילה. קצב השידור של מילה אשר היה מתקבל הינו: $\frac{f_{word-old}}{\text{bits-per-word} \cdot T_{bit-old}}$

לאחר השינוי, מכיוון שבכל מילה יש 8 בתים, ולכל בית אנחנו מוסיפים ביט זוגיות, אנחנו נוסיף עוד בית שלם/שני בתים של סיביות מידע, ובכך נצטרך לשדר שידור נוסף. מה שגורר שידור של סה"כ 90 סיביות עבור מילה אחת, ונותן קצב של:

$$.f_{word-new} = \frac{1}{new_bits_per_word \cdot T_{bit-new}}$$
 $.f_{word-new} = \frac{1}{new_bits_per_word}$ כאשר

מהדרישה לערכו נקבל:

$$f_{word_{old}} = \frac{1}{new_{\mathrm{bits_{per_{word}}}} \cdot T_{bit-new}} \Rightarrow T_{bit-new} = \frac{1}{f_{word_{old}} \cdot new_{\mathrm{bits_{per_{word}}}}} = 5.56 \cdot \mu sec$$
 $f_{word_{old}} = 2000; new \ bits \ per \ word = 90 \rightarrow T_{bit-new} = 5.56 \mu sec$



<u>שאלה 10 (5 נקודות)</u>

במפעל לייצור מעבדים התגלתה תקלה במעבדי ה-Multicycle RISC-V (מכונת המצבים זהה לזו אשר נתונה בדף העזר). התקלה מתרחשת בעת ביצוע הכתיבה ל-register file. בכל כתיבה שנייה אל ה-register file הכתיבה נכשלת. על מנת לפתור את התקלה, הוצע לבצע את שלב ה-Write Back פעמיים בכל פעם שבה נדרש לבצע כתיבה אל ה-register file.

בהנתן כי ניתן לבצע שינויים במכונת המצבים בבקר, אך לא ניתן לשנות את מסלול הנתונים, מהו מספר המצבים המינימלי שיש להוסיף למכונת המצבים בבקר, על מנת לתמוך בפתרון זה?

- א. אין צורך בהוספת מצבים חדשים
 - ב. הוספת מצב חדש אחד
 - ג. הוספת שני מצבים חדשים
 - ד. הוספת שלושה מצבים חדשים
 - ה. הוספת ארבעה מצבים חדשים
 - ו. אין אפשרות לתמוך בפתרון זה



<u>פתרון</u>:

למעשה, עלינו לשים לב כי השלב שהמעבד לא מצליח לבצע הוא שלב ה-WB. כלומר עלינו בסה"כ לבצע פעמיים רק את שלב ה-WB ולא את כל מהלך הפקודה, זאת בשל העובדה שזה מעבד Multicycle והפקודה הבאה לא תתחיל עד לסיום הפקודה הנוכחית.

מכיוון שאסור לנו לשנות שום דבר ב $data\ path$, הפתרון שלנו יהיה שינוי מכונת מכיוון שאסור לנו לשנות שום דבר בWB המקורי של הפקודות המבצעות שלב לכן נוסיף מצב נוסף לאחר שלב הבר. כך נבטיח כתיבה מוצלחת בכל פקודה.


הפקודות שמבצעות שלב WB הן, LW, פקודות שמבצעות שלב WB, ופקודת לכן נצטרך להוסיף 3 מצבים חדשים סך הכל.

נשים לב שפתרון הכולל הוספת מצב חדש בלבד לWB אינו אפשרי מכיוון
 שאת כל אחד מהמצבים האלו אנחנו מבצעים באופן ספציפי לאותה פקודה.



<u>שאלה 11 (5 נקודות)</u>

נתונה המערכת הבאה:



זמן ההשהייה של כל רכיב כתוב בתוכו ונתון ב-ns.

נרצה לצנר את המערכת בעזרת רגיסטרים אידיאליים על מנת לקבל throughput מקסימלי בעדיפות ראשונה, ומספר רגיסטרים מינימלי בעדיפות שניה.

מהו מספר הרגיסטרים המינימלי אשר דרוש לצורך צינור המערכת על פי סדר עדיפויות זה?

- 5 .א
- ב. 8
- ג. 9
- 10 .т
- ה. 12




<u>פתרון</u>:


ניזכר כי:

$$throughput = \frac{1}{T_{min}}$$

זמן ההשהיה הארוך ביותר ליחידה הוא 3ns והוא מגדיר לנו את זמן המחזור $throughput = rac{1}{3ns} = rac{1}{3}GHz$ ראשית, נשרטט את המעגל בצורה שונה (נוחה יותר):



כעת נבודד את הרכיבים בעלי ההשהיה הגבוהה ביותר:



נבדוק האם יש מסלול מרגיסטר לרגיסטר עם זמן השהייה גדול מ-3, מכיוון שאין סיימנו, וקיבלנו כי דרושים כ-9 רגיסטרים.



<u>שאלה 12 (5 נקודות)</u>

נתון מעבד Multicycle RISCV התומך בטיפול בחריגות, כך שהוא מפסיק את ריצת התוכנית במידה והתקבלה חריגה. אחד הסטודנטים בקורס "מערכות ספרתיות ומבנה המחשב" כתב את הקוד הבא:

0x1AA0 0000 0x1AA0 0004 0x1AA0 0008 0x1AA0 000C 0x1AA0 0010	Main:	addi x2, x0, 4 addi x4, x0, 1 mult x1, x2, x2 add x1, x1, x1 add x0, x1, x2
0x1AA0 0014 0x1AA0 0018 0x1AA0 001C 0x1AA0 0020 0x1AA0 0024 0x1AA0 0028 0x1AA0 002C	Loop:	addi x1, x1, -1 beq x1, x0, EXIT add x4, x4, x4 div x0, x1, x1 j Loop sw x4, 0(x4)

שימו לב:

רכך rs1, rs2 מבצעת כפל בין שני הרגיסטרים, $mult\ rd, rs1, rs2$ כך שמתקיים:

$$rd = rs1 \cdot rs2$$

:באופן דומה מבצעת חלוקה כך מבצעת $div\ rd, rs1, rs2$ באופן דומה rd=rs1/rs2

 $(1G=2^{30}B)$ 1GB הסטודנט בדק את רכיב הזיכרון וגילה כי נפחו הוא אותפו של הסטודנט בחן את הקוד וקבע בהחלטיות כי הרצת הקוד תגרום לחריגה. עזרו לסטודנט להבין מה היא החריגה אשר שותפו זיהה. סמנו את התשובה הנכונה ביותר:

- א. תתרחש חריגה מסוג "כתיבה לרגיסטר x0
 - ב. תתרחש חריגה מסוג "חלוקה ב 0"
- ג. התוכנית תקינה ותרוץ כהלכה (ללא חריגות)
- ד. תתרחש חריגה מסוג גישה לכתובת לא חוקית
 - ה. תתרחש חריגה מסוג גלישה (Overflow)



<u>פתרון:</u>

תשובה א' נפסלת מכיוון שהפעולה חוקית ואין חריגה כזו. תשובה ב' נפסלת מכיוון שהחלוקה ב – 0 לא תתבצע לעולם, אנו נקפוץ בפקודה beq לפני שנגיע לפקודת div ברגע שיתקיים השוויון.

נקבל Overflow בפעם האחרונה שנבצע Add x4, x4, x4 בעצם בעצם Coverflow את החישוב 2^30+2^30, התשובה היא כמובן 2^31. אך add זו פעולה עם סימן (signed) והמספר עם סימן הגדול ביותר שניתן לייצג הוא 2^31-1, לכן יהיה overflow יקרה לפני שניגש לזיכרון לכתובת לא חוקית ולכן תשובה overflow היא התשובה הנכונה. אם היה נתון שהפעולה הינה unsigned אז ד' הייתה הנכונה שכן גודל הזיכרון הינו 2^30B.



<u>שאלה 13 (8 נקודות)</u>

נתון מעבד מסוג Multicycle RISC-V שיכול לטפל בחריגות (Exceptions). בשאלה זו נתמקד בחריגות אשר נגרמו ע"י חלוקה ב-0 (על ידי הפרדה למצבים בשאלה זו נתמקד בחריגות אשר נגרמו ט"י חלוקה ב-0 (NO_DIVIDE_0 - בסיום הטיפול שונים במכונת המצבים – DIVIDE_0 ו-NO_DIVIDE_0. בסיום הטיפול בחריגה, הפקודה בה התרחשה החריגה מתבצעת מחדש.

מהנדס מעוניין להוסיף למעבד אפשרות לטפל גם בחריגות הנגרמות ע"י אות חיצוני (פסיקות – Interrupts). כאשר מגיעה פסיקה חיצונית, הבקר מקבל אות Interrupt=1 מאות חיצוני (ונשאר '1' עד לסיום הטיפול בפסיקה). המהנדס מעוניין שהמעבד יסיים את ביצוע שלבי הפקודה הנוכחית, ורק לאחר מכן יעביר את השליטה למערכת ההפעלה. לאחר סיום הטיפול בפסיקה, מערכת ההפעלה תחזור לפקודה הבאה בתכנית המקורית ולא תריץ שוב את הפקודה שבמהלכה התקבלה הפסיקה.

בנוסף, המהנדס החליט שעבור Interrupt חיצוני ישמר ב- SCAUSE הערך '0', ועבור חלוקה ב- 0, ישמר ב- SCAUSE הערך '1'.


למשל, אם המעבד נמצא במהלך שלב ה-Decode של LW, אז רק לאחר ביצוע שלב ה-WriteBack של הפקודה, השליטה תעבור למערכת ההפעלה. לאחר סיום הטיפול, המעבד יחזיר את השליטה לפקודה שלאחר ה-LW.

להלן השינויים במסלול הנתונים עבור טיפול בחריגות ופסיקות, ודיאגרמת המצבים של הבקר (שאר מסלול הנתונים של המעבד ללא שינוי כפי שנתון בדפי העזר).

שימו לב שנוספה כניסה חדשה בשם Interrupt לבקר, ויציאה חדשה בשם brtExcep הקובעת האם החריגה היא בעקבות אות חיצוני או לא.

<u>הערה</u>: ניתן להניח כי בכל רגע נתון קיימת לכל היותר חריגה אחת או פסיקה אחת (לא יכולות להתקבל חריגה ופסיקה בו זמנית).





מלאו את קווי הבקרה עבור מצב 11 המטפל בפסיקה בטבלה להלן (אין צורך למלא קווי הבקרה שלא נמצאים בטבלה). במידה וקו בקרה יכול להיות ערך שרירותי כלשהו יש לסמן ϕ עבור Don't Care.

PCsource	PCwrite	Regwrite	PCCen	IntExcep	CauseWrite	SEPCWrite	IntCause

מלאו בטבלה הבאה את ערך הסיגנל IntExcep, עבור המצבים הנתונים (כל מספר מייצג מצב מתאים במכונת המצבים):

	6	7	8	10
IntExcep				



ב.

המהנדס הוסיף את המימוש הדרוש והוא כעת תומך בחריגות עבור "חלוקה ב-0" ובפסיקות חיצוניות ע"י קו הבקרה *Interrupt.*

מהנדס אחר מעוניין לבדוק את תקינות המעבד ע"י הרצת הקוד להלן. הרגיסטרים *t0, t2, t3* מאותחלים לערך 0, והרגיסטר *t1* מאותחל לערך 10. שימו לב שלצורך השאלה, נתון הקוד שמערכת ההפעלה מריצה עבור כל טיפול בפסיקה / חריגה החל מכתובת 0x1c090000, כפי שניתן לראות להלן.

	0x10000000	div	t2, t1, t0
	0x10000004	addi	t3, t2, 5
	0x10000008	add	t3, t3, t3
Interrupt/exception handler:	0x1c090000	addi	t0, x0, 2
	0x1c090004	add	t3, t3, t3
	0x1c090008	jr	SEPC

כדי לבדוק את תקינות הקוד, המהנדס יוזם סיגנל Interrupt חיצוני במהלך שלב ה- **Decode** של הפקודה בכתובת 0x1000004. מה יהיו ערכי הרגיסטרים t2 ו- t3 לאחר סיום ביצוע הפקודה שבכתובת 0x1000008?



<u>פתרון</u>:

א.

Pcsource	<i>PCwrite</i>	Regwrite	PCCen	IntExcep	CauseWrite	SEPCWrite	IntCause
2	1	0	0	1	1	1	0

הוכדו		6	7	8	10	לע
יווו ו ו למי	IntExcep	φ	ϕ	ϕ	0	יא נקודות

שמילא ערך אחר עבור PCCen

ב.

:1 גרסה

בעקבות החלוקה ב-0. מערכת ההפעלה תגדיל Exception, יחול div, יחול את div ב- 2, ותחזיר את השליטה לקוד שיריץ שוב את הפקודה div ב- 2, ותחזיר את השליטה לקוד שיריץ t3 את התוצאה t3 ברגיסטר t2 (10 לחלק ל- 2). הפקודה הבאה תסתיים לרוץ ותעדכן את להיות 10 (5+5), למרות שקיבלה *Interrupt* ורק לאחר מכן תעביר את השליטה למערכת ההפעלה. מערכת ההפעלה תעדכן את t3 להיות 20 (20 כפול 2). כעת מערכת ההפעלה תחזיר שליטה לפקודה שבכתובת 0x10000008, משום שב-1nterrupt אנחנו לא לפקודה שגרמה לחריגה, אלא לפקודה הבאה. לאחר ביצוע הפקודה שבכתובת .(2 כפול 2), ערך הרגיסטר *t3* יהיה 40 (20 כפול 2).

בסה"כ: *12=5,* ו- *13=40.*

עבור גרסה 2, החישוב זהה אך המספרים שונים. t3=(8/4+4)*2*2=24: נקבל t3=(8/4+4)*2*2=24, ועבור t3=(8/4+4)*2*2=24



<u>שאלה 14 (8 נקודות)</u>

סטודנט חרוץ החליט לממש את אלגוריתם המיון bubble sort בעזרת קוד אסמבלי. האלגוריתם יבצע מיון על מערך של מספרים, כאשר כל מספר הוא בגודל של 4 בתים. עקב תקלה, חלקים מן המימוש נמחקו. עליכם להשלים את חלקי הקוד החסרים (מסומנים בקו תחתון) בכדי שהמימוש יפעל כנדרש. לנוחיותכם מצורף מימוש אלגוריתם המיון בקוד c:

הפונקציה *swap* מבצעת החלפה במיקומם של שני איברים במערך. במהלך המימוש הניחו כי המיפוי בין רגיסטרים למשתנים הוא:

```
s0 	o i, s1 	o N, s2 	o j, s10 	o arrשימו לב כי רגיסטר s1 מכיל את גודל המערך (s1)
```

<u>יש להשלים את הקוד אשר נתון להלן במקומות הנדרשים:</u>

0x1AA0 0000	Main:	addi s0, x0, 0	// s0 = i = 0
0x1AA0 0004		addi s7, s1, -1	// s7 = N-1
0x1AA0 0008		addi s2, x0, 0	// s2 = j = 0
0x1AA0 000C	OuterLoop:	sub s3, s1, s0	
0x1AA0 0010		addi s3, s3, -1	// s3 = N-i-1
0x1AA0 0014	InternalLoop:	slli t0, s2,	
0x1AA0 0018		add t0, t0,	
0x1AA0 001C		addi t1,, 4	
0x1AA0 0020		lw a0, 0(t0)	// access a[j]
0x1AA0 0024		lw a1, 0(t1)	// access a[j+1]
0x1AA0 0028		bge,,	<u>_</u>
0x1AA0 002C		a1, 0()	// swap cells
0x1AA0 0030		a0, 0()	
0x1AA0 0034	AfterSwap:	addi s2, s2, 1	
0x1AA0 0038		bne s3, s2, InternalLoop	
0x1AA0 003C		addi, x0,	// j = 0
0x1AA0 0040		addi s0, s0, 1	
0x1AA0 0044		bne s0, s7, OuterLoop	
0x1AA0 0048	Exit:		// done



			: <u>פתרון</u>
0x1AA0 0000	Main:	addi s0, x0, 0	// s0 = i = 0
0x1AA0 0004		addi s7, s1, -1	// s7 = N-1
0x1AA0 0008		addi s2, x0, 0	// s2 = j = 0
0x1AA0 000C	OuterLoop:	sub s3, s1, s0	
0x1AA0 0010		addi s3, s3 <u>,</u> -1	// s3 = N-i-1
0x1AA0 0014	InternalLoop:	slli t0, s2, <mark>2</mark>	
0x1AA0 0018		add t0, t <mark>0,</mark> <mark>s10</mark>	
0x1AA0 001C		addi t1, <mark>t0</mark> , 4	
0x1AA0 0020		lw a0, 0(t0)	// access a[j]
0x1AA0 0024		lw a <u>1, 0(t1)</u>	// access a[j+1]
0x1AA0 0028		bge <mark>a1, a0, AfterSwap</mark>	
0x1AA0 002C		<mark>sw</mark> a1, 0(<mark>t0</mark>)	// swap cells
0x1AA0 0030		<mark>sw</mark> a0, 0(<mark>t1</mark>)	
0x1AA0 0034	AfterSwap:	addi s2, s2, 1	
0x1AA0 0038		bne s3, s2, InternalLoop	
0x1AA0 003C		addi <mark>s2</mark> , x0, <mark>0</mark>	// j = 0
0x1AA0 0040		addi s0, s0, 1	
0x1AA0 0044		bne s0, s7, OuterLoop	
0x1AA0 0048	Exit:		// done



<u>שאלה 15 (8 נקודות)</u>

מעוניינים להוסיף מימוש של הפקודה dlw <u>כפסאודו פקודה</u> תוך שימוש בפקודות קיימות. פקודה זו מביאה מילה מהזיכרון לפי כתובת המחושבת באופן הבא: כתובת המילה מובאת מהזיכרון מהכתובת ששמורה ברגיסטר rs ועוד ערך ה-imm, ושומרת את המילה שהובאה מהזכרון ברגיסטר rd.

imm, ושומרת את המילה שהובאה מהזכרון ברגיסטר rd. פקודה זו בעלת הפורמט:
dlw rd, rs, imm
המבצעת את הפעולה הבאה:
$reg[rd] \leftarrow Mem[Mem[reg[rs]+imm]]$
א. כתבו את המימוש המינימלי של הפקודה כרצף של פקודות אמתיות (ניתן להשתמש ברגיסטרים t0,t1 במידת הצורך).
ב. מה מספר המחזורים <u>המינימלי</u> הנדרש לביצוע פסאודו פקודה זו במעבד
?single cycle RISC-V
ג. מה מספר המחזורים <u>המינימלי</u> הנדרש לביצוע פסאודו פקודה זו במעבד Multicycle RISC-V?



•	ד. כעת ניתן לבצע שינויים במעבד הכוללים הוס חיווטים. מה מספר המחזורים המינימלי הנדו
	?Multicycle RISC-V <u>אמיתית</u> במעבד



<u>פתרון</u>:

כתבו את המימוש המינימלי של הפקודה כרצף של פקודות אמתיות (ניתן להשתמש ברגיסטרים t0,t1 במידת הצורך).	א.
lw t0, imm(rs) lw rd, 0(t0)	
מה מספר המחזורים <u>המינימלי</u> הנדרש לביצוע פסאודו פקודה זו במעבד single cycle RISC-V?	ב.
2	
מה מספר המחזורים המינימלי הנדרש לביצוע פסאודו פקודה זו במעבד Multicycle RISC-V?10	λ.
כעת ניתן לבצע שינויים במעבד הכוללים הוספת/הרחבת בוררים, והוספת חיווטים. מה מספר המחזורים <u>המינימלי</u> הנדרש לביצוע פקודה זו <u>כפקודה אמיתית</u> במעבד Multicycle RISC-V?	т.
6	



<u>שאלה 16 (8 נקודות)</u>:

שירי אוהבת לאפות ולכן החליטה להגשים את חלומה ולפתוח קונדיטוריה. לרוע מזלה, דווקא בתקופה ההצלחה, התפרצה הקורונה וכעת עליה להישמע להנחיות מזלה, דווקא בתקופה ההצלחה, התפרצה משעה 02:00 לפנות בוקר ועד 15:00. לפי הבריאות. הקונדיטוריה פועלת משעה הפתיחה ומידי 4 שעות לפי ההנחיות, על שירי לחטא את הקונדיטוריה בשעת הפתיחה ומידי 4 שעות החל מרגע זה. בנוסף, עליה לחטא גם בשעת העומס, 08:00.

שירי פנתה אליכם בבקשה לעזרה. בנו מערכת צירופית בעלת 4 כניסות f(x,y,z,w) המפיקה '1' כאשר על שירי לחטא את המטבח.

רשמו את הפונקציה המצומצמת ביותר אשר מתארת את התנהגות המערכת והשלימו את מפת הקרנו הבאה:

	00	01	11	10
00				
01				
11				
10				




<u>פתרון:</u>

נשים לב כי בשעות 2,6,10,14 שירי חייבת לחטא את המטבח לפי ההנחיות. מכיוון שהמאפייה נפתחת רק ב-2, ב00 ו-01 נשים dc בטבלת האמת. בשעה 08:00 גם כן, שירי צריכה לחטא, ולכן גם שם שמנו '1' בטבלת האמת.

נקבל:

	X	У	Z	W	f
0	0	0	0	0	F
1	0	0	0	1	f F F
2	0	0	1	0	1
3	0	0	1	1	
4	0	1	0	0	
5	0	1	0	1	
6	0	1	1	0	1
7	0	1	1	1	
8	1	0	0	0	1
9	1	0	0	1	
10	1	0	1	0	1
11	1	0	1	1	
12	1	1	0	0	
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15	X 0 0 0 0 0 0 1 1 1 1 1 1 1	0 0 1 1 1 0 0 0 0 1 1 1 1	Z 0 0 1 1 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1	W 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0	
14	1	1	1	0	1
15	1	1	1	1	




 $f(x, y, z, w) = z\overline{w} + \overline{y}\overline{w} = \overline{w}(z + \overline{y})$



תרגיל 17 (8 נקודות)

נתון המעגל הבא:



זמן המחזור של השעון הוא:

 $T_{cycle} = 25ns$

בנוסף נתונים זמני ההשהיה הבאים:

	FF	OR	AND
T_{cCQ}/T_{cd}	1ns	1ns	1ns
T_{pCQ}/T_{pd}	4ns	3ns	5ns
T_{su}	7ns		
T_{hold}	4ns		

setup -ו hold ו-

 $.t_{skew}$ בין שני ה-FF קיים SKEW בין שני ה-

- ?יהאם הדינאמים הזמנים המעגל עומד במשטר ה $t_{skew}=0$ א.
- ב. מבין הערכים הבאים, מהו הערך של t_{skew} עבורו המעגל עומד במשטר ב. הזמנים הדינאמי?
 - -2ns .1
 - 3ns .2
 - 0ns .3
 - 4. אף ערך
 - 1ns .5



 $t_{skew} = 1ns$ ג. כעת נתון כי

על מנת לאפשר פעילות תקינה של המעגל, הוחלט לבצע שימוש בחוצץ (buffer) בעל הפרמטרים הבאים:

$$t_{buffer} = t_{cd}(buffer) = t_{pd}(buffer)$$

הוסיפו את החוצץ במקום המתאים בשרטוט וקבעו את זמן ההשהיה המינימלי והמקסימלי של החוצץ, המאפשרים עמידה במשטר הזמנים הדינאמי?

	כן / לא	פועל בצורה תקינה	א.
עבורו המעגל עומד t_{skew}	, מהו הערך של	מבין הערכים הבאים	ב.
	?אמי	במשטר הזמנים הדי	
		-2ns .1	
		3ns .2	
		0ns .3	
		4. אף ערך	
		1ns .5	
≤	$t_{buffer} \le$.λ



<u>פתרון:</u>

.FFל ל FF1 ל בדוק את המסלול

 $FF1 \rightarrow FF2$

:hold תנאי

$$\begin{split} &T_{hold}(FF) + T_{skew} \leq T_{cd}(FF) + T_{cd}(OR) \\ &T_{skew} \leq 1 + 1 - 4 = -2 \end{split}$$

.FF2 ל בדוק את המסלול מFF2 ל


 $FF2 \rightarrow FF2$

:hold תנאי

$$T_{hold} \le T_{cd}(FF) + T_{cd}(OR) + T_{cd}(AND)$$

 $4 \le 1 + 1 + 1 = 3$

כלומר התנאי לא מתקיים (ללא תלות ב .(skew), נוסיף את הבאפר לשני המסלולים (בהינתן כי שניהם לא עומדים בתנאי (hold), נשים לב שהדבר אפשרי רק אם נוסיף את הבאפר לכניסת ה FF השני. נבדוק האם המעגל פועל בצורה תקינה.





.FF2 ל FF1 נבדוק את המסלול

 $FF1 \rightarrow FF2$

:hold תנאי

$$\begin{split} &T_{hold}(FF) + T_{skew} \leq T_{cd}(FF) + T_{cd}(OR) + T_{buffer} \\ &4 + 1 \leq 1 + 1 + T_{buffer} \rightarrow T_{buffer} \geq 3 \end{split}$$

:setup תנאי

$$T_{cycle}+T_{skew}\geq T_{pd}(FF)+T_{pd}(OR)+T_{buffer}+T_{su}(FF)$$
 25 + 1 \geq 4 + 3 + 7 + $T_{buffer}\rightarrow T_{buffer}\leq 12ns$ נבדוק את המסלול מ $FF2$ ל

 $FF2 \rightarrow FF2$

:hold תנאי

$$\begin{split} &T_{hold} \leq T_{cd}(FF) + T_{cd}(OR) + T_{cd}(AND) + T_{buffer} \\ &4 \leq 1 + 1 + 1 + T_{buffer} \rightarrow T_{buffer} \geq 1 \end{split}$$

:setup תנאי

$$\begin{split} T_{cycle} &\geq T_{pd}(FF) + T_{pd}(AND) + T_{pd}(OR) + T_{su}(FF) + T_{buffer} \\ 25 &\geq 4 + 5 + 3 + 7 + T_{buffer} \rightarrow T_{buffer} \leq 6 \end{split}$$

נאחד את כל התנאים ונקבל:

 $3ns \le T_{buffer} \le 6ns$