

# מערכות ספרתיות ומבנה המחשב (044252) סמסטר חורף תש"פ

### בחינה סופית – מועד א 2020 בפברואר

		<u>1</u>	ור	<u>υ</u>		
	ľ	ודנו	י סנ	וספו	מ	

משך המבחן: 3 שעות (180 דקות). תכננו את זמנכם היטב.

<u>חומר עזר</u>: אין להשתמש בכל חומר עזר בכתב, מודפס או אלקטרוני, פרט לדפי העזר שיחולקו במהלך הבחינה. הנחיות והוראות:

- הבחינה כתובה על גבי 13 עמודים כולל עמוד זה (בדקו בתחילת הבחינה שלא חסרים לכם עמודים).
- בתחילת הבחינה תקבלו חוברת בחינה, מחברת טיוטה, דפי עזר וטופס תשובות ממוחשב. בסיום הבחינה, החזירו את חוברת הבחינה וטופס התשובות הממוחשב בלבד.
  - יש לענות על כל השאלות בגוף המבחן.
  - אין לתלוש או להפריד דפים מחוברת הבחינה, ממחברות הטיוטה ומדפי העזר. •
- רשמו את מספר הסטודנט שלכם על חוברת הבחינה (בראש עמוד זה), על דפי העזר, ועל כל מחברות הטיונוה
  - לא מורדות נקודות (אין "קנס") בגין תשובה שגויה. לכן, כדאי לסמן תשובה כלשהי לכל שאלה.
- ציון השאלות רב הברירה ייקבע על סמך סריקה ממוחשבת של טופס התשובות בלבד. לא לשכוח לסמן בטופס התשובות הממוחשב את מספר הטור שלכם (מופיע בראש עמוד זה).
- אסור שימוש בכל חומר חיצוני. אסורה העברת חומר כלשהו בין הנבחנים, ואסורה כל תקשורת עם אנשים אחרים או כל מקור מידע. האיסור חל על כל צורות התקשורת מילולית, חזותית, כתובה, אלקטרונית, אלחוטית, טלפתית, או אחרת. בפרט, אין להחזיק בטלפון סלולארי.

## בהצלחה!



#### שאלה 1 (5 נקודות)

נתון קוד ה-SystemVerilog הבא:

```
module my module (
    input logic clk,
    input logic rst,
    input logic a,
    output logic out
);
    typedef enum {first st, second st} sm type;
    sm type current state;
    sm type next state;
    logic w;
    always ff @(posedge clk, posedge rst)
    begin
        if (rst == 1'b1) begin
            current state <= first st;</pre>
        end
        else begin
             current state <= next state;</pre>
        end
    end
    always comb begin
        next state = current_state;
        w = \overline{1}'b0;
        case (current_state)
             first st:
                 if (a == 1'b1) begin
                     next state = second st;
                     w = \overline{1}'b1;
                 end
             second st:
                 if (a == 1'b0) begin
                     next state = first st;
                     w = 1'b1;
                 end
        endcase
    end
    assign out = w & (~a);
endmodule
```


ניתן להניח כי הכניסה a מסונכרנת עם עליית השעון וכי כל הרכיבים אידיאליים (וכן כי הכניסות עומדות במשטר הזמנים). מתי הסיגנל out בעל ערך '1'?

- '1' א. בכל זמן שבו הסיגנל a בעל ערך
- ב. תמיד. הסיגנל out הוא הערך הקבוע '1'
- a ג. במחזור שעון בו ישנה עליה של הסיגנל
- a ד. במחזור שעון בו ישנה ירידה של הסיגנל
- ה. במחזור שעון בו ישנו שינוי כלשהו של הסיגנל a (עליה או ירידה)



#### שאלה 2 (5 נקודות)

נתון הרכיב הצירופי הבא:



ל-f(W,X,Y,Z) ישנן 4 כניסות ויציאה אחת. נתון כי המוצא של f הוא f' אמ"מ בכניסות של הרכיב ישנם לפחות שלושה f'-ים.

מהו הייצוג המינימלי של f כסכום מכפלות עבור הרכיב הספציפי הנ"ל?

$$W'XY'Z' + W'X'YZ'$$

W'Z' .ם

X'Y' .


W'Y'Z' + W'YZ' .т

W'X'Z' + W'XZ' ...

#### <u>שאלה 3 (6 נקודות)</u>

תופעת ה-Jitter הינה תופעה אשר מתארת סטייה של זמן עליית השעון בכניסה ל-FF ביחס לזמן העלייה המתוכנן. בהינתן כי אות השעון בכניסה ל-FF סובל מ-FF של  $t_{jitter}$  יחידות אחרי זמן העלייה של השעון העלייה של השעון עלול להתרחש  $t_{jitter}$  יחידות זמן לפני או אחרי זמן זמן ( $t_{jitter} \geq 0$ ), זמן העלייה של השעון המקורי. כלומר, ה-Jitter עלול לגרום ל-Skew חיובי או שלילי ביחס העלייה של אות השעון המקורית, כאשר בכל עליית שעון כיוון הסטייה הינו אקראי. בנוסף, התופעה עלולה להשפיע על כל אחד מהרכיבים מבוססי השעון במערכת, כאשר בכל עליית שעון כיוון הסטייה לאו דווקא זהה עבור כל ה-FF-ים.

עבור המערכת הבאה, מצאו את זמן המחזור המינימלי  $T_{min}$ , ואת מצאו את זמן המחזור המינימלי במקרה  $t_{hold}(FF2)$  במקרה הגרוע ביותר (המקסימלי) אשר יבטיחו עבודה תקינה של המערכת:



	$t_{pd}$	$t_{cd}$	$t_{setup}$	$t_{hold}$
FF1	6ns	5ns	3ns	3ns
FF2	7ns	4ns	2ns	?
CL	10 <i>ns</i>	7ns		

 $.t_{iitter} = 3ns$  כאשר

$$T_{min} = 24ns$$
,  $t_{hold} = 6ns$  .

$$T_{min} = 21ns$$
,  $t_{hold} = 9ns$  .

$$T_{min} = 21ns$$
,  $t_{hold} = 6ns$  .


$$T_{min}=24ns$$
,  $t_{hold}=9ns$  .T

$$T_{min} = 25ns$$
,  $t_{hold} = 9ns$  .ה.



#### שאלה 4 (6 נקודות)

נתונה המערכת הצירופית הבאה, אשר מורכבת מ-7 יחידות צירופיות מסוג lpha, מכניסות ומיציאות. כל היחידות הצירופיות הן זהות.



עליכן לבצע צינור למערכת הנתונה. שימו לב כי הרגיסטרים אינם אידיאליים, והניחו כי כניסות המעגל עומדות במשטר הזמנים הדינאמי. מהי כמות הרגיסטרים המינימלית אשר דרושה על מנת לקבל תפוקה (Throughput) מקסימלית במערכת ומהי תפוקה זו, כאשר תנאי משטר הזמנים הדינאמי נשמרים?

לרשותכן עומדים גם חוצצים בכמות בלתי מוגבלת (רכיבים צירופיים אשר יציאתם זהה לרשותכן עומדים גם חוצצים בכמות בלתי מוגבלת (Buffer(a)=a).

פרמטרי הרכיבים הינם:

$$\begin{split} t_{pd}(\alpha) &= t_{cd}(\alpha) = 2ns \\ t_{pd}(buffer) &= t_{cd}(buffer) = 3ns \\ t_{hold}(Reg) &= 2ns, \ t_{su}(Reg) = t_{pd}(Reg) = t_{cd}(Reg) = 1ns \end{split}$$

- Throughput = 0.25 GHz א. 13 א.
  - $Throughput = 0.2 \ GHz$  ב. 13 ב.
- Throughput = 0.25 GHz ג. 12 רגיסטרים,
  - Throughput = 0.2 GHz ד. 12 רגיסטרים,
- $Throughput = 0.25 \ GHz$  ה. 14 ה. 14



#### שאלה 5 (5 נקודות)

משדר ומקלט עובדים עפ"י פרוטוקול תקשורת טורית הדומה לזה שנלמד בקורס: תחילה משדרת סיבית התחלה (Start Bit), לאחר מכן משודרות 14 סיביות מידע, ולבסוף סיבית סיום (Stop Bit).

ידוע כי זמן מחזור השעון של המשדר הוא 100ns.

מבחינת המשדר והמקלט, זמן הסיבית (Tbit) הוא שישה מחזורי שעון פנימיים (N=6).

נתון שסיבית הסיום נדגמת בצורה תקינה, בדיוק בסוף שידורה.

מהו מחזור השעון של המקלט בהנחה ואנחנו מזהים את Start bit בדיוק ברגע הירידה? יש לעגל את התשובות כלפי מטה.

- א. 101ns
- ב. 102ns
- ג. 103ns
- 104ns .т
- ה. 105ns

#### שאלה 6 (5 נקודות)

כל נתוני השאלה הקודמת נותרים זהים עבור שאלה זו. בהינתן שסיבית ההתחלה מתקבלת בדיוק בעליית שעון המקלט (כלומר נגלה את תחילת השידור מחזור שעון מאוחר יותר), מהו המחזור השעון של המקלט? יש לעגל את התשובות כלפי מטה.

- א. 101ns
- ב. 102ns
- ג. 100ns
- 99ns .т
- ה. 103ns



#### שאלה 7 (5 נקודות)

נתונים זמני המחזור של כל אחד מהמעבדים השונים:

$$T_{single\ cycle} = 6ns$$
  
 $T_{multi\ cycle} = 1.25ns$   
 $T_{pineline} = 1ns$ 

-במידה ונריץ את פקודת And על כל אחת מן הארכיטקטורות, מה הוא יחס הזמנים בין ה-latency של הארכיטקטורות השונות?

$$T_{single\;cycle} > T_{pipline} > T_{multi\;cycle}$$
 . א.  $T_{multi\;cycle} > T_{single\;cycle} = T_{pipline}$  . ב.  $T_{multi\;cycle} > T_{single\;cycle} > T_{pipline}$  . ג.  $T_{single\;cycle} > T_{multi\;cycle} > T_{pipline}$  . T $T_{single\;cycle} > T_{multi\;cycle} = T_{pipline}$  . ה

#### <u>שאלה 8 (6 נקודות)</u>

נתון מעבד pipedRISCV בעל כל יחידות העבד pipedRISCV בעל כל יחידות העבד Mem[a0] = [0x2,0x3,0x4,0x5] וכי: Mem[a1+4] = 0x2 מריצים עליו את הקוד הבא: mul הניחו כי פקודת mul היא פקודת mul רגילה והחישוב מתבצע ביחידת ה

(1)add t3, x0, a0 (2)addi t2, x0, 1 (3)lw t0, 4(a1) (4)<u>label:</u> lw t1, 0(t3) (5)mul t2, t2, t1 (6)sw, t2, 0(t3) (7)addi t3, t3, 4 (8)subi t0, t0, 1 (9)bne t0, x0, <u>label</u> (10-15)nop

> כמה מחזורי שעון ייקחו עד לסיום פקודה 9 בה הקפיצה אינה נלקחת (לאחר שפקודה 9 סיימה את שלב ה-WB)?

> > 21 .א

ב. 23

ג. 14

13 .т

ה. 32



#### שאלה 9 (5 נקודות)

נתון מעבד Pipeline RISC-V ללא hazard detection unit ללא Pipeline RISC-V בכלל. המעבד מניח כי ה-branch אינו מתרחש ועושה flush במקרה שכן. ההחלטה על ה branch מתקבלת בשלב MEM.

על מנת שהקוד המצורף ירוץ כהלכה, יש להוסיף פקודות nop.

מהו צירוף השיפורים במעבד שיגרמו לכך שמספר פקודות ה-nop שיש להוסיף יהיה מינימלי?

- א. הוספת forwarding מ MEM ל EXE, ו- forwarding מ WB ל EXE
  - ב. הוספת forwarding מ MEM ל MEM מ forwarding
    - hazard detection unit -ו,EXE ל WB מ forwarding ג. הוספת
- ד. הוספת forwarding מ WB ל EXE, ו- WB מ forwarding ל DEC
- ה. הוספת forwarding מ MEM ל EXE, ו- forwarding מ WB ל DEC

1		addi t1, x0, 9
2		sub t2, x0, x0
3		add s0, t1, t1
4	loop:	lw t3, 0(s1)
5		lw t4, 4(s1)
6		xori s3, t3, 256
7		addi s3, s3, 1024
8		sw t3, 8(s1)
9		addi s2, s2, 1
10		bne s2, t1, loop
11		add t5, x0, x0
12		addi t6, t6, 0
13		add t7, x0, x0



#### שאלה 10 (6 נקודות)

נתונה התוכנית הבאה אשר רצה על מעבד multicycle RISC-V, התומך בטיפול בכל החריגות שנלמדו בקורס:

sub x15, x0, 1 lw x16, 0xFF(x15) add x2, x0, x3 unknown add x2, x0, t4 add x2, x0, t5

- כל פונקציות הטיפול בחריגות מפסיקות את ריצת התוכנית כאשר מתגלה חריגה והתוכנית
   לא חוזרת להמשיך את ריצתה.
- הפקודה unknown היא בעלת opcode לא חוקי (מתגלה בשלב ה ID) ולכן גורמת לחריגה.
  - לפני ריצת התוכנית ערכי הרגיסטרים הם לפי מספרם. לדוגמה רגיסטר x4 מכיל את הערך 4

הערה: הפקודה lw מתייחסת למידע ברגיסטר המכיל את הכתובת כמספר חיובי.

מה ערכו של רגיסטר x2 לאחר סיום ריצה התוכנית (סיום התוכנית או הפסקתה)? התשובות נתונות בבסיס עשרוני.

- 0.א
- ב. 2
- ג. 3
- 4 .т
- ה. 5



### שאלה 11 (6 נקודות)

להלן קוד שאמור להתבצע על אחד ממעבדי RISC-V

נתון כי לפני ביצוע שתי הפקודות הנ"ל:

- התוכן של כל רגיסטר ב-register file שווה למספר הרגיסטר, לדוגמה רגיסטר מכיל את הערך 4.
- התוכן של כל בית בזיכרון הנתונים שווה לבית התחתון של כתובתו, לדוגמה בכתובת 0x78 נמצא הערך 0x78.

מהו הערך ברגיסטר X12 לאחר ריצת 2 הפקודות? התשובות נתונות בבסיס עשרוני.

- 4. 4
- ב. 12
- **32** .λ
- 84 .т
- 94 .ה



#### שאלה 12 (10 נקודות)


המהנדס הנודע ארכי טקט מעוניין להוסיף לארכיטקטורת ה-Single cycle RISC5 את הפקודה החדשה הבאה:

#### StorePC rs1, imm

פקודה זו משתמשת בכתובת הזיכרון אשר שמורה ברגיסטר rs1, ומאחסנת בכתובת זו את הערך הערך [rs1] = PC + imm). לצורך התמיכה בפקודה ניתן להוסיף בוררים וסיביות בקרה בלבד. הניחו כי הפקודה היא בעלת OpCode חדש, אשר מגדיר פעולה בעלת מבנה דומה לפקודות מסוג S (הניחו כי סיביות בקרה קיימות ניתנות להתאמה בהתאם לדרוש עם OpCode זה וניתן לבצע כל שינוי בבקר).

[31:25]	[24:20]	[19:15]	[14:12]	[11:7]	[6:0]
Imm[11:5]	00000	Rs1	101	Imm[4:0]	OpCode=1111111

ציירו את השינויים אשר נדרשים במערכת עבור תמיכה בפקודה החדשה (ניתן לצייר גם מתחת לשרטוט ולציין את שמות החוטים אליהם מתחברים).



ניתן לשרטט גם כאן:



## <u>שאלה 13 (10 נקודות)</u>

שירי החליטה להכין עוגת גבינה. על מנת שהעוגה תתייצב בהצלחה,  $-2 \le temp$  עליה לשמור עליה ב:

לרשותה מקרר שבו טווח הטמפרטורה הוא:  $6 \le temp \le 6$ . המקרר מוציא חיווי לטמפרטורה ע"י 4 יציאות xyzw (כשערך הטמפרטורה מחושב בשיטת מספרים מכוונים, כלומר המשלים ל2).

'עליכם לממש מערכת צירופית F(x,y,z,w) שתעזור לשירי, ותוציא את הערך '1' כאשר טמפי -2המקרר יורדת מתחת ל

רשמו את הפונקציה המצומצמת ביותר אשר מתארת את התנהגות המערכת והשלימו את מפת הקרנו הבאה:

ZW`		00	01	11	10
	00				
	01				
	11				
	10				

F(x, y, z, w) =




#### שאלה 14 (9 נקודות)

נרצה להוסיף למעבד הMulticycle Risc את הפקודה MAC. (multiply and accumulate) נרצה להוסיף למעבד הפקודה:

MAC rd, rs1, rs2 rd = rd + rs1\*rs2

ציירו בשרטוט מטה את השינויים הנדרשים על-מנת לתמוך בפקודה (ניתן להוסיף רכיבי mux ציירו בשרטוט מטה את השינויים הנדרשים על-מנת לתמוך מע"י המעבד או להוסיף כניסות לרכיבי mux קיימים בלבד). הניחו כי הפקודה MUL נתמכת ע"י המעבד בערבר.



### <u>שאלה 15 (5 נקודות)</u>

עבור מעבדי RISC-V המצורפים בנספח, נדרש להוסיף מימוש של הפקודה RISC-V עבור מעבדי מחיבור של מכונה אמיתית), אשר שומרת תוכן של מילה מהזיכרון (מכתובת שמורכבת מחיבור של rsi ועוד mm, ברגיסטרים rs1 (rd) ועוד mm, ברגיסטר

שינויים מותרים במסלולי הנתונים: ניתן להוסיף ולהרחיב MUXs, לחווט ולהתאים את זמן מחזור השעון מחדש. שינויים מותרים בבקרים: ללא הגבלה. נדרש כמובן לא לפגוע בפקודות אחרות.

פקודה זו בעלת הפורמט:

Irsi rd, rs1, imm

המבצעת את הפעולה הבאה:

rd ← Mem[rs1+rd] +imm

א. (2 נק') מה מבנה הפקודה (מבין 6 המבנים)?

- ב. באיזה מבין מעבדי RISC-V ניתן לממש פקודה זו כפקודת מכונה? הקף:
  - אפשר / אי אפשר :Single Cycle ('נק')
    - אפשר / אי אפשר :Multi Cycle ('נק')
      - אפשר / אי אפשר :Pipeline ('1 נק')



## <u>שאלה 16 (6 נקודות)</u>

 $f(w, x, y, z) = \sum (2,3,4,5,6,7,8,10,12,13)$  נתונה הפונקציה:

- א. (2 נק') האם ניתן לממש אותה באמצעות בוררים  $1 \rightarrow 4$  והקבועים 0 ו 1 בלבד? סמן: כן / לא
- ב. (4 נק') האם ניתן לממש אותה באמצעות בורר  $1 \rightarrow 4$  יחיד, מספר בלתי מוגבל של שערי tot ו בלבד? סמן: כן / לא