

V מערכות ספרתיות ומבנה המחשב (044252) סמסטר חורף תש"פ

בחינה סופית – מועד ב <mark>פתרון</mark> 2020 במרץ

<u>טור 1</u>								
מספר סנוודונו								

משך המבחן: 3 שעות (180 דקות). תכננו את זמנכם היטב.

חומר עזר במהלך הבחינה פרט לדפי העזר שיחולקו במהלך הבחינה מודפס או אלקטרוני, פרט לדפי העזר שיחולקו במהלך הבחינה ולמחשבון.

<u>הנחיות והוראות:</u>

- הבחינה כתובה על גבי 13 עמודים כולל עמוד זה (בדקו בתחילת הבחינה שלא חסרים לכם עמודים).
- בתחילת הבחינה תקבלו חוברת בחינה, מחברת טיוטה, דפי עזר וטופס תשובות ממוחשב. בסיום הבחינה,
 החזירו את חוברת הבחינה וטופס התשובות הממוחשב בלבד.
 - יש לענות על כל השאלות בגוף המבחן.
 - אין לתלוש או להפריד דפים מחוברת הבחינה, ממחברות הטיוטה ומדפי העזר.
 - יש לכתוב את התשובות באמצעות עט שחור או כחול בלבד. אין לכתוב או לצייר בעט אדום.
- רשמו את מספר הסטודנט שלכם על חוברת הבחינה (בראש עמוד זה), על דפי העזר, ועל כל מחברות הטיוטה.
 - לא מורדות נקודות (אין "קנס") בגין תשובה שגויה. לכן, כדאי לסמן תשובה כלשהי לכל שאלה.
- ציון השאלות רב הברירה ייקבע על סמך סריקה ממוחשבת של טופס התשובות בלבד. לא לשכוח לסמן ציון השאלות רב הברירה ייקבע על סמך הטור שלכם (מופיע בראש עמוד זה).
- אסור שימוש בכל חומר חיצוני מלבד מחשבון. אסורה העברת חומר כלשהו בין הנבחנים, ואסורה כל תקשורת עם אנשים אחרים או כל מקור מידע. האיסור חל על כל צורות התקשורת מילולית, חזותית, כתובה, אלקטרונית, אלחוטית, טלפתית, או אחרת. בפרט, אין להחזיק בטלפון סלולארי.

בהצלחה!



שאלה 1 (5 נקודות)

נתון קוד ה-SystemVerilog הבא, כאשר counter המממש מונה בעל 2 SystemVerilog הבא, כאשר בעל 2 ביטים (סופר מ-0 עד 3):

```
module my_module (
    input logic clk,
    input logic rst,
    input logic a,
    output logic q
);
    typedef enum { S0 st, S1 st, S2 st } sm type;
    sm type current state;
    sm type next state;
    always ff @(posedge clk, posedge rst) begin
        if (rst == 1'b1) begin
            current_state <= S0 st;</pre>
        end
        else begin
            current state <= next state;</pre>
        end
    end
    always comb begin
        case (current state)
            S0_st: begin
                next state = S1 st;
                 q = \overline{1}'b0;
            end
             S1 st: begin
                next state = S2 st;
                 q = 1'b0;
            end
             S2 st: begin
                 next state = S0 st;
                 q = a;
            end
            default: begin
                 next state = S0 st;
                 q = 1'b0;
            end
        endcase
    end
endmodule
```

```
module my_module2 (
    input logic clk,
    input logic rst,
    output logic out
);
    logic [1:0] cnt;
    counter cnt_inst(.clk(clk), .rst(rst), .cnt(cnt));
    my_module inst (.clk(clk), .rst(rst), .a(cnt[0] & cnt[1]),
    .q(out));
endmodule
```



```
module counter (
    input logic clk,
    input logic rst,
    output logic [1:0] cnt
);
    always_ff @(posedge clk, posedge rst)
    begin
        if (rst == 1'b1) begin
            cnt <= 2'b00;
        end
        else begin
            cnt <= cnt + 1;
        end
    end
endmodule</pre>
```

Duty cycle מוגדר עבור אות מחזורי בתור החלק היחסי מתוך זמן מחזור האות שבו האות buty cycle של duty cycle של ערך '1' (למשל, cycle של אות שעון סטנדרטי הוא 1/2). מהו ה-my_module2 הסיגנל out (היציאה של my_module2)?

- 1/12 .א
 - ב. 1/6
- ג. 1/4
- 1/3 .т
- ה. 1/2

<u>פתרון</u>

התשובה הנכונה היא תשובה א'.

הקוד של my_module דומה לקוד של Clock Divider שראינו בסדנה, עם השינוי הבא:

```
module my module (
    input logic clk,
    input logic rst,
    input logic a,
    output logic q
);
    typedef enum { S0_st, S1_st, S2_st } sm_type;
    sm_type current_state;
    sm type next state;
    always_ff @(posedge clk, posedge rst) begin
        if (rst == 1'b1) begin
             current state <= S0 st;</pre>
        else begin
            current_state <= next_state;</pre>
        end
    end
    always comb begin
        case (current state)
            S0 st: begin
                 next_state = S1_st;
                 q = \overline{1}'b0;
             end
             S1 st: begin
```



```
next_state = S2_st;
    q = 1'b0;
end
S2_st: begin
    next_state = S0_st;
    q = a;
end
default: begin
    next_state = S0_st;
    q = 1'b0;
end
endcase
end
endmodule
```

כלומר, כדי שהיציאה תהיה '1', ה-FSM צריך להיות במצב S2_st וגם a צריך להיות '1'. ה-Counter מגיע למצב S2_st כל שלושה מחזורי שעון ותוצאת ה-AND של ביטי ה-S2_st היא FSM למצב לל ארבעה מחזורי שעון (כאשר ה-counter בעל ערך '11') ולכן היציאה תהיה '1' בכל מכפלה משותפת של 3 ו-4, כלומר כל 12 מחזורי שעון.
להלו תוצאות סימולציה של הקוד:



שאלה 2 (5 נקודות)

עבור פקודות האסמבלי הבאות, איזו פקודה לא ניתן לממש כפקודה אמיתית במעבד העבור פקודות האסמבלי הבאות, איזו פקודה אסמבלי אמיתית רצה כפקודה אחת על multi-cycle RISC-Vהמעבד)?

ניתן לבצע שינויים בבקר והוספת muxes וחיווטים במסלול הנתונים של המעבד ולהתאים. את זמן המחזור, אך **אסור** לבצע שינויים ביחידות Register file, Memory, ALU.

- א. פקודת swap rd, rs אשר מחליפה בין תוכנם של שני הרגיסטרים.
- ביט לערך 32 ביט לערך addi32 rd, rs, imm בגודל 32 ביט לערך ב. פקודת rs ושומרת ב-rd.
- ג. פקודת cp rs1, rs2 אשר מעתיקה מילה מהזכרון מהכתובת שנתונה ברגיסטר rs1 ג. לכתובת בזיכרון אשר נתונה ברגיסטר rs2.
 - אשר מבצעת את הפעולה sub3 rd, rs1, rs2 אשר מבצעת את sub3 rd, rs1, rs2 ד. פקודת [rd]=reg[rd]-reg[rs1]-reg[rs2]
 - ה. ניתן לממש את כל הפקודות הנ"ל.

<u>פתרון</u>

תשובה ב׳ נכונה.



לא ניתן לממש add32i מכיוון שלא ניתן לקודד בפקודת אסמבלי (בגודל 32 ביט) גם opcode גם מספר רגיסטר, וגם ערך imm של 32 ביטים.

<u>שאלה 3 (5 נקודות)</u>

משדר ומקלט מתקשרים באמצעות קו יחיד לפי השיטה הנלמדת בקורס. נתון כי בעת השידור ישנו רעש אשר הופך באופן אקראי סיבית אחת (מתוך 8 סיביות המידע) בכל שידור ('0' לוגי הופך ל-'1' ולהפך). סיביות start ו פטארות תקינות. מהו השינוי שיוכל להקטין בצורה המשמעותית ביותר את הסיכוי לשגיאה בשחזור המידע במקלט?

- א. שימוש בסיבית זוגיות אחת לכל 8 סיביות המידע.
- ב. שימוש בסיבית זוגיות אחת לארבעת סיביות המידע הראשונות וסיבית זוגית לארבעת הסיביות הבאות.
 - ג. שידור כל סיבית פעמיים.
 - ד. שידור כל סיבית שלוש פעמים.
 - ה. לא ניתן לשחזר את המידע בכלל.

<u>פתרון</u>

'т

סעיפים א-ג מאפשרים לזהות שגיאה אך לא לתקן אותה. שידור כל סיבית 3 פעמים מאפשר לזהות את השגיאה וניתן לתקן אותה כאשר קובעים את הערך לפי הערך של רוב הסיביות מבין שלושת הסיביות.

<u>שאלה 4 (5 נקודות)</u>

ממשו את הפונקציה 'F(x,y,z)=xy+z בעזרת שערי NAND בעזרת בלבד. מהו מספר שערי ה-nand המינימלי שיש צורך להשתמש בהם?

- א. 1
- ב. 2
- ג. 3
- 4 .т
- ה. אין אפשרות לממש את הפונקציה הזו באמצעות שימוש בשערי nand

<u>פתרון</u>

ב'

xy+z'=((xy)'z)'=((x nand y) nand z)

שאלה 5 (5 נקודות)


נדרש לתכנן מערכת עקיבה מסוג מילי בעלת כניסה יחידה ויציאה יחידה המפיקה Z=1 אמ"מ אינדקס הכניסה עד כה הוא זוגי ומספר האחדים עד כה הוא זוגי. יש להניח כי המערכת מתחילה ממצב של רצף אפסים באורך זוגי. כמה מצבים יהיו במכונה המצומצמת?

- 3 .א
- ב. 4
- ג. 5
- 6 .т
- ה. 8

<u>פתרון</u>



ב' נשרטט מכונה אשר פעולת כנדרש:




כלומר דרושים 4 מצבים לצורך מימוש המכונה.

שאלה 6 (5 נקודות)

נתונים מספר שערים לוגים אשר מומשו על ידי מתגים. $(Z=A+B) \ \ or$ מבין האפשרויות הבאות, מהו תכנון המתגים אשר מממש שער

תזכורת: מתג P מחובר כאשר כניסתו היא 0, ומתג N מחובר כאשר כניסתו היא 1.






- a א. איור
- b ב. איור
- ג. איור כ
- d ד. איור
- ה. אף תשובה לא נכונה

התשובה הנכונה היא תשובה א'. תשובה ב' – מימוש של שער nor. תשובה ד' – מימוש של שער nand. שער not במימוש מבוסס מתגים יראה כך:





תשובה א' – זהו בעצם חיבור של מוצא תשובה ה' אל כניסת מהפך, כלומר זהו חיבור של שער nor אל כניסת שער not, לכן התקבל שער nor, זו התשובה הנכונה. תשובה ג' – זהו בעצם חיבור של מוצא תשובה ג' אל כניסת מהפך, כלומר זהו חיבור של שער nand אל כניסת שער not, לכן התקבל שער nand

שאלה 7 (5 נקודות)

כדי לחזק את יכולת גילוי השגיאות של קוד Gray עבור מילה באורך n, כאשר n הוא חזקה עבור לחזק את יכולת גילוי השגיאות של מקודדת ביט זוגיות אשר ימוקם בביט ה-LSB. לדוגמא, שלמה של 2, הוצע להוסיף לכל מילה מקודדת ביט זוגיות אשר יתקבל לאחר המרה לקוד Gray יהיה Gray יהיה ולאחר הוספה של ביט הזוגיות נקבל כי הקידוד הסופי הינו Gray.

Gray הנכם מתבקשים לממש מעגל אשר יבצע את ההמרה מייצוג בינארי אל הייצוג בקוד בלבד. בתוספת סיביות הזוגיות. לצורך המימוש ניתן להשתמש בשערי xor בעלי zor בעלות למצוא את פונקציית המיתוג המצומצמת ביותר) כתלות מספר שערי ה-zor המינימלי (יש למצוא את פונקציית המיתוג המצומצמת ביותר) כתלות ב-zor אשר דרוש בכדי שהמעגל יפעל בצורה תקינה?

הערה: כדאי להיעזר בנוסחת ההמרה לקוד Gray המופיעה בדף הנוסחאות.

$$n-2$$
 .א

n-1 ב.

n .ג

2n - 3 .T

3n-4 ה.

<u>פתרון:</u>

התשובה הנכונה היא תשובה ב'. קוד *Gray* מקיים:

$$g_i = \begin{cases} g_n = b_n \\ g_i = b_i \oplus b_{i+1} \end{cases}$$

אנו יודעים כי בכדי לחשב את ביט הזוגיות של מילה כלשהי, ניתן לבצע פעולות xor בין כל מתקיים: הביטים אשר מרכיבים את המילה. עבור מילה אשר מקודדת בקוד Gray

$$\begin{array}{l} parity\ bit = g_n \oplus g_{n-1} \oplus g_{n-2} \oplus \ldots \oplus g_2 \oplus g_1 \oplus g_0 = \\ = b_n \oplus (b_n \oplus b_{n-1}) \oplus (b_{n-1} \oplus b_{n-2}) \ldots \oplus (b_3 \oplus b_2) \oplus (b_2 \oplus b_1) \oplus (b_1 \oplus b_0) = \end{array}$$




$$=b_n\oplus b_n\oplus b_{n-1}\oplus b_{n-1}\oplus b_{n-2}\ldots \oplus b_3\oplus b_2\oplus b_2\oplus b_1\oplus b_1\oplus b_0=b_0$$

כלומר ביט הזוגיות של המילה בקידוד Gray שווה לביט ה-LSB של המילה בקידוד הבינארי, לכן נוכל להעבירו ישירות מהמילה המקורית ללא צורך בפעולות עם שערים.

מכיוון ש- g_n , נותר לבצע פעולות xor אשר מחשבות את ההמרה לכל g_i אשר מקיים, $b_n=g_n$, נותר לבצע פעולות xor אשר פועלות על 2 ביטים, פעולה עבור כל g_i כלומר, עלינו לבצע n-1 פעולות $i\neq n$ שערי ה- $i\neq n$ אשר מחשבים את $i\neq n$ יהיו היחידים אשר נזדקק להם, כלומר דרושים $i\neq n$ שערי $i\neq n$. לכן התשובה נכונה היא ב'.

n=4 דוגמא עבור




<u>שאלה 8 (5 נקודות)</u>

נתונים מספר מימושים של פונקציה בעזרת בוררים. מבין המימושים המוצגים, אילו מימושים מבצעים המרה של מספר חיובי בן 2 סיביות מידע, a_1a_0 , המיוצג בייצוג ללא סימן, אל הייצוג מבצעים המרה של מספר חיובי בן 2 סיביות מידע, b_1b_0 עבור המספר b_2 לט, הרכיב נדרש שלו כמספר שלילי במשלים ל-2 (בעל 3 סיביות) b_2b_1 עבור המספר b_2 להוציא b_2 ל סיביות המוצא.

הערה: כל ה-Muxes אשר מופעים מטה, מתוכננים בצורה הבאה:







- א. מימוש a בלבד
- ב. מימוש b בלבד
- ג. מימוש c בלבד
- b-ו a ד. מימושים
- ה. מימושים c ו-d

ג': שרטוט c בלבד.


נתבונן בטבלת האמת של ההמרה של מספר חיובי ברוחב 2 ביט אל הייצוג שלו כמספר שלילי (בעל 3 ביט) במשלים ל-2 (נשים לב שבטבלת האמת 0 נשאר ללא שינוי):

a_1	a_0	b_2	b_1	b_0
0	0	0	0	0
0	1	1	1	1
1	0	1	1	0
1	1	1	0	1

מן הטבלה ניתן לראות כי מתקיים:

$$b_2 = a_1 + a_0$$
$$b_1 = a_1 \oplus a_0$$
$$b_0 = a_0$$

עבור השרטוטים הנתונים מתקיים:



לכן רק שרטוט c מממש את הפונקציה המבוקשת.



<u>שאלה 9 (5 נקודות)</u>

נתון קטע הקוד הבא:

0x0111 0000 0x0111 0004 0x0111 0008 0x0111 000C 0x0111 0010	Func:	addi sp, sp, -12 addi t1, x0, 2 sw ra, 0(sp) sw a0, 4(sp) blt a0, t1, Exit	// Stop condition
0x0111 0010 0x0111 0014		addi a0, a0, -1	// Stop condition
0x0111 0018 0x0111 001C 0x0111 0020 0x0111 0024 0x0111 0028		jal ra, Func add a1, a0, x0 lw a0, 4(sp) sw a1, 8(sp) addi a0, a0, -2	// Func's output is stored in a0
0x0111 002C 0x0111 0030 0x0111 0034		jal ra, Func lw a1, 8(sp) add a0, a0, a1	// Func's output is stored in a0
0x0111 0038 0x0111 004C 0x0111 0050	Exit:	lw ra 0(sp) addi sp, sp, 12 jr ra	// Return value section
0x0112 0000 0x0112 0004 0x0112 0008 0x0112 000C 0x0112 0010 0x0112 0014 0x0112 0018	Main:	addi sp, sp, -4 addi a0, x0, 2 sw ra, 0(sp) jal ra, Func lw ra, 0(sp) addi sp, sp, 4 jr ra	// Func's output is stored in a0

התוכנית מתחילה לרוץ מ-Main. מה יהיה ערכו של רגיסטר a0 בסיום ריצת התוכנית? הערה: ניתן לפתור את השאלה גם ללא שימוש בטבלת מעקב.

- א. 1
- ב. 2
- ג. 3
- 4 .т
- ה. 0

<u>פתרון</u>

תשובה א'. הפונקציה Func מבצעת חישוב של האיבר ה-n בסדרת פיבונצ'י (להזכירכם, תשובה א'. הפונקציה (a0=2) בעזרת קריאות רקורסיביות. עבור הקלט הנתון (n=0) ערכו של איבר זה הוא 1.



שאלה 10 (5 נקודות)

נתון מעבד SingleCycle RISCV כפי שנלמד בכיתה התומך בפקודות הנלמדו בכיתה. נתון שהמעבד עבר שינויים על מנת לתמוך גם בפקודה:

adMR - add memory register: adMR rd, rs1, rs2

שמבצעת את הפקודה הבאה:

Reg[rd] = Mem[Reg[rs1]] + Reg[rs2]

נתון:

	Timing
Memory Access	1 ns
(Instruction or Data)	
Read a value	1 ns
from the register file	
ALU operation	2 ns
Write a value	1 ns
to the register file	

?אשר נתמכה לפני השינוי ממן הביצוע המינימלי של הפקודה של הפקודה משך אשר ממלה לפני השינוי?

T = 6ns .א

T = 8ns .ء

T = 10ns .

T = 5ns .T

T = 4ns .ה

<u>פתרון</u>

עבור הפקודה החדשה נצטרך להשתמש בשלבים הבאים: fetch, decode, memory, exe, wb

לכן, זמן המחזור יהיה:


 $T_{min} = 1 + 1 + 1 + 2 + 1 = 6ns$

(בעצם אין הבדל בזמן, רק בסדר)



<u>שאלה 11 (5 נקודות)</u>

נתון המעגל הבא:



ונתונים גם:

	t_{hold}	t_{setup}	t_{pCQ}/t_{pd}	t_{cd}
FF1	4ns	3ns	4ns	1ns
FF2	4ns	4ns	7ns	2ns
CL1			4ns	1ns

מהם נתוני CL2 שיאפשרו תדר עבודה מקסימלי למעגל:

$$t_{pd2} \le 6ns$$
 $t_{cd2} \le 2ns$.א

$$t_{pd2} \leq 6ns$$
 $t_{cd2} \geq 3ns$.

$$t_{pd2} \leq 2ns$$
 $t_{cd2} \geq 3ns$.

$$t_{pd2} \le 4ns$$
 $t_{cd2} \le 3ns$.T

ה. המעגל לא עומד במשטר הדינאמי.

<u>פתרון</u>

תשובה ה.

אל FF1 אל FF2 עבוד המסלול hold תנאי

$$t_{cd}(FF2) + t_{cd}(CL1) \ge t_{hold}(FF1)$$

 $2ns + 1ns \ge 4ns$

מי שלא בדק:

מציאת זמן מחזור:

 $T_{min} = 7 + 4 + 3 = 14ns$

:FF2 עבור setup תנאי




$$4 + t_{pd}(CL2) + 4 \le 14 \rightarrow t_{pd}(CL2) \le 6ns$$

:FF1 עבור hold

$$1 + t_{cd}(CL2) \ge 4 \rightarrow t_{cd}(CL2) \ge 3ns$$

<u>שאלה 12 (5 נקודות)</u>

נתונה המערכת הבאה:



השהיית כל רכיב ב**ns** רשומה בתוך הקובייה.

מוצא המערכת הוא מהיחידה המרכזית (השהייה של 3ns).

$$t_{setup} = t_{pCQ}(FF) = 1ns$$

נרצה לצנר את המערכת בצורה שתבטיח throughput מקסימלי (בעדיפות ראשונה) ו-latency מינימלי.


ניתן להניח כי הכניסות עומדות במשטר הזמנים הדינאמי.

מהו מספר הרגיסטרים שיבטיח תנאים אלו ומהו ה-latency?

- Num =24 Latency =18ns א.
- Num =23 Latency =12ns .=
- Num =16 Latency =18ns ג.
- Num =24 Latency =12ns .
 - Num =23 Latency =8ns ...



צינור המערכת:



K=3 רגיסטרים עם דרגת צינור 24

זמן המחזור המינימלי:

$$T_{min} = tp_{max} + t_{setup} + t_{pd} (FF) = 6ns$$

מפה נקבל:


$$latency = KT_{min} = 18ns$$

נשים לב כי בחישוב זמן המחזור המינימלי הוספנו את ל $t_{pd}(FF)$ למרות שלא צינרנו גם את הכניסה. הסיבה לכך היא כי אנחנו מניחים שהרכיב שלנו יכול להיות משורשר אל רכיב אחר בעל רגיסטרים עם מאפיינים זהים ולכן עלינו להתחשב גם במצב של יחידה "4" התחומה בין שני רגיסטרים.



<u>שאלה 13 (5 נקודות)</u>

נתון מעבד ה-Multicycle Risc הבא אשר תומך בפקודות Multiply and accumulate). השינויים במעבד מוקפים במעגל.



מלבד קו הבקרה אשר שייך ל-Mux בכניסת ה- Register File לא נוספו קווי בקרה נוספים. הפקודה מקודדת כפקודת R-type אך בעלת opcode ייחודי אשר שונה מכל הפקודות האחרות מסוג R-type.

פורמט פקודת ה-Mac הינו:

MAC rd, rs1, rs2

$$Reg[rd] = Reg[rd] + Reg[rs1] * Reg[rs2]$$

תזכורת:

Dispatch ROM 2			
Op	Name	Value	
x03	LW	3	
x23	SW	5	

Dispatch ROM 1		
Op	Name	Value
x33	R-type	6
x67	JAL	9
x63	BEQ	8
x03	LW	2
x23	SW	2



אילו שינויים נצטרך לבצע במכונת המצבים של הבקר על מנת לתמוך בפקודה ה-MAC? הניחו כי התמיכה בסיביות הבקרה של ה-muxes כבר נוספה לבקר.

ניתן ומומלץ להיעזר במכונת המצבים בדף הנוסחאות. שימו לב כי מספרי המצבים הישנים (אלו אשר מופיעים בדף הנוסחאות ונלמדו בכיתה) אינם משתנים.

- א. הוספת שורה ב-Dispatch ROM 1, והוספת מצב חדש למכונת המצבים.
 - ב. הוספת Dispatch ROM חדש ושני מצבים חדשים.
- ג. הוספת שורה ב-Dispatch ROM, הוספת Dispatch ROM חדש והוספת מצב חדש למכונת המצבים.
 - ד. לא נצטרך לבצע שינויים במכונת המצבים כי המעבד כבר תומך בכפל ובחיבור.
 - ה. הוספת שורה ב-Dispatch ROM , הוספת, Dispatch ROM חדש ושני מצבים ה. חדשים.

<u>פתרון</u>

תשובה ה.

נתון כי מכנות המצבים כבר תומכת בסיביות הבקרה של ה-Muxes אשר נוספו. בכדי לאפשר את התמיכה נצטרך להוסיף שורה בDR1 על מנת לסווג את הפקודה החדשה אל מצב 6. מעטרך להוסיף DR עבור מצב 6 שיפריד בין פקודות R רגילות לבין DAC. עבור פקודות DR נצטרך להוסיף DR עבור מצב 6 שיפריד בין פקודות R רגילות לבין WB. תשובה ג' אינה נכונה נעבור למצב נוסף בו נבצע את פעולה החיבור ולאחריו את שלב הWB. תשובה ג' אינה נכונה מכיוון שלא ניתן לעבור מהמצב החדש בחזרה אל מצב 7(מצב הWB של פקודות Rtype) ללא הוספה של DispatchROM נוסף, וזאת מכיוון שמספרי המצבים אינם בעלי הפרש של 1 לא ניתן להשתמש בקידום של המצב ב-1.

שאלה 14 (10 נקודות)

נתון מעבד Multi cycle RISC-V אשר תומך בחריגות אשר מפורטות בטבלה מטה. הטיפול בחריגות מבוצע על ידי שיטת קוד הגורם לחריגה. הפעולות אשר מבצעת מערכת ההפעלה לצורך הטיפול בכל סוג של חריגה מתוארות בטבלה. בנוסף, הטבלה מתארת מהו הקידוד עבור של כל חריגה.

פעולה רצויה	קידוד	סוג החריגה
השוואת רגיסטר המכנה ל-2	1	חלוקה ב-0
השוואת הרגיסטרים אשר גורמים לגלישה ל-0	4	גלישה

הניחו כי הגישה אל הרגיסטרים SCAUSE ו-SEPC מתבצעת בצורה זהה לשאר הרגיסטרים במערכת.

בשאלה זו הניחו כי ערכי הרגיסטרים בפעולות add מטופלים כמספרים בייצוג unsigned. פעולות addi עובדות כרגיל.



הנתון: main- הבא כך שירוץ כהלכה ויתמוך בכל סוגי החריגות עבור קטע ה

0x1AA0 0000 0x1AA0 0004 0x1AA0 0008 0x1AA0 000C 0x1AA0 0010 0x1AA0 0014 0x1AA0 0018	Main: Exit:	addi s0, x0, 4 addi t0, x0, 4 addi s1, x0, -1 add s1, t0, s1 div t0, s0, s1 add s0, s0, t0 j ra
0x1C09 0000 0x1C09 0004 0x1C09 0008 0x1C09 000C 0x1C09 0010 0x1C09 0014 0x1C09 0018 0x1C09 001C 0x1C09 0020 0x1C09 0024 0x1C09 0028 0x1C09 002C 0x1C09 0030 0x1C09 0034	Interrupt handler: Done: Div0: Overflow:	sw s0, addi s0, x0, 1 addi s2, x0, 4 beq SCAUSE, s0, Div0 beq, s2, lw s0, 0(sp) addi sp, sp, 4 jr,

<u>פתרון</u>

0x1AA0 0000 0x1AA0 0004 0x1AA0 0008 0x1AA0 000C 0x1AA0 0010 0x1AA0 0014 0x1AA0 0018	Main: Exit:	addi s0, x0, 4 addi t0, x0, 4 addi s1, x0, -1 add s1, t0, s1 div t0, s0, s1 add s0, s0, t0 j ra
0x1C09 0000 0x1C09 0004 0x1C09 0008 0x1C09 000C 0x1C09 0010 0x1C09 0014	Interrupt handler:	addi sp, sp, -4 sw s0, D(sp) addi s0, x0, 1 addi s2, x0, 4 beq SCAUSE, s0, Div0 beq SCAUSE, s2, Overflow
0x1C09 0018 0x1C09 001C 0x1C09 0020	Done:	lw s0, 0(sp) addi sp, sp, 4 jr <mark>SEPC</mark>
0x1C09 0024 0x1C09 0028 0x1C09 002C	Div0:	addi <mark>s1</mark> , x0, <mark>2</mark> j <mark>Done</mark> addi s1, x0, 0



0x1C09 0030 0x1C09 0034 addi <mark>t0, x0, 0</mark> j Done

<u>שאלה 15 (10 נקודות)</u>

נתון מעבד Pipeline RISC-V ללא hazard detection unit נתון מעבד forwarding ללא לאנחון מעבד forwarding ללא. למעבד אין יכולת לבצע

משפיעה העובדה שלמעבד אין יכולת לבצע flush על ביצוע פקודות	א. (2 נקודות) כיצד branch?

ב. (8 נקודות) נתונה התוכנית:

1		addi t1, x0, 0
2		addi t2, t1, 2
3	loop:	lw t3, 0(s1)
4		lw t4, 4(s1)
5		add t5, t3, t4
6		add t0, t0, t5
7		subi t2, t2, 1
8		bne t1, t2, loop
9		add t6, t6, s1
10		add t7, t7, s1
11		add t8, t8, s1

מלאו את הטבלה הבאה (ראו דוגמא כיצד למלא בשורה הראשונה) כך שתתאר את מספר ה-nops אשר צריך להוסיף לקוד על מנת שירוץ באופן תקין. זכרו כי אין אפשרות לדעת מראש האם הקפיצה מתרחשת או לא.

cמות nops	לבין פקודה מספר	בין פקודה מספר			
3	2	1			



א. אין אפשרות להניח שהקפיצה מתרחשת, צריך לחכות עד ההחלטה. ב. 11.

```
1
             addi t1, x0, 0
             nop
             nop
             nop
2
             addi t2, t1, 2
3
      loop: lw t3, 0(s1)
4
             lw t4, 4(s1)
             nop
             nop
             nop
5
             add t5, t3, t4
             nop
             nop
             nop
6
             add t0, t0, t5
7
             subi t2, t2, 1
             nop
             nop
             nop
8
             bne t1, t2, loop
             nop
             nop
             //nop- accepted if branch resolution in Mem
9
             add t6, t6, s1
10
             add t7, t7, s1
11
             add t8, t8, s1
```



<u>שאלה 16 (15 נקודות)</u>

נגדיר 2 רצפים: רצף A – 1001, רצף B – 1100 (הרצפים מוגדרים משמאל לימין)

יש לממש מכונת מצבים סינכרונית מסוג מילי בעלת כניסה אחת ויציאה אחת, המפיקה 1 במוצא למשך מחזור שעון יחיד אם מתקבל בכניסה רצף A או רצף B. המימוש נדרש להיות מימוש מינימלי, כאשר עליכם לציין מהו מוצא המכונה בכל מעבר מצבים. הניחו כי במצב המכונה ההתחלתי המכונה קיבלה רצף של 0-ים.

:דוגמא

clk	1	2	3	4	5	6	7	8	9	10	11	12
in	0	1	0	0	1	1	0	0	1	1	0	0
out	0	0	0	0	1	0	0	1	1	0	0	1



