

מערכות ספרתיות ומבנה המחשב (044252) סמסטר אביב תשפ"א

בחינה סופית – מועד א 2021 באוגוסט

טור <u>1</u> מספר סטודנט

משך המבחן: 3 שעות (180 דקות). תכננו את זמנכם היטב.

<u>חומר עזר</u>: אין להשתמש בכל חומר עזר בכתב, מודפס או אלקטרוני, פרט לדפי העזר ולמחשבון. **הנחיות והוראות**:

- הבחינה כתובה על גבי **20** עמודים כולל עמוד זה (בדקו בתחילת הבחינה שלא חסרים לכם **עמודים**). בסה"כ ישנן 15 שאלות: 10 שאלות אמריקאיות, ו- 5 שאלות פתוחות מרובות סעיפים.
- בתחילת הבחינה תקבלו חוברת בחינה, מחברת טיוטה, דפי עזר וטופס תשובות ממוחשב.
 בסיום הבחינה, החזירו את חוברת הבחינה וטופס התשובות הממוחשב בלבד.
 - יש לענות על כל השאלות הפתוחות בגוף המבחן, במלבנים המסומנים לכך בלבד.
 - אין **לתלוש או להפריד** דפים מחוברת הבחינה, ממחברות הטיוטה ומדפי העזר.
- יש לכתוב את התשובות באמצעות עט שחור או כחול בלבד. אין לכתוב או לצייר בעט אדום.
- רשמו את מספר הסטודנט שלכם על חוברת הבחינה (בראש עמוד זה). ודאו כי על מחברת
 הבחינה ועל טופס התשובות האמריקאי מודבקת מדבקת הנבחן שלכם.
- לא מורדות נקודות (אין "קנס") בגין תשובה שגויה. לכן, בשאלות האמריקאיות כדאי לסמן
 תשובה כלשהי לכל שאלה.
- ציון השאלות האמריקאיות ייקבע על סמך סריקה ממוחשבת של טופס התשובות בלבד. לא
 לשכוח לסמן בטופס התשובות הממוחשב את מספר הטור שלכם (מופיע בראש עמוד זה).
- אסור שימוש בכל חומר חיצוני מלבד מחשבון. אסורה העברת חומר כלשהו בין הנבחנים, ואסורה כל תקשורת עם אנשים אחרים או כל מקור מידע. האיסור חל על כל צורות התקשורת
 מילולית, חזותית, כתובה, אלקטרונית, אלחוטית, טלפתית, או אחרת. בפרט, אין להחזיק בטלפון סלולארי.

בהצלחה!



<u>שאלה 1 (5 נקודות):</u>

נתון קוד SytemVerilog הבא:

```
module fsm(
module my mod(
                                 input logic clk,
 input logic clk,
                                 input logic rst,
 input logic rst,
                                 input logic start,
input logic start,
                                output logic [1:0] z
output logic [31:0] vec
);
                                typedef enum {
                                 idle st,
logic [1:0] z;
                                state 1,
logic [1:0] b;
                                state 2
logic x;
                                } sm type;
logic y;
                                sm type current state;
fsm fsm inst(
                                sm_type next_state;
.clk(clk),
.rst(rst),
                                // FSM synchronous procedural
 .start(start),
                                block.
 .z(z)
                                always ff @(
);
                                  posedge clk,
                                  posedge rst) begin
always comb begin
                                  if (rst == 1'b1) begin
  vec = 32'hABCD;
                                   current state <= idle st;</pre>
                                  end
                                  else begin
  x = z[1] ^z[0]; 
                                  current state <= next state;</pre>
  y = z[1] | z[0];
                                end
  case (b)
    2'b00: begin
      vec = 32'h3579;
                                always comb begin
                                  next_state = current_state;
    end
                                  z = 2'b0; 46
    2'b01: begin
                                                           P-00
                                  case (current state)
      vec = 32'hFFFF;
                                    idle st: begin
    end
                                      if (start == 1'b1) begin
    2'b10: begin
                                       next_state = state_1;
      vec = 32'h1248;
                                      end
    end
                                    end
    2'b11: begin
                                    state 1: begin
                                     next state = state 2;
      vec = 32'h8421;
                                      z = \overline{2}'h1; 
                                                          り= 1/
    end
                                    end
  endcase
                                    state 2: begin
end
                                      next state = idle st;
                                      z = 2'd3;
                                                            0=01/10
assign b = \{x,y\};
                                    end
                                  endcase
                                end
endmodule
                                endmodule
```



.vec וארבע דיאגרמות אפשריות ליציאה my_mod - בנוסף, נתון הכניסות ל

(dk				
rst (
/start				
vec1	00003579	0000ffff	00001248	00003579
/vec2	00003579		00008421	0000ffff
/vec3	00003579	00001248	00003579	00008421
vec4	00003579		0000ffff	00001248

סמן את התשובה הנכונה ביותר:

vec ייראה כמו דיאגרמה vecl ייראה כמו דיאגרמה

vec בימולציה. vec ייראה כמו דיאגרמה

ייראה כמו דיאגרמה vec בסימולציה. vec

ייראה כמו דיאגרמה vec 4 בסימולציה. עec .★

ה. אף תשובה לא נכונה



<u>שאלה 2 (5 נקודות):</u>

נגדיר משתנה כניסה טרינארי של פונקציה כמשתנה שיכול לקבל את אחד מן הערכים $\{0,1,2\}$ משתנה בבסיס $\{0,1,2\}$.

נגדיר מוצא אוקטלי של פונקציה כמוצא שיכול לקבל אחד מתוך הערכים $\{0,1,2,3,4,5,6,7\}$ עבור קלט נתון (מוצא בבסיס 8).

נסמן ב-f פונקציה בעלת n משתני כניסה טרינארים ויציאה אוקטלית אחת:

8-8

$$f: \{0,1,2\}^n \to \{0,\dots,7\}$$

נגדיר פונקציה קבועה כפונקציה שמוצאה זהה עבור כל קלט.


?מה פונקציות שונות f שאינן קבועות קיימות

$$38^n - 3$$
 .2

$$3^{8^n} - 8$$
 .x

$$8^{3^n} - 3$$
 .T

$$8^{3^n} - 8$$
 (a)



<u>שאלה 3 (5 נקודות):</u>

(4×1)2

עם 2 כניסות בלבד. ממשו את הפונקציה F(x,y,z)=xz'+yz' בעזרת שערי

מהו מספר שערי NOR המינימלי שיש צורך להשתמש בהם?

- א. 1
- د. 2
- 3 1
- 4 т
- ה. 5





Frable

<u>שאלה 4 (5 נקודות):</u>

נתונה הפונקציה הבאה:

$$f(a, b, c, d, e) = \sum (6,7,22,23,31) + \sum_{\phi} (18,30)$$

סטודנט בקורס מעוניין לממש את הפונקציה.

לרשות הסטודנט יש שער *OR* יחיד עם 32 כניסות, הקבועים '0' ו- '1', ובנוסף רכיבים כמתואר בטענות הבאות:

- יחיד בעל שתי כניסות בלבד. 3->8 ושער את הפונקציה בעזרת מפענח 3
- . טענה 2: ניתן לממש את הפונקציה בעזרת מפענח 4<-10 יחיד, וללא שערים לוגים נוספים בלבד.
 - . ניתן לממש את הפונקציה בעזרת מפענח 5<-5 יחיד בלבד.

כנלמד. *Enable* כנלמד.

הערה: בתשובות להלן כאשר מצוין ששתי טענות נכונות, הכוונה היא שכל אחת מהן נכונה בנפרד.


סמנו את התשובה הנכונה ביותר:

- . כל הטענות לא נכונות.
- . טענה 3 נכונה, וטענות 1 ו- 2 לא נכונות.
- ג. טענות 2 ו- 3 נכונות, וטענה 1 לא נכונה.
- . טעות 1 ו- 3 נכונות, וטענה 2 לא נכונה.
 - (ה) כל הטענות נכונות.



<u>שאלה 5 (5 נקודות):</u>

נתון המעגל הבא:



שימו לב שהשערים הלוגים בשרטוט הינם NAND ו- NOT בלבד.

2-2: $t \cdot d(m) + tad(m+1+tad(m+1+1) - tal(m+1) - tal($

2 + 5 +14 55093

1-12: _ + NAMP+15J+7pd(625

	$t_{pd}/t_{pC o Q}$	t_{setup}
FF	10	X
NOT	2	-
NAND	5	-

 $.t_{cd}(NOT) = t_{pd}(NOT)$ נתון ש-

זמן המחזור של המעגל הינו T=50ns, כאשר הזמן שבו השעון שווה '1' שווה לזמן שבו השעון .(Duty Cycle = 50%) '0' שווה

. במערכת מתקיימים hold, ותנאי setup עומדת בתנאי IN עומדת כי הכניסה IN

?ערכו המקסימלי האפשרי של X (זמן הEF של הFF) כך שהמערכת עומדת בתנאי התזמון מהו


- 5ns .א
- $8ns \bigcirc$
- ג. 17ns
- 33ns .T
- \mathcal{X} ה. המערכת לא יכולה לעמוד בתנאי setup ה. המערכת לא יכולה לעמוד



<u>שאלה 6 (5 נקודות):</u>

נתונה דיאגרמת המצבים של מערכת Mealy הבאה.

.input, output :הסימון על החיצים הינו



	6	0	.)		6						הינו:	מחזור	ר כל ו	ת עבו	מערכ	קלט ה
			0	- 1	U	1	•		O		S	l	S	ı	J	l l
cycle	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
input	1	0	1	1	1	1	1	0	1	0	1	0	1	1	1	0

 S_0 בתחילת מחזור O מכונת המצבים נמצאת במצב

מה יהיה פלט המערכת (הסיבית השמאלית ביותר הינה המוצא במחזור מספר 0)?

- <u>0</u>001010100001000 .x
- 0001001100010110 .
- 0001011101010101 (3)
- 0001010101001001 .т.
- 1001000101010101 🙏



<u>שאלה 7 (5 נקודות):</u>


מהנדס חשמל מעוניין לממש שתי מערכת עקיבה מסוג מילי בעלות סיבית כניסה אחת וסיבית מוצא אחת. שתי המערכות מתייחסות לרצף הסיביות שנקלטו עד כה כמספר בינארי X (למשל אם סדרת הקלט הינה 1010, אז X=5).

מערכת א': מתייחסת לסיבית הנקלטת בכל מחזור כסיבית ה- LSB של המספר X (כלומר הסיבית הראשונה שנקלטה הינה סיבית ה-MSB של המספר)

יבית הספר X (כלומר הסיבית הערכת ב': מתייחסת לסיבית הנקלטת בכל מחזור ב': X אור המספר X (כלומר הסיבית ב': הראשונה שנקלטה הינה סיבית ה- X של המספר)

שתי המערכות מוציאות 1 אמ"מ המספר שהתקבל עד כה מתחלק ב- 16 ללא שארית.

הערה: שתי המערכות מאותחלות, ומקבלות במהלך המחזור הראשון את הקלט הראשון.



ממשו את מכונות המצבים כך שיכילו מספר מצבים מינימלי אפשרי, וסמנו את התשובה הנכונה ביותר:

- אחת מהמכונות לא ניתנות למימוש כמכונת מצבים סופית.
 - שתי המכונות לא ניתנות למימוש כמכונת מצבים סופית.
- ג. שתי המכונות ניתנות למימוש כמכונות מצבים סופיות ומספר המצבים של מכונה א' גדול ממספר המצבים של מכונה ב'.
- שתי המכונות ניתנות למימוש כמכונות מצבים סופיות ומספר המצבים של מכונה א' שווה למספר המצבים של מכונה ב'.
- ה. שתי המכונות ניתנות למימוש כמכונות מצבים סופיות ומספר המצבים של מכונה א' קטן ממספר המצבים של מכונה ב'.

C-0,1

10

|72

B.



<u>שאלה 8 (5 נקודות):</u>

.Single Cycle RISC-V נתון מעבד

על המעבד כפקודה אמיתית (לא פסאודו שהנדסת מעוניינת להריץ את הפקודה BeqMemReg על המעבד כפקודה אמיתית (לא פסאודו פקודה) ב $C_4(r_0)$

פורמט הפקודה הינו:

BeqMemReg rs1, rs2, imm

הפקודה בודקת האם Mem[Reg[rs1]+imm] = Reg[rs2]. אם כן, אז הקפיצה תתבצע לפי PC=PC+4, ואם לא אז PC=Reg[rs2]

בחרו את התשובה <u>המחמירה</u> ביותר שמאפשרת עבודה תקינה של המעגל עבור הפונקציה המוצעת, ולא פוגעת בביצוע שאר הפונקציות שנלמדו.

. הערה: אם תשובה X מוכלת בתוך תשובה Y, אז תשובה X מחמירה יותר

- כלל. Datapath -ניתן לממש את הפקודה ללא שינוי של ה
- בלבד. Datapath -ניתן לממש את הפקודה ע"י חיווט מחדש ב 🔀
- ניתן לממש את הפקודה ע"י חיווט מחדש ב- Datapath, הוספת בורר יחיד, והוספת סיגנלי 🤾 בקרה בהתאם.
- ניתן לממש את הפקודה ע"י חיווט מחדש ב- Datapath, הוספת בורר יחיד, הרחבת בורר יחיד הרחבת בורר יחיד והוספת סיגנלי בקרה בהתאם.
 - ה. כל התשובות אינן נכונות. 🦯



<u>שאלה 9 (5 נקודות):</u>

מעוניינים להוסיף מימוש של הפקודה RMW במעבד rs1. לאחר מכן פקודה זו קוראת מילה מהזכרון בכתובת ששמורה ברגיסטר rs1 ושומרת אותה ברגיסטר rd. לאחר מכן כותבת מילה מרגיסטר rs2 לזכרון לאותה הכתובת. ניתן לבצע שינויים במעבד שכוללים הוספה של חיווטים והרחבה או הוספה של בוררים.

פקודה זו בעלת הפורמט:

 $rmw\ rd,\ rs1,\ rs2$:המבצעת את הפעולות הבאות: $reg[rd] \leftarrow Mem[reg[rs1]]$: $Mem[reg[rs1]] \leftarrow reg[rs2]$: rs2 שונה מרגיסטרים rs2 ו- rs2 (הכוונה למספר הרגיסטר ולא לתוכנו). rs2 הנדרש לביצוע פקודה זו?

- 4 א.
- ב. 5
- ג. 6
- 7 .т
- ה. 8



<u>שאלה 10 (5 נקודות):</u>

התוכנית הבאה מורצת במעבד RISC-V Pipelined בעל הנתונים הבאים:

- כולל יחידת Forwarding מלא, כלומר בשלב ה-EXE כל רכיב יכול לקבל את ערכו העדכני העדכני Forwarding מתבצע בין השלבים: WB o ID,WB o EXE. EXE,MEM o EXE
 - .Load Hazard Detection לא קיימת יחידת •
 - עבור פקודות branch, המעבד מניח שקפיצות אינן נלקחות, ובמידה שכן, <u>לא</u> מתבצע
 דות branch ע"י המעבד.
 - ההחלטה על ביצוע Branch מתקבלת בשלב ה-EXE

עליכם לדאוג להוסיף פקודות חסף במקומות הדרושים על מנת שהקוד ירוץ כהלכה על המעבד הנתון.

- 1. add t1, x0, x0
- 2. *lw t2*, 0(t1) # initialized t2 to be 1
- 3. *lw t3, 4(t1)* # initialized t3 to be 3
- 4. addi t5, x0, 1
- 5. Loop: sub t3, t3, t2
- 6. slt t4, x0, t3
- 7. add t10, t4, x0
- 8. beq t4, t2, loop
- 9. add t5, t10, t5 2N 0 1 5
- 10 trash

מה מספר ה *חסח-*ים המינימלי שצריך להוסיף כך שהקוד ירוץ כמתוכנן?

- א. *חסח* יחיד.
- ר 2 <u>nop</u>-ים.
- ג. nop 3-ים.
- ד. *nop* 4-ים.
- ה. התוכנית רצה בצורה תקינה בלי nops.



החל מהעמוד הבא מתחיל החלק של השאלות פתוחות (שאלות 11 – 15)



<u>שאלה 11 (10 נקודות):</u>

- מהנדס בונה פונקציה עבור משחק. הקלט לפונקציה הינו מספר דו-ספרתי בבסיס 4 בין $_4(1)$ ל- מהנדס בונה פונקציה הקלט $_4(0)$ לא יכול להתקבל).


הפונקציה מוציאה 1 אם המספר מתחלק ב-3 או מכיל את הספרה 3.

 $(13)_4$ לדוגמא, אם הקלט הוא $(12)_4$ הפלט הוא 1 (כי $(6)_{10}$ (כי $(12)_4$ מתחלק ב3). אם הקלט הוא $(12)_4$ הפלט הוא 1 (כי אחת הספרות היא 3).

המספר מתקבל כקלט בינארי $(a_3a_2a_1a_0)_2$, כאשר מייצגת את הספרה הימנית של המספר בבסיס 4, ו a_3a_2 הינה הספרה השמאלית.

xy = x.4 + y.40

סעיף א' – מלאו את מפת הקרנו הבא בהתאם לפונקציה הנדרשת:



סעיף ב' – צמצמו את הפונקציה כסכום מכפלות. מה הביטוי המינימלי?

 $f(a_0, a_1, a_2, a_3) = a_1 a_1 + a_2 a_3 + a_1 a_2 + a_2 a_3$



<u>שאלה 12 (10 נקודות):</u>


נתונה המערכת הצירופית הבאה. המספרים מציינים את השהית הרכיב בננו שניות.

באפשרותכם להשתמש בשני סוגים של רגיסטרים:

- . רגיסטרים אידאלים, $T_{PCQ}=0ns$, $T_{setup}=0ns$, אשר עלותם גבוהה.
 - . ללא עלות, $T_{PCQ}=1ns, T_{setup}=1ns$, ללא עלות.

הניחו שתנאי *HOLD* מתקיימים במעגל.


עליכם לצנר את המערכת הנתונה כדי לקבל תפוקה מקסימלית בעדיפות ראשונה, השהייה מינימלית בעדיפות שניה ועלות מינימלית בעדיפות שלישית.



-סעיף ג' בעמוד הבא-



ג. כעת אין אפשרות להשתמש ברגיסטרים אידאליים, אלא רק באלו עם השהייה. מהי התפוקה המקסימלית כעת?





<u>שאלה 13 (10 נקודות):</u>

משדר ומקלט עובדים עפ"י פרוטוקול תקשורת טורית הדומה לזה שנלמד בקורס: תחילה משודרת . (Stop Bit) סיבית התחלה (Start Bit), לאחר מכן משודרות X סיביות נתון, ולבסוף סיבית סיום

ידוע כי זמן מחזור השעון של המשדר הוא 4.8ns, וזמן מחזור השעון של המקלט הוא 5ns. מבחינת $N_T = N_R = 50$) המשדר והמקלט, זמן הסיבית (Tbit) הוא חמישים המשדר והמקלט, זמן הסיבית

הניחו כי המקלט מזהה באופן מידי את סיבית ההתחלה (Start Bit), כמו כן נדרש שגם <u>סיבית הסיום</u> <u>תידגם בצורה תקינה.</u>

מהו ה- X (כמות סיביות המידע) המקסימאלי? פרטו את הדרך בקצרה .	.i
דרך:	
תשובה סופית:	
10	



<u>שאלה 14 (10 נקודות):</u>

נתונים מעבדי single-cycle RISC-V ו-cringle-cycle RISC-V כפי שנלמדו

בעל הנתונים הבאים: RISC-V Pipelined בנוסף נתון מעבד

- כולל יחידת Forwarding מלא, כלומר בשלב ה-EXE כל רכיב יכול לקבל את ערכו העדכני הידת Forwarding מתבצע בין השלבים: $WB \to ID, WB \to EXE$.
 - .Load Hazard Detection קיימת יחידת
 - עבור פקודות branch, המעבד מניח שקפיצות אינן נלקחות, ומבצע Flush במידה וכן.
 - ההחלטה על ביצוע Branch מתקבלת בשלב ה-EXE

 T_{single} עובד עם מחזור שעון single-cycle RISC-V-מעבד ה

 T_{multi} עובד עם מחזור שעון multicycle RISC-V-מעבד ה

 $T_{pipelined}$ עובד עם מחזור שעון $pipelined\ RISC-V$ מעבד ה-

נתונה התוכנית הבאה:

0x1AA0 000C		addi s0, x0, 4	4	
0x1AA0 0010	Loop:	add s1, s2, s2	4	
0x1AA0 0014		lw s3, 4(s4)	<u>s-</u> \	1.
0x1AA0 0018		add s2, s3, s4	ч (Х	4
0x1AA0 001C		addi s0, s0, -1	ч	
0x1AA0 0020		bne s0, x0, Loop	3	
0x1AA0 0024	Exit			

ניתן להניח שהתוכנית רצה ללא תקלות וללא חריגות.





$\frac{T_{single}}{T_{single}}$	>	1.1
T_{multi}	<u> </u>	4

34 1 4 211,

ב. מה התחום שבו צריך להיות היחס $\frac{T_{pipelined}}{T_{multi}}$ כדי שמעבד ה-multicycle יסיים את ריצת התוכנית מהר יותר. רשמו את תשובתכם במרובעים, כאשר המרובע מכיל **מספר** והמרובע השובתכם במרובעים, כאשר המרובע מכיל מספר והמרובע השמאלי מכיל רק סימן יחס (אחד מן הסימנים הבאים: +,=,+,+

$T_{pipelined}$	
T_{multi}	



<u>שאלה 15 (10 נקודות):</u>

.hazard detection unit וללא forwarding ללא מנגנון pipelined RISC-V נתון מעבד

כמו כן נתון הקוד הבא:

 0x1AA0 0000
 main:
 lw t2, 0(s1)

 0x1AA0 0004
 sw t2, 4(s1)

 0x1AA0 0008
 addi t2, a0, -1

 0x1AA0 000C
 addi t1, t2, 0

 0x1AA0 0010
 add a1, t2, t2

- 'סעיף א

עליכם למלא בטבלה הבאה את כמות פקודות ה- NOP **המינימאלית** הנדרשת לריצה תקינה של הקוד על המעבד הנתון.

לדוגמה: אם לדעתכם צריך להוסיף 3 פקודות NOP בין פקודות 5 ל- 6 אז תמלאו באופן הבא:

לפני פקודה מספר	אחרי פקודה מספר	כמה NOP להוסיף
6	5	3

מלאו או הטבלה הבאה (אין הכרח למלא את כולה):

אחרי פקודה מספר	כמה NOP להוסיף
	אחרי פקודה מספר

-סעיף ב' עמוד הבא-



- 'סעיף ב

.MEM->EXE מסוג forwarding

מלאו או הטבלה הבאה איך תשתנה כמות פקודות ה- NOP המינימלית הנדרש לריצה תקינה של המעבד הנתון לאחר השינויים שנוספו.

לפני פקודה מספר	אחרי פקודה מספר	כמה NOP להוסיף
,	, ,	, -