


# מערכות ספרתיות ומבנה המחשב (044252) סמסטר חורף תשפ"א

# בחינה סופית – מועד ב'

2021 במרץ 7



משך המבחן: 3 שעות (180 דקות). תכננו את זמנכם היטב.

חומר עזר: אין להשתמש בכל חומר עזר בכתב, מודפס או אלקטרוני, פרט לדפי העזר ולמחשבון.

#### <u>הנחיות והוראות:</u>

- יש לענות על הבחינה במערכת המודל בשני חלקים נפרדים חלק אמריקאי וחלק לשאלות הפתוחות.
   בנוסף יש לענות על הבחינה כגיבוי המערכת הטפסים של מייקרוסופט קישור באתר המודל. יש
   להעלות קובץ המכיל את טיוטת הפתרון לאתר המודל.
  - במבחן זה ישנן 16 שאלות. 11 שאלות אמריקאיות, ו- 5 שאלות פתוחות מרובות סעיפים.
  - לא מורדות נקודות (אין "קנס") בגין תשובה שגויה. לכן, בשאלות האמריקאיות, כדאי לסמן תשובה כלשהי לכל שאלה.
    - בסיומו של המבחן יינתנו 15 דקות לצורך ביצוע סריקה של טיוטת הבוחן.
  - אסור שימוש בכל חומר חיצוני מלבד מחשבון ודפי העזר. אסורה העברת חומר כלשהו בין הנבחנים, ואסורה כל תקשורת עם אנשים אחרים או כל מקור מידע. האיסור חל על כל צורות התקשורת מילולית, חזותית, כתובה, אלקטרונית, אלחוטית, או אחרת. בפרט, אין להשתמש בטלפון הסלולארי לכל שימוש שאינו צילום מסך המחשב, סריקת המבחנים או התנהלות מול הסגל והמשגיחים.
    - עליכם להשאיר את המצלמה אשר מצלמת את פניכם במצב פעיל לאורך כל שלבי הבחינה.
  - עליכם להשאיר את המצלמה אשר מצלמת את מסך המחשב במצב פעיל לאורך כל שלבי הבחינה.
    - עליכם להשאיר את השמע של המחשב פעיל לכל אורך הבחינה.
- שימוש בטלפון הנייד יתאפשר לצורך וידוא נהלים/פתרון בעיות על ידי משגיח/איש סגל, לצורך ביצוע
   סריקות של מחברת הבחינה/טיוטה ולצורך צילום מסך המחשב בלבד. כל שימוש אחר בטלפון נייד
   בזמן הבחינה הוא אסור. בזמן הבחינה מכשיר הטלפון הנייד צריך להיות על מצב רטט.

# בהצלחה!



#### <u>שאלה 1 (5 נקודות)</u>

#### נתונים שני הרכיבים הבאים:

```
module my module1 (
      input logic clk,
      input logic rst,
      output logic out1,
      output logic out2
);
      nand(out2, out1, out1);
      always_ff @(posedge clk, posedge rst) begin
            if (rst == 1'b1) begin
                  out1 <= 1'b0;
            end
            else begin
                  out1 <= out2;
            end
      end
endmodule
```

```
module my module2 (
      input logic clk,
      input logic rst,
      output logic o1,
      output logic 02,
      output logic o3
);
      logic sig;
      my_module1 inst1 (
             .clk(clk),
            .rst(rst),
            .out1(o1),
            .out2(sig)
      );
      my module1 inst2 (
             .clk(sig),
             .rst(rst),
            .out1(o2),
            .out2(o3)
      );
endmodule
```

בהנחה שהמערכת עברה reset, סמנו את התשובה המתארת בצורה הנכונה ביותר את המוצאים של my\_module2:

- שעון בעל תדר קטן פי 2 מ-o2 ; clk- א. 01 שעון בעל תדר קטן פי 4 מ clk
- 2 מ- פעון בעל תדר קטן פי 2 מ- 02 ; clk שעון בעל תדר קטן פי 2 מ- 01 .clk
- שעון בעל תדר קטן פי 2 מ-03 ; clk שעון בעל תדר קטן פי 8 מ-01 .clk
  - ד. תשובות א' ו-ג' נכונות.
  - ה. אף תשובה אינה נכונה.



## <u>שאלה 2 (5 נקודות)</u>

נתונה המשוואה הבאה:

$$(31)_{\beta} + (\alpha\beta)_9 = (4B)_{\alpha+\beta} + (10)_{10}$$

כאשר הספרות B, A, ... הן הספרות שמגיעות אחרי הספרה 9, כמו בבסיס B, A, ... הן הספרות שמגיעות אחרי הספרה 16, כמו בבחוך 16. המספר שרשום בתחתית הסוגריים מציין את הבסיס של המספר שבתוך הסוגריים, למשל המספר  $_{eta}(31)_{eta}$  מייצג את הספרות 3,1 בבסיס  $_{eta}$ .

?lpha,eta מבין התשובות הבאות, מה יכולים להיות ערכם של

$$\alpha = 7$$
,  $\beta = 8$ .

$$\alpha = 4, \beta = 11$$
 .2

$$\alpha = 7, \beta = 5$$
 .

$$\alpha=4$$
,  $\beta=8$  .ד

ה. יש יותר מתשובה אחת נכונה.



## שאלה 3 (5 נקודות)

נתונה הפונקציה f(w,x,y,z) אשר מוציאה 1 במידה ושניים או יותר מהקלטים נתונה הפונקציה ושלה הם 1.

 $.g(w,x,y,z)=\Pi(0,1,3,4,5,9,12,13)$  כמו כן נתונה הפונקציה h(w,x,y,z)=norig(f(w,x,y,z),g(w,x,y,z)ig)+xz נגדיר את הפונקציה  $.nor(x,y)=\overline{(x+y)}$ 

כאשר מצמצמים את לושר (כסכום מכפלות, אילו h(w,x,y,z) אילו מהביטויים הבאים יכולים לתאר את הפונקציה המצומצמת?

$$h(w, x, y, z) = w'x' + z$$
 .x  
 $h(w, x, y, z) = w'x'y' + z$  .2  
 $h(w, x, y, z) = w'y' + xz$  .x  
 $h(w, x, y, z) = xz$  .T

$$h(w,x,y,z) = w'y' + x$$
 .ה



## שאלה 4 (5 נקודות)

נתונים שני מספרים בינאריים  $a=a_1a_2,\ b=b_1b_2$  המספרים בני 2 סיביות משני מספרים היא סיבית סימן בשיטת המשלים ל- 2. בנוסף נתונה MSB כאשר סיבית ה'0' אם a< b המוציאה  $f(a_1,a_2,b_1,b_2)$ 

#### בחר בתשובה הנכונה ביותר:

- א. הפונקציה f הינה מערכת פעולות שלמה.
- ב. הפונקציה f אינה מערכת פעולות שלמה, אבל בתוספת הקבוע '1' היא מערכת פעולות שלמה.
- ג. הפונקציה f אינה מערכת פעולות שלמה, אבל בתוספת הקבוע  $^{0}$ ' היא מערכת פעולות שלמה.
  - ד. התשובות ב' ו-ג' נכונות.
  - ה. התשובות א' ד' אינן נכונות.



#### שאלה 5 (5 נקודות)

נתון קטע הקוד הבא שמטרתו חישוב עצרת של מספר. קטע הקוד מתחיל לרוץ מ*-main*:

הערה: שימו לב שמימוש זה שונה מהמימוש אשר הוצג בתרגול.

0x0CCD	0000	main:	addi sp, sp, -4
0x0CCD	0004		sw ra, 0(sp)
0x0CCD	8000		addi a0, x0, 10
0x0CCD	000C		addi a1, a0, -1
0x0CCD	0010		jal factorial
0x0CCD	0014		(more code)

0x1AA0 0014	factorial:	mul a0, a0, a1
0x1AA0 0018		addi a1, a1, -1
0x1AA0 001C		beq a1, x0, exit
0x1AA0 0020		jal factorial
0x1AA0 0024	exit:	lw ra, 0(sp)
0x1AA0 0028		jr ra

הפקודה mul rd,rs1,rs2 מבצעת כפל בין שני הרגיסטרים, rs1,rs2 ומאחסנת את התוצאה ברגיסטר rd.

נגדיר פונקציה כתקינה במידה והיא עומדת בכללי הקריאה לפונקציה אשר נלמדו בקורס.

האם הפונקציה factorial תקינה, ומה הערך של a0 לאחר ביצוע הקפיצה בשורה 0x1AA0 0028 בפעם האחרונה?

- .a0 = 10! -תקינה, ו- factorial א. הפונקציה
- $.a0 \neq 10!$  תקינה, ו- factorial ב. הפונקציה
- .a0=10! אינה תקינה, ו- factorial ג. הפונקציה
- $.a0 \neq 10!$  -ו. אינה תקינה, ו- factorial ד. הפונקציה
- ה. הפונקציה factorial לעולם לא תפסיק את ריצתה.



## שאלה 6 (5 נקודות)

בתהליך הצמצום של טבלת המצבים של מערכת עקיבה סינכרונית שיש לה יציאה של ביט יחיד, התקבלה השורה הבאה:

$$P2 = (A)(B)(C)(DEFG)(HIJK)$$

#### <u>נתונות הטענות הבאות:</u>

- .A אם למערכת כניסה של ביט יחיד אז המערכת היא בהכרח מסוג Moore.
- B. אם למערכת כניסה של 2 ביטים אז המערכת היא בהכרח מסוג Mealy.
  - . אם  $P_1=P_2$ , אז למערכת כניסה של 2. ביטים או יותר.
  - . אם  $P_2 \neq P_3$ , אז למערכת לניסה של 2. ביטים או יותר.


#### בחרו את התשובה הנכונה:

- א. טענה A נכונה
- ב. טענה B נכונה
- ג. טענה C נכונה
- ד. טענות A,D נכונות
- ה. טענות B,C נכונות



## שאלה 7 (5 נקודות)

סטודנט בקורס הרכיב את המעגל הבא שמממש מערכת עקיבה עם קלט יחיד, וללא פלט מסוג MOORE. שימו לב למיקום הקלט (D) והפלט (C) של רכיבי ה-FF. בנוסף, הרכיב CL



לרכיב CL יש 3 כניסות (2 עבור המצב הנוכחי, ואחד עבור הקלט) ו- 2 פלטים (עבור המצב הבא).

מגיע עם FF2 - מגיע שמוזן שמוזן משום שהשעון מגילה שיש תקלה במעגל משום שהשעון מאילה. delay = 3ns

נתון שהתקלה לא פוגעת בתנאי hold של שני הרגיסטרים.

#### נתונים:

	tpd/tpcq	tsetup
FF1/FF2	10ns	3ns
$CL(X->out_i)$	4ns	
$CL(Y->out_i)$	5ns	
$CL(Z->out_i)$	6ns	

לסטודנט יש שליטה אך ורק על זמן המחזור של המעגל ועל הזמן שבו קלט .CLK המעגל משתנה. כאשר זמן השינוי של הקלט




מבין התשובות הבאות, מה התנאי ההדוק ביותר על  $t_{IN}$  שבו נוכל לשנות את הקלט, כך שבוודאות לא נפגע בתפקוד המעגל?

- $t_{IN} \leq 4ns$  .א
- $t_{IN} \leq 9ns$  .ء
- $t_{IN} \leq 12ns$  .
- $t_{IN} \leq 14ns$  .T
- $t_{IN} \leq 17ns$  .ה



## <u>שאלה 8 (5 נקודות):</u>

נתונה המערכת הבאה:



זמני ההשהיות של הרכיבים נתונים ב- *ns* ורשומים בתוך הרכיבים. הניחו רגיסטרים אידיאליים.

נרצה לצנר את המערכת כדי לקבל *throughput* מקסימלי בעדיפות גבוהה, *latency* מינימלי בעדיפות שלישית.

לאחר הצינור, מהו ה- *latency* שיתקבל, ומהו מספר הרגיסטרים שנצטרך לצינור המערכת?

$$latency = 40ns, regs = 14$$
.

$$latency = 40ns, regs = 16$$
.

$$latency = 50ns, regs = 15$$
 .

$$latency = 50ns, regs = 18$$
.т

$$latency = 60ns, regs = 19$$
 .ה



# <u>שאלה 9 (5 נקודות):</u>

נתון מעבד Single-cycle RISC-V כפי שנלמד בקורס.

בנוסף נתונים תזמוני חלקי המעבד באופן הבא:

	Timing
Memory access (instruction or data)	3ns
Read a value from the register file	1ns
ALU operation	2ns
Write a value to the register file	2ns

רכיבי המעבד אשר אינם מוזכרים בטבלה הינם בעלי זמני השהייה זניחים.

נתונה התוכנית הבאה, שמתחילה בפקודה שבכתובת 0x00001000. הניחו כי התוכנית רצה כהלכה וללא חריגות או פסיקות.

	0x00001000	$addi\ t2, x0, 4$
	0 <i>x</i> 00001004	addi t1, t3, 6
	0 <i>x</i> 00001008	$lw \ s3,0(s1)$
Loop:	0 <i>x</i> 0000100 <i>C</i>	$addi\ t2, t2, -1$
	0x00001010	add $t1, t2, x0$
	0 <i>x</i> 00001014	sub s4, s3, s4
	0 <i>x</i> 00001018	bne $t2, x0, Loop$

NOP

*Exit*: 0*x*0000101*C* 



# מהו משך הזמן אשר יידרש להרצת התוכנית (עד לסיום הפקודה בכתובת מהו משך הזמן אשר יידרש להרצת התוכנית (0x00001018

- א. 152ns
- ב. 190*ns*
- ג. 209ns
- 228*ns* .T
- ה. 264ns



#### <u>שאלה 10 (5 נקודות):</u>

שירי החליטה להתנדב לקופת חולים כדי לעזור לחסן את האוכלוסייה על מנת שסמסטר אביב יהיה פרונטלי.

כידוע, כל אדם צריך לקבל 2 מנות חיסון בהפרש של **21 ימים**. מערכת קביעת התורים ממודלת במעבד *Multicycle RISCV* כך שכל שורה בזיכרון מתארת יום והמידע בזיכרון הוא ת"ז המתחסן.

על מנת לייעל את תהליך קביעת התורים שירי הציעה להוסיף פקודה למעבד שמקבלת את ת"ז המתחסן וקובעת לו באופן אוטומטי 2 תורים בהפרש של **21** ימים.

#### הנחות:

- הניחו כי בכל יום ניתן לחסן רק אדם אחד (בשורה אחת בזיכרון יש מספר ת"ז אחד בלבד).
- הניחו כי שורות היעד בזיכרון תמיד פנויות (תאריך החיסון הראשון והשני).
  - הניחו כי מספר ת"ז של אדם מורכב מ- 11 סיביות.
    - הניחו כי כל שורה בזיכרון מורכבת מ- 4 בתים.

#### פורמט הפקודה:

#### Vacc rs, ID

כאשר rs זהו רגיסטר המכיל את הכתובת בזיכרון שמתארת את תאריך המנה הראשונה.

. ערך imm המתאר את ת"ז המתחסן - ID

, $vacc\ t0,\ 123$  שמור הערך 0. כאשר תרוץ הפקודה t0 שמור הערך 123 למשל: בהינתן שב-t0 שמור הערך 123.



מה מהבאים נכון לגבי הוספת הפקודה? (כאשר מדובר על הוספת רכיבים, הכוונה היא ב- Datapath בלבד).

- א. ניתן לממש את הפקודה ע"י הוספת 4 מצבים לבקר בלבד ללא שינוי ה-Datapath.
  - ב. ניתן לממש את הפקודה ע"י הוספת *mux*, ו2 מצבים לבקר בלבד.
- ג. ניתן לממש את הפקודה ע"י הוספת 2 מצבים לבקר, הוספת ערך קבוע הוספת שבר ה- *mux* ב- Datapath, והוספת
  - ד. ניתן לממש את הפקודה ע"י הוספת מצב חדש לבקר, הוספת mux והוספת סיגנל.
- ה. ניתן לממש את הפקודה ע"י הוספת 3 מצבים לבקר, הוספת ערך קבוע ה. ניתן לממש את הפקודה ע"י הוספת *mux*. לאחד ה- *mux* ב-



## <u>שאלה 11 (5 נקודות):</u>

נתונים 2 מעבדי pipeline RISC-V, ללא forwarding וללא detection unit. מעבדי detection unit לא קופצות ובמידה וכן מבצעים flush:

- מעבד A: זמן מחזור T, ההחלטה על הקפיצה מתבצעת בשלב Execute
- מעבד B: זמן מחזור 0.8T, ההחלטה על הקפיצה מתבצעת בשלב Memory

נתונה תוכנית ארוכה מאוד אשר יחס פקודות ה-branch הנכנסות למעבד בפועל בהרצתה הוא X.

500 גלומר, עבור תוכנית שבהרצתה מבוצעות 1000 פקודות ועבור X=0.5, אומר, עבור תוכנית שבהרצתה מבוצעות נתון כי בתוכנית הנ"ל לא קיימים branch פקודות הינן פקודות data hazards. ואין hazards,

עבור התוכנית 70% מכל פקודות ה-*branch* שנכנסות למעבד קופצות.

עבור איזה טווח ערכים של X מבין הערכים הבאים ביצועיו של מעבד A טובים עבור איזה טווח ערכים של B (שימו לב לכיוון האי-שוויון) יותר (ביצוע של פקודות ליחידת זמן)

- X>0.2 .א
- ב. X<0.2
- ג. X>0.5
- X < 0.5 .T
- ה. 8.0<X



# החל מהעמוד הבא מתחיל החלק של השאלות פתוחות (שאלות 12 – 16)


שימו לב להגיש את טופס ה- template במודל (ובאתר הגיבוי), <u>ולא את קובץ הבחינה</u>.



## <u>שאלה 12 (8 נקודות):</u>

נתונות הפונקציות הבאות:

אחד בלבד? אחב ניתן לממש את f באמצעות בורר  $\frac{1}{1}$  בורר  $\frac{1}{1}$  באמצעות הנתון בציור מטה f אם לא, רשום "לא ניתן". אם ניתן, צייר מימוש של Su,Du אם לא, רשום "לא ניתן". בצות ה- LSB של כניסות הנתונים והבקרה בהתאמה).





## שאלה 13 (12 נקודות)

נגדיר פרוטוקול תקשורת חדש נסמנו B, אשר משדר שידורים ברצף.

בפרוטוקול B נשלחות 16 סיביות מידע, סיבית start ו- stop, ובנוסף בפרוטוקול B גילו כי שגיאות יכולות להתרחש (רק בסיביות המידע), לכן בפרוטוקול B גילו כי שגיאות יכולות להתרחש (רק בסיביות המידע), לכן החליטו לשפר את אמינות הפרוטוקול ע"י הוספת סיבית זוגיות לפני ה- stop bit. סיבית הזוגיות בודקת את זוגיות 16 סיביות המידע באותו שידור (סה"כ 19 סיביות בשידור כולל start ו stop).

בכל שידור בפרוטוקול B יכולה להתרחש עד שגיאה אחת בביט יחיד מבין 16 הביטים של המידע. אם המקלט זיהה שהתרחשה שגיאה, הוא יכול לבקש מהמשדר לשלוח שוב את השידור הלא תקין (לאחר שהמשדר יסיים את השידור שהוא כרגע שולח). בשידור השני של אותו מידע מובטח שלא תתרחש תקלה.

אומר E=0 אומר (כאשר B) בפרוטוקול ( $E\in[0,1]$ ) אומר ביסיכוי לכישלון שידור (E=0) בפרוטוקול שידור משודר תמיד בהצלחה).

#### <u>'סעיף א</u>

מלאו בטבלה הבאה מה יהיה היחס בין מספר סיביות <u>המידע</u> המשודרות בפרוטוקול B מבין כלל הסיביות המשודרות בפרוטוקול זה. שימו לב שלאחר שידור כושל, השידור הבא בהכרח מוצלח.

$E = \alpha$	E=1	E = 0	
			יחס



## <u>עבור סעיפים ב' וג':</u>

כעת נתון פרוטוקול C שמבוסס על פרוטוקול B, אך כעת שולחים את 16 סיביות המידע ואת סיבית הזוגיות פעמיים. סה"כ 36 סיביות בשידור כולל start ו- stop. בכל שידור יכולה להתרחש עד שגיאה אחת בביט יחיד מבין כל סיביות המידע או זוגיות. בנוסף אם הייתה תקלה, שולחים את השידור שוב רק אם בלתי אפשרי לשחזרו.

<u>'סעיף ב</u>
מהו מרחק הקוד של סיביות המידע והזוגיות בפרוטוקול C (לא נתון כל פרט על ערכי סיביות מידע)?
<u>'סעיף ג</u>
מהם הערכים של E שעבורם קצב השידור של מידע תקין בפרוטוקול C גבוה יותר מפרוטוקול B?




## <u>שאלה 14 (10 נקודות):</u>

נתון מעבד מסוג *Multi-Cycle RISC-V* כפי שנלמד בקורס. סטודנט בקורס מעוניין לממש פקודה שתבצע את הפעולות הבאות:

AddMem rd, rs1, imm

Reg[rd] = Mem[Reg[rs1]] + Mem[Reg[rs1] + imm] לצורך ביצוע הפקודה, הסטודנט שינה את ה- Datapath של המעבד באופן הבא:



#### שימו לב לשינויים המודגשים באדום:

- נוסף בורר הכניסה לרגיסטר A, המקבל בנוסף את המידע שיוצא .1 מרגיסטר MDR
- של ה- חמקבל בנוסף את יציאת מוסף בורר בכניסת ה-addr של ה- DMEM, המקבל בנוסף את יציאת A.
  - 3. נוספה כניסה לבורר שמחובר לקלט התחתון של ה- ALU. כניסה זו מקבלת את פלט ה- MDR.



מלאו את ערכי הבקרה של הבוררים המסומנים (הניחו כי כניסת המידע התחתונה של כל בורר היא כניסה מספר 0 וכי מספרי הכניסות העליונות עולים בהתאמה). שימו לב כי כל עמודה מייצגת מצב וכי לאו דווקא ישנו צורך לבצע שימוש בכל העמודות. במידה וערך קו הבקרה יכול להיות 0 או 1 <u>יש לסמן dc.</u>

Name	1	2	3	4	5	6	7	8
Α	0		dc					
ALU2	1				dc			
Addr		dc		0				



# <u>שאלה 15 (10 נקודות)</u>

נתון מעבד Multi Cycle RISC-V אשר תומך במנגנון טיפול בחריגות כפי שנלמד בכיתה (שיטת קוד הגורם לחריגה). כמו כן נתון כי בשאלה זו ניתן לגשת לרגיסטרים SCAUSE, SEPC.

סטודנט חרוץ החליט לבדוק את מנגנון הטיפול בחריגות, לשם כך הוא כתב את קטע הקוד הבא אשר מתחיל לרוץ מ-*main* :

main:	addi x0, x0, 1
	slli s1, 32(x0)
	addi s2, x0, 2
	slli s2, 31(s2)
	div s3, s2, s1
	(more code)
Interrupt handler:	addi t0, x0, 1
	slli t1, t0, 1
	slli t2, t1, 1
	beq SCAUSE, t0, exception1
	beq SCAUSE, t1, exception2
	beq SCAUSE, t2, exception3
Exit:	jr SEPC
	(more code)
	Interrupt handler:

מבצעת חלוקה כך שמתקיים: div rd,rs1,rs2 rd = rs1/rs2

כמו כן ידוע כי רגיסטר SCAUSE לא יכול לקבל את הערך 3 לעולם.



|--|


ציינו את שיטת קידוד קוד הפסיקות הנהוגה במעבד הנתון.
להזכירכם השיטות שנלמדו הן: קידוד חזקות של 2, ו- מספר רץ.
<u>טעיף ב':</u>
ציינו יתרון אחד וחיסרון אחד של השיטה:
<u>:'עיף ג'</u>
ציינו את החריגות אשר מתרחשות בקוד ובאילו כתובות הן מתרחשות:



## שאלה 16 (10 נקודות)

נתון מעבד RISC-V Pipeline, בעל התכונות הבאות:

- .(Decode <- WB) Register File ברכיב ה- Forwarding
  - .Hazard Detection Unit מכיל רכיב
- מכיל רכיב Forwarding Unit **לפי האיור להלן** בין שלבי ה- WB וה-Exe לשלב ה- MEM
- מניח ש- Branch אינו נלקח, ומבצע Flush אינו נלקח, ומבצע במידה וכן. חישוב הקפיצה Exe מתבצע בשלב ה-



סטודנט מעוניין להריץ את הקוד הבא, המתחיל מ- main: <u>הערה:</u> הערכים הכתובים בכל הרגיסטרים לפני ריצת הקוד אינם ידועים.

1 Main: add t0, s0, x0
2 add t1, s1, x0
3 beq t0, t1, label
4 lw t0, 0(s0)
5 addi t3, t0, 0
6 label: sw t0 0(t4)



#### <u>טעיף א':</u>

מלאו בטבלה הבאה כמה פקודות NOP הסטודנט שכתב את הקוד יצטרך להוסיף, ובאיזה מיקום (אחרי איזה שורה, ולפני איזו שורה). למשל, אם לדעתכם צריך להוסיף 2 פקודות NOP בין שורה 1 ל- 2, אז מלאו בטבלה הבאה: כמות NOP: 2, אחרי שורה: 1, לפני שורה: 2.

לפני שורה	אחרי שורה	כמות NOP

## <u>:'סעיף ב</u>

כעת כדי לצמצם את מספר פקודות ה- NOP שצריך להוסיף, הסטודנט החליף את המעבד במעבד זהה, **אך עם Forwarding מלא** (בין השלבים WB -> EXE<-MEM ,EXE).

להזכירכם Forwarding מלא בין שלב ה- WB לשלב ה- Forwarding מלא בין שלב ה- שניתן להעביר ערך רצוי מתחילת שלב ה- WB לכל מקום דרוש בשלב ה-EXE

בסעיף זה נתונים לנו גם זמני ריצת שלבי המעבד:

Fetch	Decode	Execute	Memory	WB
200ns	100ns	200ns	250ns	50ns

נתון בנוסף שערכי הרגיסטרים לפני ריצת הקוד הינם 0. מה יהיה זמן ריצת הקוד כולו?