

מערכות ספרתיות ומבנה המחשב (044252) סמסטר חורף תש"פ

בחינה סופית – מועד א 3 במרץ 2020 פתרון <u>פתרון</u> <u>טור 1</u>

משך המבחן: 3 שעות (180 דקות). תכננו את זמנכם היטב.

<u>חומר עזר</u>: אין להשתמש בכל חומר עזר בכתב, מודפס או אלקטרוני, פרט לדפי העזר שיחולקו במהלך הבחינה. הנחיות והוראות:

- הבחינה כתובה על גבי 13 עמודים כולל עמוד זה (בדקו בתחילת הבחינה שלא חסרים לכם עמודים).
- בתחילת הבחינה תקבלו חוברת בחינה, מחברת טיוטה, דפי עזר וטופס תשובות ממוחשב. בסיום הבחינה,
 החזירו את חוברת הבחינה וטופס התשובות הממוחשב בלבד.
 - יש לענות על כל השאלות בגוף המבחן.
 - אין לתלוש או להפריד דפים מחוברת הבחינה, ממחברות הטיוטה ומדפי העזר. •
- רשמו את מספר הסטודנט שלכם על חוברת הבחינה (בראש עמוד זה), על דפי העזר, ועל כל מחברות
 - לא מורדות נקודות (אין "קנס") בגין תשובה שגויה. לכן, כדאי לסמן תשובה כלשהי לכל שאלה.
- ציון השאלות רב הברירה ייקבע על סמך סריקה ממוחשבת של טופס התשובות בלבד. לא לשכוח לסמן בטופס התשובות הממוחשב את מספר הטור שלכם (מופיע בראש עמוד זה).
- אסור שימוש בכל חומר חיצוני. אסורה העברת חומר כלשהו בין הנבחנים, ואסורה כל תקשורת עם אנשים אחרים או כל מקור מידע. האיסור חל על כל צורות התקשורת מילולית, חזותית, כתובה, אלקטרונית, אלחוטית, טלפתית, או אחרת. בפרט, אין להחזיק בטלפון סלולארי.

בהצלחה!



שאלה 1 (5 נקודות)

נתון קוד ה-SystemVerilog הבא:

```
module my module (
    input logic clk,
    input logic rst,
    input logic a,
    output logic out
);
    typedef enum {first st, second st} sm type;
    sm type current state;
    sm type next state;
    logic w;
    always ff @(posedge clk, posedge rst)
    begin
        if (rst == 1'b1) begin
            current state <= first st;</pre>
        end
        else begin
             current state <= next state;</pre>
        end
    end
    always comb begin
        next state = current_state;
        w = \overline{1}'b0;
        case (current_state)
             first st:
                 if (a == 1'b1) begin
                     next state = second st;
                     w = \overline{1}'b1;
                 end
             second st:
                 if (a == 1'b0) begin
                     next state = first st;
                     w = 1'b1;
                 end
        endcase
    end
    assign out = w & (~a);
endmodule
```

ניתן להניח כי הכניסה a מסונכרנת עם עליית השעון וכי כל הרכיבים אידיאליים (וכן כי הכניסות עומדות במשטר הזמנים). מתי הסיגנל out בעל ערך '1'?

- '1' א. בכל זמן שבו הסיגנל a בעל ערך
- ב. תמיד. הסיגנל out הוא הערך הקבוע '1'
- a ג. במחזור שעון בו ישנה עליה של הסיגנל
- a ד. במחזור שעון בו ישנה ירידה של הסיגנל
- ה. במחזור שעון בו ישנו שינוי כלשהו של הסיגנל a (עליה או ירידה)




תשובה: ד' **פתרון:**

הקוד הנתון דומה לקוד של EdgeDetector שראינו בסדנה, עם השינויים הבאים:

```
module my module (
    input logic clk,
    input logic rst,
    input logic a,
    output logic out
);
    typedef enum {first st, second st} sm type;
    sm type current state;
    sm type next state;
    logic w;
    always_ff @(posedge clk, posedge rst)
    begin
        if (rst == 1'b1) begin
            current state <= first st;</pre>
        end
        else begin
            current_state <= next_state;</pre>
        end
    end
    always comb begin
        next state = current state;
        w = \overline{1'b0};
        case (current state)
            first st:
                 if (a == 1'b1) begin
                     next state = second st;
                     w = 1'b1;
                 end
            second st:
                 if (a == 1'b0) begin
                     next_state = first_st;
                     w = 1'b1;
                 end
        endcase
    end
    assign out = w \& (\sim a);
endmodule
```

הסיגנל w מזהה עליה וירידה של הסיגנל a משום שכל פעם שעוברים בין שני המצבים, הוא מקבל את הערך '1'. לעומת זאת, הסיגנל out הוא תוצאת ה-AND של w ושל הערך ההפוך (NOT) של a. לכן, רק כאשר a יהיה בעל ערך '0' ויש מעבר בין המצבים, שזה שקול לירידה של הסיגנל a, הסיגנל out יקבל את הערך '1'. להלן תוצאות סימולציה של הקוד:








שאלה 2 (5 נקודות)

נתון הרכיב הצירופי הבא:



ל-f(W,X,Y,Z) ישנן 4 כניסות ויציאה אחת. נתון כי המוצא של f הוא f' אמ"מ בכניסות ל-f(W,X,Y,Z)-ים.

?מהו הייצוג המינימלי של f כסכום מכפלות עבור הרכיב הספציפי הנ"ל

- W'XY'Z' + W'X'YZ' .
 - W'Z' .ם
 - X'Y' .a
 - W'Y'Z' + W'YZ' .т
 - W'X'Z' + W'XZ' .ה.

תשובה: ב'

פתרון:

מפת הקרנו עבור הבעיה הינה:

wx yz	00	01	11	10
00	Ø	1		Ø
01	Ø			Ø
11		Ø	Ø	
10	1	Ø	Ø	

.W'Z' ולכן הייצוג המינימלי הוא


לחלופין ניתן להבין כי X ו-Y תמיד הפוכים, ולכן האפשרות היחידה לקבלת 1 לוגי במוצא היא לחלופין ניתן להבין כי W'Z' (ואז בהכרח יהיו 3 אפסים), כלומר הפונקציה הינה W'Z'.



שאלה 3 (6 נקודות)

תופעת ה-Jitter הינה תופעה אשר מתארת סטייה של זמן עליית השעון בכניסה ל-fF ביחס לזמן העלייה המתוכנן. בהינתן כי אות השעון בכניסה ל-fF סובל מ-Jitter של יחידות t_{jitter} יחידות זמן לפני או אחרי זמן ($t_{jitter} \geq 0$), זמן העלייה של השעון עלול להתרחש t_{jitter} יחידות זמן לפני או אחרי זמן העלייה של אות השעון המקורי. כלומר, ה-Jitter עלול לגרום ל-**skew חיובי או שלילי** ביחס לעליית השעון המקורית, כאשר בכל עליית שעון כיוון הסטייה הינו אקראי. בנוסף, התופעה עלולה להשפיע על כל אחד מהרכיבים מבוססי השעון במערכת, כאשר בכל עליית שעון כיוון הסטייה לאו דווקא זהה עבור כל ה-fF-ים.

עבור המערכת הבאה, מצאו את זמן המחזור המינימלי T_{min} , ואת זמן במקרה הגרוע במקרה הגרוע להמקסימלי) אשר יבטיחו עבודה תקינה של המערכת:



	t_{pd}	t_{cd}	t_{setup}	t_{hold}
FF1	6ns	5ns	3ns	3ns
FF2	7ns	4ns	2ns	?
CL	10 <i>ns</i>	7ns		

 $.t_{iitter} = 3ns$ כאשר

$$T_{min} = 24ns$$
, $t_{hold} = 6ns$ א. $T_{min} = 21ns$, $t_{hold} = 9ns$ ב. $T_{min} = 21ns$, $t_{hold} = 6ns$ ג. $T_{min} = 24ns$, $t_{hold} = 9ns$ ד. $T_{min} = 25ns$, $t_{hold} = 9ns$ ה.

'תשובה: א

פתרון:

תופעת ה-Jitter היא מעיין skew אשר כיוונו יכול להשתנות. במקרה הגרוע ביותר ה-skew יהיה בכיוונים מנוגדים (הכיוונים במקרה הגרוע משתנים כתלות בתנאי הנבדק). טווח הסטיות האפשרי מופיע בציור העליון, כאשר הקו השחור מציין את זמן עליית השעון המקורי.


עבור תנאי ה-hold (ציור תחתון), במידה ואות השעון יגיע אל FF1 בסטייה של מוקדם (אור תנאי בסטייה של t_{jitter} מאוחר מהמתוכנן, התנאי אשר נדרש לעמוד מהמתוכנן ואל FF2 הוא מגיע בסטייה של בטטייה של בוא הינו:

$$\begin{split} t_{cd}(FF1) + t_{cd}(CL) &\geq t_{hold}(FF2) + 2t_{jitter} \\ 5 + 7 &\geq t_{hold} + 2 \cdot 3 \\ 5 + 7 - 6 &= 6ns \geq t_{hold}(FF2) \rightarrow t_{hold}(FF2) = 6ns \end{split}$$



עבור זמן המחזור (ציור אמצעי), המקרה הגרוע ביותר מתרחש כאשר אות השעון אשר מגיע עבור זמן המחזור (ציור אמצעי), מקרה הגרוע אל FF2 הוא מגיע בסטייה של t_{jitter} מאוחר מהמתוכנן ואל בסטייה של הינו:


$$\begin{split} t_{pd}(FF1) + t_{pd}(CL1) + t_{setup}(FF2) + 2t_{jitter} &\leq T_{min} \\ 6 + 10 + 2 + 2 \cdot 3 &\leq T_{min} \\ 24ns &\leq T_{min} \rightarrow T_{min} = 24ns \end{split}$$





שאלה 4 (6 נקודות)

נתונה המערכת הצירופית הבאה, אשר מורכבת מ-7 יחידות צירופיות מסוג lpha, מכניסות ומיציאות. כל היחידות הצירופיות הן זהות.



עליכן לבצע צינור למערכת הנתונה. שימו לב כי הרגיסטרים אינם אידיאליים, והניחו כי כניסות המעגל עומדות במשטר הזמנים הדינאמי. מהי כמות הרגיסטרים המינימלית אשר דרושה על מנת לקבל תפוקה (Throughput) מקסימלית במערכת ומהי תפוקה זו, כאשר תנאי משטר הזמנים הדינאמי נשמרים?

לרשותכן עומדים גם חוצצים בכמות בלתי מוגבלת (רכיבים צירופיים אשר יציאתם זהה לרשותכן עומדים גם חוצצים בכמות בלתי מוגבלת (Buffer(a)=a).


פרמטרי הרכיבים הינם:

$$\begin{split} t_{pd}(\alpha) &= t_{cd}(\alpha) = 2ns \\ t_{pd}(buffer) &= t_{cd}(buffer) = 3ns \\ t_{hold}(Reg) &= 2ns, \ t_{su}(Reg) = t_{pd}(Reg) = t_{cd}(Reg) = 1ns \end{split}$$


- Throughput = 0.25, א. 13 רגיסטרים
- Throughput = 0.2 ב. 13 רגיסטרים,
- Throughput = 0.25 ג. 12 רגיסטרים,
- Throughput = 0.2 ד. 12 רגיסטרים,
- Throughput = 0.25 ה. 14 רגיסטרים,



'תשובה: ב נמספר את רכיבי המערכת:



נשרטט את המערכת מחדש ונעבוד לפי חוקי הצינור אשר נלמדו בכיתה. מכיוון שכל היחידות החישוביות זהות ונדרשנו לחשב תפוקה מקסימלית, נרצה תחילה לחצוץ בין כל שתי יחידות מסוג lpha ולבדוק לאחר מכן את תנאי משטר הזמנים.



כלומר, קיבלנו כי מספר הרגיסטרים המינימלי הוא 13. כעת עלינו לוודא עמידה במשטר הזמנים הדינאמי. על פי הנחות השאלה, כניסות המעגל עומדות במשטר הזמנים ולכן אין צורך לבדוק אותן ואת המסלולים אשר עוברים דרך רכיב מספר 1 ומגיעים לדרגת הרגיסטרים הראשונה. נותר לבדוק כי כל המסלולים בין כל שני רגיסטרים עומדים במשטר הזמנים. : עבור כל מסלול בין שני רגיסטרים אשר מכיל יחידת lpha נקבל כי

$$t_{pd}(Reg) + t_{pd}(\alpha) + t_{su}(Reg) = 1 + 2 + 1 = 4ns \le T$$

 $t_{cd}(Reg) + t_{cd}(\alpha) = 1 + 2 = 3ns \ge 2ns = t_{hold}(Reg)$

עבור כל מסלול בין 2 רגיסטרים ללא יחידת lpha בניהם נקבל:



$$t_{pd}(Reg) + t_{su}(Reg) = 1 + 1 = 2ns \le T$$

$$t_{cd}(Reg) = 1 = 1ns \ge 2ns = t_{hold}(Reg)$$

כלומר תנאי ה-hold מופר. בכדי לתקן בעיה זו נוכל להוסיף חוצץ בכל מסלול בין שני רגיסטרים אשר אינו מכיל יחידת lpha, ואז נקבל:

$$t_{pd}(Reg) + t_{pd}(buffer) + t_{su}(Reg) = 1 + 3 + 1 = 5ns \le T$$

$$t_{cd}(Reg) + t_{cd}(buffer) = 1 + 3 = 4ns \ge 2ns = t_{hold}(Reg)$$

ישנם 2 מסלולים כאלו, ולכן נזדקק לשני חוצצים. נשים לב כי הוספת החוצצים גורמת לזמן המחזור לעלות, לכן מסלול זה הוא שמגדיר אותו.

 $Throughput = \frac{1}{T} = לסיכום, נזדקק ל-13 רגיסטרים, 2 חוצצים והתפוקה המתקבלת הינה$

$$\frac{1}{5} = 0.2$$



שאלה 5 (5 נקודות)

משדר ומקלט עובדים עפ"י פרוטוקול תקשורת טורית הדומה לזה שנלמד בקורס: תחילה משדר מסיבית מידע, ולבסוף סיבית משודרות 14 סיביות מידע, ולבסוף סיבית סיום (Start Bit).

ידוע כי זמן מחזור השעון של המשדר הוא 100ns.

מבחינת המשדר והמקלט, זמן הסיבית (Tbit) הוא שישה מחזורי שעון פנימיים (N=6). נתון שסיבית הסיום נדגמת בצורה תקינה, בדיוק בסוף שידורה.

מהו מחזור השעון של המקלט בהנחה ואנחנו מזהים את Start bit בדיוק ברגע הירידה? יש לעגל את התשובות כלפי מטה.

- א. 101ns
- ב. 102ns
- ג. 103ns
- 104ns .т
- ה. 105ns

<u>שאלה 6 (5 נקודות)</u>

כל נתוני השאלה הקודמת נותרים זהים עבור שאלה זו. בהינתן שסיבית ההתחלה מתקבלת בדיוק בעליית שעון המקלט (כלומר נגלה את תחילת השידור מחזור שעון מאוחר יותר), מהו המחזור השעון של המקלט? יש לעגל את התשובות כלפי מטה.

- א. 101ns
- ב. 102ns
- ג. 100ns
- 99ns .т
- ה. 103ns

<u>פתרון:</u>

שאלה 5: תשובה: ג'

$$T_{bit}(T) = 600ns$$

לכן, סיבית הסיום תהיה בין גבולות הזמן:

 $9000ns = 600 \cdot 15 \le t \le 16 \cdot 600 = 9600ns$

דגימה ראשונה של המקלט מתרחשת ב $T.5T_{bit}(R)$ ומשם כל דגימה נוספת לאחר ב $T_{bit}(R)$

 $1.5T_{bit}(R) + (n-1) \cdot T_{bit}(R) = 15.5T_{bit}(R)$ כלומר הדגימה ה-15 היא בזמן:

$$15.5T_{bit}(R) = 9600$$

 $T_{bit}(R) = 619.35ns \rightarrow T_{cycle}(R) = 103ns$

שאלה 6: תשובה: ב'

כעת זמן הדגימה משתנה, הוא מתחיל כבר ב $T_{cvcle}(R)$ מאוחר יותר. לכן נקבל:

$$15.5T_{bit}(R) + T_{cycle}(R) = 9600$$

 $94T_{cycle}(R) = 9600ns \rightarrow T_{cycle} = 102ns$



שאלה 7 (5 נקודות)

נתונים זמני המחזור של כל אחד מהמעבדים השונים:

$$T_{single\ cycle} = 6ns$$

 $T_{multi\ cycle} = 1.25ns$
 $T_{pipeline} = 1ns$

במידה ונריץ את פקודת And על כל אחת מן הארכיטקטורות, מה הוא יחס הזמנים בין ה-latency של הארכיטקטורות השונות?

```
T_{single\;cycle} > T_{pipline} > T_{multi\;cycle} . א . T_{multi\;cycle} > T_{single\;cycle} = T_{pipline} . ב . T_{multi\;cycle} > T_{single\;cycle} > T_{pipline} . ג . T_{single\;cycle} > T_{multi\;cycle} > T_{pipline} . T . T_{single\;cycle} > T_{multi\;cycle} > T_{pipline} . ה .
```

תשובה: ה' **פתרון:**

נחשב את הזמן הדרוש עבור כל אחת מן הארכיטקטורות:

```
Latency_{single\ cycle} = T_{single\ cycle} = 6ns
Latency_{multi\ cycle} = T_{multi\ cycle} \cdot \#cycles(R-type) = 1.25 \cdot 4 = 5ns
Latency_{pipline} = T_{pipline} \cdot 5 = 1 \cdot 5 = 5ns
T_{single\ cycle} > T_{multi\ cycle} = T_{pipline} ולכן מתקיים
```

<u>שאלה 8 (6 נקודות)</u>

נתון מעבד pipedRISCV בעל כל יחידות העבד pipedRISCV בעל כל יחידות העבד Mem[a0] = [0x2,0x3,0x4,0x5] וכי: Mem[a1+4] = 0x2 מריצים עליו את הקוד הבא: mul הניחו כי פקודת mul היא פקודת mul רגילה והחישוב מתבצע ביחידת ה

```
(1)add t3, x0, a0
(2)addi t2, x0, 1
(3)lw t0, 4(a1)
(4)<u>label:</u> lw t1, 0(t3)
(5)mul t2, t2, t1
(6)sw, t2, 0(t3)
(7)addi t3, t3, 4
(8)subi t0, t0, 1
(9)bne t0, x0, <u>label</u>
(10-15)nop
```



כמה מחזורי שעון ייקחו עד לסיום פקודה 9 בה הקפיצה אינה נלקחת (לאחר שפקודה 9 סיימה את שלב ה-WB)?

- 21 .א
- ב. 23
- ג. 14
- 13 .т
- ה. 32



פתרוו: ב'

<u>פתרון: ב'</u>						
Explain?	WriteBack	Memory	Execute	Decode	Fetch	Cycle
	X	X	Х	X	1	1
	X	X	X	1	2	2
	X	X	1	2	3	3
	X	1	2	3	4	4
	1	2	3	4	5	5
	2	3	4	5	6	6
5 wants to use the	3	4	nop	5	6	7
value read in 4. But						
4 is in the execute						
stage, we need to						
stall the pipe one						
clock.						
Sw uses the value	4	nop	5	6	7	8
of t2 just in the						
Memory stage. We						
can forward it from						
the WB.		_		_		
	nop	5	6	7	8	9
	5	6	7	8	9	10
We assume always	6	7	8	9	10	11
not taken, therefore						
we fetch instruction						
The decision on the	7	0	0	40	4.4	40
The decision on the	7	8	9	10	11	12
branch is taken						
place when 9 is in						
the execute stage. Branch is taken.	7	9	non	non	4	13
We flush 10&11.	1	9	nop	nop	4	13
We hash roarr.	9	nop	nop	4	5	14
	nop	nop	4	5	6	15
Again, 5 wants to	nop	4	nop	5	6	16
use the value read	ПОР		ПОР	0	0	10
in 4.						
	4	nop	5	6	7	17
	nop	5	6	7	8	18
	5	6	7	8	9	19
We assume not	6	7	8	9	10	20
taken, therefore we		_				
fetch 10.						
	7	8	9	10	11	21
The branch is not	8	9	10	11	12	22
taken.						
Done ;-)	9	10	11	12	13	23



<u>שאלה 9 (5 נקו</u>דות)

נתון מעבד Pipeline RISC-V ללא hazard detection unit ללא pranch בכלל. המעבד מניח כי ה-branch אינו מתרחש ועושה flush במקרה שכן. ההחלטה על ה MEM מתקבלת בשלב MEM.

על מנת שהקוד המצורף ירוץ כהלכה, יש להוסיף פקודות nop. מהו צירוף השיפורים במעבד שיגרמו לכך שמספר פקודות ה-nop שיש להוסיף יהיה מינימלי?

- א. הוספת forwarding מ MEM ל EXE, ו- forwarding מ WB ל EXE
 - ב. הוספת forwarding מ MEM ל MEM מ forwarding
 - hazard detection unit -ו,EXE ל WB מ forwarding ג. הוספת
- ד. הוספת forwarding מ WB ל EXE, ו- WB מ forwarding ל DEC
- ה. הוספת forwarding מ MEM ל EXE, ו- DEC מ WB מ forwarding ל

```
1
              addi t1, x0, 9
2
              sub t2, x0, x0
3
              add s0, t1, t1
4
       loop:
             lw
                  t3, 0(s1)
5
             lw t4, 4(s1)
6
             xori s3, t3, 256
7
              addi s3, s3, 1024
8
              sw t3, 8(s1)
9
              addi s2, s2, 1
              bne s2, t1, loop
10
11
              add t5, x0, x0
12
              addi t6, t6, 0
13
              add t7, x0, x0
```

פתרון: תשובה א'

```
addi t1, x0, 9
1
2
             sub t2, x0, x0
             nop
             nop
3
             add s0, t1, t1
4
             lw t3, 0(s1)
      loop:
5
             lw t4, 4(s1)
             nop
             nop
6
             xori s3, t3, 256
             nop
             nop
             nop
7
             addi s3, s3, 1024
```



8	sw t3, 8(s1)
9	addi s2, s2, 1
	<u>nop</u>
	<u>nop</u>
	<u>nop</u>
10	bne s2, t1, loop
11	add t5, x0, x0
12	addi t6, t6, 0
13	add t7, x0, x0

<u>שאלה 10 (6 נקודות)</u>

נתונה התוכנית הבאה אשר רצה על מעבד multicycle RISC-V, התומך בטיפול בכל החריגות שנלמדו בקורס:

sub x15, x0, 1 lw x16, 0xFF(x15) add x2, x0, x3 unknown add x2, x0, t4 add x2, x0, t5

- כל פונקציות הטיפול בחריגות מפסיקות את ריצת התוכנית כאשר מתגלה חריגה והתוכנית
 לא חוזרת להמשיך את ריצתה.
- הפקודה unknown היא בעלת opcode לא חוקי (מתגלה בשלב ה ID) ולכן גורמת לחריגה.
 - לפני ריצת התוכנית ערכי הרגיסטרים הם לפי מספרם. לדוגמה רגיסטר x4 מכיל את הערך

הערה: הפקודה lw מתייחסת למידע ברגיסטר המכיל את הכתובת כמספר חיובי.

מה ערכו של רגיסטר x2 לאחר סיום ריצה התוכנית (סיום התוכנית או הפסקתה)?

- 0 א.
- ב. 2
- ג. 3
- 4 .т
- ה. 5



פתרון:

תשובה ב׳.

ישנה חריגת גלישה ב lw לכן התוכנית תפסיק את הריצה וערך הרגיסטר לא ישתנה.

שאלה 11 (6 נקודות)

להלן קוד שאמור להתבצע על אחד ממעבדי RISC-V

נתון כי לפני ביצוע שתי הפקודות הנ"ל:

- x4 שווה למספר הרגיסטר, לדוגמה רגיסטר ב-register file שווה למספר הרגיסטר, לדוגמה רגיסטר מכיל את הערך 4.
- התוכן של כל בית בזיכרון הנתונים שווה לבית התחתון של כתובתו, לדוגמה בכתובת 0x78 נמצא הערך 0x78.

מהו הערך ברגיסטר X12 לאחר ריצת 2 הפקודות?

- 4. א
- ב. 12
- 32 .a
- 84 .т
- 94 .ה

'תשובה: ד

הפקודה הראשונה היא פקודת lw שטוענת מילה מכתובת שהיא ברגיסטר 28 (תוכן 28) ועוד היסט 32, לרגיסטר 16

הפקודה השניה היא פקודת ADD בין רגיסטר 16 לרגיסטר 24 לתוך רגיסטר 12 לכן התשובה 84.



<u>שאלה 12 (10 נקודות)</u>


המהנדס הנודע ארכי טקט מעוניין להוסיף לארכיטקטורת ה-Single cycle RISC5 את הפקודה החדשה הבאה:

StorePC rs1, imm

פקודה זו משתמשת בכתובת הזיכרון אשר שמורה ברגיסטר rs1, ומאחסנת בכתובת זו את הערך הערך mem[rs1] = PC + imm). לצורך התמיכה בפקודה ניתן להוסיף בוררים וסיביות בקרה בלבד. הניחו כי הפקודה היא בעלת OpCode חדש, אשר מגדיר פעולה בעלת מבנה דומה לפקודות מסוג S (הניחו כי סיביות בקרה קיימות ניתנות להתאמה בהתאם לדרוש עם OpCode זה וניתן לבצע כל שינוי בבקר).

[31:25]	[24:20]	[19:15]	[14:12]	[11:7]	[6:0]
Imm[11:5]	00000	Rs1	101	Imm[4:0]	OpCode=1111111


ציירו את השינויים אשר נדרשים במערכת עבור תמיכה בפקודה החדשה (ניתן לצייר גם מתחת לשרטוט ולציין את שמות החוטים אליהם מתחברים).



:ניתן לשרטט גם כאן



תשובה: ד' פתרון: עלינו להוסיף 2 בוררים בין ה-ALU לבין הזיכרון (החלק הירוק), אשר אליהם נחבר סיביות בקרה חדשה (אותה סיבית לשני הבוררים).





<u>שאלה 13 (10 נקודות)</u>

שירי החליטה להכין עוגת גבינה. על מנת שהעוגה תתייצב בהצלחה, שירי החליטה להכין עוגת גבינה. על מנת שהעוגה לשמור עליה בי $-2 \leq temp$

לרשותה מקרר שבו טווח הטמפרטורה הוא: $6 \le temp \le 6$. המקרר מוציא חיווי לטמפרטורה ע"י 4 יציאות xyzw(כשערך הטמפרטורה מחושב בשיטת מספרים מכוונים, כלומר המשלים ל2).

עליכם לממש מערכת צירופית F(x,y,z,w) שתעזור לשירי, ותוציא את הערך '1' כאשר -2טמפ' המקרר יורדת מתחת ל

רשמו את הפונקציה המצומצמת ביותר אשר מתארת את התנהגות המערכת והשלימו את מפת הקרנו הבאה:

ZW	XY				
Z VV '		00	01	11	10
	00				
	01				
	11				
	10				

<u>פתרון:</u>

$$F(x,y,z,w) = xz' + xy'$$

ZW	XY				
Z		00	01	11	10
	00			1	Ф
	01			1	Φ
	11		Φ		1
	10				1

	٧	X	у	Z	W	f
0	0	0	0	Z	0	
1	1 2 3 4 5 6	0	0	0	1	
2	2	0	0	1	0	
3	3	0		1	1	
4	4	0	0 1 1	1 0 0	0 1 0 1	
5	5	0	1	0	1	
6	6	0	1	1	0	
7	7	0	1	1	1	Φ
1 2 3 4 5 6 7	8-	0 0 0 0 0 0	0	1	0	Φ
9	7- 6- 5-	1 1 1 1 1 1	0	0	1	Φ 1
10	6-	1	0	1	0	1
11	5-	1	0 0	1	1	1
12 13 14 15	4- 3- 2- 1-	1	1 1 1	0 0 1 1	0 1 0 1	1
13	3-	1	1	0	1	1
14	2-	1	1	1	0	
15	1-	1	1	1	1	




שאלה 14 (9 נקודות)

נרצה להוסיף למעבד הMulticycle Risc את הפקודה MAC. (multiply and accumulate) פורמט הפקודה:

MAC rd, rs1, rs2

rd = rd + rs1*rs2

ציירו בשרטוט מטה את השינויים הנדרשים על-מנת לתמוך בפקודה (ניתן להוסיף רכיבי mux או להוסיף כניסות לרכיבי mux קיימים **בלבד**). הניחו כי הפקודה MUL נתמכת ע"י המעבד בALU.



PCC Reg[] Addra Addr

נוסיף חיבור מיציאת רגיסטר הALU אל הMUX שמחובר לALU. בנוסף, נחבר את כניסת AddrB אל יציאת MUX הבוחר בין rs td. כך, במחזור השעון הראשון נחשב את תוצאת הכפל בין rs1 לrs1 ובמחזור השעון הבא, נחשב את הסכום של rd עם תוצאת הכפל שחישבנו, ונטען אותה לזכרון.



שאלה 15 (5 נקודות)

עבור מעבדי RISC-V המצורפים בנספח, נדרש להוסיף מימוש של הפקודה מכונה אמיתית), אשר שומרת תוכן של מילה מהזיכרון (מכתובת שמורכבת מחיבור של .rd ועוד imm, ברגיסטר rs1 ו rcd ועוד

שינויים מותרים במסלולי הנתונים: ניתן להוסיף ולהרחיב MUXs, לחווט ולהתאים את זמן מחזור השעון מחדש. שינויים מותרים בבקרים: ללא הגבלה. נדרש כמובן לא לפגוע בפקודות

Irsi rd, rs1, imm	פקוו ה זו בעלונ הפורמט.
rd . Momfro4 rdl Limm	המבצעת את הפעולה הבאה:
rd ← Mem[rs1+rd] +imm	א. (2 נק') מה מבנה הפקודה (מבין 6 המבנים)?

ב. באיזה מבין מעבדי RISC-V ניתן לממש פקודה זו כפקודת מכונה? הקף:

אפשר / אי אפשר :Single Cycle ('נק')

אפשר / אי אפשר :Multi Cycle ('נק')

אפשר / אי אפשר (1 נק') Pipeline:

פתרון:

- א. הפקודה מקודדת כפקודת I-type.
- ב. ב Multicycle ניתן לבצע את חישוב הכתובת והמידע בשלבים תוך שימוש ב SC ב SC וב יחיד. ALU לא ניתן מכיוון שיש רק Pipeline



<u>שאלה 16 (6 נקודות)</u>

 $f(w, x, y, z) = \sum (2,3,4,5,6,7,8,10,12,13)$ נתונה הפונקציה:

- א. (2 נק') האם ניתן לממש אותה באמצעות בוררים $1 \rightarrow 4$ והקבועים 0 ו 1 בלבד? סמן: כן / לא
- ב. (4 נק') האם ניתן לממש אותה באמצעות בורר $1 \rightarrow 4$ יחיד, מספר בלתי מוגבל של שערי tot שערי ו בלבד? סמן: כן / לא

:פתרון

	W	X	Y	Z	f
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	1
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	0
10	1	0	1	0	1
11	1	0	1	1	0
12	1	1	0	0	1
13	1	1	0	1	1
14	1	1	1	0	0
15	1	1	1	1	0

- א. כן
- ב. כן