מערכות ספרתיות ומבנה המחשב (044252) – סמסטר חורף תשע"ט

# תרגיל בית יבש מספר 4

#### שאלה 1

התוכנית NOLW היא תוכנית עם מספר פקודות גדול מאוד שאין בה אף פקודות LW . הוצע לייצר מעבד MULTI CYCLE RISCV חדש אשר מיועד להרצת התוכנית NOLW בלבד, אשר אינו תומך כלל בפקודות LW .

נגדיר:

 $CPI = cycles \ per \ instructions$   $= \frac{clock \ cycles \ to \ run \ the \ rogram}{number \ of \ instructions \ in \ the \ program}$ 

#### סמנו את המשפט הנכון:

- א. במעבד החדש **ניתן לוותר** על DISPATCH ROM 2 וייתכן כי שימוש במעבד החדש יקטין את ה CPI של התכנית NOLW בהשוואה למעבד המקורי.
- ב. במעבד החדש **לא ניתן לוותר** על 2 DISPATCH ROM **וייתכן** כי שימוש במעבד החדש יקטין את ה CPI של התכנית NOLW בהשוואה למעבד המקורי.
- ג. במעבד החדש **ניתן לוותר** על 2 DISPATCH ROM **ולא ייתכן** כי שימוש במעבד החדש יקטין את ה CPI של התכנית NOLW בהשוואה למעבד המקורי.
  - ד. במעבד החדש **לא ניתן לוותר** על DISPATCH ROM 2 **ולא ייתכן** כי שימוש במעבד החדש לא ניתן לוותר על CPI בהשוואה למעבד המקורי.
- ה. לא ניתן לדעת האם ה CPI של התכנית NOLW יגדל או יקטן בהשוואה למעבד המקורי.


stack overflow הינה חריגה המתרחשת כאשר תוכנית קוד קריאה לשגרה מנסה לייצר stack overflow חדש במחסנית, אבל חורג מגודל המקסימלי המותר למחסנית.

אילו מבין המשפטים הבאים נכון?

- . stack overflow א. שינוי חלוקת האחריות בין השגרה הקוראת והנקראת ימנע היווצרות
  - ב. stack overflow מעידה על תקלה בקוד התוכנית.
    - ג. stack overflow מעידה על תקלה במעבד.
  - ד. stack overflow יכולה להיגרם רק ע"י קריאה רקורסיבית של שגרה לעצמה.
- ה. stack overflow מתגלה ע"י המעבד בעת ביצוע פקודת כתיבה לא חוקית לאזור שחורג מהמקום המוקצה למחסנית.

נתון מעבד RISCV Cycle Multi כפי שנלמד בכיתה. בעת ייצור הבקר קרתה תקלה והקו RISCV Cycle Multi כפי שנלמד בכיתה. חובר קבוע ל '1 'לוגי. הקף בעיגול את הפקודות אשר תמיד יעבדו כהלכה למרות התקלה:

LW SW R-Type BEQ JUMP



נתונים 2 מעבדי Pipeline RISCV בעלי load hazard detection unit בעלי פקודות הדינאמית הבאה נתונה תוכנית בעלת מספר רב של פקודות ובעלת התפלגות הפקודות הדינאמית הבאה (התפלגות הפקודות אשר אכן בוצעו במהלך ריצת התוכנית):

Instruction	Percentage
R-Type	20%
BR	60%
Jump	0%
LW	10%
SW	10%

המעבד מניח כי ה-branch אינו מתרחש ועושה flush במקרה שכן. בתוכנית זו כאשר ישנה פקודת קפיצה מותנית, ישנו סיכוי של 75% שהקפיצה אכן תתבצע. כל פקודות ה load hazard גורמות ל load hazard, וכל פקודות ה

. Memory מתבצע בשלב branch-זמן מחזור של מעבד א' במעבד א' מns . במעבד ב' מחזור של מעבד ב' ns . במעבד ב' ns במעבד ב' מחזור של מעבד ב' ns

#### בחרו את הטענה הנכונה:

- א. זמן הרצת התוכנית על מעבד ב' יהיה ארוך יותר מאשר על מעבד א', ויידרשו יותר מחזורי שעון להרצת התוכנית על מעבד ב' מאשר על מעבד א'
- ב. זמן הרצת התוכנית על מעבד ב' יהיה ארוך יותר מאשר על מעבד א', ויידרשו יותר מחזורי שעון להרצת התוכנית על מעבד א' מאשר על מעבד ב'
- ג. זמן הרצת התוכנית על מעבד א' יהיה ארוך יותר מאשר על מעבד ב', ויידרשו יותר מחזורי שעון להרצת התוכנית על מעבד ב' מאשר על מעבד א'
- ד. זמן הרצת התוכנית על מעבד א' יהיה ארוך יותר מאשר על מעבד ב', ויידרשו יותר מחזורי שעון להרצת התוכנית על מעבד א' מאשר על מעבד ב'
  - ה. התוכנית תסיים לרוץ באותו הזמן על שני המעבדים

נתון מחשב Pipeline RISCV ללא יחידת forwarding וללא Pipeline RISCV ללא יחידת המספר המינימלי של hazard Detection או יחידת File הבאה כדי שתתבצע נכון?

Sub \$t1, \$t1, \$t1 Add \$t2, \$t3, \$t4 Add \$t5, \$t2, \$t1 Lw \$t2, 0(\$t4) Add \$t5, \$t2, \$t2

- 5 -א
- ב- 6
- 7 -ג
- 8 -т
- 6- פ

#### תשובות

#### שאלה 1

תשובה ג' נכונה, במעבד החדש ניתן לוותר על DISPATCH ROM 2 ולא ייתכן כי שימוש במעבד החדש יקטין את ה CPI של התכנית

ניתן לוותר על 2 DISPATCH ROM מכיוון שבמצב 2 )עבור פקודות LW \ SW ( כבר לא קיים פיצול כתוצאה מהסרת התמיכה ב LW .

לא ייתכן כי המעבד החדש יקטין את ה CPI של התכנית NOLW כי הסרת התמיכה ב LW מסירה אך ורק מצבים שבכל מקרה התכנית לא הייתה מגיעה אליהם, ומספר המחזורים שיתבצעו בכל פקודה לא ישתנה.

### שאלה 2

תשובה ה'.

תשובה א' לא נכונה כל שינוי בחלוקת האחריות עדיין יצריך כי אחת מן השגרות תגבה חלק מתוכן – הרגיסטרים במחסנית. לכן, ה- frame של כל שגרה עדיין יהיה גדול מ- 0 ועדיין יכולה להתרחש חרגית stack overflow .

תשובה ב' לא נכונה ייתכן כי את אותו הקוד ניתן יהיה להריץ בצורה תקינה עבור מגבלה אחרת על גודל המחסנית המקסימלי.

תשובה ג' לא נכונה המעבד מבצע כל פקודה כהלכתה, רצף הפקודות הוא זה שגורם לבעיה.

תגובה ד' לא נכונה ניתן לבנות מעגל של קריאות רקורסיביות בין שגרות שונות למשל שגרה A קוראת לשגרה B , אשר קוראת לשגרה A וכו'. רצף כזה גם יכול לגרום לחריגה.

תשובה ה' נכונה מהות התקלה היא כתיבה של ערך מרגיסטר כלשהו לזיכרון במהלך יצירת frame חדש. הכתיבה לזיכרון מתבצעת לכתובת לא חוקית (מחוץ לתחום הכתובות המותר).

## שאלה 3

#### דק BEQ

משמעות התקלה הינה כי הרגיסטר IR ייכתב בכל מצב של מכונת המצבים (בניגוד לכתיבה אליו רק במצב 0 במעבד תקין). כלומר, הפער בין מעבד תקין למעבד הנתון נוצר בסוף מחזור השעון השני) כלומר, במעבר ממצב 1 למצב הבא.

כלומר, השאלה בעצם הצטמצמה לשאלה הבאה – "עבור אילו פקודות אין שימוש בתוכן ה-IR אחרי מצבים 0 ו-1 (ההחלטה על המעבר למצב הבא תתרחש באופן תקין במצב 1) התשובה לכך היא רק פקודת BEQ אשר במצב 8 (מחזור שעון שלישי) משווה את תוכן שני B-גייסטרים A ו-B ועל פיהם מחליטה אם לבצע את הקפיצה או לא. פקודת jump נעזרת בכתובת השמורה ב-IR. פקודות type-R משתמשות בשדה ה-func אשר שמור ב-IR. פקודות opcode ע"מ להחליט על הפיצול במצב 2.

תשובה ב

כל פעם שישנה פקודת קפיצה, אנו נאלץ לבצע flush.

נבחן את זמן הריצה עבור תוכנית בעל ההתפלגות הנתונה ועבור N פקודות: עבור מעבד אי נבצע flush ל N שלבים ב pipe, ונסיים את ריצת התוכנית לאחר N(1+0.45\*3+0.1)=2.45N מחזורי שעון. כלומר זמן ביצוע של N(1+0.45\*3+0.1)=2.45N עבור מעבד בי נבצע flush ל שלב יחיד ב pipe, ונסיים את ריצת התוכנית לאחר N(1+0.45\*1+0.1)=1.55N

### 5 שאלה

'תשובה ב

Sub \$t1, \$t1, \$t1

Add \$t2, \$t3, \$t4

Nop

Nop

Nop

Add \$t5, \$t2, \$t1

Lw \$t2, (\$t4)

Nop

Nop

Nop

Add \$t5, \$t2, \$t2