

מערכות ספרתיות ומבנה המחשב (044252) סמסטר חורף תשע"ט

בחינה סופית – מועד ב 2019 במרץ

			<u>1</u>	ור	<u>υ</u>		
מספר סטודנט							

משך המבחן: 3 שעות (180 דקות). תכננו את זמנכם היטב.

<u>חומר עזר</u>: אין להשתמש בכל חומר עזר בכתב, מודפס או אלקטרוני, פרט לדפי העזר שיחולקו במהלך הבחינה. <u>הנחיות והוראות</u>:


- הבחינה כתובה על גבי 20 עמודים כולל עמוד זה (בדקו בתחילת הבחינה שלא חסרים לכם עמודים).
- בתחילת הבחינה תקבלו חוברת בחינה, מחברת טיוטה, דפי עזר וטופס תשובות ממוחשב. בסיום הבחינה,
 החזירו את חוברת הבחינה וטופס התשובות הממוחשב בלבד.
 - יש לענות על כל השאלות בגוף המבחן.
 - אין לתלוש או להפריד דפים מחוברת הבחינה, ממחברות הטיוטה ומדפי העזר. •
- רשמו את מספר הסטודנט שלכם על חוברת הבחינה (בראש עמוד זה), על דפי העזר, ועל כל מחברות הטיוטה.
 - לא מורדות נקודות (אין "קנס") בגין תשובה שגויה. לכן, כדאי לסמן תשובה כלשהי לכל שאלה.
- ציון השאלות רב הברירה ייקבע על סמך סריקה ממוחשבת של טופס התשובות בלבד. לא לשכוח לסמן בטופס התשובות הממוחשב את מספר הטור שלכם (מופיע בראש עמוד זה).
- אסור שימוש בכל חומר חיצוני. אסורה העברת חומר כלשהו בין הנבחנים, ואסורה כל תקשורת עם אנשים אחרים או כל מקור מידע. האיסור חל על כל צורות התקשורת מילולית, חזותית, כתובה, אלקטרונית, אלחוטית, טלפתית, או אחרת. בפרט, אין להחזיק בטלפון סלולארי וגם לא במחשבון בזמן הבחינה.

בהצלחה!



שאלה 1 – הבהוב סטטי (5 נקודות)

נתון המעגל הבא



נתונות הפונקציות

$$f_1(w, x, y, z) = (w + z) \cdot (w' + x' + z) \cdot (x' + y' + z)$$
$$f_2(w, x, y, z) = w'xy + wy + wx' + xyz$$

הפונקציה f_1 ממומשת כמכפלת סכומים, בעזרת 3 שערי OR חלקם עם 3 כניסות, שער AND אחד בעל 3 כניסות ושערי NOT.

OR חלקם עם 3 כניסות, שער AND הפונקציה f_2 ממומשת כסכום מכפלות, בעזרת 4 שערי NOT אחד בעל 4 כניסות ושערי

0-קורה כאשר משנים כניסה אחת, היציאה אמורה להיות סטטית ב <u>LL</u> אבל היא משתנה ל-1 באופן רגעי.

<u>הבהוב סטטי מסוג HH</u> קורה כאשר משנים כניסה אחת, היציאה אמורה להיות סטטית ב-1 אבל היא משתנה ל-0 באופן רגעי.

מבין הטענות הבאות שמתייחסות לנקודה G, בחרו את הטענה הנכונה החזקה ביותר

- אך לא ייתכן הבהוב סטטי מסוג LL אר ניתכן הבהוב סטטי מסוג
- ב- לא ייתכן הבהוב סטטי מסוג LL אך ייתכן הבהוב סטטי מסוג
 - ג- ייתכן הבהוב סטטי מסוג LL וייתכן הבהוב סטטי מסוג HH
 - ד- לא ייתכן הבהוב סטטי במעגל הנתון מכל סוג
 - ה- מנתוני השאלה, לא ניתן לדעת אם ייתכן הבהוב סטטי



<u>שאלה 2 – SC-RISCV (5 נקודות)</u>

התגלתה ble beq, bne התומך בפקודות, Single Cycle RISCV התומך בפקודות Branch Comparator.

עובד חרוץ גילה שכאשר מחליפים את הכניסות לרכיב, כלומר מכניסים לכניסה A של ה-B עובד חרוץ גילה של את רגיסטר rs2 את רגיסטר rs1 את רגיסטר rs2 את רגיסטר rs2 את הכיב עובד בצורה של הפקודות הנתמכות מסוג branch.

שימו לב - פקודת ble הינה פקודת ble שימו לב

איזה מהשינויים הבאים יפתור בוודאות את הבעיה עבור כל פקודות הראבים הנתמכות, בהנחה שלא מחליפים את הכניסות של ה- Branch Comparator כפי שהציע העובד? נדרשת התשובה החזקה ביותר מבין הנכונות (לדוגמה, ה' גוברת על ג' אם שתיהן נכונות).

- א- הפיכת המוצא BrEq בלבד.
- ב- הפיכת סיבית הבקרה של ה- PCselector בלבד.
- .BrLt וסיבית המוצא BrEg וסיבית המוצא
 - בלבד. BrLt בלבד.
 - ה- גם אופציה ג' וגם אופציה ד' יפתרו את התקלה.



שאלה MC-RISCV - 3 (5 נקודות)

למעבד *Multi Cycle RISCV* כפי שנלמד בכיתה, רוצים לכתוב פקודה חדשה, *multi Cycle RISCV* למעבד של שימוש ב- 3 רגיסטרים ו- *immediate* בגודל 12 סיביות. הפקודה תבצע חיבור של 2 רגיסטרים + *immediate* ותשמור את התוצאה ברגיסטר שלישי. הפקודה נראית כך:

add3ri rd, rs1, rs2, imm : R[rd] = R[rs1] + R[rs2] + imm

מכיוון שיש רק 32 סיביות לייצוג הפקודה, לא היה מקום לציון מספרי שלושת הרגיסטרים ולכן הוחלט שבכל שימוש בפקודה יתקיים- rs1. כלומר שהרגיסטר rs1 שמכיל מידע הוא גם הרגיסטר שרושמים אליו את התוצאה. הדוגמא הקודמת תיראה כך:

add3ri rs1, rs2, imm : R[rs1] = R[rs1] + R[rs2] + imm


האם ניתן לממש פקודה זו במעבד תוך המשך תמיכה בשאר הפקודות?

- א- לא. מכיוון שלא ניתן לחבר 3 גורמים בבת אחת בעזרת ALU בודד, לא ניתן לממש את הפקודה במעבד הנתון.
 - ב- כן. ניתן ע"י הוספת בוררים ואותות בקרה ושינוי מכונת המצבים בלבד.
- ג- כן. אין צורך בהוספת בוררים ואותות בקרה אך יהיה צורך בהגדלת אחד הבוררים הקיימים ובהוספת מצבים למכונת המצבים.
 - .RegFile-ד- כן, אך נהיה חייבים לבצע שינוי ברכיב ה
- ה- לא. אין שינויים ב-*datapath* או בבקר שיאפשרו תמיכה בפקודה, אך ניתן לממש אם *datapath* גודל ה-*immediate* בפקודה יהיה מוגבל להיות עד



שאלה 4 – זמני השהיה (5 נקודות)

נתון המעגל הבא



נתון כי הדלגלים דוגמים בעליית שעון. בנוסף, נתון כי <u>כניסת המערכת</u> מתוזמנת כך שהיא עומדת בדרישות ה- *hold* וה- *setup* של הדלגלג *FF1*, וכן כי <u>השעון סימטרי</u>.

להלן זמני ההשהיה:

$t_{pd}(CL) = 5 ns$	$t_{cd}(CL) = 2 ns$
$t_{pd}(not) = 2 ns$	$t_{cd}(not) = 1 ns$
$t_{pCQ}(FF) = 7 \ ns$	$t_{cd}(FF) = 2 ns$
$t_{hold}(FF) = 5 ns$	$t_{setup}(FF) = 3 ns$

מבין האפשרויות הבאות, מהו אורך מחזור השעון המינימלי שיאפשר למעגל לפעול בצורה תקינה?

- 28 ns -א
- ב- 29 ns
- 31 ns ⋅ ג
- 33 *ns* -т
- ה- המעגל לא יעבוד בצורה תקינה עם כל זמן מחזור שנבחר.



שאלה 5 – צמצום מכונת מצבים (5 נקודות) בתהליך הצמצום של טבלת המצבים של מערכת עקיבה סינכרונית שיש לה כניסה אחת ויציאה אחת, התקבלה התמונה הבאה בתום השלב **השלישי**:

$$P_3 = (A)(BC)(D)(EF)$$

מבין התשובות הבאות, בחרו את התשובה הנכונה החזקה ביותר:

- אז ב- $\frac{\mathbf{2}}{2}$ מחלקות שקילות אם המערכת היא מסוג Mealy א-
- וב- P_1 יש יותר מ- P_1 מחלקות שקילות אזי במכונה **Mealy** ב- אם המערכת היא מסוג המצומצמת יש **לכל היותר** 4 מצבים
 - אז ב- P_1 יש בדיוק 2 מחלקות שקילות אם המערכת היא מסוג Moore אז ב-
 - ד- תשובות א' ו- ג' נכונות
 - ה- תשובות ב' ו- ג' נכונות



<u>שאלה 5 – Verilog (5 נקודות)</u>

נתון כי הסיגנל a הכיל את הערך 0x1234 לפני עליית השעון. עבור אילו מקטעי הקוד מהון כי הסיגנל a הכיל את הערך 0x3412 לאחר עליית השעון? בחרו את התשובה הנכונה:

-א

```
always @(posedge clk) begin

a2 <= a;

a[7:0] <= a[15:8];

a[15:8] <= a2[7:0];

end
```

ב-

```
always @(posedge clk) begin

a[7:0] <= a[15:8];

a[15:8] <= a[7:0];

end
```

-ג

```
always @(posedge clk) begin

a2 = a;

a[7:0] = a[15:8];

a[15:8] = a2[7:0];

end
```

ד- תשובות א', ב' נכונות

ה- תשובות ב', ג' נכונות




<u>שאלות 7-8</u> – פסיקות

במעבד Multi Cycle RISCV הוחלט לטפל ב-3 סוגים של חריגות בלבד, לפי שיטת "קוד הגורם לחריגה": גלישה, חילוק באפס ופקודה לא חוקית.

שיטת קידוד קוד החריגות שמשתמשים בה היא "חזקות של 2", באופן הבא:

קידוד	סוג החריגה
1	גלישה
2	חילוק באפס
4	פקודה לא חוקית

להלן המימוש של Multi-Cycle RISCV עם תמיכה בפסיקות



PCC לפני הקריאה לפונקציית הטיפול בחריגה הוא SEPC **תזכורת** הערך הנטען לרגיסטר



הניחו <u>שכל הרגיסטרים מאותחלים ל-0</u> ושהגישה לרגיסטרים SCAUSE ו- SEPC היא גישה לרגיסטר התוכנית רצה החל מהפונקציה main:

0x10000000 0x10000004 0x10000008 0x1000000C		addi t0, x0, 8 addi s1, x0, 1 div t2, t0, t3 add t2, t2, t2
0x10000010	exit:	
0x1C090000 0x1C090004 0x1C090008 0x1C09000C 0x1C090010	interrupt handl	er: addi sp, sp, -4 sw s0, 0(sp) addi s0, x0, 1 addi s1, x0, 2 beq SCAUSE, s0, label1
0x1C090014 0x1C090018 0x1C09001C 0x1C090020 0x1C090024	done:	beq SCAUSE, s1, label2 beq SCAUSE, s1, label3
0x1C091000 0x1C091004	label1:	addi t3, t3, 1 j ret
0x1C091008 0x1C09100C	label2:	add t3, t3, s1 j ret
0x1C091010 0x1C091014		add t3, t3, s0 j done

<u>שאלות 7 (5 נקודות)</u>

? 0x10000008 בכתובת div מהו הערך שיתקבל ברגיסטר **s1** אחרי ביצוע הפקודה

- 0 -א
- ב- 1
- 2 -ג
- 4 -т
- 0×100000008 ה- לעולם לא תתבצע הפקודה בכתובת

<u>שאלה 8 (5 נקודות)</u>

מהו הערך שיתקבל ברגיסטר <u>t2 אחרי</u> ביצוע הפקודה add בכתובת <u>t2 אחרי</u>


- 8 -א
- ב- 7
- 6 -ג
- 5 -7
- ס×1000000C ה- לעולם לא תתבצע הפקודה בכתובת

הפקולטה להנדסת חשמל סמסטר חורף תשע"ט (2018-19)



שאלה Pipelined RISCV - 9 (5 נקודות)

שאלה זו מתייחסת ל- *Pipelined RISCV הבא* (המכיל חלקים רלבנטיים מזה שנלמד רצאות):



נתונים:

- ם. **קיים** Forwarding מלא, אך **לא קיים או Forward** בתוך ה- Register File (כלומר ה- Decode). – לא קיים Forwarding בין שלב ה
 - Ha ard Detection לא קיימת יחידת
 - המעבד מניח תמיד שפקודות ל brah. לא נלקו ד, ומכיל מנגנון Flushing במקרה שכן. ההחלטה הסופית על קי צות מתבצעת בתוב שלב ה-EXE.

במעבד כפי $Pipeline\ RISC$ שימו לב לחוט המסומן ב MUX במימוש המקורי של ה-MUX במימוש החדש ניתקנו שנלמד, החוט הזה היה מחובר מוצא של ה-MUX (מסומן ב-MUX במימוש החדש ניתקנו אותו מהמוצא של ה-MUX בברנו אותו למקום אחר כמו שמתואו עיור.

נתון קטע הקוד הבא:

lw t1, 0(s1) sw t1, 0(s)


מה המספר המרמלי של פקודות NOP שיש להוסיף לקוד לעיל כדי שירוץ כשות 2

- 0 -א
- ב- 1
- ١,
- 3
- 4 -

שאלה 3א – חורף תשע"ט מועד ב' (גרסה מתוקנת ומורחבת)

נתון מעבד Pipelined RISC-V כפי שנלמד

- לא, אך לא קיים Forwarding בתוך ה- Register File (כלומר Forwarding)
 לא קיים Forwarding בין שלב ה-WB לשלב ה-Forwarding)
 - Hazard Detection לא קיימת יחידת •
 - המעבד מניח תמיד שפקודות branch לא נלקחות, ומכיל מנגנון Flushing במקרה
 שכן. ההחלטה הסופית על קפיצות מתבצעת בתום שלב ה-EXE.



סעיף חימום (לא הופיע במבחן) – בהינתן הקוד להלן, מה המספר המינימלי של פקודות NOP שנצטרך להוסיף בין הפקודות כדי שהקוד ירוץ כשורה?


LW t1, 0(s1) SW t2, 0(t1) pc_X $\mathfrak{DC}_{\mathsf{F}}$ Reg[] DataD **DMEM** Addr Addr AddrD DataR IMEM AddrA DataA DataW →AddrB DataB rs2_x instw inst_M **Forwarding Control Logic**

- 0 -א
- 1 -:
- 2 -
- 3 -
- 4 -i

שאלה 3ב – חורף תשע"ט מועד ב' (גרסה מתוקנת ומורחבת)

```
lw t1, 0(s1) sw t1, 0(s0)
```

מה המספר המינימלי של פקודות NOP שיש להוסיף לקוד לעיל כדי שירוץ כשורה?




- 0 -א
- 1 -
- 2 -
- 3 -
- 4 -i

שאלה 3ג – חורף תשע"ט מועד ב' (גרסה מתוקנת ומורחבת)

```
lw t1, 0(s1) sw t1, 0(s0)
```

(לא הופיע במבחן) סעיף ג'

הצע תיקון ל- Datapath ע"י הוספת / שינוי חוטים ובוררים על מנת להפחית את כמות פקודות ה- NOP הנדרשות. כמה פקודות NOP נדרשות כעת?



- א- ט ב- 1 ג- 2
- 3 -
- 3 -
- 4 -ī



שאלה 10 – מימוש מערכת צירופית (5 נקודות)

מעוניינים לממש <u>רכיב צירופי</u> *BEQ* בעל שתי כניסות, כל אחת ברוחב של 8 סיביות, ויציאה אחת ברוחב של סיבית אחת.



הרכיב מממש את הפונקציה הבאה:

$$BEQ(A,B) = \begin{cases} 1, & A = B \\ 0, & otherwise \end{cases}$$

לשם כך, ברשותכם כמות אינסופית של השערים הלוגיים:

בעלי שתי כניסות למהפך ש כניסה אחת). בעלי אחד (למהפך ש כניסה אחת). בעלי לאחד (למהפך אחת). געלי אחד (למהפך ש כניסה אחת). לו $t_d=1\ ns$ שער הוא

שימו לב בשאלה זו אנו מעוניינים למצוא מימוש בעל זמן השהיה מינימלי <u>ולא</u> מספר שערים מינימלי. במילים אחרות, עדיפות ראשונה זמן השהיה מינימלי, עדיפות משנית כמות שערים מינימלית.

מבין התשובות הבאות, מהו זמן ההשהיה המינימלי האפשרי של הרכיב BEQ?

- 3 -א
- ב- 4
- 5 -ג
- 6 -т
- ה- תשובות א'-ד' לא נכונות



<u>שאלה 11 – 15) SC Vs. MC – 11</u>

נתונים הזמנים הבאים עבור השלבים השונים במעבד *RISC-V*

IF	ID	EXE	MEM	WB
200ps	100ps	200ps	200ps	100ps

בחברת "all the single processors", מתמחים בייצור מעבדי "all the single processors", מתמחים מולם יש חברה מתחרה, "Multi Cycle RISCV", המייצרת מעבדי

נתונה תכנית המורכבת אך ורק מפקודות lw ו- branch.

 $\frac{\#lw}{\#branch} = a$ נתון שהיחס בין כמות הפקודות מהסוגים השונים הוא:

יסיים את התכנית לפני Single Cycle עבורם המעבד מסוג a יסיים את (נקודות) א- (5 נקודות) המעבד מסוג Multi Cycle? הסבירו



.a = 0.5 עבור הסעיפים ב', ג' נתון ש

מצא דרך לייעל את הארכיטקטורה "all the single processors" אחד המהנדסים בחברת בחברת "צאחד המהנדסים בחברת בחברת בחות זמן. כלומר שהזמן שלוקח שלב ה- EXE הוא Δ = 200.



.EXE- אימצו את השיפור של שלב ה-Multi Cycle, אימצו את השיפור של שלב ה-

	7.2 23. 3.	33311 311 L	o' Single	Cycle



שאלה 12 – 15) Controller-Datapath – 12 שאלה

נתונה מערכת Controller-Datapath. למערכת כניסה בעלת 8 סיביות ויציאה בעלת 8 סיביות. המערכת מקבלת מספר x בעל 8 סיביות, במחזור הבא היא מקבלת מספר y בעל 8 סיביות, ובמחזור הבא היא מקבלת מספר w בעל 8 סיביות.


לבסוף המערכת מוציאה ערך שלם שהוא תוצאת הפעולה $z=rac{x+y}{w}$, כלומר ערך שלם תחתון לבסוף המערכת מוציאה ערך שלם שהוא תוצאת הפעולה (x+y) ל-(x+y) לתוצאת החילוק בין ((x+y)

 $.x_1, y_1, w_1, x_2, y_2, w_2, ...$ (משמאל לימין) המספרים וופיעו המערכת יופיעו המספרים (משמאל לימין). מוצא המערכת מתעדכן לאחר קבלת 3 המספרים $.x_1, y_2, w_3, w_4, y_4, w_5$

לדוגמה:

# Cycle	1	2	3	4	5	6	7	8	9
Input	x_1	y_1	w_1	x_2	y_2	W_2	<i>x</i> ₃	y_3	W_3
	10	2	3	5	5	2	13	17	3
Output	XXX	XXX	XXX	4	4	4	5	5	5


ה- Data path נתון והינו:




רכיב ה- ALUOP=0 מסוגל לבצע פעולות חיבור וחילוק בלבד. כאשר ALUOP=0, הוא מבצע פעולת חיבור, וכאשר ALUOP=1 הוא מבצע פעולת חילוק בין הקלט העליון שלו לתחתון (כלומר עליון חלקי תחתון).



א- (5 נקודות) בנו את מכונת המצבים מסוג Moore שתתאר את ה- Controller. עליכם לציין בכל מצב מה יהיו הערכים של כל סיביות הבקרה במהלך אותו מצב. סיביות בקרה אלו הן יציאות ה- Controller. על מכונת המצבים להיות בעלת מספר מינימלי של מצבים.



ב- (5 נקודות) הוחלט על מימוש ה- Controller באמצעות ROM ורגיסטר מצב נוכחי בלבד. להזכירכם, מערכת כזאת נראית כך:




מה קיבולת ה-ROM המינימלית (מספר סיביות נתונים) לצורך המימוש? הסבירו.



ג- (5 נקודות) הסטודנט שמימש את המערכת שם לב שהיא לא מטפלת במצב שבו 0w=0 (כלומר, במצב בו מחלקים ב- 0). הסטודנט רוצה לשנות את המערכת כך שבהינתן w=0 (במקום להוציא w=0 בתום החישוב את המוצאים error=1 וגם z=0 (במקום להוציא את תוצאת החילוק).

בתרשים שלהלן, הוסיפו את הלוגיקה הנדרשת ליישום השינוי המבוקש.

ב -Datapath מותר להשתמש בשערים לוגיים, רגיסטרים, סלקטורים, חוטים וקבועים ב-Controller באפשרותכם לשנות או להוסיף מוצאים למכונת המצבים, אך אינכם רשאים להוסיף מצבים למכונת המצבים.





<u>שאלה 13 - ALU (5 נקודות)</u>

נתון מעבד מסוג Single-Cycle ומעבד מסוג Multi-Cycle. בדיקה העלתה שבשניהם יש תקלה: כאשר ALUsel = sub, רכיב ה- ALU מבצע דווקא add.


בהינתן תקלה זו ובהתיחס בנפרד לכל אחד משני המעבדים, הקף בעיגול את הפקודות שירוצו כשורה (כלומר לא יושפעו מהתקלה).

Multi Cycle	Single Cycle
Every R-type instruction	Every R-type instruction
LW	LW
SW	SW
BEQ	BEQ
JAL	JAL
אף פקודה לא תרוץ כשורה	אף פקודה לא תרוץ כשורה



שאלה 14 (15 נקודות)

מהנדסת ביוטכנולוגיה מעוניינת לשפר את תהליך בדיקת החיידקים במעבדה. לצורך בניית המערכת, המהנדסת פנתה לשותפתה למעונות, שעברה את הקורס "מערכות ספרתיות ומבנה המחשב", שהציעה את המערכת הבאה:



זמני ההשהיה של המערכות רשומים על גבי השרטוט לעיל כך שהזמן שרשום על גבי כל מערכת מהווה גם את זמן ה- t_{cd} וגם את זמן ה- t_{cd} שלה. זמני ההשהיה של שאר הרכיבים הלוגיים זניחים. אופן פעולת המערכת יוסבר בכל שאלה.

בנוסף, נתון שהמערכת מקיימת את המשטר הסטטי לפיו אין לשנות את הכניסה לפני שמוצא המעגל סיים להתעדכן בוודאות.

א- (5 נקודות) המהנדסת מעוניינת להפעיל את המכשיר במשך הלילה כדי לבדוק את חיידקי המעבדה. לשם כך היא צריכה להגדיר זמן מחזור למערכת **הצירופית**, כך שבכל זמן מחזור יישלף מספר סידורי של חיידק כלשהו. מה מספר הבדיקות המרבי שיכולה המערכת לבצע במשך 10 שעות? הסבירו.



ב- (10 נקודות) מוצע לצנר את המערכת כדי להגדיל את תפוקתה בעדיפות ראשונה, ושימוש במינימום רגיסטרים בעדיפות שנייה. המהנדסת שמה לב שיש במלאי רק רגיסטרים עם הנתונים הבאים (בדקות):

 $t_{cCQ} = 0.5min$ $t_{pCQ} = 2min$ $t_{hold} = 1min$ $t_{setup} = 0.5min$

בנוסף, יש במעבדה מערכות השהייה שלא מבצעות פעולה לוגית כלשהי, אך יש להן את זמן בנוסף, יש במעבדה מערכות השהייה שלא בעזרת $t_{pd}=t_{cd}=0.5min$ בכל מקום שתרצו להוסיף רכיב השהייה סמנו זאת בעזרת משולש. כלומר:



צנרו את המערכת על גבי הציור להלן, כך שיתקבל <u>המעגל **התקין** הנדרש</u>.

