

# מערכות ספרתיות ומבנה המחשב (044252) סמסטר אביב תשע"ט

# בחינה סופית – מועד א 2019 ביולי



משך המבחן: 3 שעות (180 דקות). תכננו את זמנכם היטב.

<u>חומר עזר</u>: אין להשתמש בכל חומר עזר בכתב, מודפס או אלקטרוני, פרט לדפי העזר שיחולקו במהלך הבחינה. <u>הנחיות והוראות</u>:

- הבחינה כתובה על גבי 18 עמודים כולל עמוד זה (בדקו בתחילת הבחינה שלא חסרים לכם עמודים).
- בתחילת הבחינה תקבלו חוברת בחינה, מחברת טיוטה, דפי עזר וטופס תשובות ממוחשב. בסיום הבחינה, החזירו את חוברת הבחינה וטופס התשובות הממוחשב בלבד.
  - יש לענות על כל השאלות בגוף המבחן.
  - אין לתלוש או להפריד דפים מחוברת הבחינה, ממחברות הטיוטה ומדפי העזר.
- רשמו את מספר הסטודנט שלכם על חוברת הבחינה (בראש עמוד זה), על דפי העזר, ועל כל מחברות הטיוטה.
  - לא מורדות נקודות (אין "קנס") בגין תשובה שגויה. לכן, כדאי לסמן תשובה כלשהי לכל שאלה.
- ציון השאלות רב הברירה ייקבע על סמך סריקה ממוחשבת של טופס התשובות בלבד. לא לשכוח לסמן
   בטופס התשובות הממוחשב את מספר הטור שלכם (מופיע בראש עמוד זה).
- אסור שימוש בכל חומר חיצוני. אסורה העברת חומר כלשהו בין הנבחנים, ואסורה כל תקשורת עם אנשים אחרים או כל מקור מידע. האיסור חל על כל צורות התקשורת מילולית, חזותית, כתובה, אלקטרונית, אלחוטית, טלפתית, או אחרת. בפרט, אין להחזיק בטלפון סלולארי.

# בהצלחה!



## <u>שאלה 1 (5 נקודות)</u>

נתון קוד ה-System Verilog הבא:

```
module test(
input logic clk,
input logic [3:0] a,
output logic [3:0] z
);
always_comb begin
z = (a << 2) + 1;
end
endmodule
```

איזה קטע קוד ייצור חומרה זהה לחומרה שתיווצר כתוצאה מהקוד הנ"ל?

-א

```
module test(
  input logic clk,
  input logic [3:0] a,
  output logic [3:0] z
);
  always_ff @(posedge clk) begin
   z <= (a * 4) + 1;
  end
endmodule</pre>
```

ב-

```
module test(
  input logic [3:0] clk,
  input logic [3:0] a,
  output logic [3:0] z
);
  assign z = {a[1:0], {2{1'b1}}};
endmodule
```

-ג

```
module test(
   input logic clk,
   input logic [3:0] a,
   output logic [3:0] z
);
   assign z[3] = a[1];
   assign z[2] = a[0];
   assign z[1:0] = 2'b01;
endmodule
```

```
ד- תשובות א' ו-ב' נכונות.
```


ה- תשובות ב' ו-ג' נכונות.



התשובה הנכונה היא תשובה ג'.

#### הסבר:

קטע הקוד הנתון מבצע shift left בשני מקומות ומוסיף 1, ואת התוצאה מוציא ל-output. כלומר:



### לכן תשובה ג' נכונה.

נשים לב כי אחד מה-input-ים הוא שעון, אבל מאחר והמימוש הפנימי של ה-input כולל module אל מאחר והמימוש הפנימי של ה-input כולל אוזיקה צירופית, אין לו משמעות. קטע הקוד בתשובה א' מבצע לוגיקה דומה (כי shift רק לוגיקה צירופית, אין לו משמעות. קטע הקוד בתשובה אר משקול להכפלה ב-4), אך מאחר והלוגיקה נמצאת בתוך משפט left ביגוד ללוגיקה always\_ff, היא מחושבת רק בעליית שעון ולכן יוצרת גם Flip flops, בניגוד ללוגיקה המקורית. בתשובה ב', שני '1' משורשרים אל הביטים התחתונים של a במקום '01', כדרוש. מה שאלה 1 בודקת:

- ניתוח והבנה של קוד
- תרגום של קוד לחומרה
- repeated signals-ו pack מתקדם כגון syntax ידע של
- ידע של ההבדל בין procedural block סינכרוני ואסינכרוני •



### שאלה 2 (5 נקודות)

שני סטודנטים להנדסת חשמל מעוניינים לתקשר ביניהם באמצעות מילים השייכות לקוד 2 out of 4 ביטים כך 2 vot of 4 ביטים כך שמספר הסיביות במילה שערכן הוא '1' הינו 2 בדיוק.

למשל, המילה: 0101, נמצאת בקוד. שכן, 0101 הינה מילה בעלת 4 ביטים, ושני ביטים הם ''נמשל, המילה: 1010, נמצאת בקוד. שכן, 1010

סטודנט א' שולח מילים לסטודנט ב' מתוך הקוד.

סטודנט ב' בודק האם המילים שקיבל אכן שייכות לקוד.

סטודנט ב' יודע שקו התקשורת בין הסטודנטים רועש מעט באופן שבו כל מילה שקיבל עלולה להכיל עד היפוך סיבית אחת לכל היותר. לכן, סטודנט ב' מעוניין לממש מערכת צירופית, שמקבלת מילה אחת (4 ביטים) ובודקת האם היא שייכת לקוד או לא. במידה וכן, המערכת תוציא '1', אחרת '0'.

לסטודנט נתונים שערי AND, OR, XOR בעלי **שתי כניסות**, ושערי

איך ניתן לממש את המערכת הצירופית הנדרשת?

- א- ניתן לממש את הפונקציה בעזרת שערי XOR בלבד.
  - ב- ניתן לממש את הפונקציה בעזרת שערי OR בלבד.
- ג- ניתן לממש את הפונקציה בעזרת שערי AND בלבד.
- אך אין צורך בשערים OR -ד- כדי לממש את הפונקציה צריך גם שערי AND ד- נוספים.
- ה- תשובות א' ד' אינן נכונות מכיוון שהשערים הנתונים בהן אינם מהווים מערכת פעולות שלמה.

## שאלה זו בוטלה בגלל הניסוח הלא חד-משמעי של התשובה הנכונה

#### 'התשובה הנכונה היא ה

יכולה להיות שגיאה יחידה בקו, לכן לא נוכל לקבל את הקלטים 0000 ו- 1111, שכן נצטרך שתי שגיאות לפחות על מנת לקבל קלטים אלה. למעשה, אנחנו צריכים לבדוק האם למילה מספר זוגי של '1'. זאת משום שמילים בעלות שני '1' נמצאות בקוד ומילים ללא '1' או בעלות ארבעה '1' לא יכולות להתקבל (Don't Care). במפת קרנו זה יראה כך:

wx				
yz	00	01	11	10
00	ф		1	
00 01		1		1
11	1		ф	
10		1		1

 $f = \overline{(w \oplus x \oplus y \oplus z)}$ 

ולא נוכל לממש את הפונקציה בעזרת אחד מהאופציות א' - ד' מכיוון שלא ניתן לממש שער NOT באף אחת מהן. אם אחת מהאופציות הייתה מערכת פעולות שלמה, אז היינו יכולים לממש בעזרתה את הפונקציה.



## שאלה 3 (5 נקודות)

בהמשך לשאלה הקודמת, סטודנט א' שולח לסטודנט ב' מילים על הקו באופן סדרתי. סטודנט ב' מעוניין לבדוק האם קו השידור בין הסטודנטים אמין. לשם כך הוא משתמש ביציאת המערכת מהסעיף הקודם שמדווחת האם המילה הנוכחית נמצאת בקוד. אם הקלט הינו '0' אז המילה איננה בקוד ואם '1' אז המילה אכן בקוד.

אם מתוך 3 המילים האחרונות שהתקבלו, לפחות 2 לא בקוד, הקו מוגדר כלא תקין.

סטודנט ב' מעוניין לבנות מכונת מצבים מסוג <u>MOORE</u> שמקבלת ככניסה סיבית המסמלת האם המילה הנוכחית תקינה או לא. במידה והקו נמצא כלא תקין, המכונה תוציא '1', ללא תלות בקלט עתידי.

### למשל:

Cycle	1	2	3	4	5	6	7	8	9	10	11
IN	1	1	0	1	1	0	1	0	1	0	1
OUT	Χ	0	0	0	0	0	0	0	1	1	1


במהלך מחזורים מספר 6 ו- 8 התקבל בכניסה '0'. כלומר במשך שלושה מחזורים קיבלנו שתי מילים שאינן בקוד, ולכן החל מהמחזור הבא, המערכת תוציא את הפלט '1', מבלי להתחשב בכניסות.

יש להניח כי המערכת מתחילה את פעולתה במצב כאילו קיבלה כמות גדולה של מילים חוקיות.

כמה מצבים יהיו במכונת **המצבים המצומצמת ביותר** המממשת את המערכת הנדרשת?

- א- 4 מצבים או פחות.
  - ב- 5 מצבים.
  - ג- 6 מצבים.
  - ד- 7-8 מצבים.
    - ה- 9 ומעלה

התשובה הינה א' – 4 מצבים. מכונת המצבים המצומצמת ביותר הינה:



שימו לב שמהמצב של הסדרה 010, ניתן לעבור ישירות למצב 000 בהינתן קלט 0, ולא נצטרך מצב נוסף ביניהם.



# <u>שאלה 4 (5 נקודות)</u>

יהי  $\psi_{\rm X}$  מספר בינארי ברוחב N>0 ביטים, ויהי מספר בינארי שלו. נתונות הטענות הבאות:

- X לכל ,  $X \oplus \psi_{x} \neq 0$  (1
- $\psi_X \le \psi_Y$  אמ"ם  $X \le Y$  (2
- X = Y <u>κα"α</u>  $X \oplus \psi_X = Y \oplus \psi_Y$  (3

#### הערות:

- קטן או שווה  $\psi_{X} \leq \psi_{Y} = \psi_{X}$  משמעותו שהערך המיוצג בבסיס בינארי (ללא סימן) כ-  $\psi_{Y} = \psi_{Y}$  לערך המיוצג בבסיס בינארי (ללא סימן) כ-  $\psi_{Y} = \psi_{Y}$ 
  - למשל, עבור 1000  $\psi_{\rm X} < \psi_{\rm Y}$  מתקיים ש-  $\psi_{\rm X} = 0$  מכיוון ש-  $\psi_{\rm X} = 0$  למשל, עבור  $X \leq Y$ .
    - Y בין כל שני ביטים מ-X מוגדרת להיות פעולת bitwise XOR מוגדרת להיות מוגדרת להיות באופן הבא:

$$Z_i = X_i \oplus Y_i$$
,  $\forall i : 0 \le i < N$ 

מבין התשובות הבאות, בחרו את התשובה הנכונה:

- א- **רק** טענה 1 נכונה
- ב- רק טענה 2 נכונה
- ג- **רק** טענה 3 נכונה
- ד- מבין הטענות 1-3 יש <u>רק</u> 2 טענות נכונות
  - ה- **כל** הטענות 1-3 **לא** נכונות

'התשובה הנכונה היא ה

:טענה 1 לא נכונה

:למשל עבור N=2, דוגמא נגדית

$$X = 00 \rightarrow \psi_X = 00$$
  $X \oplus \psi_X = 00 \oplus 00 = 00$   $X \oplus \psi_X = 01 \oplus 01 = 00$ 

:טענה 2 לא נכונה

למשל עבור N=2, דוגמא נגדית:

$$X = 10 \rightarrow \psi_X = 11$$
  
$$Y = 11 \rightarrow \psi_X = 10$$

 $.\psi_{X} > \psi_{Y}$  אבל  $X \leq Y$  כלומר


טענה 3 לא נכונה: (הכיוון משמאל לימין נכון, אבל מימין לשמאל לא נכון) למשל עבור N = 2, דוגמא נגדית, הדוגמה מטענה 1:

$$X=00 
ightarrow \psi_X=00 \qquad X \oplus \psi_X=00 \oplus 00=00 \ Y=01 
ightarrow \psi_Y=01 \qquad Y \oplus \psi_Y=01 \oplus 01=00 \ .X \oplus \psi_X=0=Y \oplus \psi_Y \oplus \chi=00 \neq 01=Y$$
 כלומר עבור  $X=00 \neq 01=Y \oplus \psi_Y$ 



## שאלה 5 (5 נקודות)

נתון המעגל הבא:



נתון כי הדלגלגים דוגמים בעליית שעון. בנוסף, נתון כי כניסת המערכת x מתוזמנת בהתאם נתון כי הדלגלגים דוגמים בעליית שעון. בנוסף, נתון כי המערכת setup-וה-hold של הדלגלג

להלן זמני ההשהיה:

$$t_{pd}(CL1) = 5 \text{ ns}$$
  
 $t_{pd}(CL2) = 6 \text{ ns}$   
 $t(D) = 2 \text{ ns}$   
 $t_{pCQ}(FF) = 7 \text{ ns}$   
 $t_{setup}(FF) = 3 \text{ ns}$ 

בשאלה זו ניתן להניח שתנאי hold מתקיים (לא צריך לבדוק אותו).

מבין התשובות הבאות, מהו אורך מחזור השעון <u>המינימלי</u> שיאפשר למעגל לפעול בצורה תקינה?

ב- 15 *ns* 

ג- 16 ns

17 ns -т

ה- גדול מ- 17*ns* 

'התשובה הנכונה היא ד

$$\begin{split} FF1 &\to FF2: \\ t_{pd}(FF1) + t_{pd}(CL1) + t_{su}(FF2) \leq T_{clk} + t(D) \to T_{clk} \geq 13 \ ns \\ FF2 &\to FF3: \\ t_{pd}(FF2) + t_{pd}(CL2) + t_{su}(FF3) \leq T_{clk} + t(D) \to T_{clk} \geq 14 \ ns \\ FF2 &\to FF3: \\ t_{pd}(FF3) + t_{pd}(CL1) + t_{su}(FF2) \leq T_{clk} + t(D) - 2 \cdot t(D) \to T_{clk} \geq 17 \ ns \\ T_{clk,min} &= \max(13,14,17) = 17 \ ns \end{split}$$



## שאלה 6 (5 נקודות)

תעוניינים לממש מערכת צירופית המכפילה מספר בינארי X בן n סיביות פי 5, אך ממומשת מעוניינים לממש מערכת צירופית (ט' ו-'1') בלבד.

#### :הערות


- .unsigned -מיוצג בשיטת ה X מיוצג בשיטת
- 2- שימו לב שייתכן שצריך יותר מ-n ביטים כדי לייצג את התוצאה.

מבין התשובות הבאות, מהי הכמות <u>המינימלית</u> של רכיבי FullAdder בה אפשר לממש את המערכת?

- 2n -א
- ב- 4n
- $n^2$  - $\lambda$
- 5*n* -т
- n -ה

התשובה הנכונה היא תשובה ה' נסמן את המספר בן ח הסיביות ב- $x=x_{n-1}\dots x_0$ . נשים לב ש- $x=x_0$ , ו-=  $x=x_0$ , ולכן  $x=x_0$ , ולכן

### ולכן, המעגל שיקיים זאת הוא



זה מעגל המשתמש ב-n רכיבי FA. זו האפשרות הנמוכה ביותר מבין התשובות, ולכן היא המינימאלית מביניהם.



### <u>שאלה 7 (5 נקודות)</u>

נתון קטע הקוד הבא, המתחיל לרוץ מ-main (כתובת 0x0001 0000).

[0x0001 0000] main:	addi sp, sp, -4
[0x0001 0004]	addi a0, x0, 3
[0x0001 0008]	addi a1, x0, 2
[0x0001 000c]	sw ra, 0(sp)
[0x0001 0010]	jal ra, func
[0x0001 0014]	lw ra, 0(sp) <
[0x0001 0018]	addi sp, sp, 4
[0x0001 001c]	jalr x0, ra
[0x0001 0100] func:	addi sp, sp, -4
[0x0001 0104]	beq a1, x0, done
[0x0001 0108]	addi a1, a1, -1
[0x0001 010c]	sw ra, 0(sp)
[0x0001 0110]	jal ra, func
[00004 0444]	

[0x0001 0114] add a0, a0, a0 [0x0001 0118] lw ra, 0(sp) [0x0001 011c] done: addi sp, sp, 4 [0x0001 0120] jalr x0, ra

> מה יהיה הערך ברגיסטר a0 מיד לפני שמריצים את הפקודה בכתובת [0x0001 0014] (הפקודה המסומנת בחץ)? בחרו את התשובה המתאימה:

> > א- התוכנית לעולם לא תגיע לפקודה בכתובת [0x0001 0014]

ב- 6

9 -ג

12 -т

ה- 15

### <u>פתרון:</u> התשובה היא ד'.

a0= מבצעת רקורסיה בעומק 1+1 ובכל איטרציה שלה היא מבצעת רקורסיה בעומק 1+1 ובכל איטרציה שלה היא מבצעת כלום.  $a0+a0=2\cdot a0$ , פרט לאיטרציה האחרונה (a1=0) בה הפונקציה לא מבצעת כלום.  $a0+a0=2\cdot a0$  (כאשר הערכים של 1a0+a0=1) באינדוקציה נקבל כי התוצאה ש-func מחזירה היא  $a0+2^{a1}$  (כאשר הערכים של  $a0+2^{a1}$  ווצא  $a0+2^{a1}$  הם אלו שהפונקציה נקרא איתם בתחילת הרקורסיה), במקרה של השאלה ערך זה יוצא  $a0+2^{a1}$  במקרה של  $a0+2^{a1}$  ווצא  $a0+2^{a1}$   $a0+2^{a1}$  ווצא  $a0+2^{a1}$  ווצא

הפונקציה והקוד כתובים ללא טעויות ולכן הקוד יגיע לפקודה בכתובת [0x0001 0014] מייד עם חזרת הפונקציה func, ולכן תוצאת func תהיה ב-a0, כלומר a0=12.



### שאלה 8 (5 נקודות)

בפרוטוקול תקשורת חדש שנקרא XUART, מועברים X סיביות מידע בכל שידור, כאשר X הינו מספר ידוע וקבוע (אינו משתנה משידור לשידור). שאר המאפיינים של פרוטוקול זה זהים ל- UART עליו למדנו.

נתונים:

$$T_{Cycle}(Tx) = 10nsec$$
  
 $T_{bit} = 50nsec$   
 $T_{cycle}(Rx) = 13nsec$ 

באופן מידי. Start Bit באופן מידי.

יש להניח שלאחר שהמקלט קבע מהו ה-  $\mathbb{N}_R$  שאיתו יעבוד, הוא קבוע עד לסוף קליטת השידור ולא ניתן לשינוי.

מבין התשובות הבאות, מה המספר <u>המקסימלי</u> של <u>סיביות מידע</u> שניתן לשדר ולקלוט בלי שגיאה?

הערה: סיביות Start-bit ו- Start-bit אינן סיביות מידע.

- 8 -א
- ב- 9
- ג- 10
- 13 -т
- ה- 14

:פתרון

$$N_{Tx} = \frac{T_{bit}}{T_{Cycle}(Tx)} = 5$$

$$N_{Rx} = \left[\frac{T_{bit}}{T_{Cycle}(Tx)}\right] = \left[\frac{50}{13}\right] \to N_{Rx} = 4$$

כלומר, המקלט ימתין 4 מחזורי שעון, בין דגימה לדגימה.

בתחילת השידור, המקלט ירצה להמתין 1.5 $T_{bit}$ , כלומר 6 מחזורי שעון.

המקלט ידגום הביט הראשון לאחר  $T_{Cycle}(Rx)\cdot 6=78ns$  בעוד שהוא אמור לקלוט את המקלט ידגום הביט הראשון באמצע השידור שלו, כלומר לאחר  $T_{Cycle}(Rx)\cdot 6=78ns$ , ונוצרה הסטה של  $T_{Cycle}(Rx)$ , אנחנו יודעים שהמקלט ממתין 4 מחזורי שעון בין כל דגימה לדגימה, כלומר  $T_{Cycle}(Rx)$ , אורכנער בין באמר בין באמר בין אורכנער בין אור

. וההסטה רק תגדל ב- 2ns בין דגימה לדגימה.  $T_{cycle}(Rx) \cdot 4 = 52ns$ 

אנחנו יודעים ש-50ns=50 ולכן, כשההסטה תגיע ל-25ns, המקלט ידגום ביט שגוי.  $T_{bit}=50ns=2ns+2ns+2ns+2ns+2ns$  למעשה פיתחנו נוסחה להיסט כפונקציה של מספר סיביות המידע: 25ns+2ns+2ns+2ns+2ns נדרוש שהיא תהיה קטנה מ-25ns=2ns

$$3ns + 2ns \cdot x < 25ns$$
$$x < 11$$

x=10 כאשר x הינו מספר סיביות המידע שניתן לדגום ולכן בסה"כ נקבל שניתן לדגום x סיריות מידע

שימו לב בשאלה הזו, צריך שגם ה- Stop-bit ידגם כראוי, ושדגימה שנמצאת בדיוק "על התפר" שבין שידורי ביטים אינה חוקית. אם לא היינו מבצעים את ההנחות האלה, היינו מקבלים x=10, כך שעדיין x=10 היא התשובה היחידה שנכונה.



# שאלות 9 (5 נקודות)

נתונה טבלת המעברים הבאה:

PS	NS(x=0), z	NS(x=1), z
А	A,0	C,0
В	E,1	A,0
С	B,0	E,1
D	B,1	C,0
E	F,1	D,0
F	D,0	F,1

מבין הסדרות הבאות, לאיזו סדרת קלט היציאה תהיה '1' <u>במהלך המחזור החמישי</u> (<u>האחרון).</u> כאשר נתון שמתחילים ממצב A והסיביות נקלטות משמאל לימין בכל אחת מהסדרות?

-א

cycle	1	2	3	4	5
X	1	0	1	0	0

ב-

cycle	1	2	3	4	5
X	0	1	1	1	1

-ג

cycle	1	2	3	4	5
X	1	1	0	1	0

-Т

cycle	1	2	3	4	5
Х	1	1	1	1	0

ה-

cycle	1	2	3	4	5
X	0	0	1	0	0



### תשובה הנכונה היא ה' כאשר תמיד מתחילים ממצב A והסיביות נקלטות משמאל לימין כנתון:

## :10100 א.

NS	С	В	Α	Α	Α
X	1	0	1	0	0
Z	0	0	0	0	0

## ב. 11110:

NS	Α	С	Е	D	С
X	0	1	1	1	1
Z	0	0	1	0	0

### ג. 11010:

NS	С	Е	F	F	D
X	1	1	0	1	0
Z	0	1	1	1	0

### т. 11110:

NS	С	Е	D	С	В
Х	1	1	1	1	0
Z	0	1	0	0	0

### ה. 00100:

NS	Α	Α	С	В	Е
X	0	0	1	0	0
Z	0	0	0	0	1




## <u>שאלה 100 (8 נקודות)</u>

במעבד מסוג Single Cycle RISC-V, רוצים להוסיף תמיכה בפקודה החדשה המיוצגת בפורמט S-type:

sPC rs1, rs2

הפקודה (store Program Counter, שומרת את ערך ה- PC בזיכרון בכתובת sPC (store Program Counter). Reg[rs1]+Reg[rs2] יכתב ל- [[rs2]]Reg[rs1]+Reg[rs2]. אין לשנות את הזיכרון או את ה- Register File, אך ניתן להוסיף בוררים.

<u>בצעו את השינויים</u> הנדרשים במסלול הנתונים של המעבד כך שיתמוך בפקודה בשרטוט הבא (ציירו על השרטוט):



**כתבו** מהם קווי הבקרה לביצוע הפקודה (אם הוספתם בורר/ים, הגדירו גם מהם קווי הבקרה שלו/שלהם ב- NewSel2 ו/או NewSel2 <u>וסמנו</u> אותם בשרטוט):


ImmSel =	S	BSel =	0	WBSel =	Ø
RegWEn =	0	ALUSeI =	S	NewSel1 =	1
ASel =	0	MemRW =	W	NewSel2 =	Ø
PCSel =	0				

קיבלנו גם תשובות שבהן ALUSel = add



## <u>שאלה 101 (7 נקודות)</u>

נתונה המערכת הצירופית הבאה




המספרים בתוך המלבנים מסמנים את זמני ההשהיה של הרכיבים השונים במערכת.

להלן זמני ההשהיה של הרגיסטרים:

$$t_{pC-Q}(FF) = 4 ns$$
  
 $t_{cC-Q}(FF) = 1 ns$   
 $t_{setup}(FF) = 2 ns$   
 $t_{hold}(FF) = 1 ns$ 


צנרו את המעגל לקבלת Throughput מקסימלי. לשם כך נדרש להשתמש במספר רגיסטרים **מינימלי** אפשרי. מהו מספר הרגיסטרים, ה-Latency וה- Throughput של המעגל המצונר?





#### פתרון

נצייר את המעגל כך שכל החצים יהיו באותו כיוון ונשתמש בשיטת הלולאות כדי לצנר אותו



### מספר הרגיסטרים המינימלי: 13

(עבור הלולאה הכי שמאלית, יש שתי אפשרויות להעביר את הקו, בכניסות של ה-30 כמו בציור או ביציאות שלו, אם בוחרים להעביר את הקו ביציאות של ה-30 נקבל מספר רגיסטרים גדול יותר = 14 ואבל זה לא המספר המינימלי).

$$T_{min} = t_{pd}(FF) + t_{pd,max}(CL) + t_{su}(FF) = 4 + 50 + 2 = 56$$

$$Throughput = \frac{1}{T_{min}} = \frac{1}{56 \text{ ns}}$$

$$K = 4$$

$$Latency = K \cdot T_{min} = 4 \cdot 56 = 224 \text{ ns}$$

### :טעויות נפוצות

- צינור לא נכון של המעגל (הועברו גומיות איפה שלא צריך).
  - . הרגיסטר במוצא המעגל לא הוסף.
- ספירת מספר הרגיסטרים כמספר הגומיות (ולא כמספר החיתוכים של הגומיות עם חיצים).
  - חישוב latency כמחזור שעון כפול מספר הרגיסטרים (ולא כמספר השלבים ב-pipeline, שהוא מספר הגומיות).
    - חישוב latency ככפולה של 1 חלקי זמן מחזור.
      - חישוב latency כזמן מחזור יחיד.
    - או התעלמות מתנאי setup לחלוטין. setup חישוב זמן מחזור לא נכון לפי תנאי



### שאלה 102 (8 נקודות)

לאחר ייצור מעבד Single Cycle RISCV כפי שנלמד בכיתה. התגלתה תקלה בסיגנל הזיכרון מסוג '1' Stuck at כלומר מסוג 'MemRW = Write בל הזמן ולא רק עבור פקודות כתיבה לזיכרון.

שימו לב שלמעבד יש סיגנל בקרה אחד לזיכרון, אם הערך שלו הוא 0 מתבצעת קריאה מתוך הזיכרון, אחרת מתבצעת כתיבה.

המצב ההתחלתי של הרגיסטרים הוא  $RegFile[reg\_addr] = reg\_addr$  והמצב ההתחלתי של הזיכרון הוא  $mem\_addr = mem\_addr$ . כאשר  $mem\_addr$  הוא מספר הרגיסטר, ו-  $mem\_addr$  הוא כתובת תחילת המילה בזיכרון.

#### לדוגמא:

התוכן של הרגיסטר x2 הוא x2, התוכן של הרגיסטר x31 הוא x31 וכו'. התוכן של הזיכרון:

mem_addr	value
0x0	0x0
0x4	0 <i>x</i> 4
0x2000	0x2000
0x2004	0x2004

מעוניינים להריץ את הפקודה הבאה על המעבד

addi x5, x8, 0x104

לאחר ביצוע הפקודה לעיל, האם יהיה שינוי במצב הרגיסטרים ו/או מצב הזיכרון? אם כן, כיתבו את **כל** השינויים, אחרת כיתבו בטבלה "אין שינוי".

הערה: הכוונה בשינוי במצב הרגיסטרים/זיכרון היא שהתוכן של אחד או יותר מהרגיסטרים/כתובות הזיכרון השתנו לאחר ביצוע הפקודה. בתשובה שלכם ציינו את כל הרגיסטרים/כתובות שהשתנו, את הערך הישן שלהם (לפני ביצוע הפקודה) ואת הערך החדש שלהם (לאחר סיום ביצוע הפקודה).

אין צורך לרשום את הרגיסטרים/כתובות שהערך שלהם לא השתנה.

### רגיסטרים

Register number	Old value	New value
<i>x</i> 5	0x5	0x10 <i>C</i>

#### זיכרון

Memory address	Old value	New value
0x10 <i>C</i>	0 <i>x</i> 10 <i>C</i>	0x4



### :פתרון

### :רגיסטרים

ומעדכנת את 0x104~imm- וערך ה-0x104~imm ומעדכנת את הפקודה מבצעת פעולת חיבור בין תוכן הרגיסטר t0 להכיל את תוצאת החיבור.

לפי טבלת הרגיסטרים בדפי העזר, הרגיסטר s0 הוא רגיסטר מספר x8 ולכן לפי הנתון לפי טבלת הרגיסטרים בדפי העזר, הרגיסטר 0x8+0x104=0x10C את התוצאה צריך לכתוב בשאלה, התוכן שלו הוא t0 שהמספר שלו הוא t0

#### :רגיסטרים

Register number	Old value	New value
<i>x</i> 5	0x5	0x10 <i>C</i>

#### <u>זיכרון:</u>

בפקודת addi אין גישה לזיכרון אבל מאחר ויש תקלה במעבד, תתבצע כתיבה לכתובת שה-sr2 חישב (תוצאת החיבור), כלומר לכתובת 0x10C ייכתב תוכן הרגיסטר src2. בפקודת ltype אין src2 אבל המעבד מבצע קריאה ספקולטיבית בשלב ה-src2 ולוקח את מספר הרגיסטר מתוך 5 הביטים התחתונים של ה-imm (לפי הפורמט של הפקודות):

	31	27	26	25	24	20	19	15	14	12	11	7	6	0
$\mathbf{R}$		funct7			rs	2	IS	:1	fun	ct3	rd	l	Opc	ode
I		im	m[11:	:0]			rs	:1	fun	ct3	rd	l	Opco	ode
											•			

### כלומר:

 $0x104 = 0b\ 0001\ 0000\ 0100$ 

ולכן הערך של ה-src השני שהמעבד יקרא הוא התוכן של הרגיסטר מספר x4, לפי הנתון התוכן של הרגיסטר מספר 0x4, לפי הנתון התוכן של הרגיסטר הוא 0x4.

ולכן לתוך הכתובת 0x10C ייכתב הערך 0x4

#### זיכרון

memory address	Old value	New value
0x10 <i>C</i>	0x10 <i>C</i>	0x4

#### :טעויות נפוצות

- 0x104 + 0x8 = 0x112 •
- לא ניתן לדעת מה הערך שייכתב לתוך הזיכרון •



## <u>שאלה 103 (7 נקודות)</u>

נתונים מעבדי Single Cycle RISCV ו-Multi Cycle RISCV כפי שנלמדו בכתה.

 $T_{SC}$  פועל עם מחזור שעון single-cycle מעבד ה-multi-cycle פועל עם מחזור שעון מעבד ה-

מה התחום שבו צריך להיות היחס מעבד ה-multi-cycle יריץ מהר יותר ממעבד ה-musti-cycle אריות היחס את התוכנית הבאה: single-cycle את התוכנית הבאה:

addi x1, x0, 0xA loop: lw x2, 0(x1) sw x2, 4(x1) subi x1, x1, 0x1 beq x1, x0, loop exit:

רשמו את תשובתכם במרובעים מטה, כך שבמרובע הימיני (הגדול) מופיע **רק** מספר ובריבוע השמאלי (הקטן) מופיע **רק** סימן יחס (סימן היחס יכול להיות רק אחד מהסימנים הבאים:  $\neq$ ,  $\neq$ ,  $\neq$ ).

רשמו את המספר וסימן היחס כך שהביטוי המתקבל עם השבר  $\frac{T_{SC}}{T_{MC}}$  יהווה את התשובה לשאלה.

$$\frac{T_{SC}}{T_{MC}}$$

#### <u>פתרון</u>

ניתן לחלק את הקוד לשני חלקים: לפקודות בתוך הלולאה ולפקודות מחוץ לולאה. הפקודות מחוץ לולאה הן רק addi, הלוקחת מחזור שעון יחיד במעבד single cycle ו-4 מחזורי שעון ב-multi cycle.

הפקודות בתוך הלולאה הן חזרה אחת של lw,sw,subi ו-single cycle במעבד somulti cycle, מספר איטרציה יחידה של הלולאה תרוץ במשך 4 מחזורי עשון. במעבד multi cycle הוא 4 ולפקודת מחזורי השעון שדרוש לפקודת שו הוא 5, לפקודת subi הוא 4, לפקודת subi הוא 5, סך-הכל 16=4+4+3 מחזורי שעון לאיטרציה אחת של הלולאה.

הוא single cycle-היצת מעבד ה-X, אז זמן ריצת מעבד ה-single cycle ונסמן את מספר מחזורי השעון של הלולאה כ- $T_{MC}\cdot(4+16X)$  הוא  $T_{SC}\cdot(1+4X)$  וזמן ריצת מעבד ה-multi cycle ירוץ מהר יותר צריך להתקיים cycle יותר צריך להתקיים

$$\frac{T_{SC} \cdot (1+4X) > T_{MC} \cdot (4+16X)}{T_{SC}} > \frac{4+16X}{1+4X} = \frac{4 \cdot (1+4X)}{1+4X} = 4$$

נשים לב שמספר האיטרציות שמבצעת הלולאה איננו משנה את התשובה. לכן, למרות שהפקודה האחרונה בלולאה היא beq ומתבצעת איטרציה יחידה, לעומת 10 איטרציות אם הייתה פקודת bne, בשני המקרים נקבל את אותה תשובה.



ניקוד מלא ניתן גם לתשובות שרשמו  $\leq$  במקום רק < ולתשובות שרשמו שבר לא מצומצם שערכו שווה ל-4 (למשל  $\frac{20}{5}$  או  $\frac{164}{41}$ ).

### :טעויות נפוצות

- .(במקום 4). או 5 (במקום 4). multi cycle פירת מחזורי השעון של
- ספירת מחזורי השעון של פקודת addi ב-1 (במקום 4). •
- ספירת מחזורי השעון של כל אחת מהפקודות ב-single cycle כ-5 (במקום 1).
  - בזמן מחזור שעון יחיד. single cycle- ביצוע איטרציה יחידה של הלולאה ב-•
    - לקיחת מספר שונה של איטרציות עבור הלולאה בין המעבדים.
  - בנייה לא נכונה של האי-שוויון הנותנת את היחסים  $\geq$  או >, או את המספר  $\frac{1}{4}$ .
    - טעויות חישוב. •



## שאלה 104 (8 נקודות)

מהנדס משתמש במעבד מסוג MultiCycle RISCV. זמן המחזור של המעבד הינו  $100 \mathrm{ns}$  ובסה"כ ירוצו Nפקודות על המעבד. מתוך כל הפקודות שירוצו, אחוז הפקודות מכל סוג מפורט בטבלה הבאה:

אחוז מכלל הפקודות	סוג הפקודה
25%	Load
15%	Store
35%	R-type
15%	Branch
10%	Jump

. המהנדס שוקל 3 סוגי שיפורים למעבד. השיפורים יקרים ולכן יוכל לבחור רק אחד

- 1) ייעול הקוד והפחתת מספר הפקודות הכולל ל- 0.75N. ייעול זה אינו משנה את אחוז ביצוע סוגי הפקודות.
  - של מעבד זה. הפיצול Datapath פיצול חלק ה-Execute שהינו צוואר הבקבוק ב-Execute של מעבד זה. הפיצול יגרום לשיפור קצב השעון והפחתת זמן המחזור מ-100ns ממחזור אחד לשניים עבור כל ייעול זה יגרור הגדלת שלב ה-Execute ממחזור אחד לשניים עבור כל הפקודות.
    - 3) שיפור פקודת Load, והפחתת מספר המחזורים לביצוע הפקודה מ- 5 ל-4, ללא שינוי זמן המחזור.

?לא שיפורים כלל	:- N, על המעבד <b>ז</b>	הכולל כתלות ב	ן הריצה	מה יהיה זמ	<b>-</b> ₩
-----------------	-------------------------	---------------	---------	------------	------------

Total runtime =	
מה יהיה זמן הריצה הכולל כתלות ב- N, על המעבד <u>עם שיפור 1</u> ?	-:
Total runtime =	
מה יהיה זמן הריצה הכולל כתלות ב- N, על המעבד <u>ע<b>ם שיפור 2</b></u> ?	-;
Total runtime =	

ד- מה יהיה זמן הריצה הכולל כתלות ב- N, על המעבד עם שיפור 2?

Total runtime =



פתרון

סה"כ זמן ממוצע לביצוע פקודה כלשהי הינו:

$$T_{eff} = 100[5 \cdot 0.25 + 4 \cdot 0.5 + 3 \cdot 0.25] = 100[1.25 + 2 + 0.75] = 400 ns$$
 מכאן, שזמן הריצה הכולל הינו (ללא שיפורים כלל):

 $T_{total} = 400N[ns]$ 

אופציה א':

$$T_{total} = 0.75N \cdot 400ns = 300N[ns]$$

אופציה ב':

$$T_{eff} = 80 \cdot [6 \cdot 0.25 + 5 \cdot 0.5 + 4 \cdot 0.25] = 80[1.5 + 2.5 + 1] = 5 \cdot 80 = 400[ns]$$

$$T_{total} = 400N[ns]$$

<u>אופציה ג':</u>

$$T_{eff} = 100[4 \cdot 0.25 + 4 \cdot 0.5 + 3 \cdot 0.25] = 100 \cdot [1 + 2 + 0.75] = 375ns$$
  
 $T_{total} = 375N[ns]$ 




## שאלה 105 (10 נקודות)

בהינתן הקוד הבא הכתוב בשפת C (שימו לב שהקוד דומה לקוד שראיתם בתרגול עם שינוי בפונקציה main):

```
int fact (unsigned int n) {
    if (n == 0)
        return 1;
    return n * fact(n-1);
}
int main() {
    int x = 1;
    return x + fact(x);
}
```

מעוניינים להריץ את הקוד על שני מעבדים מסוג RISCV. שני המעבדים זהים לחלוטין חוץ מחלוקת הזיכרון (Memory Layout), כפי שמתואר בציור:



 $1 \ KB = 2^{10} \ Bytes$  כאשר ב-Segment הערה: ( $x \ KB$ ) מסמן את גודל כל

נגדיר את החריגה <u>stack overflow</u>: חריגה המתרחשת כאשר תוכנית קוד קריאה לשגרה מנסה לייצר frame חדש במחסנית, אבל חורג מגודל המקסימלי המותר למחסנית.



ענו על השאלות א'-ד' תחת <u>ההנחות</u> הבאות:

- .i אין הקצאות דינאמיות (לא משתמשים ב- heap). i
- אך ורק assembly קוד ה- assembly מקיים את קונבנציית מקונבנציית מקונבנציית מקונבנציית מקונבנציית  $.ra,\ sp,\ a0,\ a1$

א- סטודנט בקורס כתב קוד אסמבלי שמממש את הפונקציות הנתונות בשאלה על מעבד א' stack בצורה תקינה. המתרגל הריץ את הקוד של הסטודנט ללא שינוי על מעבד ב' וקיבל overflow. מדוע קרתה החריגה?

במעבד א' המחסנית גדלה כלפי מטה ולכן בהקצאת המחסנית צריך להקטין את ה-SP. ברגע שמריצים את הקוד על מעבד ב', בפעם הראשונה שהפונקציה תנסה להקצות מחסנית היא תגלוש לאזור ה-HEAP ונקבל חריגה מסוג stack overflow טעות נפוצה: הרבה סטודנטים כתבו שהסיבה היא שגודל המחסנית במעבד ב' הוא יותר קטן. שימו לב שסיבה זו אינה רלוונטית לסעיף זה כי נתון ש- X=1.

### כעת, נניח שהקוד שרץ על שני המעבדים הוא תקין ורץ כהלכה. בנוסף, X הוא משתנה המתקבל כקלט בפונקציה main (ולא מוגבל לערך 1).

ב- מהו גודל ה-frame (בבתים) של הפונקציה main (בבתים) frame (בבתים) אודל ה-frame (בבתים) של הפונקציה frame?

### 12 Bytes בשני הסעיפים ב' ו-ג' קיבלנו גם את התשובה

ד- תנו דוגמה לערך של המשתנה X (המוגדר בפונקציה main) <u>שלא</u> גורם לחריגה מסוג stack אם מריצים את התוכנית על מעבד א' אבל <u>גורם</u> לחריגה מסוג overflow אם מריצים את התוכנית על מעבד ב' (בהנחה שאין לנו את הבעיה מסעיף א').

$$X = 2^9$$

עבר ערך X כלשהו המעבד יקצה  $X+2\ frames$  כל אחד בגודל של 8 בתים. כדי לגרום לחריגה על מעבד ב' צריך להשתמש ביותר מ- 4KB כמחסנית אבל פחות מ- 8KB כדי לא לגרום לחריגה במעבד א':

$$8 \cdot (X + 2) B > 4KB$$
  
 $8 \cdot (X + 2) B > 4 \cdot 2^{10} B$   
 $8 \cdot (X + 2) > 8 \cdot 2^{9}$   
 $(X + 2) > 2^{9}$   
 $X > 2^{9} - 2$ 

 $X = 2^9$  למשל עבור



## <u>שאלה 106 (7 נקודות)</u>

במחשב עם מעבד מסוג Pipeline RISC-V הורץ הקוד הבא:

lw s1, 12(s0) addi s0, s1, 0 sub s1, s0, s1 sw s1, 4(s0)

.hazard detection נתון שהמעבד בעל forwarding נתון שהמעבד בעל  $(MEM \rightarrow EX, WB \rightarrow EX, WB \rightarrow ID)$  (בין השלבים:

נתון שהפקודה הראשונה נמצאת בשלב ה- IF במחזור שעון מספר 1. מלאו את הטבלה הבאה, ע"פ המעקפים שיתבצעו במהלך ריצת התוכנית (יתכן שיש פחות מעקפים ממספר השורות):

לאיזה שלב	מאיזה שלב	שם רגיסטר	מחזור שעון	מס'
				מעקף
				1
				2
				3
				4
				5
				6

#### פתרון

לאיזה שלב	מאיזה שלב	שם רגיסטר	מחזור שעון	מס' מעקף
EX	WB	S1	5	1
ID	WB	S1	5	2
EX	MEM	S0	6	3
EX	WB	S0	7	4
EX	MEM	S1	7	5

קיבלנו גם את הפתרון שבו צריך הוכנסו שני stalls לפני ה- sw (למרות שלא צריך).