实验4 寄存器

2019年春季学期 人工智能学院

寄存器是最常用的时序逻辑电路,是一种存储电路。寄存器的存储电路是由锁存器或触发器构成的,因为一个锁存器或触发器能存储 1 位二进制数,所以由 N 个锁存器或触发器可以构成一个 N 位寄存器。本实验通过介绍几种常用寄存器的设计方法,学习寄存器和常用的移位寄存器的设计。

4.1 寄存器

D触发器可以用于存储比特信号,给D触发器加上置数功能就变成了一位寄存器,如图4-1所示。由图中可以看出,如果load信号为1,则输入信号 in 被送入或门中,或门的另一个输入端为 0,此时 D=in,所以在下一个时钟里 q=in。当load值为0时,q值被反馈到或门中,或门的另一个输入值为0,此时 D=q,因此在下一个时钟周期里 q 值保持先前的值不变。




图 4-1: 1 位寄存器

用 Verilog 语言设计寄存器也很简单,如表 4-1所示。

表 4-1: 1 位寄存器代码

```
module register1(load,clk,clr,inp,q);
input load,clr,clk,inp;
output reg q;

always @(posedge clk)
if (clr==1)
q <= 0;
else if (load == 1)
q <= inp;
endmodule</pre>
```

表 4-1的程序的仿真图如图 4-2所示。




图 4-2: 1 位寄存器仿真结果

本例实现的是一个带有清 0 端和输入端的 1 位寄存器,还有的寄存器带有置位(置 1)端的,图 4-3是同时带有清 0 端、输入端和置位端的寄存器的逻辑示意图,读者可自行设计此寄存器。




图 4-3: 1 位寄存器框图

将 2 个或者 2 个以上的 1 位寄存器组合在一起,这些寄存器共用一个时钟信号,这就构成了多位寄存器,寄存器常被用在计算机中存储数据,如指令寄

存器、数据寄存器等。表 4-2是利用 Verilog 语言设计寄存器的例子。

表 4-2: 4 位寄存器代码

```
module register4(load,clk,clr,d,q);
input load,clr,clk;
input [3:0] d;
output reg [3:0] q;

always @(posedge clk)
if (clr==1)
q <= 0;
else if (load == 1)
q <= d;
endmodule</pre>
```

表 4-2的程序的仿真图如图 4-4所示。





图 4-4: 4 位寄存器仿真结果

4.2 移位寄存器

移位寄存器是一类带有移位功能的寄存器,它在时钟的触发沿,根据其控制信号,将存储在其中的数据向某个方向移动一位。移位寄存器也是数字系统的常用器件。图 4-5(a)中是一个由 4 个 D 触发器构成的简单向右移位寄存器,数据从移位寄存器的左端输入,每个触发器的内容在时钟的正跳变沿(上升沿)将数据传到下一个触发器。图 4-5(b)是一个此移位寄存器的序列传递实例。



(a) 移位寄存器框图

	In	Q1	Q2	Q3	Q4=Out
t0	1	0	0	0	0
t1	0	1	0	0	0
t2	1	0	1	0	0
t3	1	1	0	1	0
t4	1	1	1	0	1
t5	0	1	1	1	0
t6	0	0	1	1	1
t7	0	0	0	1	1

(b) 移位实例

图 4-5: 移位寄存器

4.3 实验内容

4.3.1 算术移位和逻辑移位寄存器

这里的算术移位是指考虑到符号位的移位,算术移位要保证符号位不改变,算术左移同逻辑左移一样,算术右移最左面的空位补符号位。逻辑移位不

管是向左移位还是向右移位都是空缺处补 0。循环移位是将移出去的那一位补充到空出的最高/低位的移位方式。置数是将一个 6位的数据输入到寄存器中,即给寄存器赋值。

用 Verilog HDL 语言很容易描述出移位寄存器,如:

1 Q <= {Q[0],Q[5: 1]}; //循环右移 2 Q <= {Q[5],Q[5: 1]}; //算术右移

请根据表 4-3, 用 Verilog HDL 语言设计一个6位移位寄存器,并进行仿真 查看移位寄存器的功能。

控制位	工作方式				
000	清 0				
	,				
0 0 1	置数				
010	逻辑右移				
0 1 1	逻辑左移				
100	算术右移				
101	左端串行输入1位值,并行输出6位值				
110	循环右移				
111	循环左移				

表 4-3: 移位寄存器的工作方式

其中左端串行输入数据是指左移时移入的新数据由外部开关决定是 1 还是 0。

检查移位寄存器的功能正确后,请将编译好的文件下载到 FPGA 开发平台上进行验证。这里要求用 DE10-Standard 开发板上的按钮作为时钟输入端,即按钮按下,时钟由高电平变为低电平,产生一个下降沿;按钮松开,时钟由低电平变为高电平,产生一个上升沿。

注意,DE10-Standard 开发板上的 Switch 和 Key 都是机械按钮,机械按钮 在按下和松开时都会发生机械抖动,产生不可预期的数个上升沿和下降沿。开发板上的 Key 是经过消抖的,但是 Switch 没有消抖。