

Konzeptionierung eines Simulators für 8-bit Prozessoren

Studienarbeit

Bachelor of Science

Studiengang Informationstechnik

an der

Dualen Hochschule Baden-Württemberg Karlsruhe

von

Andreas Schmider, Nico Schrodt

Abgabedatum 25. Dezember 2021

Be arbeitung szeitraum

2 Semester Kurs

Betreuer der Ausbildungsfirma

TINF19B3

Prof. Dr.-Ing. Kai Becher

Erklärung

Wir versichern hiermit, dass wir unsere Studienarbeit mit dem Thema:

Konzeptionierung eines Simulators für 8-bit Prozessoren

selbstständig verfasst und keine anderen als die angegebenen Quellen und Hilfsmittel benutzt haben. Wir versichern zudem, dass die eingereichte elektronische Fassung mit der gedruckten Fassung übereinstimmt.

Karlsruhe, 25. Dezember 2021	
Ort. Datum	Unterschrift

Inhaltsverzeichnis

\mathbf{A}	bbild	lungsv	erzeichnis	IV	
Tabellenverzeichnis				IV	
Li	Listings				
\mathbf{A}	bkür	zungsv	verzeichnis	V	
1	Ein	führun	ng	1	
	1.1	Ziel d	er Arbeit	. 1	
	1.2	Theor	retische Grundlagen	. 2	
		1.2.1	Architektur eines Prozessors	. 2	
		1.2.2	Befehlsformate	. 2	
		1.2.3	CISC und RISC	. 3	
		1.2.4	Parallelität nach Flynn	. 4	
		1.2.5	Evolution der Prozessoren	. 4	
		1.2.6	Unterschiede 8-bit, 16-bit, 32-bit und 64-bit Prozessoren $$. 4	
	1.3	Auswa	ahl der Werkzeuge	. 4	
		1.3.1	Programmiersprache	. 4	
		1.3.2	GUI-Umgebung	. 4	
		1.3.3	Programmierumgebung	. 4	
2	\mathbf{Pro}	Projektplanung			
	2.1	Zeitpl	an	. 5	
	2.2	Auswa	ahl geeigneter Varianten	. 5	
	2.3	Intel 8	8080	. 5	
		2.3.1	Data Transfer Group	. 6	
		2.3.2	Arithmetic Group	. 7	
		2.3.3	Logical Group	. 8	
		2.3.4	Branch Group	. 9	
		2.3.5	Stack, I/O and Machine Control Group	. 9	
	2.4	Beispi	ielprozessor 2	. 10	
	2.5	Beispi	ielprozessor 3	. 10	
3	Umsetzung				
	3.1	Abstr	aktion der Architektur	. 11	
		3.1.1	ALU	. 11	
		3.1.2	Akkumulator	. 11	
		3.1.3	Instruction Register	. 11	

$_{ m Li}$	Literatur					
4	Fazit und Ausblick					
	3.3	Tutorials	11			
	3.2	Ablauf der Simulation	11			
		3.1.5 etc	11			
		3.1.4 DataBus	11			

Abbildungsverzeichnis

Tabellenverzeichnis

Listings

Abkürzungsverzeichnis

ALU - Arithmetic Logic Unit

1 Einführung

Dieses Kapitel befasst sich vorwiegend mit relevanten Grundlagen der Arbeit. Unter anderem wird das Ziel spezifiziert, elementare Aspekte der Arbeitsweise eines Prozessors werden erläutert und die verschiedenen Werkzeuge mit denen das Ziel realisiert wird werden aufgeführt.

1.1 Ziel der Arbeit

In dieser Arbeit soll ein Simulationsprogramm geschrieben werden, mit dem mehrere unterschiedliche 8-Bit Prozessoren simuliert werden können. Dazu sollen die Grundlegenden Eigenschaften in kurzen Lernprogrammen erläutert werden. Ebenfalls soll es eine interaktive Einweisung geben wie der Simulator verwendet werden kann.

1.2 Theoretische Grundlagen

Als Vorbereitung für die Implementierung der verschiedenen Prozessoren werden einige allgemeingültige Architekturprinzipien eines Prozessors analysiert.

1.2.1 Architektur eines Prozessors

Der fundamentale Aufbau eines Prozessors lässt sich in folgende Bausteine einteilen:

Rechenwerk

Das Rechenwerk ist die zentrale Einheit mit der eingehende Befehle verarbeitet werden. Es erhält Werte aus dem Speicher und führt damit in der ALU Operationen durch. Zum Rechenwerk dazugehörig sind auch Hilfsregister die beispielsweise als naher Zwischenspeicher fungieren.

Steuerwerk

Das Steuerwerk ist für die korrekte Abarbeitung von Befehlen zuständig. Es besteht aus dem Befehlsdekoder, dem Befehlszähler und einem Statusregister.

Programmspeicher

Der Programmspeicher eines Prozessors enthält die einzelnen Befehle, welche vom Befehlsdekoder dekodiert werden. Dabei wird der Befehl verwendet der an der vom Befehlszähler spezifizierten Stelle im Speicher steht.

Ein-/Ausgabewerk

Das Ein-/Ausgabewerk ist für die Kommunikation des Prozessors mit anderen Systemkomponenten verantwortlich.

1.2.2 Befehlsformate

Für einen Prozessor wird zwischen vier verschiedenen Befehlsformaten unterschieden. Diese beziehen sich auf die Anzahl der Adressen, welche der ALU bei Beginn einer Operation zur Verfügung gestellt werden. **0-Adress-Anweisungen**

Von einem Akkumulator (Stack) wird der Wert der zwei obersten Adressfeldern entnommen und die Operation wird auf diese ausgeführt. Der Speicherort des Ergebnisses ist ebenfalls vorbestimmt. Daher werden keine Adressen benötigt zum ausführen von Operationen.

1-Adress-Anweisungen

Wie bei einer 0-Adress-Anweisung wird ein Wert aus dem Akkumulator entnommen. Ein zweiter Wert wird aus dem Speicher der übergebenen Adresse entnommen. Der Speicherort des Ergebnisses ist nach wie vor fest.

2-Adress-Anweisungen

 txt

3-Adress-Anweisungen

txt

1.2.3 CISC und RISC

komplettes Kapitel aus

Ein Prozessor unterstützt immer nur eine gewisse Menge an Befehlen, diese werden Instruction Set genannt. Heutzutage gibt es zwei grundlegende Prozessorarchitekturen, Complex Instruction Set Computer (CISC) und Reduced Instruction Set Computer (RISC). Früher konnten Prozessoren genau einer dieser Gruppen zugeordnet werden, allerdings ist das bei den heutigen Prozessoren nicht mehr möglich, da sowohl RISC als auch CISC Befehle dem Prozessor zur Verfügung gestellt werden um die Vorteile von beiden zu haben.

Bei CISC-Prozessoren wird versucht soviel wie möglich in einem Befehl ausführen zu können. So gibt es viele verschieden Befehle, die auch unterschiedlich viel Zeit benötigen. Dadurch wird es aber auch möglich, komplexere Befehle direkt in der Hardware zu berechnen. Bei diesen Befehlen gibt es auch einige Adressierungsarten mehr als bei RISC-Prozessoren. Für vorbestimmte Aufgaben gibt es auch eigene Register, die nur dafür verwendet werden und davon auch nur wenige. Der Nachteil bei CISC-Prozessoren ist, dass die eigenen Befehle erst noch durch ein Mikroprogramm interpretiert werden müssen und dieses die komplexen Befehle in mehrere kleine Befehle aufteilen muss, welche erst dann vom Prozessor bearbeitet werden können. Dies kostet etwas mehr Zeit und verlangsamt die Ausführung. Die Mikroprogramme, die dafür verwendet werden, werden in einem kleinem Read-only Memory (ROM) gespeichert.

Bei RISC-Prozessoren wird versucht mit nur wenigen, kleinen Befehlen auszukommen. Diese sind wiederum sehr schnell, da sie meist fest verdrahtet sind, müssen aber mit anderen kombiniert werden um die Komplexität eines einzigen CISC-Befehls zu erreichen. Im Gegensatz zu CISC-Prozessoren besitzen RISC-Prozessoren viele Register die frei verwendbar sind und nicht für speziellen Operationen bestimmt sind. Ebenso können die meisten Befehle in nur einem einzigen Arbeitsschritt ausgeführt werden.

Da bei CISC-Prozessoren mit nur einem Befehl viel berechnet werden kann, sind diese optimal für Übersetzer oder Interpreter geeignet. Bei der Entwicklung können dann einzelne komplexe Befehle verwendet werden anstatt von vielen kleinen. Jedoch können RISC-Prozessoren schneller Befehle ausführen, da:

- es nur wenige Befehle gibt und diese schnell decodiert werden können
- die Befehle mithilfe von Pipelines effizienter abgearbeitet werden können
- kein Mikroprogramm die einzelnen Befehle erst noch interpretieren muss
- 1.2.4 Parallelität nach Flynn
- 1.2.5 Evolution der Prozessoren
- 1.2.6 Unterschiede 8-bit, 16-bit, 32-bit und 64-bit Prozessoren
- 1.3 Auswahl der Werkzeuge
- 1.3.1 Programmiersprache
- 1.3.2 GUI-Umgebung
- 1.3.3 Programmierumgebung

2 Projektplanung

Platzhalter

2.1 Zeitplan

2.2 Auswahl geeigneter Varianten

2.3 Intel 8080

Der Intel 8080 verwendet fünf Arten von Befehlen:

- Data Transfer Group
- Arithmetic Group
- Logical Group
- Branch Group
- Stack, I/O and Machine Control Group

Die Befehle der Data Transfer Group bewegen Daten zwischen Registern und/oder Speicher wie zum Beispiel mit den MOV Befehlen. In der Arithemtic Group werden, wie der Name schon sagt, Befehle mit arithmetische Operationen wie ADD (Addition) verwendet. In der Logischen Gruppen werden logische Operation wie ORA (Oder) verwendet. In der Branch Group liegen die Befehle, welche den Standardmäßigen Programmfluss ändern und das Programm nicht zwangsläufig in der nächsten Zeile fortgesetzt wird (JZ (Jump on Zero)). In der letzten Gruppe liegen die Befehle, die Eingänge und Ausgänge beachten oder den Stack bearbeiten. [Intel 8080 S.46 (4-1)]

Der Intel 8080 ist in der Lage Befehle, die aus einem, zwei oder drei Bytes bestehen, auszuführen. Dabei gibt das erste Byte immer den Opcode oder Operation Code an. In Byte zwei und drei werden nur Daten oder Adressen gespeichert. Dabei werden die zwei Byte großen Adressen so gespeichert, dass das niederwertige Byte vor dem höherwertigem gespeichert wird. Die Adressen können dabei über vier verschiedene Modi verwendet werden.

- Direct
- Register
- Register Indirect

• Immediate

Bei "Direkt" wird der Wert in dem Speicher mit der angegebenen Adresse verwendet. Hier werden das Low-Byte im zweiten und das High-Byte im dritten Byte gespeichert. Bei "Register" wird auf ein oder zwei Register verwiesen und verhält sich wie bei Direkt. Bei "Register Indirect" wird der Wert aus der Adresse aus dem zweiten und dritten Byte des Befehls gelesen. Dieser Wert wird als Adresse verarbeitet und erst der Wert aus dieser Adresse ist der zu verwendete Wert. Bei Immediateßteht im zweiten und/oder dritten Byte ein Wert mit dem gearbeitet wird (Lowbyte im zweiten Byte). [Intel 8080 S.47 (4-2)]

Bei Interrupts und Branch Befehlen gibt es nur den "Directünd "Register indirect" Modus [Intel 8080 S.47 (4-2)].

Der Prozessor besitzt fünf Condition Flags. Das Zero flag, das angibt ob das Ergebnis eines Befehls den Wert 0 hatte. Das Sign flag, welches angibt ob Bit 8, das Most Signifikant-Bit, des letzten Ergebnisses den Wert 1 hat. Das Paritäts flag, welches gesetzt ist, wenn das letzte Ergebnis einen Modulo 2 Wert von 0 hat, also der Wert gerade ist. Das Carry flag, das einen Übertrag bei einer Addition oder einen Abzug bei einer Subtraktion oder Vergleich anzeigt und noch das Auxiliary Carry flag, welches ebenfalls einen Übertrag oder Abzug anzeigt aber zwischen dem vierten (Bit 3) und fünften Bit (Bit 4). [Intel 8080 S.47f (4-2)]

2.3.1 Data Transfer Group

Für den Prozessor sind 13 Befehle aus dieser Gruppe bekannt. Bei keinem dieser Befehle werden die Condition Flags gesetzt oder zurückgesetzt.

- Move Register
- Move from Memory
- Move to Memory
- Move immediate
- Move to Memory Immediate
- Load register pair immediate
- Load Accumulator direct
- Store Accumulator direct

- Load H and L direct
- Store H and L direct
- Load Acumulator indirect
- Store Accumulator indirect
- Exchange H and L with D and E

2.3.2 Arithmetic Group

20 Befehle Unless indicated otherwise, all instructions in this group affect the Zero, Sign, Parity, Carry, and Auxiliary Carry flags according to the standard rules. All subtraction operations are performed via two's complement arithmetic and set the carry flag to one to indicate a borrow and clear it to indicate no borrow

- Add Register
- Add Memory
- Add immediate
- Add Register with carry
- Add Memory with carry
- Add immediate with carry
- Sustract Register
- Subtract Memory
- Subtract immediate
- Subtract Register with borrow
- Subtract Memory with borrow
- Subtract immediate with borrow
- Increment Register
- Increment Memory
- Decrement Register
- Decrement Memory

- Increment register pair
- Decrement register pair
- Add register pair to H and L
- Decimal Adjust Accumulator

2.3.3 Logical Group

19 Befehle Unless indicated otherwise, all instructions in this group affect the Zero, Sign, Parity, Auxiliary Carry, and Carry flags according to the standard rules

- AND Register
- AND Memory
- AND immediate
- Exclusive OR Register
- Exclusive OR Memory
- Exclusive OR immediate
- OR Register
- OR Memory
- OR immediate
- Compare Register
- Compare Memory
- Compare immediate
- Rotate left
- Rotate right
- Rotate left through Carry
- Rotate right through Carry
- Complement Accumulator
- Complement Carry
- Set Carry

2.3.4 Branch Group

8 Befehle Flags are not affected

- Jump
- Conditional Jump
- Call
- Conditional Call
- Return
- Conditional Return
- Restart
- Jump H and L indirect move H and L to PC

2.3.5 Stack, I/O and Machine Control Group

12 Befehle Unless otherwise specified, condition flags are not affected by any instructions in this group

- Push
- Push Processor status word
- Pop
- Pop processor status word
- Exchange stack top with H and L
- Move HL to SP
- Input
- Output
- Enable Interrupts
- Disable Interrupts
- Halt
- No op

- 2.4 Beispielprozessor 2
- $2.5 \quad \text{Beispielprozessor 3} \ \dots$

3 Umsetzung

Platzhalter

- 3.1 Abstraktion der Architektur
- 3.1.1 ALU
- 3.1.2 Akkumulator
- ${\bf 3.1.3}\quad {\bf Instruction}\ {\bf Register}$
- 3.1.4 DataBus
- 3.1.5 etc.
- 3.2 Ablauf der Simulation
- 3.3 Tutorials

4 Fazit und Ausblick

Platzhalter

Literatur

- [1] Google: https://www.google.com
- [2] Grundlagen der Informatik: Herold, Lurz, Wohlrab und Hopf; 3. aktualisierte Auflage (2017), Pearson
- [3] Instruction formats: https://www.geeksforgeeks.org/computer-organization-instruction-formats-zero-one-two-three-address-instruction/, zuletzt abgerufen: 25.12.2021