Programmation Avancée des Architecture Multicoeurs

Gaël Thomas

gael.thomas@telecom-sudparis.eu
http://www-inf.telecom-sudparis.eu/COURS/chps/paam/

Table des matières

1	Introduction
2	Architectures des Machines Multicoeurs
	2.1 Problème du cache
	2.2 Placement de processus sous Linux
3	Algorithmique sans verrou
	3.1 Solution naturelle
	3.2 Structures non bloquantes
	3.2.1 Les outils

Technique d'optimisation bas niveau (ASM) sur des architectures de "petits multicolores" (environ 30 cœurs). Pas d'OpenMP, pas de MPI (trop haut niveau).

Référence The Art of parallel programming, M. Herlihy, N. Shavit (Bible, à acheter!)

Attention Les transparents n'ont pas été modifiés depuis 7 ans : ne pas trop s'y fier (50% d'information données ne sont plus dans les slides en fait).

1 Introduction

Depuis une dizaine d'année, les appareils informatiques ont complètement changé (tour moche en plastiques...). D'un côté l'informatique embarqué (téléphones, voitures, trains, ...) s'est développée, avec peu de ressources de calcul \rightarrow modèle du mainframe: serveur/terminaux. Les centres de données sont désormais propulsé par des architectures multicoeurs (le dégagement thermique augmente avec le carré de la fréquence, on augmente donc le nombre de coeurs car l'augmentation est linéaire avec la consommation). La loi de Moore restant toujours possible (miniaturisation des transistors), on intègre des clusters de machine complet sur un die.

De nos jours, pour gagner des performances, il faut augmenter le parallélisme, ce qui est difficile. Nous allons bien entendu travailler dessus, ainsi que sur le placement (caches).

On a un aspect de plus en plus nomade de l'informatique (on masque la localisation : possibilité de continuer un travail sur plusieurs machine), rendu possible par la centralisation des calcul. La technique utilisée est la *virtualisation*, ce qui est également possible pour le HPC. On n'utilise quasiment plus la machine telle qu'elle est. L'idée est d'utiliser une "machine dans une machine", ce qui introduit une *couche de virtualisation* qui modifie les comportement ¹.

Plan

- I Etude des multicoeurs (NUMA) \rightarrow TP très sympa pour mesurer la latence mémoire
- II Concurrence en mémoire partagée
- III Algorithme classique et sans verrous
- IV Mémoire transactionnelle

Rappel sur les verrous (mutex)

Les threads lisent et écrivent des valeurs dans un *registre* en mémoire, par exemple une base de donnée d'une banque lue et écrit par des distributeurs. Certains registres sont en lecture, lecture/écriture, écriture. On s'intéresse ici aux registres en lecture/écriture.

Le problème réside dans le fait qu'il est possile d'avoir des accès concurrents qui mènent à des données incohérentes (du point de vue du programmeur!). C'est le problème du chat-mouton (essayer de dessiner un chat et un mouton sur le même tableau par deux enfants, ça ne va pas trop marcher...).

Problème classique des bases de données sur lequel est basé tout le cours : Les comptes en banque. Un processus p_1 lit le compte et le met à jour en ajoutant deux euros. Un ami, processus p_2 est avec votre carte bleue et débite $100 \in$ (lire le compte puis le met à jour). Il est possible de miraculeusement gagner $100 \in$:

```
p_1: a \text{ lit le contenu } (cpt = 100 \rightleftharpoons)

p_1: \text{ ajoute } 2 \text{ à } a \text{ } (cpt = 100 \rightleftharpoons, a = 102 \rightleftharpoons)

p_2: b \text{ lit le compte } (cpt = 100 \rightleftharpoons)

p_2: \text{ retirer } 100 \text{ à } b \text{ } (cpt = 100 \rightleftharpoons)

p_2: b \text{ devient le nouveau solde } (cpt = 0 \rightleftharpoons)
```

^{1.} il s'agit du sujet de recherche de notre professeur

```
p_1: a devient le nouveau solde (cpt = 102 \in)
```

Le retrait a disparu! Pour palier à ce fait, on utilise un verrou pour retirer l'accès concurrent. Les régions dangereuses sont appelées sections critiques et doivent être exécutés atomiquement. Le verrou joue le rôle de feu de signalisation pour les programmes : tant que le verrou n'est pas libre j'attends, si il est là je le prends et je suis le seul à pouvoir le prendre.

On entoure les section critiques par le verrou :

```
1 lock(mutex);  // bloquant si jamais le mutex n'est pas disponible /* section critique 1; Par exemple ajouter 2€; */
2 unlock(mutex);
```

```
1 lock(mutex); // bloquant si jamais le mutex n'est pas disponible

/* section critique 2;

Par exemple retirer 100€;

2 unlock(mutex);
```

Attention aux situations de famines! Il ne faut pas qu'une suite d'opérations menant à un interbloquage des threads soit possible! Il faut éviter d'inverser l'ordre des verrous (dans la doc Linux par exemple, il est indiqué dans quel sens prendre les verrous!).

Petit aparté Attention, cela revient rapidement costaud niveau math derrière, le parti pris ici est de retirer le maximum de la théorie pour passer au code.

Notation Un exam final sur 100% et un devoir surprise à un moment sur 10%. Une annale sont disponibles sur le site (attention, ne pas se fier à la difficulté car elle dépend de la promo).

Conseil Garder un œil sur les revues scientifique, même si vous vous destinez à un parcours d'ingénieur $(grrrr...^2)$.

2 Architectures des Machines Multicoeurs

Idée : comprendre au niveau matériel et pourquoi certains comportement au niveau logiciel peuvent sembler étranges.

Auparavant Loi de Moore : la densité d'intégration des transistors double tout les 18 mois. Cette puissance permettait d'augmenter la fréquence, qui s'est heurtée à la dissipation thermique (la consommation augmente avec le carré de la fréquence). On sait par contre que ça ne sera pas toujours le cas : les interconnexions entre coeurs peuvent également tirer beaucoup d'énergie, bien que ce ne soit pas le facteur limitant de nos jours.

De nos jours, il est possible de louer des serveurs vers 80 cœurs par Amazon : c'est le cloud computing.

^{2.} Humour : L'auteur de ces notes ne se destine pas à ce parcours, ne vous vexez pas

Premier grand problème: Il faut paralléliser le code! Et ce n'est pas suffisant.

Au niveau architecturale, il est impossible d'utiliser une topologie classique à base de bus, car environ une instruction sur quatre est un accès mémoire. Pour palier à cela, on change la topologie : diviser pour mieux régner. On utilise un bus pour relier plusieurs cœurs entre eux et former une nœuds de calcul, puis on les relies entre eux.

Terminologie

Unité de calcul : capable de faire des additions/opération (on appelait cela processeur auparavant

Unité mémoire : Contrôleur permettant la traduction adressage virtuelle/physique

Contrôleur d'interruption : Gère les interruptions (principalement par les périphériques

Un timer : Indépendant par cœur (imaginez si une seule horloge à 800 kHz devait communiquer chaque tick au 50 cœurs...). Lors de l'utilisation de l'instruction rtsc (read timestamp counter), ceux-ci sont légèrement différents entre cœurs.

Un cache (donnée et code)

Le TLB (translation lookout buffer): Stocke les mapping mémoire virtuelle/physique récents

L'ensemble de ces éléments est appelé un tuile ou cluster qui sont intégrés sur des die. Ce dernier correspond à un circuit intégré unique (souvent, il s'agit d'un cluster). Une socket est l'objet physiquement déplaçable contenant un ou plusieurs dies. Attention, cela n'est pas lié au NUMA, qui est lui une construction logicielle (bien que proche).

Le *Network On Chip* est la partie qui connecte les différent coeurs d'un die. Ce qui connecte les dies ensemble est appelé *Inter-connect*.




FIGURE 1 – Hiérarchie des caches

2.1 Problème du cache

Il assure la cohérence des données, donne un sens à ce que le processeur voit de la mémoire (cf figure 1). Comment invalider une ligne de cache en cas de modification?

On utilise le processus MOESI : un verrou contenant un état par ligne de cache ³, la synchronisation s'effectuant entre cache de même hiérarchie :

E: Excusive (Écriture)

 $^{3.\,}$ c'est ce problème qui est à l'origine du ${\rm NUMA}$

I: Invalid (A été modifiée / plus présente)

S: Shared (Lecture)

Il faut cependant garder l'information "la valeur en cache est-elle plus récente que celle en RAM?". Pour cela, on dédouble tous les états :

M: Modified, E mais incohérente avec la mémoire centrale

O: Owned, S mais incohérente avec la mémoire centrale

L'état I n'est pas répliqué puisque la ligne de cache n'a plus aucun sens.

Pour récapituler :

État M ou E : verrou en écriture État O ou S : verrou en lecture

État I: pas de verrou

Où est le soucis? Avant, on faisait du snooping (espionnage) : tout passait par le bus. Le soucis est que le snooping ne scale pas car il demande un broadcast (demander à toutes les autres cœurs).

Solution : On segmente la mémoire en centralisant l'accès à certaines lignes de caches qui sont gérés par certains clusters spécifiques. Des tables associent les adresses physiques aux cœurs qui cachent la ligne : ainsi les invalidation seront spécifiquement envoyés au bon processeur. Autre soucis : où mettre la table? La segmentation se fait en divisant la mémoire par le nombre de cluster et en répartissant équitablement celle ci entre les cluster (noeud $1 \rightarrow$ mémoire de 0 à 2 Go, noeud $2 \rightarrow 2$ à 4 Go, etc). Le cluster est alors un $nœud\ NUMA$, qui correspond souvent à un die (bien que ce soit trois dénominations différentes). Le routage s'effectue par chaque nœud NUMA qui connait la table (stockée dans le L3 et gérée par un petit contrôleur), spécifiée pas le BIOS au démarrage.

Note: Cette segmentation est nécessaire mais relativement peu utilisée (bcp de variables locales). Dans le meilleur des cas (pas de saturation), une lecture va couter environ 500 cycle. Dans le cas saturé, environ 2000 cycles!

Conséquences: L'accès à la mémoire centrale n'est plus uniforme (local : 200 cycles ; au pire, 400 cycles) ; les liens peuvent saturer (et là, 2000 cycles!). La partitionnement de la mémoire change la latence!

Principe/Solution : augmenter au maximum la localité quand on développe une appli. Par défaut, la mémoire virtuelle est mappée sur différents nœuds NUMA selon la politique *first touch* : si la mémoire n'est pas encore mappée, on lui donne de la mémoire à partir *de son propre noeud*. Dans le cas de gros malloc, le mappage se fait *au niveau des premiers accès* et non au niveau de la réservation.

Il existe également l'interleaved qui utilise un round robin (allocation aléatoirement de la mémoire), ce qui permet d'équilibrer les accès mais est très mauvais pour la localité (pas de saturation interne).

2.2 Placement de processus sous Linux

pthread_setaffinity pour sélectionner le cœur, mbind pour n'allouer la mémoire physique qu'à partir d'un ensemble de nœuds. madvise permet de libérer les pages physiques pour les migrer. Pour plus de détails, voir le manuel linux (man fonction).

3 Algorithmique sans verrou

Le principe même du verrou induit des threads inactifs lorsque ce dernier est pris (verouillé). En fait, plus il y a de verrous, moins il y a de parallélisme! Le verrou force la séquencialisation de la section critique.

Le principe des *structures non bloquantes* est née dans les années 80, puis a connu un nouvel essor en 200 avec la liste chainée sans verrou.

Definition 1 (Loi d'Ambdahl). Pour tout programme, si p est la proportion de code exécutable en parallèle, $\frac{p}{n}$ la répartition de la charge de travaille sur n cœurs, alors l'accélération maximal théorique est

$$a = \frac{1}{1 - p + \frac{p}{n}} \xrightarrow[n \to +\infty]{} \frac{1}{1 - p}$$

Cela signifie par exemple que pour une un programme parallélisé à 75%, l'accélération maximale sera de 4 (3,7 à 32 cœurs). Pour un taux de parallélisation de 95%, le speedup maximal est de 20, et atteint 100 pour un code à 99% parallélisé.

Note La formule donne également une idée du nombre de cœurs "utiles". Par exemple, pour un code à 95% parallèle, le speedup passe de 12,55 à 32 cœurs à 17,42 à 128 cœurs).

Conclusion Cela vaut le coup de se battre pour quelques pourcents de parallélisation, même pour une addition seule!

Exemple

- Une addition (x++) sur la suite SPARC 2) permet de multiplier les performances par 10 sur 50 cœurs!
- Le compteur d'ouverture des fichiers était le goulot d'étranglement de Linux sur le HPC (meilleur papier système 2013)

Comment se passer du code séquentiel? Retirer la mémoire centrale. C'est cependant impossible, même sur MPI, les gather/scatter cachent une synchronisation dans la répartition des résultats.

Dans les grands centres web par exemple, tout est fait avec des processus (communication par TCP/IP au lieu de la mémoire partagée).

3.1 Solution naturelle

Qu'est-ce qu'un algorithm non bloquant?

Wait-free: Toute opération se termine en un nombre fini de pas (i.e. pas de blocage de threads ni de famine). Cela est peu utile en HPC car il contient beaucoup de code séquentiel (et donc non parallélisable); mais est très recherché dans le domaine du temps réel.

Lock-free: Si des opérations sont appelée infiniment souvent, alors elles se terminent infiniment souvent (ceci est une garantie asymptotique donc pas de garantie temporelle, pas de bornes). \rightarrow pas d'interblocage du programme, mais certains threads peuvent ne jamais être élus).

Obstruction-free : A tout moment, tout thread s'exécutant seul termine son opération en un nombre fini de pas (i.e. pour tout temps t je peux couper tous les threads sauf un et terminer l'exécution de ce threads en un temps fini).

Noter que

Wait-free \Rightarrow Lock-free \Rightarrow Obstruction-free

Les algorithmes à verrou ne sont pas obstrution-free, car une fois le verrou pris, tous les autres threads sont bloqués.

Du point de vue des adversaires :

Wait-free: On borne le temps maximal perdu par l'adversaire

Lock-free: L'adversaire peut retarder de manière arbitrairement grande mais pas infiniment souvent

Obstruction-free: Pas d'adversaire vu que l'on coupe les autres threads

3.2 Structures non bloquantes

3.2.1 Les outils

On redescend au niveau architectural : les outils sont fournis par le processeur :

- old-value ← atomic-add(variable, value) sans verrou (il s'agit d'un verrou sur une ligne mémoire pendant le temps de l'opération → temps d'exécution borné)
- old-value ← atomic-swap(variable, value) écrit un valeur en mémoire et renvoie son ancienne valeur
- old-value ← atomic-CAS(variable, test, new): atomic compare and swap: compare et échange la variable si et seulement si elle vaut test. Dans tous les cas, la valeur initiale de la variable est retournée.

D'un point de vu théorique, atomic - CAS à la puissance du consensus (si on vote sur la valeur, à la fin tout le monde à voté sur une valeur proposé et tout le monde est au courant du résultat). Sur le plan logique pure, atomic-add et atomic-CAS sont équivalents, atomic-swap est plus faible.

Exemple add atomic en obstruction-free en utilisant atomic-CAS:

Locking mechanism in Linux: ticket-lock

Noter que atomic-CAS est un lock en lui-même, appelé spinlock.

```
1 void lock()
2 | while CAS(&l, 0, 1) == 1 do
3 | wait();
4 void unlock()
5 | l=0;
```

Attention Ne JAMAIS l'utiliser : l'attente est active (besoin de lecture et écriture), ce qui sature le bus!

Les modèles mémoire Il définit les ordonnancements possibles des accès mémoires. Un exemple de problème :

A cause des écriture différés du processeur, il est pourrait être possible que la valeur lue par printf ne soient pas encore écrite en mémoire.

Chaque processeur donne des garanties spécifiques. Un principe commun est qu'en local (\Rightarrow pour le même thread), toute lecture succédant à un écriture lit la dernière valeur écrite.




FIGURE 2 - Principe du Write Buffer

De manière similaire, il existe également un Read Buffer de principe similaire au Write Buffer (mais implémenté à des endroit différents).

Information Chaque écriture du cache est précédé d'une lecture, car le cache est accessible ligne par ligne, il faut donc conserver les anciennes données.

Le modèle du X86 est le TSO : Total Store Order

- Les lectures ne sont jamais réordonnancées entre elles
- Les écritures non plus
- Une écriture après une lecture n'est pas réordonnancée
- Une lecture après un écriture peut être réordonnancée s'il s'agit de deux cases mémoires distinctes

Si jamais un des ces cas devait arriver, le buffer responsable de la seconde opération consulte l'autre buffer, et on attend que la première opération soit propagée en mémoire (ce qui est un trou à performances, mais nécessaire pour la programmation.

Attention à la lecture après écriture dans deux cases mémoires distinctes Bien que en pratique ça ne soit pas dérangeant. Les instructions autorisées sont lock xadd, xchg et lock xchg.

Pour éviter le seul réordonnancement possible, mfence permet une barrière mémoire, qui vide les buffers lecure et écriture. Attention, en C, il faut donc en mettre car on ne connait pas la plateforme d'exécution. Le

préfixe d'instruction lock intègre automatiquement un mfence ainsi que la visibilité immédiate de l'écriture après l'instruction préfixée.

Il n'y a pas de garantie de réordonnancement en C avant le C11. Cependant il existe des instruction atomique pour les compilateurs, tels __sync_fetch_and_add, __sync_lock_test_and_set (pour xchg, vraiment bizarre) __sync_val_compare_and_swap, et la barrière mémoire __sync_synchronisze. Sur du X86, pas de soucis, mais attention si le code doit être exécuté sur des archi spécifiques. Il en existe un pour C11 ou C++11, mais très relâché.

En Java, tout réordonnancement est possible, mais les variables déclarées *volatiles* génèrent une barrière mémoire à chaque accès. De plus, des barrières seront présentes lors de l'entrée et la sortie des sections critiques.

En particulier, il faut éviter d'utiliser un lock non volatile pour initialiser une variable.