iadeArgentina



ELECTRONICA INDUSTRIAL 11

FLIP – FLOPS (FF)

Otros nombre: Multivibradores biestables o Basculadores.

INTRODUCCIÓN: A los circuitos lógicos se les puede clasificar en dos categorías principales, que son:

a) CIRCUITOS DE LOGICA COMBINACIONAL

b) CIRCUITOS DE LOGICA SECUENCIAL

Las compuertas lógicas son la base para los primeros, donde se considera a todos aquellos grupos descritos hasta ahora, mientras que la base para los circuitos de lógica secuencial son los flip – flops. Estos circuitos son muy importantes debido a que poseen capacidad de memoria.


A los flip – flops se les puede construir a partir de compuertas lógicas como las NAND, NOR, o bien, comprarse en forma de circuitos integrados.

Entre las aplicaciones más destacadas de los circuitos de lógica secuencial se cuentan: almacenar datos, medir el tiempo, contar y seguir una secuencia.

Como el flip – flop es un elemento básico de memoria, permite almacenar el valor de una variable lógica, es decir, de 1 bit.

Un sistema secuencial efectúa una secuencia sistemática de operaciones, las cuales son sincronizadas por una señal de control denominada clock (reloj). Esta señal se obtiene de un circuito generador en forma de una secuencia alternada de ceros y unos (tren de pulsos).

El tiempo que demora un ciclo de reloj es llamado período y la frecuencia del reloj es el valor recíproco del periodo.



Existe una gran variedad de $\mathbf{flip} - \mathbf{flops}$, pero todos ellos derivados de unos pocos tipos básicos entre los que se destacan los siguientes:

1) FLIP – FLOP RS

3) FLIP - FLOP D


2) FLIP – FLOP JK

4) FLIP - FLOP T

Normalmente los FF disponen de dos salidas, una es el complemento lógico de la otra y se denominan \mathbf{Q} y $\overline{\mathbf{Q}}$.

1.-FLIP - FLOP RS.-

Al FF básico se le llama **RS**, el cual, como lo señala la figura siguiente, posee dos entradas que dan el nombre al FF y que significan disposición (S) del inglés set y reposición (R) del inglés reset.



En la figura anterior también se observa el símbolo representativo de este FF y que señala mediante los circuitos de la entrada RS que tiene entradas activas bajo (cero lógico).

En condiciones normales, las salidas de los FF que se denominan Q y \overline{Q} son siempre complementarias, por lo tanto si Q=1, $\overline{Q}=0$ y viceversa.

Al igual que con las compuertas lógicas una tabla de verdad define el funcionamiento del FF, aunque en los sistemas secuenciales se acostumbra llamar tabla de transición.

MODO DE OPERACIÓN **ENTRADAS SALIDAS** S R O PROHIBIDO 0 0 DISPOSICIÓN 0 1 1 0 REPOSICIÓN 1 0 0 **ESTABLE** SIN CAMBIO

TABLA DE TRANSICIÓN DEL FLIP – FLOP RS

La primera línea indica un estado prohibido en el que ambas salidas quedan en estado 1 lógico., debido a que ambas entradas se encuentran en 0 lógico. Esta condición no se utilizada por el FF RS.

La segunda línea muestra el estado set, en donde un 0 lógico activa la entrada set (S), lo que produce la salida normal Q = 1.

Esto ocurre por tratarse de una compuerta NAND. El 1 lógico que entrega la compuerta 1 se aplica a la entrada de la compuerta 2, la cual tiene ahora ambas entradas en estado 1 lógico, entregando por lo tanto un 0 lógico, es decir, $\overline{Q} = 0$.

La tercera línea corresponde al estado Reset (R), en donde un $\underline{0}$ lógico activa la entrada R. Esta situación determina que la compuerta 2 tenga una salida $\overline{Q}=1$, lo que a su vez lleva a la compuerta 1 a una salida Q=0.


La cuarta línea muestra el estado estable, del FF, en donde las salidas permanecen como estaban antes de que existiera tal condición. Es decir, que las salidas pueden quedar Q = 1, Q = 0, o en el estado contrario Q = 0, $\overline{Q} = 1$.

Nótese que cuando la tabla de la Figura anterior se refiere a la condición SET significa que pone la salida Q en 1. Del mismo modo, el estado reset significa limpiar la salida Q a 0 lógico.

Los FF – RS también se denominan enganchadores (LATCHES) RS, debido a su característica de almacenar datos temporalmente. Se les considera como dispositivos asincrónicos ya que no operan en combinación con ningún reloj o sistema que permita medir el tiempo. Cuando se activa una entrada, la salida normal Q se activa inmediatamente como en los circuitos de lógica combinacional. De esto se deduce que los circuitos de compuertas y los FF – RS operan en for ma asincrónica.

PROBLEMA:

FIG. D



1) Liste las salidas binarias en la salida normal Q del FF – RS de la Fig. D

PULSO a =	PULSO d =	PULSO g =	PULSO j =
PULSO b =	PULSO e =	PULSO h =	· ·
PULSOc =	PULSOf =	PULSO i =	

2) Liste las salidas binarias en la salida Q del FF - RS de la Fig. D

PULSO a =	PULSO d =	PULSO g =	PULSO j =
PULSO b =	PULSO e =	PULSO h =	· ·
PULSO c =	PULSO f =	PULSO i =	

3) Liste el modo de operación del FF – RS para cada pulso de entrada mostrado en la figura D.

PULSO a =	PULSO d =	PULSO g =	PULSO j =
PULSO b =	PULSO e =	PULSO h =	
PULSO c =	PULSO f =	PULSO i =	

2.-FLIP FLOP RS SINCRONO.-

Este Flip Flop difiere del anterior en que opera en combinación con un reloj o un dispositivo para medir el tiempo, es decir, opera sincronizado.

La figura siguiente muestra el símbolo lógico de un Flip Flop RS síncrono que tiene las entradas **SET** - **RESET**, la entrada de reloj (**CK**), además de las salidas normal (**Q**) y la complementaria ($\overline{\mathbf{Q}}$).

La construcción de este tipo de Flip Flop puede lograrse utilizando compuertas NAND, tal como se muestra en la figura siguiente.




TABLA DE TRANSICIÓN DEL FLIP FLOP RS SINCRONO

MODO DE OPERACIÓN	ENTRADAS		SALIDAS		
	CK	\mathbf{S}	R	Q	Q
<u>PROH</u> IBIDO		0	0	SIN CA	AMBIO
<u>DISP</u> OSICIÓN		0	1	0	1
REPOSICIÓN		1	0	1	0
ESTABLE		1	1	1	1

En este caso las compuertas 1 y 2 forman el Flip Flop RS y las compuertas 3 y 4 agragan el mecanismo de sincronismo.

Debido al efecto de inversión de estados lógicos que introducen las compuertas 3 y 4, las entradas SET - RESET se activan en alto (1 lógico).

El FF – RS sincrono es un dispositivo de disparo por cambio de nivel, por lo tanto, en cualquier momento que el pulso de reloj sea alto, la información de entrada de datos se transfiere a las salidas, situación que se mantiene mientras el pulso de reloj permanece en alto (1 lógico). Este pulso se puede considerar como un pulso habilitador del FF.

La figura anterior muestra la tabla de transición de un FF – RS.

La primera línea señala el modo estable, observándose que la llegada del pulso de reloj a la entrada CK se produce cuando SET – RESET se encuentran en 0 lógico, quedando las salidas sin cambio, es decir, permanecen como estaban antes del pulso de reloj. Este modo puede considerarse como la condición deshabilitada del FF.

La segunda línea describe el modo RESET (reposición), en donde S =0 y R=1.

En este caso, la salida normal Q queda en 0 lógico cuando un 1 activa la entrada R y un pulso de reloj se aplica a la entrada CK, activando al FF.

La tercera línea describe el modo SET (disposición) del FF, observándose que un 1 lógico activa la entrada SET, RESET = 0 y un pulso de reloj en alto activa el funcionamiento del FF. De esta forma, la salida normal Q = 1.

La cuarta línea señala el modo prohibido, que corresponde a la combinación CK = alto, S = 1 y R = 1. Este modo no es utilizado, ya que deja a las salidas en estado 1 lógico.

CK 1 2 3 4 5 6 7 0 Entradas S e g 1 R c h 1 Salida Q b d f 0

DIAGRAMA DE ONDA DEL FF - RS SINCRONO

Los diagramas de onda o diagramas de tiempo se usan ampliamente y son muy útiles para trabajar con Flip flop y circuitos de lógica secuencial, ya que representan la relación existente entre los pulsos de entrada y los pulsos de la (o las) salida (s).

La figura anterior muestra el diagrama de ondas para el FF - RS sincrono, en donde las tres primeras lÍneas representan las señales binarias en las entradas SET (S), RESET (R) y RELOJ (CK). La última lÍnea, de pulsos sombreados, representa la salida Q resultante, para la combinación indicada de pulsos de entrada.

Empezando por la izquierda, el pulso de reloj 1 llega sin provocar efecto en la salida Q, ya que las entradas SET – RESET se encuentran en el modo estable, por lo que Q permanece en 0 lógico.

En el punto (a) del diagrama de ondas, la entrada SET es activada por un alto y después de un corto intervalo de tiempo, en el punto (b), la salida Q cambia a estado 1 lógico. Hay que notar que el FF espera hasta que el segundo pulso de reloj cambie de bajo a alto para cambiar la salida Q de 0 lógico a 1 lógico.

El pulso de reloj 3 encuentra las entradas SET _ RESET en el modo estable, por lo que la salida Q no cambia.

En el punto ©, la entrada RESET es activada por un alto y después de un corto intervalo de tiempo, en el punto (d), la salida Q se limpia, es decir, cambia a 0 lógico. Esto último sucede durante el tiempo de transición de bajo a alto que da comienzo al cuarto pulso de reloj.

En el punto (e), la entrada SET es activada por un alto, lo que determina que la salida Q cambie a 1 lógico, pero sólo después de un intervalo de tiempo. Esto ocurre en el punto (f), ya que en ese instante aparece el quinto pulso de reloj.


Se puede notar que la entrada SET se desactiva y la entrada RESET se activa antes del sexto pulso de reloj, pero la salida Q se limpia o cambia a 0 lógico sólo en el instante en que comienza el sexto pulso de reloj.

El séptimo y último pulso de reloj, señala que la salida Q sigue las variaciones de las entradas SET - RESET todo el tiempo que el reloj esté en alto.

En el punto (g), la entrada SET es activada por un alto, determinando que la salida Q cambie a estado 1 lógico. Esta situación se mantiene hasta el punto (h), instante en el cual simultáneamente se desactiva la entrada SET y se activa la entrada RESET. Esta inversión simultánea de estados lógicos en las entradas, determina que la salida Q se limpie a 0 lógico en el punto (h).

PROBLEMA:

1) Liste las salidas binarias en la salida Q del FF – RS síncrono de la Fig. siguiente:




PULSO a =	PULSO d =	PULSO g =
PULSO b =	PULSO e =	PULSO h =
PI II SO c =	PIII SO f =	

2) Liste el modo de operación del FF de la Fig. I durante los ocho pulsos de reloj, utilizando los términos estable, set, reset y prohibido.

PULSO a =	PULSO d =	PULSO g =
PULSO b =	PULSO e =	PULSO h =
PULSOc =	PULSOf =	

3.-FLIP – FLOP D.-

Este FF se caracteriza por tener solamente una entrada de datos (D) y la entrada de reloj, lo que indica que trabaja sincronizado. (Figura inferior izquierda). También se le denomina FF de retardo, debido a que sea la entrada de datos (D), se retarda un pulso de reloj antes de llegar a la salida Q. Los datos se transfieren desde la entrada D a la salida Q durante la transición de bajo a alto del pulso de reloj.



Un FF-RS síncrono puede convertirse a FF-D agregándole un inversor, como lo muestra la Figura superior central. De esta forma, la entrada R queda invertida con respecto a la entrada de datos.

La Figura superior derecha muestra el símbolo lógico de un FF – D de tipo TTL que viene en forma de CI con la serie 7474, cuyas entradas síncronas son D y CK ya que operan en combinación con el reloj.

Las entradas asíncronas se denominan predisposición (PR) del inglés pre – set y borrar (CLR) del inglés clear.

La entrada PR puede activarse por un bajo como lo indica el círculo en el símbolo lógico. Cuando esto sucede la salida Q queda en estado 1 lógico.

La entrada CLR también puede activarse por un bajo y cuando esto sucede la salida Q "se limpia", quedando en estado 0 lógico. Las entradas asíncronas sobrepasan a las síncronas en el FF.

La Figura siguiente señala la tabla de transición del FF – D 7474.

La primera línea muestra la entrada PR activada por un bajo, lo que produce un 1 en la salida Q. Hay que notar que las X debajo de las entradas síncronas CK y D significan que estas entradas son irrelevantes, ya que las entradas asíncronas las anulan. Es decir, aunque hubiera activación de pulsos en las entradas CK y D, predomina la activación de las entradas asíncronas, ya sea la entrada PR o CLR.

TABLA DE TRANSICIÓN DEL FF – D 7474

	Entra	das			Salid	las
Modo de Operación	Asinc	Asincronas		Sincronas		
<u></u>	PR	CLR	CK	D	Q	Q
Set Asincrono	0	1	X	X	1	0
Reset Asincrono	1	0	X	X	0	1
Prohibido	0	0	X	X	1	1
Set	1	1	-	1	1	0
Reset	1	1	-	0	0	1

0 = BAJO1 = ALTO

X = IRRELEVANTE

↑ = TRANSICIÓN BAJO A ALTO DEL PULSO DE RELOJ

La segunda línea muestra la entrada CLR (borrar) activada por un bajo, lo que determina que la salida Q "se limpie" a 0 lógico.

La tercera línea muestra a las entradas asíncronas en el modo prohibido. Esto ocurre cuando PR y CLR quedan en estado 0 lógico, determinando que las salidas Q y \overline{Q} queden en estado 1 lógico.

Las entradas síncronas CK y D operan sólo cuando ambas entradas asíncronas se encuentran inhabilitadas, o sea, PR = 1 CLR = 1

La cuarta línea muestra un 1 lógico en la entrada de datos set y un pulso de reloj que se indica con una flecha ascendente. Al coincidir ambos pulsos, el 1 lógico de la entrada se transfiere a la salida Q.


La quinta línea muestra un 0 lógico en la entrada set que se transfiere a la salida Q en la transición del pulso de reloj de bajo a alto.

A los FF – D se les utiliza mucho para almacenar datos, por lo que también se les conoce como FF de datos.

Al observar el símbolo de la Figura superior derecha se puede notar que la entrada de reloj (CK) tiene un signo >, lo que significa que este FF es un dispositivo de disparo por transición, o sea, transfiere los datos de la entrada set (D) a la salida Qdurante el periodo de transición bajo a alto del pulso de reloj. Una vez que el pulso de reloj es alto, un cambio en la entrada no afecta al estado lógico de las salidas.

Las Figura superior izquierda y central muestran un FF - D de disparo por cambio de nivel (opuesto al de disparo por transición). Esto se interpreta por la ausencia del signo > en la entrada CK. En este tipo de FF - D la transferencia de datos set / salida Q, se produce por un cambio en cierto nivel de voltaje, lo que puede ser un problema si set cambia cuando CK = 1.

Problema:



1) Liste las salidas binarias en la salida Q del FF $\,$ D de la Fig. E, después de cada pulso de reloj.

PULSO a =	PULSO d =	PULSO g =
PULSO b =	PULSO e =	PULSO h =
PULSO c =	PULSO f =	

2) Liste las salidas binarias en la salida complementaria \overline{Q} de la Fig. E, después de cada pulso de reloj.

PULSO a =	PULSO d =	PULSO g =
PULSO b =	PULSO e =	PULSO h =
PULSO c =	PULSO f =	

3) Indique que entradas tienen el control del FF-D durante los siguientes pulsos, para esto utilice los términos PR, D, CK, CLR:

PULSO a =	PULSO d =	PULSO g =
PULSO b =	PULSO e =	
PULSO c =	PULSO f =	

4) Indique si se producirá algún cambio en la salida Q del FF-D si al llegar el pulso de reloj e, la entrada D se encontrará en estado 1 lógico y las demás entradas mantuvieran los estados lógicos que indica la Figura anterior.

REPUESTA:		
RAZÓN		

4.-FLIP – FLOP JK.-

Se le considera el FF universal por ser el más utilizado y del cual se derivan otros tipos de FF. La Figura siguiente muestra el símbolo lógico de este FF. J y K son las entradas de datos y CK la entrada reloj que permite la transferencia de datos desde las entradas a las salidas. También se indican la salida normal (Q) y la complementaria (Q).




Tabla de transición del FF – JK de disparo por pulsos

Tubia de transferon del 11 de disparo por passos					
MODO DE OPERACIÓN	ENTRADAS		SALIDAS		
	CK	J	K	QQ	
E\$TABLE		0	0	SIN CAMBIO	
<u>RESE</u> T		0	1	0 1	
<u>SET</u> _		1	0	1	0
VOLQUETE		1	1	ESTADO OPUESTO	

<u>ANÁLISIS DE LA TABLA DE TRANSICIÓN DEL FF – JK</u> La primera línea indica el modo estable o deshabilitado del FF, que se produce cuando las entradas JK se encuentran en estado bajo, con pulso de reloj. En este caso las salidas Q y Q permanecen en el mismo estado lógico en que se encontraban con anterioridad a la aplicación de los pulsos de entrada indicados, o sea, sin cambio.


La segunda línea muestra el modo reset (REPOSICIÓN), el cual se produce cuando J=0, K=1 y el pulso de reloj llega a la entrada CK. Esta combinación de entrada permite "LIMPIAR" la salida Q a 0 lógico.

La tercera línea muestra el modo set (DISPOSICIÓN), el cual se logra con J=1, K=0 y un pulso de reloj en la entrada CK. De esta forma, la salida Q queda en estado 1 lógico.

La cuarta y última línea muestra el modo volquete, que es de gran utilidad en el FF – JK. Este modo se logra cuando aparece un pulso de reloj en la entrada CK, coincidente con las entradas J=1 y K=1.

En este caso, la salida Q se conmuta al estado lógico opuesto al cual se encontraba antes de que apareciera la combinación de entrada indicada. De permanecer las entradas JK en estado 1 lógico, la salida Q se conmutará (0 a 1 ó 1 a 0) cada vez que se active la entrada CK

Se puede notar que en la tabla se muestra un pulso de reloj completo en la columna CK, para cada uno de los modos de operación, lo que significa que este FF realiza la transferencia de datos desde las entradas a las salidas al final de cada pulso de reloj, o sea, en la transición alto a bajo del mencionado pulso. También se puede decir que se tarda un pulso completo en transferir lo datos de entrada.




La Figura superior izquierda muestra la forma como un FF - JK con un inversor puede conectarse para formar un FF - D. El círculo en la entrada CK indicada disparo en la transición alto a bajo del pulso de reloj.

La Figura superior central muestra un FF - JK conectado como FF - T. Se puede notar que las entradas se encuentran unidas a un alto (1 lógico).

La Figura superior derecha representa el símbolo lógico de un FF-T, el cual posee solo una entrada (T) y las salidas Q, \overline{Q} . La característica principal de este FF es que sólo funciona en el modo volquete, es decir, al cambiar un pulso de reloj de alto a bajo en la entrada T, las salidas se conmutan al estado opuesto. Este modo es muy utilizado en Ctos de lógica secuencial.

Los FF – JK comerciales además de las entradas normales J – K – CK, también pueden tener las entradas asíncronas PR (PRE – SET) y CLR (CLEAR). La primera de ellas permite forzar asincrónicamente la salida Q a 1 lógico; en cambio la entrada CLR, al momento de ser activada permite limpiar la salida Q a 0 lógico.

Problema: Solución:




Pulso a: Pulso b: Pulso c: Pulso d: Pulso e: Pulso g: Pulso h:

Liste las salidas binarias en la salida Q del FF – JK de la Fig. K, después de cada pulso de reloj.


<u>DISPARO DE FLIP – FLOPS:</u> Los equipos digitales más complicados operan como sistemas secuenciales sincronizados, lo que significa que un reloj maestro genera una señal de control la cual se envía a todas las partes sincronizadas del sistema para coordinar su operación.

La Figura siguiente muestra un tren de pulsos de reloj de 5 Vcc, los que podrán ser aplicados a un dispositivo TTL. Otros Ctos digitales utilizan relojes (GENERADORES DE PULSOS), pero los voltajes que estos entregan pueden ser diferentes. En la misma figura se puede apreciar que a la transición Bajo – Alto se le denomina borde positivo (inicial) y a la transición Alto – Bajo, borde negativo (FINAL).

Algunos FF transfieren los datos de la entrada a la salida durante el borde positivo del pulso y se denominan FF de disparo por efecto de borde positivo. Otros FF en cambio, transfieren datos de la entrada a la salida durante el borde negativo del pulso y son llamados FF de disparo por efecto de borde negativo.



En la Figura siguiente se puede observar que al comenzar el pulso 1 de reloj, la salida Q superior (FF de disparo por borde positivo) cambia de 0 lógico a 1 lógico y se mantiene en ese estado hasta que comienza el pulso 2 de reloj; en cambio, la salida Q inferior (FF de disparo por borde negativo) cambia de 0 lógico a 1 lógico al finalizar el pulso 1 de reloj y se mantiene en ese estado hasta que finaliza el pulso 2 de reloj. De todos modos, el cambio o mantención de los niveles lógicos en las salidas Q de los FF, también dependerá de la combinación lógica de las entradas del FF.



5.-FLIP - FLOP JK amo - esclavo. -


Este FF se encuentra generalmente en forma de CI y puede estar básicamente formado por dos FFS –RS y algunas compuertas como se señala en la Figura siguiente.

El primero de los FFs es el amo y responde al borde positivo del reloj; de esta forma, Q1 tendrá su nivel lógico de acuerdo con los valores de las entradas J-K y de su propio estado anterior al aparecer el pulso de reloj.

El estado lógico del segundo FF denominado esclavo, no se modifica durante la activación del primero, ya que requiere un pulso bajo en CK para dispararse. Esto se debe a la presencia dela compuerta NOT señalada en el diagrama lógico.

DIAGRAMA LÓGICO DE UN FF - JK AMO - ESCLAVO

Al producirse la transición alto – bajo del pulso de reloj (BORDE NEGATIVO), el estado lógico del FF amo se transmite al FF esclavo, debido a que la compuerta NOT convierte al pulso bajo del reloj en un pulso alto que activa al FF esclavo. De este modo, las salidas Q1 y Q1 al estar conectadas a las entradas S2 y R2 respectivamente, transferirán los niveles lógicos adquiridos a las salidas Q y Q durante el borde negativo del pulso de reloj.



La característica destacada de estos FF es que utilizan un pulso de reloj completo para transferir los datos de la entrada a la salida, como se explica a continuación.

TABLA DE TRANSICIÓN DEL FLIP - FLOP JK AMO - ESCLAVO

MODO DE OPERACIÓN	ENTRADAS			SALIDAS	
	CK	J	K	Q	Q
E\$TABLE		0	0	SIN CAMBIO	
RESET		0	1	0	1
SET		1	0	1	0
VOLQUETE		1	1	ESTADO OPUESTO	

- 1) Las entradas y salidas del FF están aisladas.
- 2) Los datos entran por JK pero no llegan a $Q \overline{Q}$.
- 3) Las entradas JK quedan deshabilitadas.
- 4) Los datos que previamente entraron por J K se transfieren a las salidas Q Q.





DIAGRAMA DE ONDAS DEL FF – JK AMO – ESCLAVO



La Figura anterior representa el diagrama de ondas correspondiente al FF de la página anterior. Las tres primeras líneas representan a las entradas síncronas J, K y CK; la cuarta línea a la salida Q1 del FF amo y la última línea a la salida Q correspondiente al FF esclavo.

El pulso 1 - CK llega sin provocar variación en las salidas Q1 - Q, las cuales permanecen en alto por no tener información anterior almacenada. Esto ocurre debido a que las entradas J - K se encuentran en el modo estable, o sea, ambas en 0 lógico.

Al aparecer el pulso 2-CK, las entradas J-K se encuentran en el modo volquete, por lo que la salida Q1 cambia de alto a bajo sin afectar a Q. En la transición alto - bajo del pulso 2-CK se habilita el FF esclavo y la salida Q cambia de alto a bajo asimilando el estado lógico de Q1 con un retardo dependiente de la duración del pulso CK.

El pulso 3 – CK encuentra las entradas J – K en el modo estable, por lo que la salida Q1 permanece sin cambio.

El pulso 4 - CK encuentra las entradas J - K en el modo reset y por encontrarse la salida Q1 en 0 lógico, no se produce en ella ningún cambio.

El pulso 5 – CK (transición bajo – alto) encuentra las entradas J – K en el modo set, por lo que la salida Q1 cambia de bajo a alto. Este estado se trasmite a la salida Q al finalizar el pulso 5 – CK.

La llegada del pulso 6 – CK encuentra las entradas J – K en el modo reset, por lo que la salida Q1 "se limpia", o sea, cambia de alto a bajo. La salida Q asimilará este estado al finalizar el pulso 6 – CK.

CONTADORES

Los Contadores se utilizan extensamente en sistemas digitales con el fin de contar pulsos y consisten generalmente en um serie de FFs conectados en cascada, los cuales pueden operar en forma síncrona, en cuyo caso todos los FFs se disparan con un solo pulso de reloj, o en forma asíncrona o seriada; en este último caso cada FF es accionado por el que le precede.

Las propiedades más destacadas en los contadores digitales son:

- 1.- Un número máximo de cuentas (módulo del contador)
- 2.- Cuenta ascendente o descendente
- 3.- Operación síncrona o asíncrona
- 4.- De carrera libre o autodetención

Los contadores solo efectúan cuentas en binario o en códigos binarios y según el Nº de cuentas realizadas se denominan contador módulo 8, 16, 32, etc. Por ejemplo, un contador digital que cuenta en binario del 0000 al 1111 (0 al 15 en decimal) se denomina contador módulo 16 y puede abreviarse como contador Mod. 16.


En la Figura siguiente se muestra un diagrama lógico del contador MOD 16 que utiliza 4 FF JK, pero que por tener sus entradas JK unidas y conectadas a 1 lógico (Modo volquete) funcionarán como FF – T, por lo tanto la llegada de cada pulso de reloj cambiará la salida Q del FF1 al estado opuesto.


Se puede notar también que la salida Q del FF1 se encuentra conectada directamente a la entrada de reloj (CK) del FF2 y así sucesivamente.

Los indicadores de salida (LEDs) se encuentran a la derecha del diagrama y permiten controlar la salida binaria del contador. El indicador A es el bms (Bit Menos Significativo), mientras que el indicador D es el BMS (Bit Mas Significativo).

El círculo en la entrada de reloj (CK) de los FF – JK, significa que la salida Q de estos FF, cambiará de estado en la transición Alto a Bajo (Borde final) del pulso de reloj.

La Figura posterior representa el diagrama de ondas para el contador Mod. 16 de la Figura anterior. La línea superior representa la entrada reloj (CK) del FF1. Las líneas siguientes corresponden a las salidas Q de los FF 1 al 4 respectivamente, mientras que la última línea indica la cuenta binaria. Que deberán señalar los LEDs de salida.





Hay que notar que el contador se encuentra limpio en 0000 en el extremo izquierdo de la cuenta binaria (LEDs apagados).

En el pulso de reloj 1 de la figura siguiente, la transición alto a bajo hace que la salida Q del FF1 cambie de bajo a alto, dejando a la cuenta binaria en 0001.

En el pulso de reloj 2, el borde final cambia la salida Q del FF1 de alto a bajo, lo que a su vez dispara al FF2, cambiando la salida Q de este de bajo a alto. Este cambio deja la cuenta binaria en 0010 (2 decimal).

En el pulso del reloj 3, el borde final dispara al FF1, cambiando su salida Q de bajo a alto, lo que incrementa la cuenta binaria a 0011.

En el pulso del reloj 4, el borde final cambia la salida Q del FF1 de alto a bajo, lo que a su vez dispara y cambia la salida del FF2 de alto a bajo. Esta transición hace que se dispare el FF3 y cambie su salida Q de bajo a alto. La cuenta binaria es ahora 0100 (4 decimal).

Al observar el primer cambio de estado de la salida Q del FF3 (bajo a alto) se puede notar que no es coincidente en tiempo con la transición alto a bajo del pulso de reloj 4, aplicado a la entrada CK del FF1. Esto se debe al retardo que sufren los impulsos lógicos al pasar por los FFs y por este motivo a este tipo de contador se le llama contador asíncrono, ya que no todos los FFs cambian de estado exactamente al mismo tiempo con el pulso de reloj. Esto origina la necesidad de modificar levemente la frecuencia de conteo, a objeto de obtener una indicación exacta.

Observe el resto del diagrama de ondas de la figura anterior, para cerciorarse de que se entiende esta operación. Note en particular que la transición de alto a bajo del pulso de reloj 16, cambia a alto a bajo a las salidas Q del FF1, FF2, FF3 y FF4. Esto hace que la cuenta binaria llegue a cero. El contador no se detiene en su cuenta máxima, sino que continúa contando mientras los pulsos de reloj siga llegando a la entrada CK del FF1.


Al FF1 se le puede considerar como un contador – divisor por 2, debido a que por cada 2 pulsos de reloj en su entrada clock (CK), su salida Q entrega 1 pulso; en cambio, el FF2 entrega 1 pulso en su salida Q por cada 4 pulsos de reloj presentes en la entrada del FF1 (contador – divisor por 4).

Por las mismas razones señaladas, al FF3 se le puede considerar como un contador – divisor por 8 y al FF4 contador – divisor por 16.

A este tipo de contadores también se les denomina de transporte ondulante por el retraso de tiempo que se produce en ellos (disparo de FF en serie).

CONTADORES EN PARALELO


La ventaja de estos contadores en relación a los transporte ondulante radica en que no sufren retraso de tiempo lográndose un funcionamiento de gran exactitud. La figura siguiente muestra el símbolo lógico de un contador paralelo de tres BIT.



En la figura se puede notar que los FF utilizados son JK y que todas las entradas CK están conectadas directamente a la entrada reloj. FF1 es el contador de los 1 y funciona solo en el modo volquete. FF2 tiene las entradas JK unidas a la salida del FF1 y funciona en modo estable o volquete. Las salidas de FF1 y FF2 alimentan a una compuerta AND que controla el modo de operación de FF3.

Al activarse la compuerta AND (1 LOGICO EN A Y B), el FF3 estará en modo volquete; en cambio, al desactivarse AND, FF3 estará en el modo estable.

FF2 es el contador de los 2 y FF3 es el contador de los 4.



MICROPROCESADORES

La gran mayoría de los equipos electrónicos que llegan a Chile actualmente, emplean microprocesadores. Además la ingeniería electrónica ha avanzado al punto en que es posible utilizar microprocesadores para aplicaciones prácticas a un costo total más bajo que el que se obtiene utilizando circuitos lógicos para confeccionar un sistema de uso especial.

INTRODUCCIÓN:

Todas las aplicaciones del microprocesador tratan del reemplazo de circuitos lógicos ya sea en una unidad interfas de un computador, un reloj digital, o bien el reemplazo de un sistema de control basado en relés electromecánicos.

Las ventajas principales del microprocesador son dos:


- 1) Su tamaño físico reducido comparado con implementación lógica tradicionales.
- 2) La posibilidad de efectuar cambios operacionales en forma rápida mediante modificaciones del programa (SOFTWARE) sin recurrir a modificaciones de circuitería.

Los dos puntos tienen implicaciones con relación al consumo de poder, costo, rapidez de implementación, versatilidad, etc.

Para empezar a hablar de aplicaciones de microprocesadores es necesario introducir el concepto de microcomputador. Este concepto nos permitirá hablar en términos generales y establecer una base más amplia para discutir las aplicaciones que nos interesan.

EL MICROCOMPUTADOR:

El microcomputador es nada más que un computador que emplea un microprocesador como CPU.



El microcomputador, no es solo un conjunto de componentes físicos (Hardware) sino que además deben existir en alguna forma instrucciones y datos (Software) que el microcomputador es capaz de interpretar y ejecutar para realizar las tareas que se le han programado.

HARDWARE:

Se denomina así a todos los componentes físicos del computador, tales como circuitos, integrados, transistores, resistores, cables, tornillos, etc.

SOFTWARE:

Corresponde al conjunto de programas que determinan la función del microcomputador y los datos que son procesados por el mismo.

Los bloques de la figura anterior cumplen las siguientes tareas:

1.-C P U:

Es la unidad de procesamiento de datos que toma las instrucciones almacenadas en memoria, las interpreta y luego las ejecuta y es un microprocesador de 4 bits para el caso de un controlador.

2.-MEMORIA DE PROGRAMA (PROM):

Almacena las instrucciones de programa y las constantes usadas en cálculo y control.

3.-MEMORIA DE DATOS (RAM):

Almacena datos, resultados intermedios y resultados finales.

4.-RELOJ (CLOCK):

Oscilador de cuarzo que sincroniza las etapas de operaciones entre las otras posiciones del microcomputador (CPU, Memorias, I / O).

5.-UNIDADES DE ENTRADA Y SALIDA (I / O):

Unidades que provee conexiones al mundo externo, los circuitos I / O pueden ser serial o paralelo.

I : IN PUT (dejar dentro)O: OUT PUT (dejar fuera)

6.-FUENTE DE PODER:

Provee voltajes regulados a los otros elementos.

UNIDADES DE I / O:

Las unidades I / O proveen las conexiones al mundo externo. Las unidades I / O también llamadas Interfases son generalmente especificadas en términos generales. Tal hecho implica que el diseñador aplica bloques generales (interfases) a problemas específicos (aplicaciones). Para emplear las interfases en una aplicación, es necesario controlarlas por medio de un programa.

Es útil descifrar las unidades de I / O en categorías generales e indicar sus usos. La clasificación nos demuestra que con un número mínimo de interfases se pueden implementar aplicaciones varias y/o combinar varias interfases para implementar una aplicación más complicada. Tabla 1, muestra una aplicación general de interfases y algunos usos.


Es obviamente necesario (ver figura anterior) que las unidades de I / O electrónicamente compatibles con los otros elementos del microcomputador. También por supuesto, deben ser compatibles con los equipos del mundo externo con los cuales uno quiere conectar el microcomputador.

TABLA (1) CLASIFICACION DE UNIDADES DE ENTRADAS / SALIDAS (I/O)

FAMILIA	TIPO	USOS		
*I / O	Entrada TTL	*Lectura de interruptores bobinas, etc.		
	Salida TTL	*Control de indicadores LED.		
	Salida RELE	*Provisión de contacto seco.		
*I / O Industrial	Entrada fotoacoplada	*Aislamiento galvánico.		
	Salida TRIAC	*Control de carga CA (motores, lámparas, etc.)		
Salida TRANSISTOR		* Control de cargas CC.		
* I / O análoga	Entrada Análoga (A/D)	*Mediación de voltaje, corrientes, temperatura.		
	Salida Análoga (D/A)	*Control continuo de voltaje, corrientes, temperatura.		
*I /O Periferico	VART (RS 232, 20 Ma, etc. CRT (R517	*Transmisión y/o recepción de datos Oseriales		
	IMPRESOR (Tipo Centronics) GPIB	*Muestreo de resultados y estados en pantalla		
	(IEEE 488) FLOPPY	*Transmisión de datos paralelo a impresiones.		
	Disk (Shugart).	*Control y lectura de instrumentos Almacenamiento de datos.		
* I/O Especial	SINTETIZADOR DE VOZ	*Alarmas, mensajes.		
	CONTADORES TEMPORIZADORES	*Conteo de pulsos, revoluciones, etc.		
		*Generación de pulsos.		

Las características de las conexiones a los equipos del mundo externo, son dictadas por los actuales equipos externos. Las conexiones a los otros elementos del microcomputador son dictadas por las características de los cuatro buses.

Los cuatro buses nos proveen las señales necesarias para conectar una unidad de I / O al microcomputador.



FUNCION DE LOS BUS

<u>BUS DE PODER:</u> Provee los voltajes requeridos a todos los elementos del microcomputador.

BUS DE DIRECCIÓN: Establece la ubicación del origen y el destino de datos durante un traspaso de datos entre las unidades (CPU, MEMORIA, I / O) del microcomputador.

<u>BUS DE CONTROL:</u> Provee señales que controlan y sintonizan el traspaso de datos y regula la secuencia de operaciones del microcomputador.

<u>BUS DE DATOS</u>: Provee una ruta para el traspaso de datos entre las unidades del microcomputador.

VOCABULARIO

ADC : Analog to Digital Convertor : Conversor Análogo / Digital (A/D).

BINARIO: Sistema numérico base 2.

BIT : Binary Digit: Dígito Binario.

BUS : Red de conexiones organizadas que facilitan al flujo y traspaso de datos.

BYTE: Un número determinado de bits (usualmente 8), tratados como una

cantidad.

CPU: Central Processing Unit: Unidad de procesamiento Central.

DAC : Digital to Analog Convertor: Conversor Digital / Análogo.

EPROM : Erasable Programable Read Only Memory: Memoria borrable y

programmable de lectura exclusivamente.

HEX : Heradecimal. Sisitema numérico base 16.

INTERFACE: Unidad que traduce señales eléctricas y lógicas entre dos o más

sistemas diversos.

I/O : Input – Output: Entrada / Salida.

MICROCOMPUTADOR: Computador que emplea un microprocesador como el CPU.

MICROPROCESADOR: Unidad de procesamiento de datos realizados en uno o dos

circuitos integrados.

PALABRA : Número máximo de bits que un CPU puede manipular a la vez Ejemplo:

Un procesador de 8 bits puede manipular una palabra de 8 bits.

PROM : Programable Read Only Memory: Memoria programable de lectura

exclusivamente.

RAM : Random Access Memory : Memoria de Acceso Aleatorio. En la práctica se


refiere a memoria cuyos contenidos pueden ser cambiados durante la

operación.

ROM : Read Only Memory: Memoria de lectura exclusivamente.

Si estudiamos la Figura siguiente podemos ver que aunque las unidades del microcomputador tienen funciones distintas, todas tienen una sección común que es la interfase a bus (nota : por razones que luego serán obvias, uno generalmente se refiere a los cuatro buses como "el bus").

La principal ventaja en el uso de un bus estandarizado es que nos permite concentrar nuestros esfuerzos en el desarrollo de la aplicación. En la figura vemos sub – bloques que contienen la lógica I /O (especial) y la circuitería de conexión a los equipos externos. Estas arcas son las que realmente merecen la atención del diseñador.



La adopción del bus estandarizado nos permite ignorar como los datos son traspasados entre las unidades de I / O y la memoria por ejemplo.

El uso de un bus estandarizado también nos permite tener un grupo de bloques modulares para utilizar en la configuración de distintos sistemas para distintas aplicaciones.

Es también interesante e importante notar que desde el punto de vista del bus, hay pocas diferencias entre las unidades de I / O y la CPU / MEM / RELOJ. Recuerde que el motivo principal de combinar las unidades de CPU, memoria y reloj en una sola tarjeta, puede tener un solo módulo con que configurar nuestro microcomputador. El concepto del bus ahora nos permite hablar de módulos funcionales con los cuales implementamos aplicaciones prácticas.

<u>FUNCIONAMIENTO DE UN SISTEMA</u> BASADO EN UN MICROPROCESADOR

La figura siguiente muestra un tipico sistema de control con microprocesador controlando un sistema externo. El sistema de microprocesador incluye Entradas (Inputs), Salidas (Outputs), Memoria de Datos (RAM), Reloj (CLOCK), Memoria de Programa (PROM) y el microprocesador propiamente.

Las Entradas / Salidas son puertas lógicas; la memoria de datos tiene por función almacenar los datos del proceso a controlar y por lo tanto, es una memoria de trabajo de tipo LECTURA / ESCRITURA o VOLÁTIL. EL Reloj es simplemente un oscilador de cuarzo usado para sincronizar la secuencia de operaciones que ocurren dentro del sistema.


El corazón de nuestro sistema está conformado por el microprocesador y el programa almacenado en la memoria de Programa o PROM. El microprocesador es un elemento estándar, y simplemente se le incorpora al sistema sin modificación alguna. El elemento variable es el código o programa almacenado en la PROM y determina por completo la operación del sistema.

PROGRAMA: Conjunto de instrucciones para desarrollar un cálculo específico o para desarrollar una operación lógica determinada. El programa en sí debe desarrollarse durante el proceso de diseño del sistema y una vez definido se graba en una pastilla de memoria PROM, una vez grabado el programa en la PROM ésta se incorpora físicamente al sistema.

El sistema opera esencialmente debido a la internación entre el microprocesador y el contenido de la memoria de programa.

Tal como indicamos en la analogía humana, el microprocesador lee eléctricamente la PROM tal como una persona lee ópticamente una receta de cocina (ej. Como hervir agua).

FUNCIONAMIENTO DE UN SISTEMA DE CONTROL CON MICROPROCESADOR CONECTADO A UNA SERIE DE CARGAS EXTERNAS



Generalmente son utilizados microprocesadores (UP) de 4 bits con un programa interno (ROM) diseñado para cumplir con todos los requisitos de funciones y sensores en general y generar la salida apropiada para el control del sistema.

En sistemas de control que son comandos por microprocesadores (UP) las señales que entrega la matriz de teclas al ser pulsadas cualquiera de ellas, puede ser de dos tipos:

- a) Puede ser una combinación de entrega binaria (con niveles 0 y 1).
- b) Puede ser una tensión análoga de corriente contínua, que entrara al microprocesador por la entrada denominada KEY INPUT (información de datos en forma serial).


En el caso de una combinación binaria el UP la interpreta como una dirección hacia la memoria ROM (que tiene el programa grabado), en donde se encuentra la instrucción que es traspasada hacia las puertas de salida del UP, las cuales irán a comandar motores, relés, solenoides de freno, etc.

En el caso de una entrada análoga al UP, este internamente posee un convertidor análogo / digital (A / D) el cual produce la combinación que corresponde a la tecla pulsada.

Por otra parte, al UP llegan señales desde los diferentes sensores que contiene una máquina y la habilitación de cualquiera de estos sensores produce la detención total o parcial del sistema al que está comandando.

Todo el sistema está protegido en el caso de que se presionen dos teclas al mismo tiempo. Esto es debido a que existen señales que están sensando continuamente las diferentes entradas del teclado y por lo tanto estas señales avisan al UP que tecla fue pulsada y su orden de prioridad.

Entrada de reset: Es una entrada prioritaria hacia el UP, la cual borra todas las instrucciones que contienen el UP. Esta entrada solamente es habilitada cuando se conecta el equipo.



SISTEMAS DE CONTROL DIGITAL

Existen tres sistemas de control digital:

- a) Sistema de control digital directo.
- b) Sistema de control digital supervisorio
- c) Sistema de control digital distribuido


<u>CONTROL DIGITAL DIRECTO:</u> El computador digital reemplaza a los controladores analógicos de los sistemas de control convencional. La ecuación del controlador es ejecutada por medio de un programa del computador digital.

CONTROL DIGITAL SUPERVISORIO: Esta aplica un programa maestro del computador. Calcula constantemente y pone al día el tipo de ajuste del controlador analógico, basa sobre alguna estrategia operativa predeterminada. El Hardware del computador ajusta el punto de ajuste de los controladores analógicos así como para mantener la operación al mismo nivel optimo.

CONTROL DIGITAL DISTRIBUIDO: Con la tecnología de los microprocesador y componentes digitales de gran escala de integración, se abrieron múltiples posibilidades en el diseño de nuevos equipos de control automático en las comunicaciones digitales.

Surge el concepto de distribución que consiste fundamentalmente en asignar mayor grado de autonomía e inteligencia a equipos de control jerárquicos sulbalterno, con lo cual son capaces de realizar determinados valores de control y comunicación y reservar a los siguientes más principales tomas de mayor compatibilidad y supervisión.

DIAGRAMA EN BLOCK DE UN SISTEMA DE CONTROL BÁSICO.



R : Entrada de comandos o referencias

U : Señal de entrada de actuación o control

Y :Señal de salida o controlada

: Salida sensor o instrumento

e : r-y error indicador

e : r-y error del sistema

w : Entrada de perturbación a la planta

v : Perturbación o ruido en el sensor


A/D : Convertidor analógico digital

D/A : Convertidor digital analógico

CONTROL CONVENCIONAL VERSUS CONTROL COMPUTACIONAL

En el sistema computacional se trabaja con pulsos y al aumentar la señal aumenta la amplitud de los pulsos.

En el sistema convencional la señal es contínua y no se interpone aunque aumenta la señal.



DESCRIPCIÓN DE UN SISTEMA DE CONTROL DISTRIBUIDO

Fabricantes del sistema de control digital distribuido:

<u>Fabricante</u>	<u>Nombre que le dio</u>
Homeimel	TCD 3000
Fistrer	Provae
Tayla	Mod. 300
Bayley	

El sistema Provac es una familia de productos para el control del proceso que forman un sistema de control digital distribuido.

Los componentes poseen microprocesadores, lo que confiere inteligencia local a los diferentes subsistemas de control distribuidos, ya que existe una distribución de funciones entre diversos subsistemas y da la posibilidad de distribución especial o gráfica al sistema a lo largo de la planta.

La aparición de los microprocesadores permitio aprovechar la mayoría de las ventajas que tiene un sistema digital con respecto a un analógico.

Ejemplo:

- > Mayor presición.
- > Posibilidad de efectuar controles avanzados.
- Ragos de ajuste más amplio para la acción de los controladores.
- > Ejecución de control complejo.
- > Capacidad de interfase con pantalla de vidrio en colores para la información del operador.
- Creación de una base de datos que incluye eventualizar toda la planta.

<u>UN SISTEMA DE CONTROL DISTRIBUIDO ESTA COMPUESTO DE LAS SIGUIENTES PARTES:</u>

- 1) Subsistema de control
- 2) Subsistema de manejo y adquisición de datos
- 3) Subsistema de comunicaciones
- 4) Subsistema de operación y monitoreo
- 5) Subsistema de optimización y computador auxiliar
- 1.- **SUBSISTEMA DE CONTROL:** El control de lazos cerrados se realiza por medio de controladores que se conectan directamente con las señales de entrada de 4 20mA y las salidas para controlar elementos finales de 4 a 20 mA (de aquí nace la jerarquía de control)

Control configurable

Jerarquía de

Controlador computacional

Controladores

Controlador interactivo

1.-Controlador configurable: Es un controlador de una tarjeta que tiene un microprocesador, un conversor análogo digital y memorias, dedicados a atender solamente un lazo de control.

Tiene cuatro entradas analógicas para la variable del proceso, la señal del punto de ajuste remoto, la señal de rastreo y señal anticipada. Tiene una señal de salida de 4 a 20 mA para control.

2.-Controlador computacional: Este puede ejecutar simultáneamente dos lazos de control que esten interrelacionados. El caso más frecuente es de dos lazos en cascada, pero se puede usar para control de proporción.

A diferencia del controlador configurable, este posee en la memoria ROM una biblioteca de funciones matemáticas y logicas que sirven para definir la estrategia de control a ser usada.

El controlador computacional se aplica en casos que hay dos lazos con interacción y cuando hay un grado medio de complejidad en la aplicación de control.

Ocupa todo un lugar en la caja de montaje y acepta 5 entradas analógicas de 4 a 20 mA teniendo dos salidas analógicas; una en corriente de 4 a 20 mA para control y una en montaje de 1 a 5 volts.

<u>3.-Controlador interactivo:</u> Este es el controlador más poderoso de la familia, siendo que puede tener 2, 3 ó 4 tarjetas, dependiendo de la capacidad de control requerida.

El control interactivo debe su nombre a que se proyecto para aplicaciones en las que hay lazos de control interactivos; es decir, aquellos en que se producen interferencias entre diferentes variables de un mismo proceso.

Un caso típico lo contribuyen los procesos en que hay interacción entre balances del material y de energía tales como calderas, columnas de ventilación, hornos rotativos, etc.

El controlador interactivo ocupa dos ó cuatro lugares en la caja de montaje, según tenga 2, 3 ó 4 tarjetas. Puede controlar hasta cuatro elementos finales y 8 lazos en total, teniendo hasta dos (dos por tarjeta).

La velocidad de los lazos de control es la siguiente para la válvula de ejecución (del lazo):

Configurable 10 seg.

Computacional

4 seg.

Interactivo

A continuación veremos los subsistemas utilizados cuando el sistema es operado a través de consolas.

Concentrador de datos.-

Cuando la información para control y comando de la unidad se presenta en pantalla de video, se necesita condensar las informaciones residentes en los controladores y enviándolas en forma de mensajes hasta la consola. Igualmente de la consola parten mensajes hacia diversos subsistemas.

El elemento encargado de las comunicaciones del subsistema de control es el controlador de datos.

El controlador de datos se puede conectar a 102 cajas de controladores, reciben y enviando mensajes a los controladores. Es pues una interfase y centro de control de comunicaciones con el canal de comunicaciones.

Sus funciones son:

- > -Acumular los datos de los controladores.
- > -Colocar en el formato adecuado para trasmisión.
- > -Transmitir un paquete de datos a través de la interfase de comunicaciones.
- > -Recibir paquete de dos proveniente del canal de comunicaciones a través de la interfase.
- > -Pasar la información a los controladores.
- > -Emitir mensajes de diagnosticos sobre fallas de los controladores o del sistema de comunicaciones.

UNIDAD DE CONTROL MULTIPLEXOR

La unidad del multiplexor sirve de interfase entre los sistemas de entra da y salida de señales ya descritas y los otros elementos conectados en el canal de comunicaciones.

Igual que el controlador de datos tiene funciones de acumulación de datos y formación de los mismos para su envío a través de la interfase de comunicaciones. Ejecuta el barrido de los diversos canales y acondicionamiento de los datos, tales como analizador de termocuplas.

El multiplexor tiene tarjetas CPU, ROM, RAM y memoria no volátil opcional donde quedan registrados todos los datos de configuración del sistema.

La transmisión de información se hace en forma periódica o por excepción en cuyo caso se transmiten solo cuando cambian de su porcentaje predeterminado.

SUBSISTEMA DE OPERACIONES


Estos sistemas estan previstos de una unidad electrónica, teclado de operación, teclado de configuración y pantalla de TV en colores.

<u>VISION GENERAL DEL PROCESO – VISION DE GRUPO Y VISUALIZACION INDIVIDUAL</u>

Visión general del proceso.-


En la cual aparece 20 grupos de estaciones de control representadas en forma esquemática. Cada grupo tiene 12 variables controladas o indicadas, que se representan como barras indicando una desviación a partir de un valor central de referencia.

Este gráfico general tiene indicador de alarma con indicación en color rojo intermitente, cada vez que una variable alcanza uno de los limites preestablecidos.



<u>Visión De grupo</u>: Por una simple presión de tecla, el operador puede seleccionar uno de los 20 grupos para verlo en la pantalla como un conjunto de 12 estaciones.

Estas estaciones pueden mostrar lazos variables, indicar valores de señal descritos de entrada y salida y permiten la operación de los lazos sin tener que pasar al cuadro individual.



<u>Visualización individual</u>: Oprimiendo una tecla de un conjunto de 12 el operador puede seleccionar cualquier estación de las 12 de un grupo, para poder analizar individualmente el lazo.

Además de la información que aparece en el gráfico de grupo, se indican aquí todos los parámetros de ajuste, datos, ganancia integral, valores de disparo de las alarmas.

El operador puede, colocando la llave de la consola en posición tuner, sintonizar, hacer cambios en estos valores para mejorar o alterar el ajuste del lazo.

Todos los cambios que el operador ejecuta ocurren con el sistema ON LINE (sobre la marcha), sin que en ningún momento se alteren con funciones de control.


Entrada / Salida modular


Por la compatibilidad del SSR con TTL, algunos fabricantes han extendido el concepto para permitir, no solamente la conexión de cargas industriales al computador, si no también ofrecer formas de vigilar el estado de la planta.

Considerando que hay cuatro tipos básicos de entradas y salida:


- > Salida AC
- > Salida DC
- > Entrada AC
- > Entrada DC

Es posible definir un sistema de entrada / salida compatible con computadores digitales que se presenta para un sinnúmero de aplicaciones industriales. El sistema esta basado en el $\rm I$ / O MOUNTING RACK o bastidor de montaje que vemos en la figura siguiente:





MOUNTING RACK CON MODULO



Si notamos que hay cinco puntos de enchufe para algo. Este algo es el I / O MODULO. Los I / O MODULOS para distintos tipos de señales se muestran en la figura b.

En la figura anterior se muestran un MOUNTING RACK parcial con $2\ I\ /\ O$ MODULOS instalados.

Existen MODULOS RACK para 4, 8, 16 y 24 módulos. La conexión hacia / desde el computador esta implementada por un cable plano de 50 conductores.

Como se aprecia, cada canal tiene un led para indicar su estado y un fusible de seguridad en el lado planta. La conexión a la planta esta implementada con una regleta integral.


Cual módulo es compatible con cualquier posición en el RACK y su instalación y/o reemplazo es rápido por ser enchufables. Las ventajas del sistema I / O MOUNTING RACK son:

- ➤ Compatibilidad con cualquier computador mediante compuerta de entrada / salida paralela.
- ➤ Indicación de estado y protección por fusibles en cada canal.
- Fotoaislación de 4000 volts.
- Disponibilidad de módulo para todo tipo de señal

Conclusiones:

El SSR puede ser considerado como un fotocoplador de potencia, un relé a base de tiristores, o un tiristor con disparador integral. Es un dispositivo de aplicación fácil y de alta confiabilidad a un costo razonable.


Es el elemento ideal para interfases de potencia a computadores y su alta confiabilidad justifica su empleo en reemplazo de relés electromecánicos.



PRÁCTICA

PRACTICA DE MULTIVIBRADORES


1.- Construir un multivibrador astable de 1K Hz.



- a) Inserte el CI MOS CD4001 entre dos columnas anchas del protoboard.
- b) Efectúe el conexionado que indica el circuito.
- c) Ajuste la fuente 6Vcc.
- d) Conecte el pin 14 del integrado al positivo de la fuente y los pines 7, 8, 9, 12 y 13 a negativo.
- e) Conecte el osciloscopio a la red de alimentación.
- f) Disponga el atenuador vertical del osciloscopio en el rango de 2V.
- g) Ajuste el control de rango horizontal en la escala entre 250 y 1K Hz.
- h) Conecte la punta de prueba del osciloscopio a los terminales de salida del multivibrador astable (pines 3 y 4), con el fin de verificar su correcto funcionamiento.
- i) Dibuje la forma de onda obtenida en el terminal 3.
- j) Dibuje la forma de onda obtenida en el terminal 4.
- k) Modifique los valores de R1 y C1 y observe que ocurre. Para esto utilice el osciloscopio.

Conclusión:	





- a) Inserte el CI MOS CD4001 entre dos columnas anchas del protoboard.
- b) Realice el conexionado que indica el circuito.
- c) Ajuste la fuente a 6Vcc.
- d) Conecte el pin 14 del integrado al positivo de la fuente y los pines 7, 8, 9, 12 y 13 a negativo.
- e) Conecte el osciloscopio a la red de alimentación.
- f) Ajuste el control de rango horizontal en la escala entre 250 y 1K Hz.
- g) Conecte un chicote (terminal de prueba = TP) en el pin 1 del CI.
- i) Conecte la punta de prueba del oscioloscopio a los terminales de salida del multivibrador (pines 3 y 4), con el fin de verificar su correcto funcionamiento.
- j) Al conectar el TP a "0 lógico", el multivibrador debe funcionar; en cambio, al conectar el TP a "1 lógico" el multivibrador debe quedar inactivo.

Conclusión:	 	

- k) Dibuje la forma de onda observada en el pin 3:
- 1)Dibuje la forma de onda observada en el pin 4:


FICHA DE PRACTICA DE FLIP FLOP

La finalidad que básicamente cumplen los Flip Flop, es la de almacenar datos (bits) en forma permanente o temporal. Esto significa que poseen capacidad de memoria. En la práctica nos encontramos con los siguientes tipos de Flip Flop:

- a) Flip Flop RS asinc rónico.
- b) Flip Flop RS sincrónico
- c) Flip Flop D.
- d) Flip Flop JK.
- e) Flip Flop T.

La práctica siguiente tiene como propósito, demostrar la forma como estos circuitos operan y cuales son sus variantes. Es importante tener presente que los niveles de estado (Alto – Bajo) que permitirán modificar su funcionamiento, serán efectuados en forma manual y, que en la práctica real estos cambios serán realizados en forma electrónica.

1) Construye un Flip Flop T transistorizado:



- a) Inserte los componentes que se encuentran unidos entre sí, comenzado por los transistores BC548.
- b) Efectúe todo lo conexionado de componentes de acuerdo al circuito mostrado más arriba.
- c) Agregue el terminal de prueba (TP) en la unión positiva de los condensadores electrolíticos.
- d) Verifique cuidadosamente que todo el conexionado se encuentra correcto.
- e) Ajuste la fuente 6Vcc y alimente el circuito.
- f) Las condiciones de funcionamiento son las siguientes:


TP conectado a "0 lógico": Se enciende un led y se apaga el otro.

TP conectado a "1 lógico": se apaga el primero y se enciende el segundo.


Conclusión:

Este flip flop trabaja en el modo

Símbolo del flip flop T:



2) Construir un circuito clock




Orden de operaciones:

- a) Inserte el CI 555 entre dos columnas anchas del protoboard.
- b) Ejecute el conexionado indicado a través del circuito.
- c) Ajuste la fuente 5Vcc.
- d) Conecte los pines 4 y 8 del integrado 555 al positivo de la fuente y el pin 1 a negativo.
- e) Conecte el osciloscopio a la red de alimentación.
- f) Disponga el atenuador vertical del osciloscopio en la escala de 2V.
- g)Ajuste el control de rango horizontal en la escala entre 250 y 1K Hz.
- h) Conecte la punta de prueba del osciloscopio al terminal de salida del clock (pin 3), con el fin de verificar su correcto funcionamiento.
- i) Accione el potenciometro de ajuste del circuito clock y observe que ocurre en la pantalla del osciloscopio.

Conclusión:
Conecte el terminal de salida (pin 39 del circuito clock, al terminal TP del Flip Flop Transistorizado y observe que ocurre.
esultado de la observación:

3) Construir un flip flop RS asincrónico (biestable)



Este biestable está construido a base de dos compuertas lógicas NAND, cuyas entradas son SET (pin 1) RESET (pin 5), mientras que sus salidas q YQ (pines 3 y 6) están conectadas a los diodos led. De este modo, al variar los niveles de entrada se observan los diferentes estados que alcanzan las salidas. En este caso, para la comprobación del circuito, es recomendable el empleo de la tabla de la verdad.

Tabla de transición

MODO DE	IN		OUT		
OPERACION	S	R	Q	Q	
Prohibido	0	0	1	1	
Set	0	1	1	0	
Reset	1	0	0	1	
Estable	1	1	Sin Ca	ambio	

Orden de Operaciones

- a) Utilizar un CI 7400 y montarlo entre dos columnas anchas del protoboard.
- b) Realice el conexionado representado en el circuito.
- c) Ajuste la fuente a 5Vcc.
- d) Conecte el pin 14 del CI al positivo de la fuente y el pin 7 a negativo.
- e) Conecte las entradas R (pin 5) y S (pin 1) a "0 lógico" y observe que ocurre con las salidas Q y \overline{Q} a través de los diodos led verde y rojo.

Compare estos resultados con la tabla de transición mostrada más arriba.

- f) Conecte la entrada R a "1 lógico" y la entrada S a "0 lógico". Observe que niveles toman las salidas Q y \overline{Q} . Compare estos resultados con la tabla de transición.
- g) Conecte <u>la</u> entrada S a "1 lógico" y la entrada R a "0 lógico". Observe los niveles de las salidas Q y Q y compárelos con la tabla de transición
- h)Conecte las entradas R y S a "1 lógico" y observe que ocurre con los niveles de salida. Compare los resultados obtenidos con los que señala la tabla de transición.

Conclusión:	 	

4)Construir un flip flop RS sincrónico





Tabla de transición





Orden de operaciones


- a) Utilizar un CI 7400 e insertarlo entre dos columnas anchas del protoboard.
- b) Ejecute el conexionado indicado en el circuito.
- c) Ajuste la fuente 5Vcc.
- d) Conecte el pin 14 del CI al positivo de la fuente y el pin 7 a negativo.

e) Conecte las entradas CK - S y R de acuerdo a la tabla de transición y verifique si los niveles de salidad corresponden a lo que señala la tabla de transición.

Observaciones:	

f) Conecte la salida del flip flop RS asincrónico (pin 3) a la entrada del flip fliop RS sincrónico (pines 10 y 12), y desarrolle la tabla de transición.

Esquema de conexiones.-



En el esquema de conexiones se puede observar el diagrama de conexiones de un biestable RS asincrónico que envía impulsos a la entrada CK de otro FF RS sincrónico, de forma que el primero envía señales de reloj a la entrada CK del segundo, operación imprescindible por tratarse de un Flip Flop biestable sincrónico.

Los distintos niveles obtenidos en la salida dependeran de los niveles aplicados a la entrada SET y RESET del segundo flip flop, obteniéndose el cambio cada vez que en la entrada CK se aplique una subida a 1 y una bajada a cero consecutivamente. Esta práctica es muy interesante, ya que exige combinar los niveles de las cuatro entradas SET y RESET del primer flip flop, con las entradas SET y RESET del segundo flip flop.

Se analizará la forma de onda que llega a la entrada CK para así deducir en que momentos se producirán los cambios en las salidas. Estos cambios podrán ser observados mediante los diodos leds correspondientes.

La tabla de la verdad de este dispositivo contiene las formas completamente ordenadas de todas las posibles combinaciones que puedan realizarse.

PRACTICA DE CONTADORES

CONTADOR DE EVENTOS:

Un contador de eventos es un dispositivo electrónico provisto de un display de uno ó más dígitos, en los que se va reflejando el aumento de una cifra frente a una determinada situación, sobre la cual se necesita llevar una cuenta detallada, como lo es por ejemplo, la cantidad de personas o cosas que pasan a través de un sensor infrarrojo, o un contador de vueltas de una máquina bobinadora.

Dicha visualización se realiza por medio de un modulo contador, el cual se alimenta con 5Vcc y posee las siguientes entradas y salidas:

<u>Clock (CK)</u>: Corresponde a la entrada de pulsos y se activa con "0 lógico".

Reset (R) : Es la encargada de llevar el conteo a 0 y se activa con un "1 lógico".

<u>Carry</u> :Salida que nos permite conectar un segundo módulo por su entrada de

clock, para elevar la cuenta.

El módulo descrito consta de tres etapas:

a) Contador : Formado por el CI7490

b) Decodific ador : Formado por el CI7447

c) Display, el cual permite la visualización de los dígitos (SA05-11HD8)

CONTADOR

El contador decimal de tres digitos, esta formado por tres contadores de decadas, quedando representados cada uno de ellos por los circuitos integrados 7490 de tecnología TTL (Transistor Transistor Lógica), que incorpora a su vez cuatro flip flop "MASTER SLAVE" con salida BCD (Código Binario Decimal), es decir, de cuatro bits, el que solo puede realizar una cuenta de 0 a 9.

Para aumentar la cue nta de 0 a 99, es necesario conectar dos integrados en cascada, es decir, la salida de mayor peso (QD1) es conectada a la entrada clock del segundo integrado. Así podemos hacer un traslado o acarreo en el momento en que la salida carry baja a cero, incrementando en el segundo contador la cuenta de 9 a 10.

Si conectamos un tercer contador, sucederá lo mismo, pero esta vez el incremento corresponderá a las centenas, es decir, el acarreo será de 99 a 100, para luego volver a cambiar de centena cada vez que se produce el acarreo y así llegar al 999, el cual será mostrado por el display.

La siguiente tabla nos mostrará los niveles de salida según las entradas:

PULSOS		CUENTA BO	CD SALIDA	
	QD	QC	QB	QA
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
6	0	1	1	0
7	0	1	1	1
8	1	0	0	0
9	1	0	0	1


Al poner tres integrados en cascada, tendremos 12 salidas, donde las cuatro primeras representarán las unidades, el segundo las decenas y el tercero las centenas.

Por cada pulso en la entrada clock, tendremos un incremento en las decenas. Esto se manifiesta en las salidas con un nivel lógico 0 ó 1, que simbolizan niveles de voltaje, donde 0 se aproxima a 0V y 1 es cercano a los 5Vcc.

El circuito integrado 7490 cuenta con una entrada (pin 2 y 3) que hace posible llevar a cero todas sus salidas (Reset), de manera tal, que si conectamos en paralelo los pines mencionados en todos los contadores, estaremos en condiciones de rastrear todo el sistema mediante un solo pulsador.

DECODIFICADOR

La etapa decodificadora está compuesta por tres CI7447, los cuales son decodificadores drivers de anodo común, de BCD a 7 segmentos. Esto implica que a partir de un código binario (entregado en este caso por los contadores), en las salidas se manifestarán niveles lógicos 0 y 1, que cumplirán la función de polarizar los segmentos antes mencionados.





La siguiente tabla nos muestra los niveles en las salidas según las entradas:


DECIMAL	ENTRADAS		SALIDAS								
	D	C	В	A	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	0	1	1	0	0	1	1	1	1
2	0	0	1	0	0	0	1	0	0	1	0
3	0	0	1	1	0	0	0	0	1	1	0
4	0	1	0	0	1	0	0	1	1	0	0
5	0	1	0	1	0	1	0	0	1	0	0
6	0	1	1	0	1	1	0	0	0	0	0
7	0	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	1	1	0	0

DISPLAY


La visualización se realiza a través de display de 7 segmentos del tipo ánodo común (SA05 - 11HDB). Los segmentos se designan con letras minúsculas y están constituidos por diodos leds, los cuales al tener conectados sus ánodos a +5Vcc, implicará que para ser polarizados, el nivel lógico que se requiere desde el decodificador deberá ser 0.







CIRCUITO CONTADOR DE DOS DIGITOS



<u>Lista de</u> materiales:

2 circuitos integrados 7490 (contadores).
2 circuitos integrados 7447 (decodificadores).
2 display SA05 - 11HDB.
2 resistencias de 279 ohms / 0,5W.
1 resistencia de 10 Kiloohms / 0,5W.
1 resistencia de 470 ohms / 0,5W.
2 microswitch.