# ARCHI2 - Compte-rendu du TME1


### Nicolas Phan

### pour le 17 Janvier 2018

# Table des matières

1	Automate du composant PibusSimpleRam	2				
	1.1 Question C1	. 2				
	1.2 Question C2	. 3				
2	Automate du composant PibusSimpleMaster					
	2.1 Question D1	. 5				
	2.2 Question D2	. 6				
3	Automate du composant PibusSegBcu					
	3.1 Question E1	. 8				
	3.2 Question E2	. 8				
	3.3 Question E3	. 8				
4	Modélisation de l'architecture matérielle	8				
	4.1 Question F1	. 8				
	4.2 Question F2	. 8				

# 1 Automate du composant PibusSimpleRam



 $\label{eq:figure 1} Figure \ 1-Graphe \ de \ la \ MAE \ du \ composant \ RAM$ 

### 1.1 Question C1

Nom	Transition
A	SEL.ADR_OK.READ.DELAY
В	SEL.ADR_OK.READ.DELAY
C	SEL.ADR_OK.READ.DELAY
D	SEL.ADR_OK.READ.DELAY
E	SEL. ADR_OK
F	SEL
G	1
U	<u>GO</u>
υ,	GO
V	<del>GO</del>
۷,	GO
Х	SEL.ADR_OK.READ
Y	SEL.(ADR_OK + READ)
Z	SEL
R	SEL.(ADR_OK + READ)
S	SEL.ADR_OK.READ
Т	SEL


Table 1 – Fonctions de transition de la MAE de SimpleRam

### 1.2 Question C2

	ACK_EN	ACK_VALUE	DT_EN	MEM_CMD
IDLE	0	WAIT	0	NOPE
R_WAIT	1	WAIT	0	READ
R_OK	1	READY	0	READ
W_WAIT	1	WAIT	1	WRITE
W_OK	1	READY	1	WRITE
ERROR	1	ERROR	0	NOPE

 ${\it Table}$ 2 – Valeurs des signaux de sortie de la MAE de SimpleRam

# ${\bf 2}\quad {\bf Automate~du~composant~PibusSimpleMaster}$



 $\label{eq:figure 2-Graphe de la MAE du composant Master} Figure 2-Graphe de la MAE du composant Master$ 

### 2.1 Question D1

Nom	Transition
A	1
в,	GNT
В	GNT
С	1
D'	RDY
D	RDY
E	RDY
Ε,	RDY
F	RDY
F'	RDY
G	RDY
G'	RDY
н,	GNT
H	GNT
I	1
J	RDY
K	RDY.LAST
L	RDY. LAST
м,	GNT
M	GNT
N	1
0	RDY
P	RDY.NUL
Q	RDY.NUL
R'	GNT
R	GNT
S	1
Т'	RDY
T	RDY


Table 3 – Fonctions de transitions de la MAE de Simple Master

### 2.2 Question D2

	REQ	CMD_EN	ADR_VALUE	READ_VALUE	LOCK_VAL	DT_EN
INIT	0	0	Х	Х	Х	0
RAM_REQ	1	0	X	Х	Х	0
RAM_AO	0	1	ram_base	1	1	0
RAM_A1DO	0	1	ram_base + 4	1	1	0
RAM_A2D1	0	1	ram_base + 8	1	1	0
RAM_A3D2	0	1	ram_base + 12	1	1	0
RAM_D3	0	0	X	Х	0	0
W_REQ	1	0	X	Х	Х	0
W_AD	0	1	seg_tty_base	0	0	0
W_DT	0	0	seg_tty_base	0	0	1
STS_REQ	1	0	X	Х	Х	0
STS_AD	0	1	seg_tty_base + 4	1	0	0
STS_DT	0	0	seg_tty_base + 4	1	0	0
BUF_REQ	1	0	X	х	Х	0
BUF_AD	0	1	seg_tty_base + 8	1	0	0
BUF_DT	0	0	X	Х	Х	0

Table 4 – Valeurs de sortie de la MAE de Simple Master

# 3 Automate du composant PibusSegBcu



 $\label{eq:figure 3-Graphe de la MAE du composant BCU} Figure 3-Graphe de la MAE du composant BCU$ 

#### 3.1 Question E1

Nom	Transition		
Х	REQ		
Х	REQ		
Y	LOCK		
Y	LOCK		
Z	LOCK + $(\overline{ACK!} = WAIT)$		
Z	$\overline{\text{LOCK}}$ . (ACK!= WAIT)		
J	$(\overline{\mathtt{ACK!}} = \mathtt{WAIT})$		
K	(ACK!= WAIT) . $\overline{\text{REQ}}$		
L	(ACK!= WAIT) . REQ		

Table 5 – Fonctions de transition de SegBcu

#### 3.2 Question E2

	GNT	SEL0	SEL1
IDLE	REQ	0	0
AD	1	$A \in zoneRAM$	$A \in zoneTTY$
DTAD	0	$A \in zoneRAM$	$A \in zoneTTY$
DT	REQ	$A \in zoneRAM$	$A \in zoneTTY$

Table 6 – Valeurs de sortie de SegBcu

#### 3.3 Question E3

Pour que les bus respectant le protocole PIBUS effectuent les transactions le plus rapidement possible, le protocole spécifie que dans certains cas, une phase d'une transaction peut commencer avant qu'une autre phase de la transaction précédente soit terminée : le bus est pipeliné. Ici, le bus peut entamer une phase d'allocation pendant la phase de réponse de la transaction précédente, c'est pour cela qu l'allocation est réalisée aussi dans DT.

#### 4 Modélisation de l'architecture matérielle

#### 4.1 Question F1

```
PibusSegBcu bcu ("bcu", segtable, 1, 2, 100);
PibusSimpleMaster master ("master", SEG_RAM_BASE, SEG_TTY_BASE);
PibusSimpleRam ram ("ram", 0, segtable, ram_latency, loader);
PibusMultiTty tty ("tty", 1, segtable, 1);
```

#### 4.2 Question F2

```
(signal_ck);
       master p_ck
                                                (signal resetn);
       master.p_resetn
2
                                                (signal_gnt_master);
       master p gnt
                                               (signal_req_master);
(signal_pi_a);
(signal_pi_opc);
(signal_pi_read);
       master p_req
       master p_a
       master p opc
       master p read
       master p lock
                                                (signal_pi_lock);
                                                (signal_pi_d);
       master.p\_d
9
                                               (signal_pi_ack);
(signal_pi_tout);
10
       master p ack
       master p tout
```

```
^{12}
                                                                                (signal_ck);
(signal_resetn);
(signal_sel_ram);
            ram p_ck
ram p_reset n
13
14
            ram p_sel
15
                                                                               (signal_pi_a);
(signal_pi_read);
(signal_pi_opc);
(signal_pi_ack);
(signal_pi_d);
(signal_pi_tout);
16
            ram p_a
           ram p_read
17
            ram p_opc
ram p_ack
18
19
            ram p_d
20
            ram p tout
```

1. Modélisation : Cela consiste en la description d'un modèle du processeur,

La Figure ?? résume le flot de travail et les outils utilisés pour les étapes de Syntèse, Placement et Routage.

$$\sum_{\substack{k \in [[0,4]] \\ \mathtt{shift\_value}(\mathtt{k}) = 1}} 2^k \quad = \mathtt{shift\_value}$$