# Prova Finale - Progetto di Reti Logiche Prof. Fabio Salice - Anno 2021/2022

## Alberto Nidasio - 10665344 / 934129

# 14 giugno 2022

# Indice

1	Intr	roduzione											
	1.1	Scopo del progetto											
	1.2	Codice convoluzionale $\frac{1}{2}$											
	1.3	Descrizione della memoria											
	1.4	Specifiche di funzionamento											
<b>2</b>	Architettura												
	2.1	Macchina a stati											
	2.2	Calcolo del flusso $Z$											
	2.3	Calcolo del flusso $Z$											
3	Risultati sperimentali												
	3.1	Sintesi											
	3.2	Simulazioni											
4	Cor	nclusioni											

## 1 Introduzione

## 1.1 Scopo del progetto

Lo scopo del progetto è quello di implementare un modulo hardware, descritto in VHDL, che applichi il codice convoluzionale  $\frac{1}{2}$  ad un flusso di bit salvato in memoria. Il flusso di bit generato dovrà essere a sua volta memorizzato.

## 1.2 Codice convoluzionale $\frac{1}{2}$

Un codice convoluzionale è un tipo di codifica nel quale l'informazione, composta da m bit, viene trasformata in un flusso di n bit, dove m/n è il rapporto del codice o tasso di trasmissione.

Nel caso in esame, il codice convoluzionale ha un rapporto  $\frac{1}{2}$ , quindi per ogni bit di informazione vengono generati due bit. Per il calcolo del flusso in uscita viene seguito lo schema riportato in figura 1 dove i nodi rettangolari rappresentano dei flip flop e i nodi rotondi delle somme.




Figura 1: Codificatore convoluzionale con tasso di trasmissione  $\frac{1}{2}$ 

Considerando il flusso U di bit in ingresso e indicando con k l'instante di tempo considerato, la codifica legge il bit  $U_k$  e produce i bit  $P_{1k}$  e  $P_{2k}$  calcolati come mostrato in eq. 1 e 2. È importate sottolineare che il convolutore mantiene in memoria, ad ogni istante di tempo, gli ultimi due bit precedentemente letti, ovvero  $U_{k-1}$  e  $U_{k-2}$ . Inoltre, per produrre i bit di P, viene applicato l'operatore XOR  $(\oplus)$  in modo tale da ottenere una somma senza riporto.

$$P_{1k} = U_k \oplus U_{k-2} \tag{1}$$

$$P_{2k} = U_k \oplus U_{k-1} \oplus U_{k-2} \tag{2}$$

Il flusso in uscita sarà la concatenazione dei bit  $P_{1k}$  e  $P_{2k}$ . Il convolutore è quindi una macchina sequenziale sincrona con un clock globale che scandisce l'ingresso dei bit del flusso U e il calcolo dei bit P.

<sup>&</sup>lt;sup>1</sup>Codice convoluzionale.

In figura 2 è riportato un esempio in cui vengono codificati 8 bit. Il flusso in uscita è quindi composto come:  $P_{10}, P_{20}, P_{11}, P_{21}, ..., P_{17}, P_{27}$ .

	Τ									
l	$\mathcal{I}_k$	1	0	1	0	0	0	1	0	U = 10100010
I	$^{\circ}_{1k}$	1	0	0	0	1	0	1	0	P = 1101000111001101
I	$U_k$ $1k$ $2k$	1	1	0	1	1	0	1	1	P = 1101000111001101

Figura 2: Esempio di codifica di 8 bit

#### 1.3 Descrizione della memoria

Il modulo da implementare deve leggere il flusso U da una memoria con indirizzamento al byte. All'indirizzo 0 è presente la quantità di parole W da codificare e, a partire dall'indirizzo 1, i byte  $U_k$ . La dimensione massima della sequenza di ingesso è di 255 byte. Il flusso in uscita dovrà essere memorizzato a partire dall'indirizzo 1000.

In figura 3 è rappresentato il contenuto della memoria.

Indirizzo	Contenuto
0	W
1	$U_0$
2	$U_1$
•••	
W	$U_{W-1}$
•••	
1000	$P_0$
1001	$P_1$
1001 + 2 * (W - 1)	$P_{2*(W-1)-1}$

Figura 3: Contenuto della memoria

## 1.4 Specifiche di funzionamento

Il componente da descrivere in VHDL deve implementare l'interfaccia indicata in figura 4 e rispettare le seguenti caratteristiche:

- L'elaborazione parte quando il segnale i\_start viene portato a 1;
- Il segnale o\_done deve essere portato a 1 per indicare il termine della computazione;
- Il modulo deve essere in grado di ripartire ogni qual volta il segnale i\_start viene portato a 1;
- Il modulo deve resettare il proprio stato ogni volta che il segnale i\_rst viene portato a 1.

Inoltre il segnale i\_start rimarrà alto finché o\_done rimane basso e il segnale i\_rst verrà inviato solamente una volta, successive elaborazione dovranno ripartire solamente con i\_start.

La memoria è collegata al modulo tramite i segnali i\_data, o\_address, o\_en, o\_we e o\_data. Per comunicare con essa è necessario abilitarla portando a 1 il segnale o\_en, mentre o\_we indica

```
entity project_reti_logiche is
port (
              : in std_logic;
    i_clk
              : in std_logic;
    i_rst
              : in std_logic;
    i start
    i_data
              : in std_logic_vector(7 downto 0);
    o_address : out std_logic_vector(15 downto 0);
    o_done
              : out std_logic;
    o_en
              : out std_logic;
              : out std_logic;
    o_we
    o_data
              : out std_logic_vector(7 downto 0)
);
end project_reti_logiche;
```

Figura 4: Interfaccia del modulo

la modalità di scrittura, se alto, o la modalità di lettura, se basso. La memoria, durante il primo rising edge in cui è abilitata, legge o scrive il byte all'indirizzo indicato con o\_address e riporta il valore sul segnale o\_data.

## 2 Architettura

Il componente è organizzato tramite una macchina a stati che scandisce gli accessi alla memoria e le fasi di elaborazione. All'avvio e dopo ogni reset, la macchina rimane in attesa del segnale  $i\_start$  e, dopo averlo ricevuto, recupera la dimensione W del flusso U e successivamente esegue in sequenza la lettura di un byte  $U_k$ , il calcolo dei due byte derivanti da  $U_k$  e la loro scrittura in memoria. Questo ciclo si conclude quando tutti i W byte sono stati elaborati.

#### 2.1 Macchina a stati

La macchina a stati sintetizzata, mostrata in figura 5, è composta da i seguenti 9 stati:

- IDLE: La macchina è in attesa del segnale i\_start e rimane in questo stato finché il segnale non viene portato a 1;
- REQUEST\_W e FETCH\_W: Viene attivata la memoria indicando l'indirizzo di lettura 0 di W. L'output viene quindi letto da i\_data e memorizzato, sarà poi utilizzato per contare i cicli di computazione;
- **REQUEST\_U** e **FETCH\_U**: Viene utilizzata la memoria ancora in modalità lettura per recuperare un byte del flusso *U*, come indirizzo viene utilizzato il numero del ciclo corrente;
- **COMPUTE\_P**: In questa fase vengono calcolati due byte del flusso in uscita a partire dal byte precedentemente letto, vedi sezione 2.2;
- WRITE\_P1 e WRITE\_P2: Vengono scritti in memoria i due byte del flusso Z calcolati precedentemente. Se sono stati elaborati tutti i W byte del flusso U, la macchina passa nello stato DONE portando a 1 il segnale o\_done, altrimenti continua ripartendo da REQUEST U;

• DONE: La computazione è terminata e viene atteso il reset del segnale i\_start per riportare a zero o\_done e tornare nello stato di IDLE.




Figura 5: Macchina a stati del componente implementato

### 2.2 Calcolo del flusso Z

Il convolutore descritto in sezione 1.2 potrebbe essere implementato tramite la macchina a stati illustrata nelle specifiche del progetto<sup>2</sup>, avendo quindi 4 stati e calcolando, ad ogni step, i bit  $P_{1k}$  e  $P_{2k}$ . In questo modo ci vorrebbero 8 cicli di clock per concludere l'elaborazione di un byte letto da memoria.

Considerando la dimensione di indirizzamento, è stato utilizzato un approccio differente per il calcolo di P che permette di elaborare un byte del flusso U in un singolo ciclo di clock.

All'interno del componente viene mantenuto un buffer composto da un vettore di 10 elementi in grado di memorizzare il byte in ingresso e gli ultimi due bit del byte letto durante lo step precedente. Questo ci permette di eseguire le equazioni 1 e 2 su ciascuno degli 8 bit letti in un ciclo solo. Come mostrato in figura 6, in VHDL questo viene ottenuto tramite un ciclo for che elabora il byte in ingesso e produce i due byte del flusso in uscita P.

Il risultato è un componente che riesce ad elaborare ciascun byte letto dalla memoria in un singolo ciclo di clock, riducendo così il tempo che il convolutore impiega per elaborare il flusso in ingresso U. Il vantaggio in termini di tempo viene ottenuto a discapito delle risorse hardware utilizzare, infatti vengono sintetizzate le eq. 1 e 2 per 8 volte.

#### 2.3 Architettura del componente

Il componente descritto in VHDL è organizzato in due processi separati.

Il primo rimane in ascolto dei segnali  $i\_rst$  e  $i\_clk$ . Nel caso il segnale di reset venga alzato, lo stato viene resettato immediatamente riportando lo stato ad IDLE e resettato il buffer utilizzato per il calcolo di P. In caso contrario, si avanza allo stato successivo aggiornando i registri.

 $<sup>^2</sup>PFRL\_Specifica\_21\_22\_V3.$ 

Figura 6: Calcolo di due byte del flusso K

Il secondo processo si occupa invece di eseguire le operazioni rispetto allo stato corrente e si attiva ogni qual volta esso viene aggiornato oppure il segnale i\_start cambia valore. In quest'ultimo caso, se il segnale è alto e lo stato corrente è IDLE, la macchina si avvia passando allo stato successivo, altrimenti permane nello stato in cui si trova.

All'interno dell'architettura vengono inoltre usati diversi registri: current\_state, U\_count, U\_buffer e P\_buffer. Per gestire i loro valori nel passaggio da uno stato all'altro, è stato definito un segnale ausiliario per ciascuno di essi. Questi segnali vengono modificati dalle operazioni di ciascuno stato e poi sostituiti alle loro controparti nel momento in cui lo stato viene aggiornato a causa del clock.

## 3 Risultati sperimentali

#### 3.1 Sintesi

Il dispositivo progettato è perfettamente sintetizzabile ed occupa le risorse mostrate in tabella 7.

Resource	Estimation
LUT	
FF	
DSP	
IO	
BUFG	

Figura 7: Risorse hardware impiegate

Analizzando il timing report mostrato in tabella 8 è possibile verificare che il tempo di esecuzione del componente rispetta il limite di 100ns per il periodo di clock.

## 3.2 Simulazioni

Tuttii test bench forniti sono andati a buon fine sia in Behavioral Simulation, Post Synthesis Functional Simulation e Post Synthesis Timing Simulation

## 4 Conclusioni

Il progetto è stato svolto in diversi step. Inizialmente ho studiato il linguaggio VHDL seguendo varie lezioni tenute dai docenti, integrandole con alcuni video e articoli trovati online. Successivamente sono passato a lavorare su Vivado, sintetizzando diversi esempi svolti a lezione. Questo

Setup					
Worst negative slack (WNS)					
Total negative slack (TNS)					
Number of failing endpoints					
Total number of endpoints					
Hold					
Worst hold slack (WHS)					
Total hold slack (THS)					
Number of failing endpoints					
Total number of endpoints					
Pulse width					
Worst pulse width slack (WPWS)					
Total pulse width negative slack (TPWS)					
Number of failing endpoints					
Total number of endpoints					

Figura 8: Timing report

mi ha permesso di capire il funzionamento del software, come funzionano le simulazioni tramite i test bench e come analizzare le forme d'onda.

Successivamente ho studiato la specifica del progetto e in particolare il funzionamento del convolutore. La comprensione del suo funzionamento è stata veloce principalmente grazie ai grafici autoesplicativi riportati nel documento. Sono poi passato a studiare l'accesso alla memoria e in questo caso i miei dubbi sono stati chiariti dalla descrizione in VHDL della stessa. Con queste informazioni ho potuto progettare la macchina a stati che inizialmente comprendeva più step perché implementavo direttamente la macchina a stati del convolutore. Una volta resomi conto che potevo ridurre i cicli di clock necessari per computare il flusso in uscita, sono riuscito a ridurre notevolmente il tempo di esecuzione globale.