



INSTITUTO POLITÉCNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y ELÉCTRICA

INGENIERÍA EN COMUNACIONES Y ELECTRÓNICA

CIRCUITOS DIGITALES

PRÁCTICA 5

DECODIFICADORES Y CODIFICADORES

GRUPO: 5CM1

PROFESORA: ARELLANO GARCIA KARLA SANDRA

INTEGRANTES:

JÍMENEZ ARROYO LUIS ENRÍQUE

ROBLES SÁNCHEZ ALFREDO

DECOFICADOR 2x4





Figura 1.1 Circuito apagado Deco - 2x4

Figura 1.2. Diagrama lógico Decoficador 2x4



Version 0.9.7

5

4 8 222 77 128 0 1

5 80 400 206 81 2 2

0 99 192 877 276 8 3

1 175 479 206 81 184 6

3 318 114 203 58 232 7

0


25


16711680 5 231 516 231 516 231 410 486 410 486 297 477 297 0 6 0 3 32768 5 250 516 250 429 471 429 471 297 464 297 464 297 0 6 0 3 33023 5 451 258 451 258 484 258 484 258 484 158 484 158 0 3 0 7 33023 5 490 258 490 258 506 258 506 158 504 158 504 158 0 3 0 7 0 5 329 151 329 151 282 151 282 151 282 206 282 206 0 7 0 3 0 5 69 296 69 296 62 296 62 206 152 206 152 206 0 1 0 3 255 5 69 275 69 275 69 437 152 437 152 440 152 440 0 1 0 3

2

7008 1 14 406 310 5 0 0 8583448 3

7004 1 14 224 310 5 0 0 8583448 3





Representación gráfica del circuito decodificador de 2x4 apagado y la primera condición de la tabla

DECODIFICADOR DE BCD DE 7 SEGMENTOS





Figura 1.5. Decodificador de 7 segmentos, apagado.



ENTRADA APAGADO
CUANDO SEA CERO
ENTRADA APAGAR
CERO
CERO

DIAGRAMA LÓGICO

SALIDAS

SALIDAS

Figura 1.6. Decodificador de 7 segmentos, encedido.

Figura 1.7. Diagrama Lógico de Decodificador de 7 segmentos

NUM	Α	В	С	D	а	b	С	d	е	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	0	0	1	1
10	1	0	1	0	х	X	X	X	X	X	X
11	1	0	1	1	X	X	X	X	X	X	X
12	1	1	0	0	X	X	X	X	X	X	X
13	1	1	0	1	X	X	X	X	Х	х	х
14	1	1	1	0	X	X	X	X	Х	Х	X
15	1	1	1	1	X	X	X	X	X	X	X

Figura 1.8. Tabla de Verdad de Decodificador de 7 segmentos

```
5
482227712801
5804002068122
09919287727683
6243204491301495
1175479206811846
0
20
25556923669236692161522161522191522190103
2555919440919440919409192199192199192190303
05693356933569453694531524531524530103
059062069062069062069064539064539064530303
```

Version 0.9.7

7047 1 16 445 310 5 0 0 8583448 3

DECODIFICADOR DE BINARIO A OCTAL 3x8




Figura 1.9. Simulación de circuito 3x8 de BCD a Octal

Figura1.9. Configuración cero de BCD a Octal



entradas				salidas										
С	В	Α	D0	D1	D2	D3	D4	D5	D6	D7				
0	0	0	1	0	0	0	0	0	0	0				
0	0	1	0	1	0	0	0	0	0	0				
0	1	0	0	0	1	0	0	0	0	0				
0	1	1	0	0	0	1	0	0	0	0				
1	0	0	0	0	0	0	1	0	0	0				
1	0	1	0	0	0	0	0	1	0	0				
1	1	0	0	0	0	0	0	0	1	0				
1	1	1	0	0	0	0	0	0	0	1				

Figura 1.11. Tabla de verdad de decodificador BCD a Octal




Figura 1.12. Diagrama del circuito integrado a utilizar Figura 1.13. Diagrama lógico de BCD a Octal

5 80 400 206 81 2 2

0 99 192 877 276 8 3

1 175 479 206 81 184 6

3 223 101 203 58 232 7

0

23

CODIFICADOR 4X2




Figura 2.1. Simulación circuito codificador 4x2, apagado

Figura 2.2 Simulación circuito codificador 4x2, encendido




Figura 2.3. Codificador 4x2 con la segunda condición de la tabla

Codificador 4 a 2

S3	S2	S1	S0	Y1	YO
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1





Figura 2.4. Tabla de verdad y diagrama lógico de codificador 4x2 respectivamente






Figura 2.5. Representación de circuito codificador 4x2

Figura 2.5. Representación de la segunda condición

```
482227712801
5 80 400 206 81 2 2
0 99 192 877 276 8 3
1 175 479 206 81 184 6
3 223 101 203 58 232 7
15
255 5 69 236 69 236 69 216 152 216 152 219 152 219 0 1 0 3
0 5 69 335 69 335 61 335 61 453 152 453 152 453 0 1 0 3
0 5 190 548 190 548 165 548 165 548 165 453 165 453 0 6 0 3
255 5 190 490 190 490 190 440 190 440 191 440 191 440 0 6 0 3
255 5 230 258 230 258 230 258 230 219 230 219 230 219 0 3 0 3
0 5 69 296 69 296 62 296 62 206 152 206 152 206 0 1 0 3
255 5 69 275 69 275 69 437 152 437 152 440 152 440 0 1 0 3
0 5 234 138 234 138 230 138 230 138 230 206 230 206 0 7 0 3
65280 5 230 401 230 401 230 490 230 490 250 490 250 490 0 3 0 6
33023 5 288 490 288 490 288 468 243 468 243 401 243 401 0 6 0 3
8388863 5 256 401 256 401 256 408 389 408 389 145 389 145 0 3 0 7
16711680 5 269 490 269 490 269 490 269 401 269 401 269 401 0 6 0 3
33023 5 288 503 288 503 296 503 296 401 282 401 282 401 0 6 0 3
0 5 308 401 308 401 308 401 308 453 308 453 308 453 0 3 0 3
8388863 5 409 145 409 145 409 388 409 388 295 388 295 388 0 7 0 3
7032 1 14 224 310 5 0 0 8583448 3
```

Version 0.9.7

CODIFICADOR 8X3




Figura 2.6. Simulación de codificador 8x3, apagado.




Figura 2.7. Representación de la función en 3 decimal a 3 binario




Figura 2.8. Representación de circuito codificador 8x3 con la condición del número 7

Dec.	m ₀	m ₁	m ₂	m ₃	m ₄	m _s	m ₆	m ₇	A	В	C
0	1	0	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	0	0	1
2	0	0	1	0	0	0	0	0	0	1	0
3	0	0	0	1	0	0	0	0	0	1	1
4	0	0	0	0	1	0	0	0	1	0	0
5	0	0	0	0	0	1	0	0	1	0	1
6	0	0	0	0	0	0	1	0	1	1	0
7	0	0	0	0	0	0	0	1	1	1	1

Tabla de Verdad de Codificador 8x3




Diagrama lógico de codificador 8x3

4 10 175 77 128 0 1

5 80 400 206 81 2 2

0 110 110 877 276 8 3

3 229 40 203 58 140 4

1 177 405 206 81 158 6

0

30

32896 5 295 84 295 84 295 280 295 280 371 280 371 280 0 4 0 3
65535 5 233 416 233 416 233 396 397 396 397 215 397 215 0 6 0 3
65535 5 271 442 271 448 433 448 433 220 410 220 410 215 0 6 0 3
4227072 5 309 442 309 442 309 435 371 435 371 215 371 215 0 6 0 3
4227072 5 347 442 347 442 358 442 358 442 358 215 358 215 0 6 0 3
16777215 5 384 202 384 202 384 202 267 202 267 202 267 202 0 3 0 3
16777215 5 423 189 423 189 423 189 254 189 254 189 254 189 0 3 0 3
32896 5 280 176 280 176 315 176 315 176 315 84 315 84 0 3 0 4

2

7032 1 14 196 228 5 0 0 8583448 3

7032 1 14 339 228 5 0 0 8583448 3

CODIFICADOR DE DECIMAL DE BCD




Figura 2.9. Simulación de un codificador de 9x4, apagado.




Figura 2.10. Se representan los estados bajos como verdaderos, prendido.




Figura 2.9. Representación del número 4 en binario.

LOW DECIMAL	Aз	A2	A۱	A۰
0	1	1	1	0
1	1	١	0	1
2	1	1	0	1
3	1	1	0	0
4	1	0	1	1
5	1	0	1	0
6	1	0	0	1
7	1	0	0	0
8	0	1	1	1
9	0	1	1	0

Figura 2.10. Tabla de Verdad



Figura 2.11. Circuito Integrado

4 10 175 77 128 0 1

5 80 400 206 81 2 2

0 110 110 877 276 8 3

3 229 40 203 58 140 4

1 177 405 206 81 158 6

1 388 402 206 81 172 7

0

24

7147 1 16 196 228 5 0 0 8583448 3

