UNIVERSIDAD CATÓLICA DE CÓRDOBA

Laboratorio AD_SAR

Electrónica Digital

Nievas Aramayo, Pablo Agustín 16/06/2020

Profesor: Agustín Laprovitta

Documento con el desarrollo del laboratorio del conversor analógico a digital usando la herramienta Quartus 2 con código descriptivo VHDL.



Índice

ndice	1
AD_SAR: Elementos	2
Modulo: saadc_fsm	2
Modulo: shiftreg	3
Modulo: approx_reg	4
Modulo: SAR	5
Modulo: latch	6
Modul: AD_SAR	7




AD_SAR: Elementos

El AD_SAR está compuesto de dos grandes bloques, el SAR y el latch. Mientras que el latch puede ser descripto fácilmente como un único elemento el SAR está compuesto de varios elementos internos. Estos últimos son: saadc_fsm, shiftreg, approx_reg, y una OR. La OR estará implementada en el mismo VHDL que se juntaran todos los elementos del SAR, y los demás tendrán su propio VHDL que serán módulos que el SAR llamara.

En los siguientes puntos se mostrara el código VHDL, junto con su RTL y después su test bench.

Modulo: saadc_fsm






Modulo: shiftreg


Codigo VHDL: RTL: library leee; use ieee.std logic l164.al; entity shiftreg is port(clt in std logic; clt bar : in std logic; clt bar : in std logic; en : in std logic vector (7 downto 0); begin process (clk, clr_bar, load) variable ok:std_logic_vector(7 downto 0); begin if (clr_bar='0') then ok:="00000000";--state<=rest; elsif (rising ede(clk)) then if (load = '1') then for i in to to 6 loop ok:3):=ok(i+i); end iff; end process;


end architecture;





Modulo: approx_reg








Modulo: SAR

Código VHDL:

```
library ieee;
use ieee.std_logic_ll64.all;
entity SAR is
port(
    reset bar, soc, comp_in, clk : in std_logic;
    eociout std_logic;
    result : out std_logic_vector(7 downto 0)
    ;;
end entity;
              estados: entity work.saadc_fsm port map( clk => clk, reset_bar => reset_bar, reset_bar => reset_bar, reset_bar, rece => soc => soc, rece, recept == recept =
                                                            );
            shifteo: entity work.shiftreg port map( clk => clk, clr bar => reset bar, load => load_signal, en => en_signal, qout=> qout_signal
                                                       );
            RTL:
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 or_out[0]
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                result[7..0]
              or_out <= qout_signal OR qar_signal;
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              or_out[1]
              result <= or_out;
 end modulacion;
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 or_out[2]
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               or_out[3]
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 or_out[4]
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   or_out[5]
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               or_out[6]
                                                                                                                                                                            shiftreg:shifteo
                                            clk
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 approx_reg:registro
                                                                                                                                                           clr_bar
                 reset_bar
                    comp_in
                                                                                                                                                                                                                                                                                                                                                                        saadc fsm:estados
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   load
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                reset_bar
                                                                                                                                                                                                                                                                                                                                                            last_bit
                                                                                                                                                                                                                                                                                                                                                                                                                                                    en2
                                                                                                                                                                                                                                                                                                                                                  reset_bar
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                eoc
```





Modulo: latch


Codigo VHDL:


```
library leee;
use leee.std_logic_li64.al;
entity xlatch is

port(
    reset_bar,le: in std_logic;
    d_in : in std_logic_vector(7 downto 0);
    q: out std_logic_vector(7 downto 0);
    );
end entity;

architecture save of xlatch is
begin
    process(reset_bar,le)
    begin
    if (reset_bar='0') THEN
        q <= "00000000";
    elsif (le = 'l') then
        q <= d_in;
    end ff;
end process;
end save;
```

RTL:







Modul: AD_SAR

Código VHDL:

RTL:

