

本科实验报告

课程名称: 数字逻辑设计

姓 名: 王伟杰

学院: 计算机学院

系: 软件工程

专 业: 软件工程

学 号: 3210106034

指导教师: 马德

2022年12月19日

浙江大学实验报告

课程名称:	娄		实验类型:						
实验项目名称:	计数器、定时器设计与应用								
学生姓名:	王伟杰	专业:	软件工	程	学号:	32	10106	034	
同组学生姓名:		E熠、陈苇远		指导老师:			马德		
实验地点:	寝室	实验	日期:	2022	年	12	月	19	日

一、实验目的

- 1.1 掌握同步四位二进制计数器74LS161的工作原理和设计方法。
- 1.2 掌握时钟/定时器的工作原理与设计方法。

二、实验内容

- 2.1 采用行为描述设计同步四位二进制计数器74LS161。
- 2.2 基于74LS161设计时钟应用。

三、操作方法与实验步骤

- 3.1 采用行为描述设计同步四位二进制计数器74LS161
- 1. 新建工程My74LS161
- 2. 新建源文件my74LS161.v

```
module my74LS161(
1
 2
            input wire CR,
 3
             input wire CP,
             input wire [3:0] D,
 5
             input wire CTP,
             input wire CTT,
 6
 7
             input wire Ld,
 8
             output reg[3:0] Q,
9
             output wire CO
             );
10
11
             wire [3:0] a, b, c, d;
             assign CO = Q[3] \&\& Q[2] \&\& Q[1] \&\& Q[0] \&\& CTT;
12
             assign a = D;
13
14
             assign b = Q + 4'b0001;
15
             always @(posedge CP or negedge CR) begin
                 if(CR == 0)
16
                     Q \ll 4'b0000;
17
18
             else begin
                if(Ld == 0)
19
                     Q \ll a;
20
                 else if(CTT && CTP)
21
22
                         Q \ll b;
```

```
23 end
24 end
25 endmodule
```

3. 建立基准测试波形文件Verilog Test Fixture

仿真激励代码:

```
1
    initial begin
 2
            CR = 0;
 3
             D = 0;
             CTP = 0;
 5
             CTT = 0;
 6
             Ld = 0;
 7
            #100;
 8
            CR = 1;
 9
            Ld = 1;
10
            D = 4'b1100;
11
            CTT = 0;
             CTP = 0;
12
13
            #30 CR = 0;
14
            #20 CR = 1;
            #10 Ld = 0;
15
16
            #30 CTT = 1;
17
            CTP = 1;
            #10 Ld = 1;
18
            #510;CR = 0;
19
            #20 CR = 1;
20
21
            #500;
22
             end
23
24
        always begin
25
            CP = 1; #20;
        CP = 0; #20;
26
27
    end
28
```

3.2 基于74LS161设计时钟应用

新建工程和Verilog文件top.v

```
module Top(clk, num);
 2
        input wire clk;
 3
        output wire [15:0] num;
 4
        clk_100ms m4(.clk(clk), .clk_100ms(clk_100ms));
 5
        my74LS161 m0(.CR(1'b1), .Ld(~(num[3] & num[0])), .CTT(1'b1),
        .CTP(1'b1), .CP(clk_100ms), .D(4'b0000), .Q(num[3:0]));
 6
 7
        my74LS161 m1(.CR(1'b1), .Ld(~(num[6]&num[4]&num[3]&num[0])),
        .CTT(num[3] & num[0]), .CTP(1'b1), .CP(clk_100ms), .D(4'b0000),
                        assign hCarry1 = (\sim num[13]) &
    .Q(num[7:4]));
    (num[11]&num[8])&num[6]&num[4]&num[3]&num[0];
         assign hCarry2 = num[13]&(\sim num[12])&(num[9]&num[8])&(num[6]&num[4])&
    (num[3]&num[0]);
10
        assign hCarry = hCarry1 | hCarry2;
```


```
my74Ls161 m2(.CR(1'b1), .Ld(~hCarry), .CTT(num[6]&num[4]&num[3]&num[0]),

.CTP(1'b1), .CP(clk_100ms), .D(4'b0000), .Q(num[11:8]));
assign t23_59 = num[13] & (~num[12]) & (num[9] & num[8]) & (num[6] & num[4]) & (num[3] & num[0]);
assign tx9_59 = (num[11] & num[8]) & (num[6] & num[4]) & (num[3] & num[0]);

my74Ls161 m3(.CR(1'b1), .Ld(~(t23_59)), .CTT(tx9_59), .CTP(1'b1),.CP(clk_100ms), .D(4'b0000), .Q(num[15:12]));
endmodule
```

四、实验结果与分析

同步四位二进制计数器74LS161仿真结果:



仿真结果符合预期。

五、讨论、心得

本次实验分两部分内容,一部分为设计同步4位二进制计数器,一部分为设计时钟应用,用到了寄存器的相关知识,同时也调用了以前的My74LS161模块和分频器模块。由于实验条件限制,并未调用显示模块进行下载验证,但我对Verilog语言更加熟悉了。