
Digitaltechnik Wintersemester 2017/2018 7. Vorlesung





Inhalt



- 1. Einleitung
- 2. Sequentielle Schaltungen
- 3. Speicherelemente für sequentielle Schaltungen
- 4. Synchrone sequentielle Logik
- 5. Zusammenfassung

Einleitung



| 1110111000101001110110010110000110110 | 000 |
|---|-----|
| 11101001110100111101110011100110011 | 110 |
| 100010101000111101101101010010010011011 | 110 |
| 10111101110010101111010001011011010001 | 001 |
| 01000101100000001100101100010100101001 | 000 |
| 1100110001001110101001110111011101110 | 000 |
| 0000101011000111010111101110001001110 | 111 |
| 0100100011101111010001101100000101111 | 000 |
| 0001001110000001100101100111011011000 | 000 |
| 110000110100101111101100110010100101 | 111 |
| 0001010000101001000011011000010111100 | 001 |
| 101100010010010101010001010100011001110 | 110 |
| 1111000111110011011100001100111001011 | 100 |
| 0011111000100101000011001101110011100 | 010 |
| 01000000100111001111111110100111010011 | 001 |
| 01101001111110100000101110000001000011 | 000 |



https://nabla.algo.informatik.tu-darmstadt.de/ (Rechenbeispiele für Zahlensysteme)



- https://nabla.algo.informatik.tu-darmstadt.de/ (Rechenbeispiele für Zahlensysteme)
- Vorgesehene Bearbeitungszeit für Übungen



- https://nabla.algo.informatik.tu-darmstadt.de/ (Rechenbeispiele für Zahlensysteme)
- Vorgesehene Bearbeitungszeit für Übungen
- Espresso Binär- und Beispieldateien verfügbar



- https://nabla.algo.informatik.tu-darmstadt.de/ (Rechenbeispiele für Zahlensysteme)
- ► Vorgesehene Bearbeitungszeit für Übungen
- Espresso Binär- und Beispieldateien verfügbar
- Vertretung durch Raad Bahmani für V8

Rückblick auf die letzten Vorlesungen



- Kombinatorische Logik
 - ► Boole'sche Gleichungen
 - Boole'sche Algebra
 - Bubble Pushing
 - Logik-Realisierung mit Basis-Gattern
 - Karnaugh Diagramme
 - Algorithmische Logikminimierung
 - Vierwertige Logik
 - Zeitverhalten



Harris 2013 Kap. 2



- One-Hot-Encoding des höchsten gesetzten Eingangs
- Verwendet für
 - Bus-Arbitrierung
 - Interrupt-

Steuerung

| A_3 | A_2 | A_1 | A_0 | <i>Y</i> ₃ | Y ₂ | <i>Y</i> ₁ | <i>Y</i> ₀ |
|-------|-------|-------|-------|-----------------------|-----------------------|-----------------------|-----------------------|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 0 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |




```
prioritvencoder.esp
   0000
         0000
   0001
         0001
   0010
         0010
   0011
         0010
   0100
         0100
   0101
         0100
   0110
         0100
   0111
         0100
10
   1000
         1000
11
   1001
         1000
12
   1010
        1000
13
   1011
         1000
14
   1100
         1000
   1101
         1000
16
   1110
         1000
17
   1111 1000
18
```




```
priorityencoder.esp
   0000
         0000
   0001
         0001
   0010
         0010
   0011
         0010
   0100
         0100
   0101
         0100
   0110
         0100
   0111
         0100
10
   1000
         1000
   1001
         1000
12
   1010
         1000
13
   1011
         1000
14
   1100
         1000
   1101
         1000
16
   1110
         1000
17
   1111 1000
18
```

```
1 | .i 4 | 2 | .0 4 | 3 | 0001 | 0001 | 4 | 001 - 0010 | 5 | 01 - - 0100 | 6 | 1 - - 1000 |
```


























| | NOT | AND | AND3 | OR |
|-----------------|------|------|------|------|
| t _{pd} | 1 ns | 2 ns | 2 ns | 3 ns |
| t_{cd} | 1 ns | 2 ns | 2 ns | 3 ns |











Wiederholung: Störimpulse Abhängigkeit von Gatter-Verzögerung






Wiederholung: Störimpulse Abhängigkeit von Leitungsverzögerung





Wiederholung: Störimpulse Ausbreitung von Unsicherheit





Überblick der heutigen Vorlesung



- Sequentielle Logik
 - Sequentielle Schaltungen
 - Speicherelemente
 - Synchrone sequentielle Logik



Harris 2013 Kap. 3.1-3.3 Seite 103 - 117

Sequentielle Schaltungen



| 00110101010111111111111001011110111100 | 10 |
|---|-----|
| 01010000000001001111010100000011110110 | 00 |
| 10100011110111011101001100100101011001 | 10 |
| 11101100110011001101101000001110010100 | 0 1 |
| 1001101100010110111100111110010000000 | 10 |
| 11001001001011010111010101000101101101 | 00 |
| 01000111011110001011100000001100111001 | 0 1 |
| 10110001100101011000100100000101000111 | 11 |
| 010011110011000110001101111111011110110 | 10 |
| 10111001011111101000110011011111011011 | 10 |
| 110111001111001111011100111011101110111 | 11 |
| 00100110011111001011010111001010111111 | 11 |
| 01000011100101100001101101111111 | 01 |
| 00001111111101001000001011011001101111 | 10 |
| 001011100011000111110101001101111000100 | 10 |
| 10101000010011010001010001111100100110 | 10 |

Sequentielle Schaltungen



- Ausgänge hängen ab von
 - aktuellen Eingabewerten
 - vorherigen Eingabewerten
- ⇒ sequentielle Schaltung speichern internen Zustand
 - (Kurzzeit-)Gedächtnis repräsentiert Eingabesequenzen
 - realisiert durch Rückkoppplungen von Ausgängen zu Eingängen
 - nicht kombinatorisch
- Warum reichen kombinatorische Schaltungen nicht aus?

Sequentielle Schaltungen



- Ausgänge hängen ab von
 - aktuellen Eingabewerten
 - vorherigen Eingabewerten
- ⇒ sequentielle Schaltung speichern internen Zustand
 - (Kurzzeit-)Gedächtnis repräsentiert Eingabesequenzen
 - realisiert durch Rückkoppplungen von Ausgängen zu Eingängen
 - nicht kombinatorisch
 - Warum reichen kombinatorische Schaltungen nicht aus?
 - ► (Zwischen-)Ergebnisse können nicht gespeichert / wiederverwendet werden
 - kritische Pfade können nicht beliebig lang / divers werden
 - ⇒ Zeitverhalten bei sequentiellen Schaltungen besser kontrollierbar

Speicherelemente für sequentielle Schaltungen



| 111101101011110011010000100010111001 | 1111 |
|--|------|
| 1101001101111010010001010101111110 | 0010 |
| 000110010111101110101110010001101011 | 0110 |
| 011001011100010001110110011110100101 | 0100 |
| 011100111100000010111101001001010101 | 1001 |
| 0000001011011000101001101011110111101 | 0010 |
| 0101111010011100101101100101101101101 | 0010 |
| 000010000010111011 0011 001111111011101 | 0000 |
| 100000101101111001110110110000111101 | 1011 |
| 0010100111111110000110110111010110101 | 0100 |
| 110000001000110111001010000001101101 | 1110 |
| 11001111001011010111110010011001001 | 0011 |
| 10101000000010101011111111010001111 | 0111 |
| 000111000000101001001100111110011011 | 0001 |
| 101001100101110111000110110100101111 | 1001 |
| 100011111011001000011111010011110001 | 1111 |

Bistabile Grundschaltung




- Grundlage des Zustandsspeichers
- zwei Inverter mit Rückkopplung:
 Q_{prev} = previous Q
- speichert 1 bit durch zwei stabile Zustände

$$Q = 0 \Rightarrow \overline{Q} = 1 \Rightarrow Q = 0$$

$$ightharpoonup Q = 1 \Rightarrow \overline{Q} = 0 \Rightarrow Q = 1$$

- keine Eingänge
 - gespeicherter Zustand kann nicht beeinflusst werden



SR-Latch




- bistabile Grundschaltung mit NOR statt NOT
- ▶ Interpretation der freien Eingänge S und R
 - ► $\overline{S} \overline{R}$ → Zustand halten ("latch" = verriegeln)
 - ▶ $\overline{S} R \rightarrow \text{Zustand auf 0 rücksetzen}$ ("reset")
 - ► $S \overline{R} \rightarrow Zustand auf 1 setzen$ ("set")
 - S R → ungültiger Zustand



| s | Q |
|---|---|
| R | Q |

| | S | R | Q_{prev} | $\overline{Q_{\text{prev}}}$ | Q | \overline{Q} |
|---|----------|---------|------------|------------------------------|---|----------------|
| • | 0 | 0 | 0 | 1 | 0 | 1 |
| | 0 | 0 | 1 | 0 | 1 | 0 |
| • | 0 | 1 | 0 | 1 | 0 | 1 |
| | 0 | 1 | 1 | 0 | 0 | 1 |
| | 1 | 0 | 0 | 1 | 1 | 0 |
| | <u> </u> | O | 1 | 0 | 1 | 0 |
| | 1 | 1 | 0 | 1 | 0 | 0 |
| | 4 | <u></u> | 1 | 0 | 0 | 0 |




JK-Latch



- Ungültigen Zustand am SR-Latch verhindern
- ▶ Interpretation der freien Eingänge *J* und *K*
 - ▶ $\overline{J} \overline{K} \rightarrow$ Zustand halten
 - lacksquare \overline{J} K o Zustand auf 0 rücksetzen, falls nötig
 - ▶ $J\overline{K}$ → Zustand auf 1 setzen, falls nötig
 - J K → Zustand invertieren ("toggle")

| C | J | Q |
|---|---|---|
| P | < | Q |


| J | K | Q_{prev} | $\overline{Q_{\text{prev}}}$ | S | R | Q | \overline{Q} |
|---|---|------------|------------------------------|---|---|---|----------------|
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 |
| 1 | | 1 | 0 | 0 | 1 | 0 | 1 |




D-Latch



- ▶ Daten-Latch mit Taktsignal (CLK) und Dateneingang (D)
 - CLK = 1 → Zustand auf D setzen (Latch transparent)
 - ► CLK = 0 → Zustand halten (Latch nicht transparent)
- ⇒ ungültiger Zustand am SR-Latch wird vermieden
- ▶ Rückkopplung nur noch im SR-Latch



| CLK | D | S | R | Q |
|-----|---------|---|---|-----------------------|
| 0 | 0 | 0 | 0 | Q _{prev} |
| 0 | 1 | 0 | 0 | Q_{prev} Q_{prev} |
| 1 | <u></u> | 0 | 9 | 0 |
| 1 | | 1 | 0 | 1 |



Problem des D-Latch




- periodische Taktsignale üblicherweise symmetrisch
 - 0-Phase und 1-Phase gleich lang
- D-Latch ist Taktphasen-gesteuert
 - für Hälfte der gesamten Zeit transparent
 - sequentielle Schaltungen mit D-Latches für Hälfte der Zeit kombinatorisch
- breites "Abtastfenster" sorgt für Unschärfe
 - bspw. unklar, ob Störmimpulse übernommen



D-Flip-Flop




- Zwei D-Latches in Serie
 - L₁ = Master
 - L_2 = Slave
 - komplementäre Taktsignale
- ► CLK= 0
 - ▶ Master transparent $\rightarrow n = D$
 - ▶ Slave nicht transparent \rightarrow Q bleibt unverändert
- ► CLK= 1
 - ▶ Master nicht transparent \rightarrow *n* bleibt unverändert
 - ▶ Slave transparent \rightarrow Q = n
- ⇒ Taktflanken-gesteuert
 - genau bei steigender CLK Flanke wird Q = D
 - es wird der Wert von D übernommen, der unmittelbar vor der Taktflanke anliegt





Vergleich D-Latch mit D-Flip-Flop






Flip-Flops mit Taktfreigabe




- Freigabeeingang (enable) steuert, wann Daten gespeichert werden
 - ► $EN = 1 \rightarrow D$ wird bei steigender CLK-Flanke gespeichert
 - $ightharpoonup EN = 0 \rightarrow Q$ bleibt auch bei steigender CLK-Flanke unverändert
- Anwendungsbeispiele
 - Zähler
 - Speicher mit Adressdecoder



Zurücksetzbare Flip-Flops




- Reset setzt internen Zustand unabhängig von D auf 0
 - synchron: nur zur steigenden Taktflanke wirksam
 - asynchron: jederzeit (unabhänig von CLK)
- Anwendungsbeispiele
 - sequentielle Schaltung in definierten Ausgangszustand versetzen
- setzbare Flip-Flops analog



Anwendungsbeispiel: (Shift-)Register





Synchrone sequentielle Logik




| 001010111010110010100100001101010 | 01001000 |
|-----------------------------------|----------|
| 101001110010001101011111100100101 | 00000101 |
| 00011111011000010001110010010110 | 11100011 |
| 00100111101010110000000010110111 | 10100110 |
| 10101100111001101110110011001110 | 11010101 |
| 011110010011010011001100010101000 | 00111111 |
| 11011100110000101010010111100011 | 10011011 |
| 011000110110001001010000010011110 | 00010011 |
| 010001111111011001111110010001010 | 11100011 |
| 10110001101101011110001000111101 | 10011001 |
| 100101110000100011110111010000000 | 00011001 |
| 11110110010000101101110011110110 | 11100111 |
| 110111011011100001111110011101101 | 01101000 |
| 01110001111011100101011100110000 | 10011001 |
| 11000010101111011010011101100011 | 10001110 |
| 11011100110111010100011101101000 | 11100000 |

Sequentielle Logik



- alle nicht-kombinatorischen Schaltungen
- erlaubt Rückkopplungen, bspw:




- ⇒ instabile (oszillierende Schaltung)
 - Verhalten abhängig von Herstellungsprozess, Spannung, Temperatur
 - nich vorhersagbar

Entwurf synchroner sequentieller Logik



- Rückkopplungen durch Registern aufbrechen
 - halten den Zustand der Schaltung
 - ändern Zustand nur zur Taktflanke
 - ⇒ gesamte Schaltung synchronisiert mit Taktflanke




Synchrone sequentielle Schaltungen



- Regeln für Aufbau
 - jedes Schaltungselement ist entweder Register oder kombinatorische Schaltung
 - mindestens ein Schaltungselement ist Register
 - alle Register werden durch gleiches Taktsignal gesteuert
 - jeder Taktzyklus enthält mindestens ein Register
- Anwendungsbeispiele
 - Endliche Zustandsautomaten
 - Pipelines

Kombinatorisch? Sequentiell? Synchron?





Zusammenfassung



| 0000011110111111111011011110111001101110 |
|---|
| 10101100110110011110111111110001011100110 |
| 011101110010001011010001111011011010010 |
| 0000111101111011110001010001100001010010 |
| 101100011010010100011110101111111010101 |
| 0110101100111110010010000001010100100110 |
| 000001110110101001001001010001000100100 |
| 0111010000000100110101010101011000010001 |
| 1011110001101011000111100111101100111001 |
| 0110100111011011111110010001000010011001 |
| 111001101011100111001010101001100101101 |
| 0000001010010100110101011111111100001 |
| 100111111000100010000011101000001101111 |
| 1001101101111101111101100011100100100000 |
| 111111000001100000011010010111011011011 |
| 010101010101101011000000000111001010111 |

Zusammenfassung und Ausblick



- Sequentielle Logik
 - Sequentielle Schaltungen
 - Speicherelemente
 - Synchrone Schaltungen
- Nächste Vorlesung behandelt
 - Endliche Zustandsautomaten