Digitaltechnik Wintersemester 2017/2018 12. Vorlesung





Inhalt




- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebungen
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung

Agenda



- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebungen
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung



Organisatorisches




- Lehrhospitation in V11
 - drei Zuhörer-Kategorien: aktiv, passiv, unbeteiligt
 - konkrete Verbesserungsvorschläge in V12 evaluieren
 - ⇒ Feedback benötigt

Rückblick auf die letzte Vorlesung



- Mehr SystemVerilog für kombinatorische Logik
- SystemVerilog für sequentielle Logik
- SystemVerilog für Zustandsautomaten
- SystemVerilog für parametrisierte Module
- SystemVerilog für Testumgebungen



Kap. 4.4-4.8

Wiederholungs-Bedarf laut Moodle Abfrage und Übungen



- (Nicht-)Blockierende Zuweisungen
- Ripple-Carry Adder

Wiederholung: (Nicht-)Blockierende Zuweisungen



```
logic [3:0] a = 0;
     always #10 a++;
     logic [3:0] b,c,d,
4
     always Ca begin 05
6
       b <= a+2; カンケ
7
8
           = a+2; A=5
10
11
12
13
        #1;
14
             с;
15
     end
16
```

```
Time
a[3:0]
b[3:0]
c[3:0]
d[3:0]
e[3:0]
f[3:0]
```

		ns
2	3	
4	5	
3	4	
4	X 5	
4	5	
2	3	
3	,s	4


Wiederholung: Parametrisierte Module Multiplexer mit Bitpacking



```
lmux.sv
                                                   DEPTH = 4)
   module lmux #(parameter WIDTH = 2, parameter
                 (input logic[WIDTH*DEPTH-1:0]
                                                    Ο,
2
                  input logic [$clog2(DEPTH)-1:0]
                                                    S,
                  output logic [WIDTH-1:0]
                                                    R.):
     localparam SW = $clog2(DEPTH);
7
     generate
       if (DEPTH > 2) begin
          logic[WIDTH-1:0] rh, rl;
10
         lmux #(WIDTH, DEPTH/2) high (O[ DEPTH *WIDTH-1 : (DEPTH/2)*WIDTH],
                                        S[SW-2:0].
12
13
         lmux #(WIDTH, DEPTH/2) low
                                                                        O*WIDTH1.
                                       (0\lceil (DEPTH/2)*WIDTH-1 :
14
                                        S[SW-2:0],
15
16
          assign R = S[SW-1] ? rh
                                                   : r1:
       end else begin
18
                              ? O[WIDTH +: WIDTH] : O[O +: WIDTH];
        assign R = S
19
       end
20
                                2.47. 1. 1.W
                                                      1:4/ 1:6
21
    endgenerate
22
   endmodule
```

Wiederholung: Parametrisierte Module Multiplexer mit Bitpacking






Überblick der heutigen Vorlesung



- Mehr SystemVerilog für Testumgebungen
- SystemVerilog Abschluss
- Arithmetische Grundschaltungen




Kap. 4.4-5.2 Seite 214 - 248

Agenda



- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebungen
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung



Testumgebungen (testbenches)



- Modul ohne Ports
- Stimuli erzeugen (Takt, Reset, Eingabedaten)
- "unit under test" instantiieren
- Ausgabedaten und Timing verifizieren
 - erschöpfend oder zufällig

11

16

19

20

21

- Grenzfälle abdecken
- wird nicht synthetisiert
- speziell für Icarus-Verilog
 - VCD-Datei öffnen
 - beobachtete Signale konfigurieren
 - Simulation beenden

```
'timescale 1 ns / 10 ps
module add_tb;
 logic clk = 0, reset = 1;
  always \#(0.5/10) clk \leftarrow cclk;
  initial @(posedge clk) rst <= 0:
  logic [4:0] a,b,v;
 add_uut(clk.rst.a.b.v);
  initial begin
    $dumpfile("add_tb.vcd");
    $dumpvars;
    for (int i=0; i<256; i++) begin
     \{a,b\} \leq i
      @(posedge clk);
     if (y != a+b) $display("error");
    end
    $display("FINISHED add_tb");
    $finish;
  end
endmodule
```

Ausgabe von Statusmeldungen



- \$display(<format>, <values>*);
- ähnlich printf in C und Java
- wichtige Platzhalter:
 - %d %b %h für dezimal, binär, hexadezimal
 - %m für Modulname (implizites Argument), bspw. add_tb.uut
 - ► %t für Zeit (mit Einheit)

Ausgabe von Statusmeldungen



- \$display(<format>, <values>*);
- ähnlich printf in C und Java
- wichtige Platzhalter:
 - %d %b %h für dezimal, binär, hexadezimal
 - %m für Modulname (implizites Argument), bspw. add_tb.uut
 - %t für Zeit (mit Einheit)
- \$timeformat(-9, 1, "ns", 8); zum Einstellen des Zeitformats
 - Skalierung auf 10⁻⁹
 - eine Nachkommastellen
 - Einheiten-Suffix
 - Anzahl der anzuzeigenden Zeichen

Ausgabe von Statusmeldungen



- \$display(<format>, <values>*);
- ähnlich printf in C und Java
- wichtige Platzhalter:
 - %d %b %h für dezimal, binär, hexadezimal
 - /m für Modulname (implizites Argument), bspw. add_tb.uut
 - %t für Zeit (mit Einheit)
- ▶ \$timeformat(-9, 1, "ns", 8); zum Einstellen des Zeitformats
 - Skalierung auf 10⁻⁹
 - eine Nachkommastellen
 - Einheiten-Suffix
 - Anzahl der anzuzeigenden Zeichen
- bspw::\$display("%t@%m: y = %0d", \$time, y);
 erzeugt: 3.0 ns@add_tb: y = 5

Auslesen der Simulationszeit



- \$time aktuelle Systemzeit als ganze Zahl (int)
- \$realtime aktuelle Systemzeit als rationale Zahl (real)

Auslesen der Simulationszeit



- \$time aktuelle Systemzeit als ganze Zahl (int)
- \$realtime aktuelle Systemzeit als rationale Zahl (real)
- Anwendungsbeispiel: Zeitspanne zwischen zwei Signalflanken bestimmen

```
timescale 1 us / 10 ns
   module deltat;
     logic a=0;
                   alwavs #3
                                 a \le -a:
     logic b=0;
                   always #1.6 b \leq ~b;
     real aEvent:
                   always @a aEvent <= $realtime:
                    always @b
                                 delta <= $realtime - aEvent;
     real delta;
7
   endmodule
                                            10 us
                                                                                20 us
Time
    а
    b
aEvent
                                                     12
                                                                15
                                                                           18
                     0.200+ 1.8
                                 0.400+ 2
delav
                                            0.599+ 2.199+ 0.800+ 2.4
                                                                         2.600+ 1.+
```



- Erstellen effizienter Testpläne ist nicht trivial
 - Abdeckung maximieren (gezielt vs. zufällig)
 - Wiederverwendbarkeit maximieren
 - Überlappung minimieren



Chris Spear: SystemVerilog for Verification (Springer)



- Erstellen effizienter Testpläne ist nicht trivial
 - ► Abdeckung maximieren (gezielt vs. zufällig)
 - Wiederverwendbarkeit maximieren
 - Überlappung minimieren
- Multi-Domänen Cosimulation von Hardware und
 - Software
 - Event-basierte Kommunikationsprotokolle
 - kontinuierliche physikalische Prozesse



Chris Spear: SystemVerilog for Verification (Springer)



- Erstellen effizienter Testpläne ist nicht trivial
 - Abdeckung maximieren (gezielt vs. zufällig)
 - Wiederverwendbarkeit maximieren
 - Überlappung minimieren
- Multi-Domänen Cosimulation von Hardware und
 - Software
 - Event-basierte Kommunikationsprotokolle
 - kontinuierliche physikalische Prozesse
- Testgetriebene Entwicklung (TDD)



Chris Spear: SystemVerilog for Verification (Springer)



- Erstellen effizienter Testpläne ist nicht trivial
 - Abdeckung maximieren (gezielt vs. zufällig)
 - Wiederverwendbarkeit maximieren
 - Überlappung minimieren
- Multi-Domänen Cosimulation von Hardware und
 - Software
 - Event-basierte Kommunikationsprotokolle
 - kontinuierliche physikalische Prozesse
- Testgetriebene Entwicklung (TDD)
- ⇒ SystemVerilog bringt hier viele Verbesserungen
 - ► file IO
 - assertions, implications
 - (constrained) random
 - Klassen, Vererbung, Schnittstellen
 - Direct Programming Interface (DPI)



Chris Spear: SystemVerilog for Verification (Springer)

Universal Verification Methodology (UVM)



- SystemVerilog Klassenbibliothek
 - Monitor (uut Schnittstelle lesen)
 - Driver (uut Schnittstelle beobachten)
 - Sequencer (Transaktionssequenz aufbereiten)
 - Agent (Monitor + Driver + Sequencer)
 - Scoreboard (sammelt Verifikationsergebnisse)
- Sequences

 Sequences

 Driver

 Priver

 Verilog

 Wentler
- Vereinheitlichtes Vorgehen durch vordefinierte Phasen
 - build
 - connect
 - end of elaboration
 - start of simulation
 - run
 - extract/check/report
- ⇒ wird inzwischen von vielen Design-Tools unterstützt

1 min Murmelphase




- Warum haben Testbenches keine Ports?
- ► Wieviele always Blöcke werden zum Überprüfen der Setup- und Hold-Bedinungen an Registern benötigt?



Agenda



- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebunger
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung



Simulation vs. Synthese



- alle SystemVerilog Konstrukte sind grundsätzlich simulierbar
- aber nicht alle Simulatoren unterstützen den kompletten Sprachstandard
- nicht synthetisierbar sind
 - Signalinitialisierung bei der Deklaration
 - ▶ initial Blöcke
 - explizite Verzögerungen (per #)
 - die meisten Funktionen wie \$display, \$time, \$clog2
 - real Signale

Abgrenzung zu Verilog



- SystemVerilog ist Weiterentwicklung von Verilog (f
 ür Verifikation)
- Verilog immer noch weiter verbreitet
- im Rahmen der Veranstaltung nur wenige Unterschiede:
 - separater Datentypen statt logic
 - wire für Zuweisung per assign
 - reg für Zuweisungen in always Blöcken
 - keine spezifischen always Blöcke für
 - ► Flip-Flops: always @(posedge clk)
 - ► Latches: always @(clk, d)
 - kombinatorische Logik: always @*
- ⇒ für Studierende idR. leichter verständlich

Ausblick



- Viele Sprachkonstrukte können in kurzer Einführung nicht behandelt werden
 - Tasks, Funktionen und programm
 - Klassen und Vererbung
 - Verifikationsunterstützung
 - fork und join
 - Events
 - Präprozessor
 - ٠.
- ⇒ bei tieferem Interesse weitere Literatur verwenden



2 min Murmelphase



- ▶ Was ist der Unterschied zwischen localparam und parameter?
- Wozu werden Hardware-Beschreibungssprachen verwendet?
- Welche Konzepte bietet SystemVerilog zum Beherrschen von Design-Komplexität



Wiederholung: Schichtenmodell eines Computers




Anwendungs- software	Programme
Betriebs- systeme	Gerätetreiber
Architektur	Befehle Register
Mikro- architektur	Datenpfade Steuerung
	Addierer
Logik	Speicher
Digital- schaltungen	UND Gatter Inverter
Analog- schaltungen	Verstärker Filter
Bauteile	Transistoren Dioden
Physik	Elektronen

Agenda



- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebunger
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung








	1	0	1	1	0	Übertrag
		1	0	1	1	Summand
+		1	0	1	1	Summand
=	1	0	1	1	0	Summe



	1					Übertrag		<i>C</i> ₃	C_2	C_1	C_0
		1	0	1	1	Summand		A_3	A_2	A_1	A_0
+		1	0	1	1	Summand		B_3	B_2	B_1	B_0
=	1	0	1	1	0	Summe	S_4	S ₃	S_2	S_1	S_0




	1	0	1	1	0	Übertrag	C_4	C_3	C_2	C_1	C_0
		1	0	1	1	Summand			A_2		
+		1	0	1	1	Summand		B_3	B_2	B_1	B_0
=	1	0	1	1	0	Summe	S_4	S_3	S_2	S_1	S_0




Halbaddierer





Halbaddierer







Α	В	C_o	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Halbaddierer









Volladdierer









Α	В	C_i	Co	S
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		

Volladdierer








Α	В	C_i	C_o	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1


Volladdierer





Ripple-Carry-Adder





- Überträge werden über Kette von 1 bit Volladdierern vom LSB zum MSB weitergegeben
- ⇒ langer kritischer Pfad (steigt linear mit Bitbreite)
- schnellere Addierer müssen Übertragskette aufbrechen (benötigen dafür mehr Hardware)
 - Conditional Sum Adder (CSA)
 - Carry-Lookahead Adder (CLA)
 - Prefix-Addierer

Subtrahierer




- ▶ kann mit Addition und Negation realisiert werden: A B = A + (-B)
- Negation im Zweierkomplement: Komplement und Imkrement

Subtrahierer



- ▶ kann mit Addition und Negation realisiert werden: A B = A + (-B)
- Negation im Zweierkomplement: Komplement und Imkrement
- ⇒ RCA mit NOT-Gatter an B-Eingängen und 1 am ersten C_i



Vergleich: Kleiner als




▶ kann mit Subtraktion realisiert werden: $A < B \Leftrightarrow A - B < 0$

Vergleich: Kleiner als




▶ kann mit Subtraktion realisiert werden: $A < B \Leftrightarrow A - B < 0$



Vergleich: Gleichheit




▶ Bitweise XNOR und OR-Baum



Shifter




- A um B Stellen nach links/rechts verschieben
- Strategien zum Auffüllen der freien Stellen:
 - ▶ logischer Rechts- oder Linksshift: Auffüllen mit Nullen
 - umlaufender Rechts- oder Linksshift: Auffüllen mit den aus der anderen Seite herausfallenden Bits (Rotation)
 - arithmetischer Rechtsshift: Auffüllen mit Vorzeichen des als Zweierkomplement interpretierten Dateneingangs (entspricht Division durch 2^{Schiebedistanz})
 - ► arithmetischer Linksshift: Auffüllen mit Nullen (entspricht Multiplikation mit 2^B)




Barrel-Shifter mit variabler Shift-Weite





Barrel-Shifter mit variabler Shift-Weite





Arithmetische Shifter als Multiplizierer und Dividierer



- Schieben um n Stellen nach links multipliziert den Zahlenwert mit 2ⁿ
 - $00001_2 <<< 3 = 01000_2 (1 \cdot 2^3 = 8)$
 - ► $11101_2 <<< 2 = 10100_2(-3 \cdot 2^2 = -12)$

Arithmetische Shifter als Multiplizierer und Dividierer



- Schieben um n Stellen nach links multipliziert den Zahlenwert mit 2ⁿ
 - $00001_2 <<< 3 = 01000_2(1 \cdot 2^3 = 8)$
 - ▶ $11101_2 <<< 2 = 10100_2(-3 \cdot 2^2 = -12)$
- Multiplikation mit Konstanten kann aus Shift und Addition zusammengesetzt werden:
 - $a \cdot 6 = a \cdot 110_2 = (a < < 2) + (a < < 1)$

Arithmetische Shifter als Multiplizierer und Dividierer




- Schieben um n Stellen nach links multipliziert den Zahlenwert mit 2ⁿ
 - $00001_2 <<< 3 = 01000_2 (1 \cdot 2^3 = 8)$
 - ▶ $11101_2 <<< 2 = 10100_2(-3 \cdot 2^2 = -12)$
- Multiplikation mit Konstanten kann aus Shift und Addition zusammengesetzt werden:
 - $a \cdot 6 = a \cdot 110_2 = (a <<< 2) + (a <<< 1)$
- Schieben um n Stellen nach rechts dividiert den Zahlenwert durch 2ⁿ

 - ► $100000_2 >>> 2 = 111000_2(-32/2^2 = -8)$

Agenda



- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebungen
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung



Verbesserung durch Lehrevaluation?



- ausführlichere Einordnung der Vorlesung in Gesamtkontext
- Diskussionspausen am Ende von Themenkomplexen
- ausführlichere Überleitung zwischen Themenkomplexen

Zusammenfassung und Ausblick



- Mehr SystemVerilog für Testumgebungen
- SystemVerilog Ausblick
- Arithmetische Grundschaltungen
- Nächste Vorlesung behandelt
 - Organisation eines einfachen Modellrechners