# Digitaltechnik Wintersemester 2017/2018 9. Übung



## Andreas Engel, Raad Bahmani


**KW51** 

Die Präsenzübungen werden in Kleingruppen während der wöchentlichen Übungsstunde bearbeitet. Bei Fragen hilft Ihnen Ihr Tutor gerne weiter. Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.

#### Übung 9.1 Endliche Automaten - Wiederholung

[15 min]

Gegeben ist folgendes Schaltwerk eines endlichen Automaten:



- a) Handelt es sich um einen Mealy- oder Moore-Automaten?
- b) Erstellen Sie die Zustandsübergangs- und Ausgabetabellen

c) Zeichnen Sie das FSM-Diagramm. Verwenden Sie dabei die Minterme der Zustandskodierung als Zustandsnamen.


d) Beschreiben Sie kurz das funktionale Verhalten des Automaten.

## Übung 9.2 Metastabilität

[15 min]

Das Schaltverhalten eines Inverters kann durch folgende Transferfunktion (stark vereinfacht) beschrieben werden:

$$V_{\mathrm{out}} = \begin{cases} V_{\mathrm{DD}} & \text{für } V_{\mathrm{in}} \leq V_{\mathrm{IL}} \\ (V_{\mathrm{IH}} - V_{\mathrm{in}}) \cdot \frac{v_{\mathrm{DD}}}{v_{\mathrm{IH}} - v_{\mathrm{IL}}} & \text{für } V_{\mathrm{IL}} < V_{\mathrm{in}} < V_{\mathrm{IH}} \\ \\ \mathrm{GND} & \text{für } V_{\mathrm{in}} \geq V_{\mathrm{IH}} \end{cases}$$




 $\label{eq:model} \mbox{Im folgenden seien $V_1$ und $V_2$ die Ausgangsspannungen der beiden Inverter der bistabilen Grundschaltung mit $V_1$ die Ausgangsspannungen der beiden Inverter der bistabilen Grundschaltung mit $V_2$ die Ausgangsspannungen der beiden Inverter der bistabilen Grundschaltung mit $V_2$ die Ausgangsspannungen der beiden Inverter der bistabilen Grundschaltung mit $V_2$ die Ausgangsspannungen der beiden Inverter der bistabilen Grundschaltung mit $V_2$ die Ausgangsspannungen der beiden Inverter der bistabilen Grundschaltung mit $V_2$ die Ausgangsspannungen der beiden Inverter der bistabilen Grundschaltung mit $V_2$ die Ausgangsspannungen der beiden Inverter der bistabilen Grundschaltung mit $V_2$ die Ausgangsspannungen der beiden Inverter der bistabilen Grundschaltung mit $V_2$ die Ausgangsspannungen der beiden Grundschaltung mit $V_2$ die Ausgangsspannungen der beiden Grundschaltung der beiden Gr$ 

$$V_{\rm DD} = 5 \, \mathrm{V}$$

$$V_{\rm IL} = 1 \, \rm V$$
$$V_{\rm IH} = 2 \, \rm V$$

$$V_{\rm IH} = 2V$$



a) Geben Sie  $V_1$  und  $V_2$  für die beiden stabilen Zustände der bistabilen Grundschaltung an.

b) Geben Sie  $V_1$  und  $V_2$  für den metastabilen Zustand der bistabilen Grundschaltung an.

c) Erläutern Sie anhand der Transferfunktion des Inverters den qualitativen Unterschied zwischen stabilen und metastabilen Zuständen.


### Übung 9.3 Asynchrone Eingänge

[10 min]


Das Erkennen von Umschaltvorgängen asynchroner Signale (bspw. von externen Tastern) wird als "edge detection" bezeichnet. Dadurch können bestimmte Vorgänge in einer synchronen sequentiellen Schaltung durch einen externen Trigger genau einmal ausgelöst werden, auch wenn dieser Trigger sehr viel länger als eine Taktphase aktiv ist. Das wesentliche Problem bei einer solchen Flankenerkennung ist, dass das asynchrone Triggersignal auch unmittelbar vor oder nach der steigenden Taktflanke der synchronen Schaltung umschalten kann. Dadurch kann das Einhalten von Setup- und Hold-Zeiten nicht garantiert werden.

a) Entwerfen Sie eine synchrone sequentiele Schaltung mit einem asynchronen Eingang *E*, einem Taktsignal CLK und einem synchronen Ausgang *Y*. Nach jeder *steigenden* Flanke an *E* soll *Y* für *genau* einen CLK-Zyklus High, und ansonsten Low sein.

b) Ergänzen Sie folgendes Timing-Diagramm für Ihre Schaltung mit  $t_{\rm pcq}=t_{\rm ccq}=t_{\rm pd}=t_{\rm cd}=2\,{\rm ns}$  für alle Gatter sowie  $t_{\rm setup}=t_{\rm hold}=1\,{\rm ns}$ . Gehen Sie dabei davon aus, dass metastabile Zustände von Flip-Flops nach 6 ns in den stabilen Zustand übergehen, der dem Zustand des Dateneingangs genau zur Taktflanke entspricht.



Gegeben ist folgendes synchrones Schaltnetz inkl. Timing-Charakteristiken:





a) Für welche Flip-Flops wird die Hold-Bedingung um wie viele Pikosekunden nicht erfüllt? Wie kann dies durch Einfügen weiterer Gatter (ausschließlich NOT, AND und XOR) behoben werden, ohne die Funktion der Schaltung zu ändern?

b) Mit welcher Taktfrequenz kann die modifizierte Schaltung maximal betrieben werden, wenn man die Leitungsverzögerungen außer Acht lässt?

c) Mit welcher Taktfrequenz kann die modifizierte Schaltung maximal betrieben werden, wenn die Leitungsverzögerungen auf den Taktleitungen berücksichtigt werden. Gehen Sie von einer Signalausbreitungsgeschwindigkeit von  $2 \cdot 10^8$  m/s aus.

Gegeben ist folgendes synchrones Schaltnetz inkl. Timing-Charakteristiken:





a) Nutzt diese Schaltung zeitliche oder räumliche Parallelität? Was wäre notwendig, um das andere Parallelitätsprinzip auszunutzen?

b) Geben Sie die minimale Latenz der Schaltung in Takten und Pikosekunden an. Wie groß kann der Durchsatz ohne Modifikation der Schaltung maximal werden?

c) Wie groß kann der Durchsatz durch Modifikation der Schaltung maximal werden. Dafür stehen ausschließlich Flip-Flops sowie NOT und XOR Gatter zur Verfügung. Wie wirkt sich diese Modifikation auf die Latenz der Schaltung (in Takten und Pikosekunden) aus?