

Digitaltechnik

Wintersemester 2017/2018

11. Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT





1. Einleitung
2. Mehr SystemVerilog für kombinatorische Logik
3. SystemVerilog für sequentielle Logik
4. SystemVerilog für Zustandsautomaten
5. SystemVerilog für parametrisierte Module
6. SystemVerilog für Testumgebungen
7. Zusammenfassung

Einleitung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

1111010010110000101111111011101100001101
1001111110100111010011001000111101011001
0111000011010110011011101000011100100100
0111100100010010000001001011000001101001
1000111100001011101100110010101000000110
1110010100101000110110001100010100111001
01001110001100111111111101110100111101111
101010001011011010001111111101011011110
1100100101101000111110101111011100110000
1000100001111001110100001100000000110101
0111110000100111100011110010101000100110
1011010011101111111011101100010100100010
0011001100001001000010100001100101110111
1110010101011100010000101010001101101101
1100011111110100101010011000000010111111
0001100001000010111000001100100010011011



- ▶ Zusammenlegung von Übungsgruppen ab KW 02
 - ▶ G20 → G12
 - ▶ Do 13:30-15:10 S103/313
 - ▶ Tobias Stöckert
 - ▶ Michael Tilli



- ▶ Zusammenlegung von Übungsgruppen ab KW 02
 - ▶ G20 → G12
 - ▶ Do 13:30-15:10 S103/313
 - ▶ Tobias Stöckert
 - ▶ Michael Tilli

 - ▶ Klausurvorbereitung
 - ▶ Anmeldung für Fachprüfung bis 31.01.2018
 - ▶ erwartete Bearbeitungszeit für Ü1 bis Ü5 ergänzt
 - ▶ SystemVerilog Syntax-Blatt bis Ende KW02 im Moodle verfügbar
 - ▶ Wiederholung spezifischer Fragen am 05.02.18
- ⇒ Themen im Moodle vorschlagen

Nicht nochmal Plätzchen backen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- Aktualisierung im der Back-Pipeline im Moodle verfügbar (V10)



Rückblick auf die letzte Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Historie von Hardwarebeschreibungssprachen
- ▶ SystemVerilog für kombinatorische Logik
- ▶ SystemVerilog Modulhierarchie



Harris 2013
Kap. 4.1-4.3

Wiederholungs-Bedarf laut Moodle Abfrage und Übungen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Details zu `<signal>[<range>]`
- ▶ Struktur- und Verhaltensbeschreibung
- ▶ Operatoren und Präzedenzen
- ▶ Installation / Verwendung der **Simulations und Synthesetools**

Wiederholung:

Bindung von Operatoren (**Präzedenz**)



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ `[]` Zugriff auf Vektorelement (höchste Präzedenz)
- ▶ `~, !, -, &, ^` unäre Operatoren: NOT, Negation, Reduktion
- ▶ `*, /, %` Multiplikation, Division, Modulo
- ▶ `+, -` Addition, Subtraktion
- ▶ `<<, >>, <<<, >>>` logischer und arithmetischer Shift
- ▶ `<, <=, >, >=` Vergleich
- ▶ `==, !=` gleich, ungleich
- ▶ `&, ~&` bitweise AND, NAND
- ▶ `^, ~^` bitweise XOR, XNOR
- ▶ `|, ~|` bitweise OR, NOR
- ▶ `&&` logisches AND (Vektoren sind genau dann wahr,
- ▶ `||` logisches OR wenn wenigstens ein Bit 1 ist)
- ▶ `?:` ternärer Operator
- ▶ `{}` Konkatination (niedrigste Präzedenz)




- ▶ Anleitung im Markdown Format
- ▶ Icarus-Verilog Installer setzt PATH unter Windows nicht
- ▶ Skripte wurden aktualisiert
- ▶ Skripte werden aus Kommandozeile aufgerufen

Simulation von SystemVerilog

Icarus-Verilog + GTKWave



TECHNISCHE
UNIVERSITÄT
DARMSTADT




```
1 > cd sv/examples
2 > ../bin/sim.sh nand3_tb nand3_tb.sv nand3.sv inv.sv and3.sv
3 VCD info: dumpfile nand3_tb.vcd opened for output.
4 FINISHED nand3_tb
5 GTKWave Analyzer v3.3.86 (w)1999-2017 BSI
6
7 [0] start time.
8 [8000] end time.
```

Synthese von SystemVerilog

Yosys + GraphViz



TECHNISCHE
UNIVERSITÄT
DARMSTADT



```
1 > cd sv/examples
2 > ../bin/synth.sh nand3 nand3.sv inv.sv and3.sv
3 nand3.dot
4 nand3.pdf
```

Überblick der heutigen Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Mehr SystemVerilog für kombinatorische Logik
- ▶ SystemVerilog für sequentielle Logik
- ▶ SystemVerilog für Zustandsautomaten
- ▶ SystemVerilog für parametrisierte Module
- ▶ SystemVerilog für Testumgebungen



Harris 2013
Kap. 4.4-4.8
Seite 190 - 218

Mehr SystemVerilog für kombinatorische Logik



TECHNISCHE
UNIVERSITÄT
DARMSTADT

0010111011010000000111011001110001000110
1011110011000111000011110011101011111000
1001000111001110011111111010101111010000
0110011101100100100000101100111101111000
0010011011000100100010011101111110111010
0110000101010110101000100100010000001011
0110110110011111001011101110100001100011
100011001101100000000010000010010001101
10010111011111111100101110101111000110001
0000100011011010111100011110101111101110
0010101010010110110101110100000010111011
0110001110011000010000000100101100101011
11011010000000010001101110100000101011110
1101100100100101010010101100100100101000
0001011000000001011101000100001100111010
0110101101111011001011010111110000100010

Auswahl wichtiger Datentypen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ bit = {1'b0, 1'b1} (zweiwertige Logik)
- ▶ logic = {1'b0, 1'b1, 1'bx, 1'bz} (vierwertige Logik)


Vektoren und Arrays



TECHNISCHE
UNIVERSITÄT
DARMSTADT

vecarr.sv

```
1 // Deklaration
2 logic [7:0] bitVector = 8'hAB; // 8 bit Vektor [MSB:LSB]
3 logic bitArray [0:7]; // 8 bit Array [first:last]
4
5 // Zugriffe / Modifikation
6 initial begin
7     #1 bitVector = 8'hCD; // alle Vektorbits überschreiben
8     #1 bitVector[5] = 1'b1; // Vektorbits einzeln überschreiben
9     #1 bitVector[3:0] = 4'hF; // Vektorbereich überschreiben
10
11     // Arrays-Zugriff nur elementweise möglich
12     for (int i=0; i<$size(bitArray); i++) #1 bitArray[i] = bitVector[i];
13 end
```



Vektoren-Operationen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

vecop.sv

```
1 module vecop(input logic [3:0] A, input logic [3:0] B,  
2               output logic U, V, output logic [3:0] W,  
3               output logic [1:0] X, output logic [5:0] Y,  
4               output logic [7:0] Z);  
5  
6 // Reduktion  
7 assign U = & A; // U = A[0] & A[1] & A[2] & A[3]  
8  
9 // logische Verknüpfung  
10 assign V = A && B; // V = (A[0] | A[1] | A[2] | A[3])  
11 // & (B[0] | B[1] | B[2] | B[3])  
12  
13 // bitweise Verknüpfung  
14 assign W = A & B; // W[0] = (A[0] & B[0]), W[1] = (A[1] & B[1])  
15 // W[2] = (A[2] & B[2]), W[3] = (A[3] & B[3])  
16  
17 // Konkatenation  
18 assign {X,Y} = {A,B}; // X = A[3:2], Y[5:4] = A[1:0], Y[3:0] = B  
19  
20 // (unsigned) Arithmetik  
21 assign Z = A * B;  
22  
23 endmodule
```

Einschränkungen von Arrays



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ nicht als Ports verwendbar
- ▶ kein „part select“, `bspw. assign bitArray[3:0] = 4'hF;`
- ▶ keine Zuweisung ganzer Arrays, `bspw. assign bitArray2 = bitArray;`
- ▶ keine Initialisierung bei der Deklaration
- ▶ keine Reduktion / Konkatenation
- ▶ keine bitweisen / logischen / arithmetischen Operationen


Speicher als Vektor-Arrays



TECHNISCHE
UNIVERSITÄT
DARMSTADT

memory.sv


```
1 // Breite Tiefe
2 logic [3:0] mem [0:15]; // 16 Worte zu je 4 bit
3
4 initial for (int i=0; i<$size(mem); i++) #1 mem[i] = i;
```



Fallunterscheidungen (case) Siebensegment-Anzeige

sevenseg.sv

```
1 module sevenseg (input logic [3:0] A,  
2                   output logic [6:0] S);  
3     always_comb case (A)  
4       0: S = 7'b011_1111;  
5       1: S = 7'b000_0110;  
6       2: S = 7'b101_1011;  
7       3: S = 7'b100_1111;  
8       4: S = 7'b110_0110;  
9       5: S = 7'b110_1101;  
10      6: S = 7'b111_1101;  
11      7: S = 7'b000_0111;  
12      8: S = 7'b111_1111;  
13      9: S = 7'b110_1111;  
14      default: S = 7'b000_0000;  
15    endcase  
16 endmodule
```



- ▶ case darf nur in always Blöcken verwendet werden
- ▶ für kombinatorische Logik müssen alle Eingabe-Optionen abgedeckt werden
- ▶ explizit oder per default („alle anderen“)

Fallunterscheidungen (casez)


Prioritätsencoder



TECHNISCHE
UNIVERSITÄT
DARMSTADT

priority_encoder.sv

```
1 module priority_encoder(input  logic [3:0] A,  
2                        output logic [3:0] Y);  
3     always_comb casez(A)  
4         4'b1??? : Y = 4'b1000; // ? = don't care  
5         4'b01?? : Y = 4'b0100;  
6         4'b001? : Y = 4'b0010;  
7         4'b0001 : Y = 4'b0001;  
8         default : Y = 4'b0000;  
9     endcase  
10 endmodule
```





- ▶ Reihenfolge im Quellcode nicht relevant
 - ▶ „nebenläufige Signalzuweisungen“ (concurrent signal assignments)
 - ▶ *Achtung:* das gilt nicht (immer) für Signalzuweisungen *innerhalb* von `always_comb` Blöcken
- ▶ werden immer ausgeführt, wenn sich ein Signal auf der rechten Seite ändert
 - ⇒ interne Zustände, die nicht (transitiv) von aktuellen Eingängen abhängen, können nicht dargestellt werden
 - ⇒ für sequentielle Logik ist anderes Sprachkonstrukt notwendig

SystemVerilog für sequentielle Logik



TECHNISCHE
UNIVERSITÄT
DARMSTADT

011111000011000100100011000000000001101110
0001010100001010101111011111010100000100
0100001000110010111011001111011110010100
1101100110011011110111100110000001000000
1010100000100101011111110010100011000010
0001001100001111000100001110111101010010
1000011110110111110100011101000101001100
0010010110010100110011010110001000000100
101111101001110111101011000010111001111011
0110010001101110010010001011111100010000
1100010110111100100100110010010110011011
01111110110000110100100110010100100101101
10100110010011010011011000000000111011011
111111100111110010111110101011001000000110
1001110010011111101101001011110110000001
0100001001110001110111011100000100000001

Grundkonzept von **always** Blöcken


- ▶ **always <instruction>** führt eine Instruktion als Endlosschleife aus
- ▶ durch Klammerung (**begin end**) werden Instruktionen zusammengefasst
- ▶ alle **always** Blöcke werden parallel (**nebenläufig**) ausgeführt
- ▶ **ohne explizite Verzögerungsangaben** wird die simulierte Systemzeit (abgesehen von „Deltazyklen“) durch die Ausführung nicht erhöht
- ▶ **# <tval>** verzögert die Ausführung *des umgebenden always blocks*

Delay.java

```
1 boolean a;  
2 while (true) {  
3     a = true;  
4     Thread.sleep(1);  
5     a = false;  
6     Thread.sleep(2);  
7 }
```

delay.sv

```
1 logic a;  
2 always begin  
3     a = 1;  
4     #1;  
5     a = 0;  
6     #2;  
7 end  
8  
9 logic b=0;  
10 always #0.5 b=!b;
```




Interpretation von Verzögerungszeiten

- ▶ `'timescale <base> / <precision>` vor Modul spezifiziert
 - ▶ Zeitbasis (<base>), mit der die Verzögerungsangabe (<tval>) multipliziert wird
 - ▶ Genauigkeit (<precision>), auf welche die Verzögerungszeit gerundet wird
- ▶ für <tval> kann arithmetischer Ausdruck verwendet werden, der auch von variablen Signalen abhängig sein darf

delay.sv

```
1 'timescale 1 ns / 10 ps
2
3 module delay;
4   logic c=0;
5   always #(1/3.0) c=!c; // 0.33 ns
6
7   logic [3:0] d=0;
8   always #(d+1) d=d+1;
9 endmodule
```



- ▶ `@ <expr>` wartet auf Änderung von kombinatorischem Ausdruck `<expr>`
- ▶ `@(posedge <expr>)` wartet auf steigende Flanke von `<expr>`
($0 \rightarrow 1, x \rightarrow 1, z \rightarrow 1, 0 \rightarrow z, 0 \rightarrow x$)
- ▶ `@(negedge <expr>)` wartet auf fallende Flanke von `<expr>`
($1 \rightarrow 0, x \rightarrow 0, z \rightarrow 0, 1 \rightarrow z, 1 \rightarrow x$)
- ▶ `@(<event> or <event>)` wartet auf Eintreten eines der aufgelisteten Ereignisse
 - ▶ or kann auch durch `,` ersetzt werden
 - ▶ wird auch als *Sensitivitätsliste* bezeichnet
- ▶ `@*` wartet auf Änderung eines der im `always` Block gelesen Signale
- ▶ Warte-Statements können an beliebiger Stelle im `always` Block stehen


Warten auf Ereignisse



TECHNISCHE
UNIVERSITÄT
DARMSTADT

events.sv

```
1 logic a=0,b=0;
2 always #3 a=!a;
3 always #10 b=!b;
4
5 logic c,d,e,f,g;
6 always @a c=a^b;
7 always @(posedge a) d=a^b;
8 always @(negedge a) e=a^b;
9 always @(a,b) f=a^b;
10 always @* g=a^b;
11
12 logic h=0,i=0;
13 always @(a&b) h=!h;
14 always @(posedge a&b) i=!i;
```





- ▶ blockierende Zuweisungen: `<signal> = <expr>;`
 - ▶ `<expr>` wird ausgewertet und an `<signal>` zugewiesen, *bevor* nächste Zuweisung behandelt wird
 - ⇒ blockierende Zuweisungen werden in gegebener Reihenfolge (sequentiell) abgehandelt



- ▶ blockierende Zuweisungen: `<signal> = <expr>;`
 - ▶ `<expr>` wird ausgewertet und an `<signal>` zugewiesen, *bevor* nächste Zuweisung behandelt wird
 - ⇒ blockierende Zuweisungen werden in gegebener Reihenfolge (sequentiell) abgehandelt
- ▶ Nicht-blockierende Zuweisungen: `<signal> <=> <expr>;`
 - ▶ `<expr>` aller nicht-blockierenden Zuweisungen in einer Sequenz werden ausgewertet, aber *noch nicht* an `<signal>` zugewiesen
 - ▶ Zuweisung an `<signal>` erfolgt erst bei Fortschreiten der Systemzeit (# oder @)
 - ⇒ nicht-blockierende Zuweisungen werden nebenläufig (parallel) abgehandelt


Zuweisungssequenzen in always Blöcken



TECHNISCHE
UNIVERSITÄT
DARMSTADT

non_blocking.sv

```
1  logic [3:0] a = 0;
2  always #10 a++;
3
4  logic [3:0] b,c,d,
5              e,f,g;
6  always @a begin
7      b <= a+2;
8      c <= b;
9
10     d = a+2;
11     e = d;
12
13     f = c;
14     #1;
15     g = c;
16 end
```





- ▶ **initial** <instruction>
 - ▶ entspricht **always begin <instruction> @(0); end**
 - ⇒ für Initialisierung in der *Simulation* verwenden



- ▶ `initial <instruction>`
 - ▶ entspricht `always begin <instruction> @(0); end`
 - ⇒ für Initialisierung in der *Simulation* verwenden

- ▶ `always_comb <instruction>`
 - ▶ verbessert `always @*` `<instruction>`
 - ▶ einmalige Ausführung zu Beginn der Simulation, auch wenn sich Eingabesignale noch nicht geändert haben
 - ▶ Fehlermeldung, wenn selbes Signal aus verschiedenen `always_comb` Blöcken geschrieben werden soll
- ⇒ für (komplexe) kombinatorische Logik (`for`, `if` `else`, `case`, `casez`) verwenden



- ▶ `initial <instruction>`
 - ▶ entspricht `always begin <instruction> @(0); end`
 - ⇒ für Initialisierung in der *Simulation* verwenden

- ▶ `always_comb <instruction>`
 - ▶ verbessert `always @* <instruction>`
 - ▶ einmalige Ausführung zu Beginn der Simulation, auch wenn sich Eingabesignale noch nicht geändert haben
 - ▶ Fehlermeldung, wenn selbes Signal aus verschiedenen `always_comb` Blöcken geschrieben werden soll
 - ⇒ für (komplexe) kombinatorische Logik (`for`, `if else`, `case`, `casez`) verwenden

- ▶ *Achtung:* Icarus-Verilog unterstützt `always_comb` (noch) nicht
- ⇒ wird durch `always @*` ersetzt

Modellierung von Speicherelemente


always Blöcke für Latches und Flip-Flops



TECHNISCHE
UNIVERSITÄT
DARMSTADT



latch.sv

```
1 module latch (input logic CLK,D,  
2               output logic Q);  
3  
4   always_comb if (CLK) Q <= D;  
5  
6 endmodule
```



dff.sv

```
1 module dff (input logic CLK,D,  
2             output logic Q);  
3  
4   always @(posedge CLK) Q <= D;  
5  
6 endmodule
```



Spezialisierte `always` Blöcke für Speicherelemente



- ▶ `always_latch` <instruction>

- ▶ entspricht `always_comb` <instruction>

- ▶ *Achtung:* Latches werden in synchronen Schaltungen kaum benutzt

- ⇒ idR. durch Fehler in der HDL-Beschreibung verursacht

- ▶ `always_ff` <instruction>

- ▶ entspricht `always` <instruction>


- ▶ vergleichbare Verbesserungen wie bei `always_comb`

⇒ Synthese-Tools erkennen Absicht des Designers besser und können bei ungeeigneter HDL-Beschreibung warnen

Rücksetzbare Flip-Flops


dffar.sv

```
1 // asynchron rücksetzbar
2 module dffar (input logic CLK,RST,D,
3               output logic Q);
4
5     always_ff @(posedge CLK, posedge RST)
6         if (RST) Q <= 0;
7         else    Q <= D;
8
9 endmodule
```



dffr.sv

```
1 // synchron rücksetzbar
2 module dffr (input logic CLK,RST,D,
3              output logic Q);
4
5     always_ff @(posedge CLK)
6         if (RST) Q <= 0;
7         else    Q <= D;
8
9 endmodule
```




Flip-Flop mit Taktfreigabe



TECHNISCHE
UNIVERSITÄT
DARMSTADT

dffe.sv

```
1 module dffe (input logic CLK,RST,D,EN, output logic Q);  
2  
3   always_ff @(posedge CLK)  
4     if (RST) Q <= 0;  
5     else if (EN) Q <= D;  
6  
7 endmodule
```



Allgemeine Regeln für Signalzuweisungen (synchrone sequentielle Logik)



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ **interne Zustände**
 - ▶ innerhalb von `always_ff @(posedge CLK)`
 - ▶ mit nicht-blockierende Zuweisungen
 - ▶ *möglichst nur ein/wenige Zustände pro `always` block*
- ▶ **einfache kombinatorische Logik** durch nebenläufige Zuweisungen (`assign`)
- ▶ **komplexere kombinatorische Logik:**
 - ▶ innerhalb von `always_comb`
 - ▶ mit blockierenden Zuweisungen
- ▶ **ein Signal darf nicht**
 - ▶ von mehreren nebenläufigen Prozessen (`assign` oder `always`) beschrieben werden
 - ▶ **innerhalb eines `always` Blocks** mit blockierenden und nicht-blockierenden Zuweisungen beschrieben werden

SystemVerilog für Zustandsautomaten





TECHNISCHE
UNIVERSITÄT
DARMSTADT

0001101010001111010111100001100111010110
0010110110001101011011011101001001010010
1011010100111100101001111001101011011011
0110100001001000101011001111010101101100
01101011111111100010101001011100000010001
1001011110110000011111001010011111110100
00010000100111111111100011010000111111011
100000111010100001010011000011000111100
0011100111000011000110100010111100110110
1110110110101011010100001001001001011011
1100100001011001110101010001000000101101
0000010001111100100101100010110011111111
0111111100100011000001111110000000110101
1000100010010100110110100101011000000100
1100000100111010001010010010011011010011
0010110111010101101001100110011111011100



- ▶ Logikvektor oder enum für Zustände
- ▶ rücksetzbares Flip-Flop als Zustandsspeicher
- ▶ kombinatorische next-state Logik per case in always_comb
- ▶ kombinatorisches Ausgabe-Logik per
 - ▶ nebenläufige Zuweisungen (Moore)
 - ▶ case in always_comb (Mealy)

Moore- und Mealy-Automat für 1101 Mustererkennung




Moore FSM für 1101 Mustererkennung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

pattern/moore.sv

```
1 module moore (input logic CLK, RST, A, output logic Y);
2
3 logic [2:0] state, nextstate;
4 always_ff @(posedge CLK) state <= RST ? 0 : nextstate;
5
6 always_comb case (state)
7     0:      nextstate = A ? 1 : 0;
8     1:      nextstate = A ? 2 : 0;
9     2:      nextstate = A ? 2 : 3;
10    3:      nextstate = A ? 4 : 0;
11    default: nextstate = A ? 2 : 4;
12 endcase
13
14 assign Y = state == 4;
15 endmodule
```




Mealy FSM für 1101 Mustererkennung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

pattern/mealy.sv

```
1 module mealy (input logic CLK, RST, A, output logic Y);
2
3 logic [1:0] state, nextstate;
4 always_ff @(posedge CLK) state <= RST ? 0 : nextstate;
5
6 always_comb case (state)
7 0:      nextstate = A ? 1 : 0;
8 1:      nextstate = A ? 2 : 0;
9 2:      nextstate = A ? 2 : 3;
10 default: nextstate = A ? 1 : 0;
11 endcase
12
13 always_comb case (state)
14 3:      Y = A ? 1 : 0;
15 default: Y = 0;
16 endcase
17 endmodule
```



SystemVerilog für parametrisierte Module



TECHNISCHE
UNIVERSITÄT
DARMSTADT

0001111111000010001101000001101110111001
0010010001010000111111001000000011111100
0001100110010110100110111000001010101011
1111100110000101110100110010001010111010
0000111000100000000111001101101110101010
1001010100000110000011011001011000101100
1011101110100001000101100110111111111111
00110111110010101001010100000100001001
1000100010001011100000000101100011000101
1111000111001110100010100000001100110011
1111011011010100000011110110000001000100
0011110001000011110100110110101001010100
1100111100001001111110001011110111011000
0001010111011000110001101110100101000110
1001101100101011000101011100100000101100
011010110111100001001101101010101111011100

Parametrisierte Module

- ▶ neben Ein- und Ausgaben kann Modulschnittstelle auch parameter definieren
- ▶ parametrisierte Eigenschaften werden bei Instanziierung durch konkrete Werte ersetzt
 - ▶ zur Laufzeit nicht änderbar
 - ▶ vergleichbar mit C-Präprozessor oder Java-Generics
- ▶ typische Parameter: Port-Breite, Speichertiefe, ...

mux.sv

```
1 module mux
2   #(parameter WIDTH=8)
3   (input  logic [WIDTH-1:0] A,B,
4    input  logic S,
5    output logic [WIDTH-1:0] Y);
6
7   assign Y = S ? A : B;
8
9 endmodule
```

mux_tb.sv

```
1 module mux_tb;
2
3   localparam W=4;
4
5   logic [W-1:0] a=4,b=3,y;
6   logic s;
7
8   mux #(W) uut (a,b,s,y);
9
10 endmodule
```


- ▶ Anzahl von Submodulen hängt oft von Parameter ab
- ⇒ generische Instanziierung mit if else und for notwendig

```
shift_reg.sv
1 module shift_reg #(parameter WIDTH=8,
2                     parameter DEPTH=32)
3     (input  logic CLK, RST,
4      input  logic [WIDTH-1:0] D,
5      output logic [WIDTH-1:0] Q)
6
7     logic [WIDTH-1:0] c [0:DEPTH];
8     assign c[0] = D;
9     assign Q    = c[WIDTH];
10
11     genvar i; // für Schleife im generate-Block
12     generate // für SystemVerilog optional
13         for (i=0; i<DEPTH; i++) begin
14             dff #(WIDTH) r (.CLK(CLK), .RST(RST), .D(c[i]), .Q(c[i+1]));
15         end
16     endgenerate
17 endmodule
```

SystemVerilog für Testumgebungen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

0100000100111010011111101110001101010110
1111111000010111000010010101111100111000
1000001101111110001101001010000000101001
0101110011101100011001111101110010000110
0100101011111111010110110101111111000101
1100111101110010110001111000101110010111
0011110000100110110100100111100101001010
010011001110000001011011000100011011
1111110101110101011011110010010111101000
1001110110111100011011100010101110110111
1010011011010011010111100010110101001000
0010100110001011110010011001101111101100
1001101111000100101010100101000100110001
01101111111111001110011011011000011000011
1111001001010111001010100101011000011101
0011000110111011100111010101100011010011



- ▶ HDL-Programm zum Testen eines anderen HDL-Moduls
 - ▶ im Hardware-Entwurf schon lange üblich
 - ▶ ... seit einigen Jahren auch im Software-Bereich (JUnit etc.)
- ▶ Getestetes Modul
 - ▶ Device under test (DUT), Unit under test (UUT)
- ▶ Testrahmen werden nicht synthetisiert
 - ▶ Nur für Simulation benutzt
- ▶ Arten von Testrahmen
 - ▶ Einfach: Legt nur feste Testdaten an und zeigt Ausgaben an
 - ▶ Selbstprüfend: Prüft auch noch, ob Ausgaben den Erwartungen entsprechen
 - ▶ Selbstprüfend mit Testvektoren: Auch noch mit variablen Testdaten

Beispiel



TECHNISCHE
UNIVERSITÄT
DARMSTADT

silly/function.sv

```
1 module sillyfunction(input logic a, b, c,  
2                       output logic y);  
3  
4     assign y = ~b & ~c | a & ~b;  
5  
6 endmodule
```

Einfacher Testrahmen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

silly/tb.sv

```
1 module tb;
2     logic a, b, c, y;
3     sillyfunction uut(a, b, c, y);
4
5     initial begin
6         $dumpfile("tb.vcd"); // iverilog spezifisch
7         $dumpvars;
8
9         a = 0; b = 0; c = 0; #10;
10            c = 1; #10;
11            b = 1; c = 0; #10;
12            c = 1; #10;
13
14         $display("FINISHED_ tb");
15         $finish;
16     end
17 endmodule
```

Selbstprüfender Testrahmen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

silly/tb2.sv

```
1 module tb2;
2   logic a, b, c, y;
3   sillyfunction uut(a, b, c, y);
4
5   initial begin
6     $dumpfile("tb2.vcd"); // iverilog spezifisch
7     $dumpvars;
8
9     a = 0; b = 0; c = 0; #10; if (y!=1) $display("000␣failed.");
10      c = 1; #10; if (y!=0) $display("001␣failed.");
11      b = 1; c = 0; #10; if (y!=0) $display("010␣failed.");
12      c = 1; #10; if (y!=0) $display("011␣failed.");
13
14     $display("FINISHED␣tb2");
15     $finish;
16   end
17 endmodule
```

Zusammenfassung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

0101100001001011101100100111000101100111
0010101001010111011001101000000010111001
0110010100001010010101101100011101111110
1100010100111011011101100100100111100100
0011110000110111000101011101101110000001
0011001010011010000000101101111001001001
1110000011111110010100001010001111101000
010000000001110101011001010011101010011
1110110110100101101100000011011010100000
1001100111110010010101011111101000101001
0100110001111001011010110101000001000110
1001000010101101010001111001100011101000
10111000101001000000001111110101001100111
00010011111100111100111101100111100110011
1110010011001110110101110111000101001000
101000010001010100100010101101010111110



- ▶ Mehr SystemVerilog für kombinatorische Logik
- ▶ SystemVerilog für sequentielle Logik
- ▶ SystemVerilog für Zustandsautomaten
- ▶ SystemVerilog für parametrisierte Module
- ▶ SystemVerilog für Testumgebungen

- ▶ Nächste Vorlesung behandelt
 - ▶ Mehr zu Testumgebungen
 - ▶ Arithmetische Grundsaltungen