Digitaltechnik Wintersemester 2017/2018 10. Vorlesung





Inhalt



- 1. Einleitung
- 2. Historie von Hardwarebeschreibungssprachen
- 3. SystemVerilog für kombinatorische Logik
- 4. SystemVerilog Modulhierarchie
- 5. Zusammenfassung

Einleitung



01110011100	011010	000101100101101111111100
01111010101	010100	000101010000101010101010
01101100011	010101	111011100000010001100101
10101001101	010111	110111000001010100110111
11010111010	100100	001010111011111000010001
01110100101	111100	010010100000010111110101
00101101011	101010	011110000010010100011000
01111001101	001000	01 0001 000101110101110111
11100010010	000001	111010111010100110100011
10000001001	101111	101100011011101010000101
00111001110	001000	001101110110100001100000
11110011100	101100	011101110010111000011010
11011101111	001100	001000011110111100000111
00100111100	110100	010111000110111010101010
11101100010	011110	010010110100011101100100
10011001101	110111	100100000110001011111011

Organisatorisches



- Zusammenlegung von Übungsgruppen ab KW 51
 - ▶ G01 → G07
 - Mo 08:00-09:40 S202/C205
 - Thomas Kampa
 - Roland Schurig
 - $\blacktriangleright \ \ \text{G22} \rightarrow \text{G02}$
 - Mo 15:20-17:00 S311/006
 - Timo Henz
 - Moritz Nottebaum

Organisatorisches



- Zusammenlegung von Übungsgruppen ab KW 51
 - G01 → G07
 - Mo 08:00-09:40 S202/C205
 - Thomas Kampa
 - Roland Schurig
 - G22 → G02
 - Mo 15:20-17:00 S311/006
 - Timo Henz
 - Moritz Nottebaum
- Hausaufgaben fürs neue Jahr: SystemVerilog Tools ausprobieren
 - Ende KW 51 im Moodle

Rückblick auf die letzten Vorlesungen



- Sequentielle Logik
 - Sequentielle Schaltungen
 - Speicherelemente
 - Synchrone sequentielle Logik
- Endliche Zustandsautomaten
 - Konzept, Notationen und Anwendungsbeispiele
 - Moore vs. Mealy
 - Zerlegen von Zustandsautomaten
- Zeitverhalten synchroner sequentieller Schaltungen
- Parallelität



Harris 2013 Kap. 3.1 - 3.6

Wiederholung: Parallelität Nochmal Plätzchen backen




- Annahmen:
 - genug Teig ist fertig
 - 5 Minuten zum Belegen eines Bleches
 - 15 Minuten Backzeit
 - 10 Minuten verzieren
- ⇒ Durchsatz steigern mit
 - zeitlicher Parallelität
 - räumlicher Parallelität




Wiederholung: Parallelität Nochmal Plätzchen backen





Wiederholung: Parallelität Nochmal Plätzchen backen





Wiederholung: Schichtenmodell



Anwendu		Programme	
Betrieb system		Gerätetreiber	
Architel	ktur	Befehle Register	7 HDC
Mikro architek		Datenpfade Steuerung	1 1,7
Logik	<	Addierer Speicher	DFF, Lately
Digita schaltun		UND Gatter Inverter	AND, OR NOT
Analog		Verstärker Filter	<i>/ ' ' ' '</i>
Bautei	ile	Transistoren Dioden	CMOS
Physi	k	Elektronen	

Überblick der heutigen Vorlesung



- Historie von Hardwarebeschreibungssprachen
- SystemVerilog f
 ür kombinatorische Logik
- SystemVerilog Modulhierarchie



Harris 2013 Kap. 4.1-3.3 Seite 167 - 190

Historie von Hardwarebeschreibungssprachen





1110101010000000101010101011010110010	00101
00111001111110110011010011101110111	10001
001101110100110011011001111111100100	01101
10100011101100001101011000100000111	10000
10110001000001101011111010001010110	00101
101100101110101011000011111010010100	00010
10010100001010100011110100101110001	11111
10111100111010010000101101111110101	01001
111010001011101111011111111100001000	01000
01101010001110000011101100100100100	01101
110101001111110000100111011110101100	11111
100000010000110001001001010111000010	00110
101111011010100011010101010000001110	00000
01101101101101101101100101011010110101	01111
11000100010000001000111101100011001	01110
11101000101100010000100101111101001	11101

Notwendigkeit von HDLs Hardware Description Language



- Komplexität technischer Systeme steigt ständig (vgl. Moores Gesetz)
 - 2000: Intel Pentium 4:
 - 42 · 10⁶ Transistoren auf 217 mm²
 - 2017: AMD Ryzen:
 - 4.8 · 109 Transistoren auf 192 mm²
- ⇒ ohne rechnergestützte Hilfsmittel nicht zu beherrschen
- → Hardware-Beschreibungssprachen zum Beherschen von Komplexität







Notwendigkeit von HDLs Hardware Description Language



- Komplexität technischer Systeme steigt ständig (vgl. Moores Gesetz)
 - 2000: Intel Pentium 4:
 - 42 · 10⁶ Transistoren auf 217 mm²
 - 2017: AMD Ryzen:
 - 4,8 · 109 Transistoren auf 192 mm²
- ⇒ ohne rechnergestützte Hilfsmittel nicht zu beherrschen
- ⇒ Hardware-Beschreibungssprachen zum Beherschen von Komplexität
 - Hierarchie
 - Modularität
 - Regularität





Anwendung und Entwicklung der HDLs



- seit Beginn der Rechnerentwicklung:
 - Suche nach verständlichen und einheitlichen Beschreibungssprachen für
 - Designspezifikation
 - Simulation
 - Verifikation
 - Dokumentation
 - nutzt auch der Kommunikation zwischen Entwicklern
- zunächst Hochsprachen (bspw. Pascal, LISP, Petri-Netze) zur Hardware-Beschreibung eingesetzt
- 1960/70: Register-Transfersprachen
 - Datentransfer zwischen Registern durch kombinatorische Operatoren
 - ⇒ synchrone sequentielle Schaltungen als Abstraktionslevel

Robert Piloty, 1924 - 2013



- Maßgeblich an Einführung/Entwicklung des Informatikstudiums beteiligt
- Forschung an
 - programmgesteuerten Rechenanlagen (PERM)
 - rechnergestützer Schaltungsentwurf



Robert Piloty, 1924 - 2013



- Maßgeblich an Einführung/Entwicklung des Informatikstudiums beteiligt
- Forschung an
 - programmgesteuerten Rechenanlagen (PERM)
 - rechnergestützer Schaltungsentwurf
- RTS 1a (Register Transfer System Language)
 - an TH Darmstadt entwickelt
 - entstand aus praktischer Erfahrung
 - sollte Fehler früherer Ansätze vermeiden (bspw. zu hohes Abstraktionsniveau)
 - sollte leicht zu lernen und zu lehren sein
 - sollte verschiedene Entwurfsmethoden und Entwurfsebenen abdecken
 - einfache syntaktische und semantische Regeln
 - jede gültige Hardwarebeschreibung in RTS 1a soll auch realisierbar sein



Beispiel für RTS 1a Beschreibung

Quelle: Computer Aids for VLSI Circuits, 1981



```
example.rts
  -INPUTTERMINAL - START, MRE[1:4], MDE[1:4];
   -REGISTER- AK[1:4], MR[1:4], MD[1:4], CC[1:4], ST[1:2];
   -CASE- ST
3
   :0: -IF- START -THEN-
       AK <= #0B4, MR <= MRE, MD <= MDE, CC <= #12D4, ST <= #1B2 -FI-
   :1: -IF- MR[4] -THEN-
         AK <= ADD(AK, MD), ST <= (#2D2
7
       -ELSE-
        (AK.MR) \le RSH(\#0.(AK.MR)).CC \le INC(CC).
        -IF- EQ(CC, #15D4) -THEN- ST <= #0B2 -ELSE- ST <= #1B2 -FI-
10
      -FI-
11
   :2: (AK,MR) <= RSH(#0, (AK,MR)), CC <= INC(CC),
12
      -IF- EQ(CC, #15D4) -THEN- ST <= #0B2 -ELSE- ST <= #1B2 -FI-
13
   -ESAC-
14
   -FINIS
15
```





1983 - Geburtsstunde wichtiger HDL Standards



- Consensus Language (CONLAN)
 - allgemeine, erweiterbare Sprache
 - sollte den akademischen "Wildwuchs" in geordnete Bahnen lenken
 - ⇒ Akzeptanz von HDLs in Industrie f\u00f6rdern

1983 - Geburtsstunde wichtiger HDL Standards



- Consensus Language (CONLAN)
 - allgemeine, erweiterbare Sprache
 - sollte den akademischen "Wildwuchs" in geordnete Bahnen lenken
 - ⇒ Akzeptanz von HDLs in Industrie f\u00f6rdern
- Very High-Speed Integrated Circuits Hardware Description Language (VHDL)
 - vom US Department of Defense maßgeblich gefördert
 - IEEE Standard 1076 (1987, 1993, 2002, 2008)
 - Erweiterung:
 - 1998: VHDL-AMS (Analog and Mixed-Signal)

1983 - Geburtsstunde wichtiger HDL Standards



- Consensus Language (CONLAN)
 - allgemeine, erweiterbare Sprache
 - sollte den akademischen "Wildwuchs" in geordnete Bahnen lenken
 - ⇒ Akzeptanz von HDLs in Industrie f\u00f6rdern
- Very High-Speed Integrated Circuits Hardware Description Language (VHDL)
 - vom US Department of Defense maßgeblich gefördert
 - IEEE Standard 1076 (1987, 1993, 2002, 2008)
 - Erweiterung:
 - ▶ 1998: VHDL-AMS (Analog and Mixed-Signal)
- Verilog HDL
 - von Gateway Design Automation (Cadence) zur Simulation entwickelt
 - IEEE Standard 1364 (1995, 2001)
 - Erweiterung:
 - 1998: Verilog-AMS (Analog and Mixed-Signal)
 - 2002: SystemVerilog (Verifikation)



- SystemC
 - C++ Klassenbibliothek
 - erlaubt besonders schnelle Simulation



- SystemC
 - C++ Klassenbibliothek
 - erlaubt besonders schnelle Simulation
- Constructing Hardware in a Scala Embedded Language (Chisel)
 - von UC Berkeley
 - durch Einbettung in Skala (funktionales Java) sehr flexibel



- SystemC
 - C++ Klassenbibliothek
 - erlaubt besonders schnelle Simulation
- Constructing Hardware in a Scala Embedded Language (Chisel)
 - von UC Berkeley
 - durch Einbettung in Skala (funktionales Java) sehr flexibel
- BlueSpec-Verilog (BSV)
 - vom MIT, aber inzwischen kommerzialisiert
 - erbt Abstraktionsniveau von funktionalem Haskell



- SystemC
 - C++ Klassenbibliothek
 - erlaubt besonders schnelle Simulation
- Constructing Hardware in a Scala Embedded Language (Chisel)
 - von UC Berkeley
 - durch Einbettung in Skala (funktionales Java) sehr flexibel
- BlueSpec-Verilog (BSV)
 - vom MIT, aber inzwischen kommerzialisiert
 - erbt Abstraktionsniveau von funktionalem Haskell
- High-Level-Synthese: low-level Verilog/VHDL aus abstrakten
 Anwendungsbeschreibungen (bspw. in C, Java, Matlab) erzeugen



- SystemC
 - C++ Klassenbibliothek
 - erlaubt besonders schnelle Simulation
- Constructing Hardware in a Scala Embedded Language (Chisel)
 - von UC Berkeley
 - durch Einbettung in Skala (funktionales Java) sehr flexibel
- BlueSpec-Verilog (BSV)
 - vom MIT, aber inzwischen kommerzialisiert
 - erbt Abstraktionsniveau von funktionalem Haskell
- High-Level-Synthese: low-level Verilog/VHDL aus abstrakten
 Anwendungsbeschreibungen (bspw. in C, Java, Matlab) erzeugen
- ⇒ Schritt von Beschreibung zur Ausführung (Semantic Gap) wird immer größer

Von HDL zu Logikgattern



- Simulation des funktionalen/zeitlichen Verhaltens der beschriebenen Schaltung
 - berechnete Ausgaben zu vorgegebenen Eingaben werden auf Korrektheit geprüft
 - ⇒ Fehlersuche einfacher (billiger) als in realer Hardware

Von HDL zu Logikgattern



- Simulation des funktionalen/zeitlichen Verhaltens der beschriebenen Schaltung
 - berechnete Ausgaben zu vorgegebenen Eingaben werden auf Korrektheit geprüft
 - ⇒ Fehlersuche einfacher (billiger) als in realer Hardware
- Synthese übersetzt Hardware-Beschreibungen in Netzlisten
 - Schaltungselemente (Logikgatter) + Verbindungsknoten
 - entspricht Registertransferebene
 - kann auf Gatter-Bibliothek einer konkreten Zielarchitektur abgebildet werden (Technology-Mapping)
 - wenige CMOS-Basisgatter für Application-Specific Integrated Circuits (ASICs)
 - kleine Lookup-Tabellen für Field-Programmable Gate Arrays (FPGAs)

Von HDL zu Logikgattern



- Simulation des funktionalen/zeitlichen Verhaltens der beschriebenen Schaltung
 - berechnete Ausgaben zu vorgegebenen Eingaben werden auf Korrektheit geprüft
 - ⇒ Fehlersuche einfacher (billiger) als in realer Hardware
- Synthese übersetzt Hardware-Beschreibungen in Netzlisten
 - Schaltungselemente (Logikgatter) + Verbindungsknoten
 - entspricht Registertransferebene
 - kann auf Gatter-Bibliothek einer konkreten Zielarchitektur abgebildet werden (Technology-Mapping)
 - wenige CMOS-Basisgatter für Application-Specific Integrated Circuits (ASICs)
 - kleine Lookup-Tabellen für Field-Programmable Gate Arrays (FPGAs)
- WICHTIG: für effiziente Hardware-Beschreibung muss HDL-Programmierer immer die Zielarchitektur im Auge behalten

SystemVerilog für kombinatorische Logik



10110100101100001101110111010010100101	11
1101000010001101101100011101110101011	10
11011011110101110010011010000101001100	11
001011001100011011110010111100110111100	11
000111100001000101110011100010000110110	0 1
01011001111111110001001001101111000011	0 0
111000011100110011001111001110011	11
101101001111001100 0011 0011100011011010	10
00110010111111011111011100000	0 1
01000101100100110111011000010101100100	0 0
00101011010111110100100001111011001110	0 0
101011010100100100101011111000110101111	11
1001110010010011100011010111110011010	0 0
0011100111010101100101100010101010011001	0 1
01100010100111101011100101011010001010	11
0010000001111011011011011001001001111	0 1

SystemVerilog Module



- Schnittstellenbeschreibung:
 - Eingänge
 - Ausgänge
 - (Parameter)
- zwei Arten von Modul-Beschreibungen:
 - Struktur: Wie ist die Schaltung aus (Unter-)Modulen aufgebaut?
 - Verhalten: Was tut die Schaltung?
- ⇒ strukturelle Modul-Hierarchie mit Verhaltensbeschreibung auf unterster Ebene



Beispiel für Verhaltensbeschreibung



module Beginn Schnittstellenbeschreibung

example Modulname
 input, output Port-Richtung
 logic Port-Datentyp
 a,b,c,y Port-Namen

assign (kombinatorische) Signalzuweisung

~& | (kombinatorische) Operatoren (NOT, AND, OR)
 endmodule Ende Schnittstellenbeschreibung

▶ endmodule Ende Schnittstellenbeschreibung

SystemVerilog Syntax



- Unterscheidet Groß- und Kleinschreibung
 - bspw. reset ≠ Reset
- ▶ Bezeichner für Module/Signale Namen dürfen nicht mit Ziffern anfangen
 - bspw. 2mux ungültig
- Anzahl von Leerzeichen, Leerzeilen und Tabulatoren irrelevant
- Kommentare:
 - // bis zum Ende der Zeile
 - /* über mehrere Zeilen */

Simulation von Verhaltensbeschreibungen




```
module example (input logic a, b, c,
output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

Signalverlaufsdiagramm (waves):




Synthese von Verhaltensbeschreibungen



```
module example(input logic a, b, c,
output logic y);

assign y = \alpha & \alpha b & \alpha c | a & \alpha b & \alpha c |
endmodule
```



SystemVerilog Modulhierarchie



1010111010011101001110000001111001010010
111101100101001111100001001000011111110010
1000111011110100111100111101100001010101
1110010100110011110010101111011101111010
01100011101001111111010101100011000100011
011011100111010100111110110110111110100101
0110011111011101000110110101011011101110
1111000110010110000100001000101010001111
1011010101010000010111000000100101111010
0100000100100010011111011101111011110101
0100111001001001100010101010111011110
1101010001100011000000000001111111010101
1010000010010111000110001111111111100101
0101010110010111010010010010010010100001100
000101001100100110011101111111101001001
11011001001110110110101011000100001100101

SystemVerilog Module



- Schnittstellenbeschreibung:
 - Eingänge
 - Ausgänge
 - (Parameter)
- zwei Arten von Modul-Beschreibungen:
 - Struktur: Wie ist die Schaltung aus (Unter-)Modulen aufgebaut?
 - Verhalten: Was tut die Schaltung?
- ⇒ strukturelle Modul-Hierarchie mit Verhaltensbeschreibung auf unterster Ebene



Strukturelle Beschreibung: Modulinstanziierung



```
and3 sv
module and3(input logic a, b, c, output logic
  assign v = a & b & c;
endmodule
                               inv.sv
module inv (input logic a, output logic
  assign y = \sim a;
endmodule
                              nand3.sv
module nand3 (input logic d, e, f, output logic w);
                            //internes Signal für Modulverbindung
 logic s;
                         (s); //Instanz von apd3 namens andgate
_and3 andgate(d, e, f,
  inv inverter(s, (w);
                             //Instanz vor inv namens inverter
endmodule
```

Strukturelle Beschreibung: Portzuweisung nach Position oder Namen



```
nand3 sv
```

nand3.named.sv

```
module nand3 (input logic d, e, f, output logic w);
logic s;
and3 andgate (.a(d), .b(e), .c(f), .y(s));
inv inverter(.a(s), .y(w));
endmodule
```

- ▶ 10 bis 100 ports pro Modul nicht unüblich
- ⇒ absolute Portzuweisung per Namen übersichtlicher (selbstdokumentiert)

Bitweise Verknüpfungsoperatoren



```
module gates (input logic [3:0] a, b,

output logic [3:0] y1,y2,y3,y4,y5);

/* Fünf unterschiedliche Logikgatter

mit zwei Eingaengen, jeweils 4b Busse */

assign y1 = a & b; // AND

assign y2 = a | b; // OR

assign y3 = a b; // XOR

assign y4 = ~(a & b); // NAND

assign y5 = ~(a | b); // NOR

endmodule
```

Reduktionsoperatoren (unär)



```
module and8 (input logic [7:0] a, output logic y);
assign y = &a;
// Abkürzung für
// assign y = a [7] & a [6] & a [5] & a [4] &
// a [3] & a [2] & a [1] & a [0];
endmodule
```

and8 sv

analog:

```
OR
XOR
NOR
NOR
NAND
XNOR
```

Bedingte Zuweisung (ternär) und deren Syntheseergebnis




```
mux2.sv

module mux2(input logic [3:0] d0, d1,

input logic s,

output logic [3:0] y);

assign y = s ? d1 : d0;
endmodule
```






Interne Verbindungsknoten (Signale)



```
fulladder.sv
```



Bindung von Operatoren (Präzedenz)



- ~
- *, /, %
- **▶** +, -
- <<, >>
- <<<, >>>
- **>** <, <=, >, >=
- **▶** ==. !=
- **▶** &, ∼&
- ^, ~^
- ▶ |, ~|
- **?**:

- NOT (höchste Präzedenz)
- Multiplikation, Division, Modulo
- Addition, Subtraktion
- logischer Shift
- arithmetischer Shift
- antimicusoner onn
- Vergleich
- gleich, ungleich
- AND, NAND
- XOR, XNOR
- OR, NOR
- ternärer Operator (niedrigste Präzedenz)

Syntax für numerische Literale



- Syntax: <N>'<wert>
 - <N> = Bitbreite
 - = Basis (d,b,o,h)
 - beide Angaben optional (default: 32'd)
 - Unterstriche als optische Trenner möglich (werden ignoriert)

Literal	Bitbreite	Basis	Dezimal	Binär
3'b101	3	binär	5	101
<u>'b</u> 11	32	binär	3	00000000011
8'b11	8	binär	3	00000011
8'b1010_1011	8	binär	171	10101011
3 <mark>′d</mark> 6	3	dezimal	6	110
6 <mark>'o</mark> 42	6	oktal	34	100010
8 <mark>'h</mark> AB	8	hexadezimal	171	10101011
42	32	dezimal	42	00000101010

Konkatenation



concat.sv

Hochohmiger Ausgang (Z) und dessen falsche Synthese




```
module tristate(input logic [3:0] a,

input logic en,

output logic [3:0] y);

assign y = en ? a : 4'bz;
endmodule
```

- Z darf nur an Ausgängen verwendet werden
- für interne aber trotzdem Signale simulierbar



Verzögerungen: # Zeiteinheiten



```
example.delay.sv
  'timescale 1ns / 10ps
  module example(input logic a, b, c,
2
                   output logic y);
    logic ab, bb, cb, n1, n2, n3;
     assign #1 {ab, bb, cb} = \sim{a, b, c};
     assign #2 n1 = ab & bb & cb;
     assign \#2 n2 = a \& bb \& cb;
     assign \#2 n3 = a & bb & c;
     assign \#4 y = n1 | n2 | n3;
   endmodule
```

Zusammenfassung



0010000010000001010110010111001001	00010
111001010101110011111111011011101010	11010
1001100010001000100101100110001101	01011
01001110000101011110110100111100011	00010
00101110111000011100100000110011000	11011
01110111100100011011101110010110011	00011
10111001101010010000001011101110100	01100
01100011011001100101010101011111000	10100
11111011001111011001101001101010000	11001
00000101011000010011000000001000110	00111
11101110100001001011111001000011001	00100
1111100011011110010000100001000000	00110
11111010001110001100001001001110111	01101
1000100010011011000110101110101011	11101
011101001100100100111010010101111	11101
00000101000001011100100010101111101	00010

Zusammenfassung und Ausblick



- ► Historie von Hardwarebeschreibungssprachen
- SystemVerilog f
 ür kombinatorische Logik
- SystemVerilog Modulhierarchie
- Nächste Vorlesung behandelt
 - SystemVerilog für sequentielle Logik