
Digitaltechnik Wintersemester 2017/2018 12. Vorlesung





Inhalt




- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebungen
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung

Agenda



1. Einleitung

- 2. Mehr SystemVerilog für Testumgebunger
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung



Organisatorisches




- Lehrhospitation in V11
 - drei Zuhörer-Kategorien: aktiv, passiv, unbeteiligt
 - konkrete Verbesserungsvorschläge in V12 evaluieren
 - ⇒ Feedback benötigt

Rückblick auf die letzte Vorlesung



- Mehr SystemVerilog f
 ür kombinatorische Logik
- SystemVerilog f
 ür sequentielle Logik
- SystemVerilog f
 ür Zustandsautomaten
- SystemVerilog f
 ür parametrisierte Module
- SystemVerilog für Testumgebungen



Harris 2013 Kap. 4.4-4.8

Wiederholungs-Bedarf laut Moodle Abfrage und Übungen



- (Nicht-)Blockierende Zuweisungen
- Ripple-Carry-Adder

Wiederholung: (Nicht-)Blockierende Zuweisungen



```
seq/non_blocking.sv
logic [3:0] a = 0;
```

```
always #10 a++;
3
      logic [3:0] b,c,d,
                     e,f,g;
5
      always @a begin
6
        b \le a+2:
7
        c <= b;
            = a+2:
10
            = d;
11
               с;
13
        #1;
14
15
               c:
      end
16
```

| Time | S 3 |
|--------|-----|
| a[3:0] | 2 |
| b[3:0] | 4 |
| c[3:0] | 3 |
| d[3:0] | 4 |
| e[3:0] | 4 |
| (10.01 | |
| f[3:0] | 2 |
| g[3:0] | 3 |

| 5 | 30 ns | 31 ns |
|---|-------|-------|
| 2 | 3 | |
| 4 | 5 | |
| 3 | 4 | |
| | | |
| 4 | 5 | |
| 4 | 5 | |
| 2 | 3 | |
| 3 | | 4 |


Wiederholung: Parametrisierte Module Multiplexer mit Flattening



```
comb/muxDxW.sv
   module muxDxW #(parameter WIDTH = 2, parameter DEPTH = 4)
                   (input logic[WIDTH*DEPTH-1:0]
                                                      Ο,
2
                    input logic[$clog2(DEPTH)-1:0] S,
                    output logic [WIDTH-1:0]
                                                      R.):
     localparam SW = $clog2(DEPTH);
7
     generate
       if (DEPTH > 2) begin
         logic [WIDTH-1:0] rh, rl;
10
         muxDxW #(WIDTH,DEPTH/2) high (O[ DEPTH *WIDTH-1:(DEPTH/2)*WIDTH],
                                         S[SW-2:0].
12
                                         rh);
         muxDxW #(WIDTH.DEPTH/2) low
                                        (OΓ(DEPTH/2)*WIDTH-1:
                                                                       O*WIDTH1.
14
                                         S[SW-2:0],
15
                                         r1):
16
          assign R = S[SW-1] ? rh
                                                   : rl:
        end else begin
18
          assign R = S ? O[WIDTH +: WIDTH] : O[O +: WIDTH];
19
        end
20
21
     endgenerate
22
   endmodule
```

Wiederholung: Parametrisierte Module Multiplexer mit Flattening





Überblick der heutigen Vorlesung



- Mehr SystemVerilog für Testumgebungen
- SystemVerilog Abschluss
- Arithmetische Grundschaltungen




Kap. 4.4-5.2 Seite 214 - 248

Agenda



- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebungen
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung



Testumgebungen (testbenches)



- Modul ohne Ports
- Stimuli erzeugen (Takt, Reset, Eingabedaten)
- "unit under test" instantiieren
- Ausgabedaten und Timing verifizieren
 - erschöpfend oder zufällig
 - Grenzfälle abdecken
- wird nicht synthetisiert
- speziell für Icarus-Verilog
 - VCD-Datei öffnen
 - beobachtete Signale konfigurieren
 - Simulation beenden

```
`timescale 1 ns / 10 ps
   module sub_tb;
     logic clk = 0, reset = 1;
      always #(0.5/10)
                              clk <= \simclk;
      initial @(posedge clk) rst <= 0:
     logic [3:0] a,b,v;
      sub uut(clk.rst.a.b.v):
      initial begin
        $dumpfile("sub_tb.vcd");
11
        $dumpvars;
        for (int i=0: i<256: i++) begin
14
          {a,b} <= i;
          @(posedge clk);
16
          if (v != a-b) $display("error");
        end
19
        $display("FINISHED sub_tb");
20
        $finish;
21
      end
   endmodule
```

Ausgabe von Statusmeldungen



- \$display(<format>, <values>*);
- ähnlich printf in C und Java
- wichtige Platzhalter:
 - ▶ %d %b %h für dezimal, binär, hexadezimal
 - %m für Modulname (implizites Argument), bspw. add_tb.uut
 - %t für Zeit (mit Einheit)
- ▶ \$timeformat(-9, 1, "ns", 8); zum Einstellen des Zeitformats
 - Skalierung auf 10⁻⁹
 - eine Nachkommastelle
 - Finheiten-Suffix
 - Anzahl der anzuzeigenden Zeichen
- bspw.:\$display("%t0%m: y = %0d", \$time, y);
 erzeugt: 3.0 ns@add_tb: y = 5

Auslesen der Simulationszeit



- \$time aktuelle Systemzeit als ganze Zahl (int)
- \$realtime aktuelle Systemzeit als rationale Zahl (real)
- ► Anwendungsbeispiel: Zeitspanne zwischen zwei Signalflanken bestimmen

```
| `timescale 1 us / 10 ns |
| module deltat; |
| logic a=0; always #3 a <= ~a; |
| logic b=0; always #1.6 b <= ~b; |
| real aEvent; always @a aEvent <= $realtime; |
| real delta; always @b delta <= $realtime - aEvent; |
| endmodule |
```



Fortgeschrittenes Testen



- Erstellen effizienter Testpläne ist nicht trivial
 - Abdeckung maximieren (gezielt vs. zufällig)
 - Wiederverwendbarkeit maximieren
 - Überlappung minimieren
- Multi-Domänen Cosimulation von Hardware und
 - Software
 - Event-basierte Kommunikationsprotokolle
 - kontinuierliche physikalische Prozesse
- ► Testgetriebene Entwicklung (TDD)
- ⇒ SystemVerilog bringt hier viele Verbesserungen
 - file IO
 - assertions, implications
 - (constrained) random
 - ► Klassen, Vererbung, Schnittstellen
 - Direct Programming Interface (DPI)



Chris Spear: SystemVerilog for Verification (Springer)

Universal Verification Methodology (UVM)



- SystemVerilog Klassenbibliothek
 - Monitor (uut Schnittstelle lesen)
 - Driver (uut Schnittstelle beobachten)
 - Sequencer (Transaktionssequenz aufbereiten)
 - Agent (Monitor + Driver + Sequencer)
 - Scoreboard (sammelt Verifikationsergebnisse)
- Sequences

 Sequences

 Sequencer

 DPI_fft_checker

 Monitor

 Verilog

 SystemVerilog UVM Environment
- Vereinheitlichtes Vorgehen durch vordefinierte Phasen
 - build
 - connect
 - end of elaboration
 - start of simulation
 - run
 - extract/check/report
- ⇒ wird inzwischen von vielen Design-Tools unterstützt

1 min Murmelphase




- Warum haben Testbenches keine Ports?
- Wieviele always Blöcke werden zum Überprüfen der Setup- und Hold-Bedinungen an Registern benötigt?

Agenda



- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebunger
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung



Simulation vs. Synthese



- alle SystemVerilog Konstrukte sind grundsätzlich simulierbar
- aber nicht alle Simulatoren unterstützen den kompletten Sprachstandard
- nicht synthetisierbar sind
 - Signalinitialisierung bei der Deklaration
 - initial Blöcke
 - explizite Verzögerungen (per #)
 - die meisten Funktionen wie \$display, \$time, \$clog2
 - real Signale

Abgrenzung zu Verilog




- SystemVerilog ist Weiterentwicklung von Verilog (f
 ür Verifikation)
- Verilog immer noch weiter verbreitet
- im Rahmen der Veranstaltung nur wenige Unterschiede:
 - separater Datentypen statt logic
 - wire für Zuweisungen per assign
 - reg für Zuweisungen in always Blöcken
 - keine spezifischen always Blöcke für
 - Flip-Flops: always @(posedge clk)
 - Latches: always @(clk, d)
 - kombinatorische Logik: alwavs @*
- für Studierende idB, leichter verständlich

Ausblick



- Viele Sprachkonstrukte k\u00f6nnen in kurzer Einf\u00fchrung nicht behandelt werden
 - Tasks, Funktionen und Programme
 - Klassen und Vererbung
 - Verifikationsunterstützung
 - fork und join
 - Events
 - Präprozessor
 - · ..





2 min Murmelphase



- ▶ Was ist der Unterschied zwischen localparam und parameter?
- Wozu werden Hardware-Beschreibungssprachen verwendet?
- Welche Konzepte bietet SystemVerilog zum Beherrschen von Design-Komplexität

Wiederholung: Schichtenmodell eines Computers




| Anwendungs- software | Programme |
|-------------------------|-------------------------|
| Betriebs- systeme | Gerätetreiber |
| Architektur | Befehle Register |
| Mikro- architektur | Datenpfade Steuerung |
| Logik | Addierer Speicher |
| Digital- schaltungen | UND Gatter Inverter |
| Analog- schaltungen | Verstärker Filter |
| Bauteile | Transistoren Dioden |
| Physik | Elektronen |

Agenda




- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebunger
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung



Ripple-Carry-Adder (RCA)




| | 1 | 0 | 1 | 1 | 0 | Übertrag | C_4 | C_3 | C_2 | C_1 | C_0 |
|---|---|---|---|---|---|----------|-------|-------|-------|-------|-------|
| | | 1 | 0 | 1 | 1 | Summand | | A_3 | A_2 | A_1 | A_0 |
| + | | 1 | 0 | 1 | 1 | Summand | | B_3 | B_2 | B_1 | B_0 |
| = | 1 | 0 | 1 | 1 | 0 | Summe | S_4 | S_3 | S_2 | S_1 | S_0 |




Halbaddierer







| Α | В | C_o | S |
|---|---|-------|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 |




Volladdierer








| Α | В | C_i | C _o | S |
|---|---|-------|----------------|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 |



Ripple-Carry-Adder






- Überträge werden über Kette von 1 bit Volladdierern vom LSB zum MSB weitergegeben
- ⇒ langer kritischer Pfad (steigt linear mit Bitbreite)
- ⇒ schnellere Addierer müssen Übertragskette aufbrechen (benötigen dafür mehr Hardware)
 - Conditional Sum Adder (CSA)
 - Carry-Lookahead Adder (CLA)
 - Prefix-Addierer

Subtrahierer




- ▶ kann mit Addition und Negation realisiert werden: A B = A + (-B)
- Negation im Zweierkomplement: Komplement und Imkrement
- ⇒ RCA mit NOT-Gatter an B-Eingängen und 1 am ersten Ci



Vergleich: Kleiner als




▶ kann mit Subtraktion realisiert werden: $A < B \Leftrightarrow A - B < 0$



Vergleich: Gleichheit




Bitweise XNOR und AND-Baum



Shifter




- A um B Stellen nach links/rechts verschieben
- Strategien zum Auffüllen der freien Stellen:
 - logischer Rechts- oder Linksshift: Auffüllen mit Nullen
 - umlaufender Rechts- oder Linksshift: Auffüllen mit den aus der anderen Seite herausfallenden Bits (Rotation)
 - arithmetischer Rechtsshift: Auffüllen mit Vorzeichen des als Zweierkomplement interpretierten Dateneingangs (entspricht Division durch 2^B)
 - ightharpoonup arithmetischer Linksshift: Auffüllen mit Nullen (entspricht Multiplikation mit 2^B)



Barrel-Shifter mit variabler Shift-Weite





Arithmetische Shifter als Multiplizierer und Dividierer




- Schieben um n Stellen nach links multipliziert den Zahlenwert mit 2ⁿ
 - \bullet 00001₂ <<< 3 = 01000₂(1 · 2³ = 8)
 - ▶ $11101_2 <<< 2 = 10100_2(-3 \cdot 2^2 = -12)$
- Multiplikation mit Konstanten kann aus Shift und Addition zusammengesetzt werden:
 - $a \cdot 6 = a \cdot 110_2 = (a <<< 2) + (a <<< 1)$
- Schieben um n Stellen nach rechts dividiert den Zahlenwert durch 2ⁿ
 - $> 010000_2 >>> 4 = 000001_2(16/2^4 = 1)$
 - ► $100000_2 >>> 2 = 111000_2(-32/2^2 = -8)$

Agenda



- 1. Einleitung
- 2. Mehr SystemVerilog für Testumgebunger
- 3. SystemVerilog Abschluss
- 4. Arithmetische Grundschaltungen
- 5. Zusammenfassung



Verbesserung durch Lehrevaluation?



- ausführlichere Einordnung der Vorlesung in Gesamtkontext
- Diskussionspausen am Ende von Themenkomplexen
- ausführlichere Überleitung zwischen Themenkomplexen

Zusammenfassung und Ausblick



- Mehr SystemVerilog für Testumgebungen
- SystemVerilog Ausblick
- Arithmetische Grundschaltungen
- Nächste Vorlesung behandelt
 - Weitere arithmetische Grundschaltungen
 - Organisation eines einfachen Modellrechners