Digitaltechnik Wintersemester 2017/2018 9. Vorlesung





Inhalt



- 1. Einleitung
- 2. Zeitverhalten synchroner sequentieller Logik
- 3. Parallelität
- 4. Zusammenfassung

Einleitung



11000101100010000011001110111010001	10011
101000100001001111000111110111101000	01111
000100111010000011000111111110001001	00001
1100001000100001111110110111111	00011
11110011111010100000101011111001111	11000
0101111101001110010000011000001000	11010
111100101111101010111101001101011100	00110
011000010010111110000111111000111110	11011
10101001000001011100010000100001001	11010
11010011000101111000111011010111010	10111
111111011111100010010011100101111	10011
00100011010100011100001010011011010	00001
000001000110000111000111010011	00110
1011010001100000010001010101000111010	10010
00010111011100001100110101110111000	11101
1110100101000111110001001111111110010	01111

Organisatorisches



- Zusammenlegung von Übungsgruppen ab KW 51 geplant
 - Tutoren-Zuordnung bleibt erhalten
 - genaue Infos bis Ende KE50 im Moodle

Rückblick auf die letzten Vorlesungen




- Sequentielle Logik
 - Sequentielle Schaltungen
 - Speicherelemente
 - Synchrone sequentielle Logik
- Endliche Zustandsautomaten
 - Konzept, Notationen und Anwendungsbeispiele
 - Moore vs. Mealy
 - Zerlegen von Zustandsautomaten



Harris 2013 Kap. 3.1 - 3.4


Wiederholung: Speicherelemente






Wiederholung: Speicherelemente










Wiederholung: Speicherelemente












Wiederholung: Endliche Automaten Notation, Überführung






Wiederholung: Endliche Automaten Don't Cares



0			0				pati	tern/moore/state.esp
S	а	S'		S ₂	<i>S</i> ₁	s_0	- 1	.i 4
S ₀ S ₀ S ₁	0	S_0	S_0	0	0	0	2	.0 3
S_0	1	S_1	S_1	0	0	1	3	0000 000
S_1	0	S_0	S_2	0	1	0	4	0001 001
S	1	S_2	S_3	0	1	1	5	0010 000
C				_	-	•	6	0011 010
\mathcal{S}_2	0	S_3	S_4	1	0	0	7	0100 011
S_2	1	S_2		^	71	1	8	0101 010
S ₁ S ₂ S ₂ S ₃ S ₃ S ₄ S ₄	0	S_0		1	U		9	0110 000
S_{3}	1	S_4		1	1	0	10	0111 100
c	0						11	1000 000
34	U	S_0			~ ^	\	a 12	1001 010
S_4	1	S_2	ā				13	1010/
			Reset \rightarrow S_0 \xrightarrow{a} S_1	a	$\rightarrow (S_2)$	√ <u>ā</u>	S_3 A S_4 A	1011
			110001			/ /	y 15	1100
				ā			16	1101
				_	ā		17	1110/
				_			18	1111


Wiederholung: Endliche Automaten Mealy vs. Moore






Wiederholung: Endliche Automaten Mealy vs. Moore






Wiederholung: Endliche Automaten Zerlegung





Wiederholung: Endliche Automaten Zerlegung





Überblick der heutigen Vorlesung



- Zeitverhalten synchroner sequentieller Schaltungen
- Parallelität



Kap. 3.5-3.6 Seite 133 - 153

Zeitverhalten synchroner sequentieller Logik





00101001101000110111001001010000101001	0 0
100100001111110011110011110111111010010	10
1011000100011000110001101010101100011001	10
00110011101111100100111000010000011001	1 1
11100011011101111000011010011011011011	1 1
111111001111111110111010011110101100100	1 1
001011100101100010001001110111110100000) 1
01010010101101001100101000100000110101	1 1
100101101001000111001011101101000000010	0 (
1111100110111111101110011001001011111001	1 1
100000111010100101110100100110011011111	10
110010010110100101010111010110000100110	0 (
01100100100010001111110010001010101111100	0 (
101101110000100000110010100110100011001	10
00010000001111100000010000101001101000	0 (
101011011111111001000001101111011111100	0 (

Zeitverhalten synchroner sequentieller Logik



- ► Flip-Flop übernimmt D zur steigenden Taktflanke
- Was passiert bei zeitgleicher Änderung von D und CLK?
- bisher vereinfachte Annahme:
 - Wert unmittelbar vor der Taktflanke wird übernommen
- Aber.
 - Was heißt "unmittelbar"?
 - Wie schnell wird neuer Zustand am Ausgang sichtbar?
 - Was muss daher bei synchronen sequentiellen Schaltungen beachtet werden?





Analogie zur Fotografie: Bewegungsunschärfe (Bewegung während Belichtung)






Quelle: http://lightwatching.de

Metastabilität durch Rückkopplung kombinatorischer Logik








- Transferfunktion schneidet Hauptdiagonale in
 - V_a repräsentiert 0
 - V_b repräsentiert 1
 - V_c im "verbotenen" Spannungsbereich




- lacktriangle kleine Änderung an $V_{in}
 ightarrow große Änderung an <math>V_{out}$
- geht nach zufälliger Verzögerung in einen stabilen Zustand über



Metastabilität an Flip-Flops






Zeitanforderungen an DFF Eingangssignale




- Dateneingang D muss in Abtast-Zeitfenster um Taktflanke stabil sein, um Metastabilität zu vermeiden
- tsetup Zeitintervall vor Taktflanke, in dem D stabil sein muss
 - thold Zeitintervall nach Taktflanke, in dem D stabil sein muss
 - t_a Abtastzeitfenster: $t_a = t_{setup} + t_{hold}$
- Größenordnung: 10 ps



Zeitcharakteristik der DFF Ausgangssignale




- Verzögerung des Registerausgangs relativ zur steigenden Taktflanke
 Kontaminationsverzögerung, bis Q (frühestens) umschaltet
 - Laufzeitverzögerung, bis Q (spätestens) stabil
- Größenordnung: 10 ps



Dynamische Entwurfsdisziplin




- kombinatorische Logik zwischen zwei Registern hat max/min Verzögerung
- abhängig von Verzögerungen der Gatter und des ersten Registers
- ⇒ Timing-Bedingungen des zweiten Registers müssen erfüllt werden
 - $ightharpoonup t_{ccq,1} + t_{cd} > t_{hold,2}$
 - $t_{\text{pcq,1}} + t_{\text{pd}} + t_{\text{setup,2}} \leq t_{\text{CLK}}$
- maximale Taktrate wird durch kritischen Pfad bestimmt
 - $f_{\text{CLK}} \leq \frac{1}{t_{\text{pcq}} + t_{\text{pd}} + t_{\text{setup}}}$



Analyse des Zeitverhaltens





Verzögerungsangaben

$$t_{ccq} = 60 \text{ ps}$$

 $t_{pcq} = 50 \text{ ps}$
 $t_{setup} = 60 \text{ ps}$
 $t_{hold} = 70 \text{ ps}$

$$\frac{\frac{1}{2}}{\frac{1}{2}} \begin{bmatrix} t_{pd} = 35 \text{ ps} \\ t_{cd} = 25 \text{ ps} \end{bmatrix}$$


Einhalten von Setup-Zeitanforderung: Einhalten von Hold-Zeitanforderung:

$$f_c = 1/T_c =$$

$$t_{\text{ccq}} + t_{cd} > t_{\text{hold}}$$
?

Analyse des Zeitverhaltens





$$t_{pd}$$
 = 3 x 35 ps = 105 ps

$$t_{cd} = 25 \text{ ps}$$

Einhalten der Setup-Zeitanforderung: Einhalten der Hold-Zeitanforderung:

$$T_c \ge (50 + 105 + 60) \text{ ps} = 215 \text{ ps}$$

$$f_c = 1/T_c = 4,65 \text{ GHz}$$

Verzögerungsangaben

$$t_{ccq}$$
 = 30 ps

$$t_{pcq}$$
 = 50 ps

$$t_{\rm setup}$$
 = 60 ps

$$t_{\rm hold}$$
 = 70 ps

$$t_{pd} = 35 \text{ ps}$$


$$t_{cd} = 25 \text{ ps}$$

$$t_{\text{ccq}} + t_{cd} > t_{\text{hold}}$$
?

Beheben der verletzten Hold-Zeitanforderung



Füge Puffer in zu kurze Pfade ein!



Einhalten der Setup-Zeitanforderung: Einhalten der Hold-Zeitanforderung:

$$T_c \ge$$

$$f_c =$$

Verzögerungsangaben

$$t_{cca}$$
 = 30 ps

$$t_{pcq}$$
 = 50 ps

$$t_{\rm setup}$$
 = 60 ps

$$t_{\text{hold}}$$
 = 70 ps

$$\int_{Q}^{\frac{1}{2}} \left[t_{pd} = 35 \text{ ps} \right]$$


$$t_{cd} = 25 \text{ ps}$$

$$t_{\text{ccq}} + t_{cd} > t_{\text{hold}}$$
 ?

Beheben der verletzten Hold-Zeitanforderung



Füge Puffer in zu kurze Pfade ein!



$$t_{pd}$$
 = 3 x 35 ps = 105 ps

$$t_{cd}$$
 = 2 x 25 ps = 50 ps

Einhalten der Setup-Zeitanforderung:

$$T_c \ge (50 + 105 + 60) \text{ ps} \ne 215 \text{ ps}$$

$$f_c = 1/T_c = 4.65 \text{ GHz}$$

Verzögerungsangaben

$$t_{cca}$$
 = 30 ps

$$t_{pcq}$$
 = 50 ps

$$t_{\text{setup}}$$
 = 60 ps

$$t_{\text{hold}} = 70 \text{ ps}$$

$$\int_{0}^{\frac{1}{2}} \int_{0}^{\infty} t_{pd} = 35 \text{ ps}$$

$$t_{cd} = 25 \text{ ps}$$

Einhalten der Hold-Zeitanforderung:

$$t_{\rm ccq}$$
 + t_{cd} > $t_{\rm hold}$?


$$(30 + 50) ps > 70 ps$$
? Ja, eingehalten!

Taktverschiebung (clock skew)





- Takt kommt nicht bei allen Registern gleichzeitig an
 - unterschiedliche Verdrahtungswege auf dem Chip (clock tree),
 - Logik in Taktsignal (bspw. gated clock)
- t_{skew} ist max. Differenz der Taktankunftszeit zwischen zwei Registern



Timing-Bedingungen mit Taktverschiebung




Timing-Bedingungen müssen auch im worst-case eingehalten werden:

$$t_{\text{ccq,1}} + t_{\text{cd}} > t_{\text{skew}} + t_{\text{hold,2}}$$

$$t_{\text{pcq,1}} + t_{\text{pd}} + t_{\text{setup,2}} + t_{\text{skew}} \leq \frac{1}{t_{\text{CLK}}}$$

⇒ idR. wird Timing durch t_{skew} enger

 Taktfrequenz kann durch t_{skew} auch steigen, wenn
 CLK2 sicher nach CLK1 schaltet





Verletzung der dynamischen Entwurfsdisziplin



CLK

- asynchronen Eingänge:
 - Benutzereingaben
 - Kommunikationssignale von externen ICs
- ⇒ Timing-Bedingungen können nicht garantiert werden
 - zweifaches Shiftregister für Synchronisation
 - erstes Flip-Flop kann metastabil werden
 - kippt idR vor nächster Taktflanke in stabilen Zustand
 - zweites Flip-Flop wird nicht metastabil





Parallelität



000001011110010010110111011001110010001	1
101010001010111000110111011101001110010	1
110001010100001101101001011010011100000	0
01010011101000100101110010011100101010	0
10010100111110000111000011100011100001	0
011011011010001101011000000100110001111	0
0001001100000010101001110111111100010001	1
111001011100001001001101111101111010101	0
0101101010100001011101100011111110111100	1
00001100100100011001101100100101101100	0
010110111010001000110100001010110101000	1
011000101010000000000010001111011111000	0
110011100101100101000001000100011001000	0
111111011111001001101010010001110101111	0
010111110111110101101001100101001101101	0
101111110110011011000111000100110110111	1

Arten der Parallelität



- räumliche Parallelität
 - mehrere Aufgaben durch vervielfachte Hardware gleichzeitig bearbeiten
- zeitliche Parallelität
 - Aufgabe in mehrere Unteraufgaben aufteilen
 - Unteraufgaben parallel ausgeführen
- Beispiel: Fließbandprinzip bei Autofertigung ("Pipelining")
 - nur eine Station für pro Arbeitsschritt
 - alle unterschiedlichen Arbeitsschritte für mehrere Autos werden parallel ausgeführt
 - ⇒ zeitliche Paralellität

Grundlegende Begriffe



- Datensatz:
 - Vektor aus Eingabewerten, die zu Vektor aus Ausgabewerten bearbeitet werden
- Latenz:
 - Zeit von der Eingabe eines Datensatzes bis Ausgabe der zugehörigen Ergebnisse
- Durchsatz
 - Anzahl von Datensätzen, die pro Zeiteinheit bearbeitet werden können

⇒ Parallelität erhöht Durchsatz

Beispiel Parallelität Plätzchen backen



- Weihnachtszeit steht vor der Tür, also rechtzeitig anfangen!
- Annahmen
 - genug Teig ist fertig
 - 5 Minuten um ein Blech mit Teig zu bestücken
 - ▶ 15 Minuten Backzeit
- Vorgehensweise
 - ein Blech nach dem anderen vorbereiten und backen
 - ► Latenz = 7 m·n
 - ► Durchsatz = 3 /V

Beispiel Parallelität Plätzchen backen



- Weihnachtszeit steht vor der Tür, also rechtzeitig anfangen!
- Annahmen
 - genug Teig ist fertig
 - 5 Minuten um ein Blech mit Teig zu bestücken
 - 15 Minuten Backzeit
- Vorgehensweise
 - ein Blech nach dem anderen vorbereiten und backen
 - Latenz = 5 + 15 = 20 Minuten = 1/3 h
 - Durchsatz = 1 Blech alle 20 Minuten = 3 Bleche/h


Beispiel Parallelität Plätzchen backen (parallel)



- gleiche Annahmen wie eben
 - 5 Minuten Blech bestücken, 15 Minuten Backen
- Alternative Vorgehensweisen
 - Räumliche Parallelität: Zwei Bäcker (Ben & Alyssa), jeder mit einem eigenen Ofen
 - Zeitliche Parallelität: Aufteilen der Keksherstellung in Unteraufgaben
 - Blech bestücken
 - Backen
 - Nächstes Blech bestücken, während erstes noch im Ofen gebacken wird
- ⇒ Latenz und Durchsatz?

Räumliche Parallelität






Durchsatz =

Räumliche Parallelität






Latenz = 5 + 15 = 20 Minuten = 1/3 h

Durchsatz = 2 Bleche alle 20 Minuten = 6 Bleche/h


Zeitliche Parallelität





Zeitliche Parallelität





Latenz =
$$15 + 15 = 30$$
 Minuten = $1/2$ h

Durchsatz = 1 Blech alle 15 Minuten = 4 Bleche/h


Kombination der Parallelitäten



- Zeitliche und räumliche Parallelität können miteinander kombiniert werden
- Hier:
 - Zwei Bäcker und Öfen
 - Nächstes Blech bestücken während altes gebacken wird
- ▶ Latenz = 30 Minuten
- Durchsatz = 8 Bleche/h

Schaltung ohne Pipelining






- Kritischer Pfad durch Elemente 2, 3, 4: 9 ns
- $t_{\text{setup}} = 0.2 \text{ ns und } t_{\text{pcq}} = 0.3 \text{ ns} \rightarrow T_{\text{c}} = 9 + 0.2 + 0.3 = 9.5 \text{ ns}$
- Latenz = 9,5ns; Durchsatz = 1 / 9,5ns = 105 MHz

Schaltung mit (mehrstufiger) Pipeline




Stufe 2: 4+0.2+0.3 = 4.5 ns



- Stufe 1: 3+2+0.2+0.3 = 5.5 ns
- → $T_c = 5.5 \text{ ns}$
- Latenz = 2 Takte = 11 ns
- Durchsatz = 1 / 5.5 ns = 182 MHz

Schaltung mit (mehrstufiger) Pipeline





- $T_c = 4,5ns$
- Latenz = 3 Takte = 13,5 ns
- Durchsatz = 1 / 4,5 ns = 222 MHz

Bewertung Pipelining



- mehr Pipelinestufen
 - höherer Durchsatz (mehr Ergebnisse pro Zeiteinheit)
 - aber auch höhere Latenz (länger warten auf das Ergebnis)
 - ⇒ lohnt sich nur, wenn viele Datensätze bearbeitet werden müssen
- Klappt aber nicht immer
- Problem: Abhängigkeiten
- Beispiel Kekse: Erstmal schauen wie ein Blech geworden ist, bevor das nächste bestückt wird
- wird noch intensiv beim Thema Befehlsverarbeitung von Prozessoren behandelt

Zusammenfassung



01000010001001001000000011110010100	111
001101110101100110101101011111111111111	100
100100000011101011100011000101011101	100
00101011010010010101001011101001101100	000
01111100010000101101101101111100001101	110
1011010000011100101101110010111000101	111
1111011001011101011001000000000011010	010
10100110000101010101011010111011100	110
0010000011011100000001111111111100110	110
0011010110110001001101000010101111000	101
1001111111010101000001111000000111100	111
1111010001011100111011101110000100100	111
0001100101011000111011110001011010110	101
010111000001011010001111011101111111	101
0000111010101000001101010101010111	101
0100000101110101011110100100110110110100	011

Zusammenfassung und Ausblick



- Zeitverhalten synchroner sequentieller Schaltungen
- Parallelität
- Nächste Vorlesung behandelt
 - Hardwarebeschreib mit SystemVerilog