Digitaltechnik Wintersemester 2017/2018 10. Vorlesung





Inhalt



- 1. Einleitung
- 2. Historie von Hardwarebeschreibungssprachen
- 3. SystemVerilog für kombinatorische Logik
- 4. SystemVerilog Modulhierarchie
- 5. Zusammenfassung

Einleitung



0101111011100001111100111100101110101	110
00110111101001101000001111010100010100	000
00110111000111000100010011001001111110	01
000001011010100111101111011101101010101	111
0000110001000110001100100100100111011	101
11111011101100110111111111111110000101	100
1001000000011100110010111101110011010	11
01101000011000100000011001111100111111	100
000111001111111100011011111111101011111	111
0010110111110100101100010010101111111	10
010100001110110000000111111111010011101	111
0011010111010011010111100010011111010000	000
0000101000100100111001101101101110111	00
0011010101011010100000100001101111101	110
10101100100101011100001001100111011000	00
11010011000111101101001111010001001100	11

Organisatorisches



- Zusammenlegung von Übungsgruppen ab KW 51
 - G01 → G07
 - Mo 08:00-09:40 S202/C205
 - Thomas Kampa
 - Roland Schurig
 - G22 → G02
 - Mo 15:20-17:00 S311/006
 - Timo Henz
 - Moritz Nottebaum
- Hausaufgaben fürs neue Jahr: SystemVerilog Tools ausprobieren
 - ► Ende KW 51 im Moodle

Rückblick auf die letzten Vorlesungen



- Sequentielle Logik
 - Sequentielle Schaltungen
 - Speicherelemente
 - Synchrone sequentielle Logik
- Endliche Zustandsautomaten
 - Konzept, Notationen und Anwendungsbeispiele
 - Moore vs. Mealy
 - Zerlegen von Zustandsautomaten
- Zeitverhalten synchroner sequentieller Schaltungen
- Parallelität



Harris 2013 Kap. 3.1 - 3.6

Wiederholung: Parallelität Nochmal Plätzchen backen




- Annahmen:
 - genug Teig ist fertig
 - 5 Minuten Teig ausrollen (R)
 - 5 Minuten Blech belegen (B)
 - 15 Minuten backen (O)
 - 5 Minuten verzieren (V)
- ⇒ Durchsatz steigern mit
 - zeitlicher Parallelität
 - räumlicher Parallelität



Wiederholung: Parallelität Nochmal Plätzchen backen





Wiederholung: Parallelität Nochmal Plätzchen backen



- einfacher Pipeline-Ansatz:
 - alle (vier) Teilaufgaben jeweils in eigener Pipeline-Stufe
 - längste Teilaufgabe (O) bestimmt Taktrate (15 min)
 - ⇒ Ressourcenkonflikt wegen Überlappung der manuellen Teilaufgaben (V,B,R) aufeinanderfolgender Bleche (nur ein Bäcker)
- scheinbare Lösung:
 - ► Teilaufgaben R und B innerhalb ihres Slots nach hinten verschieben
 - ▶ ist in richtiger Pipeline aber nicht möglich (alle Stufen starten gleichzeitig)
- bessere Lösung:
 - kleinere Teilaufgaben in einer Pipeline-Stufe (V?+R+B) zusammenfassen
 - Verzieren (V) nur, wenn Blech bereits gebacken (O)
 - ⇒ B1 wird erst verziert, wenn B2 bereits im Ofen ist bzw. B3 vorbereitet wird
 - ⇒ am Ende bleibt ein unverziertes Blech übrig
- Analog: oft Prolog / Epilog bei Schleifen-Pipelining notwendig

Wiederholung: Schichtenmodell



Anwendungs- software	Programme
Betriebs- systeme	Gerätetreiber
Architektur	Befehle Register
Mikro- architektur	Datenpfade Steuerung
Logik	Addierer Speicher
Digital- schaltungen	UND Gatter Inverter
Analog- schaltungen	Verstärker Filter
Bauteile	Transistoren Dioden
Physik	Elektronen

Überblick der heutigen Vorlesung



- Historie von Hardwarebeschreibungssprachen
- SystemVerilog f
 ür kombinatorische Logik
- SystemVerilog Modulhierarchie



Kap. 4.1-4.3 Seite 167 - 190

Historie von Hardwarebeschreibungssprachen




0100000100101101111000001101010010111001
111001011000010101010101010101010110100100
0000110110101110101100101011010101010101
00011011001110100011110100010111110110000
111110110001100111101100111001110000001
100111000101011001101100011110001101101
0011001111010110101100100000011010101101
0110000000001111000101010111110000011
1010111100101010110111000001010110100011
0111000110101111101011001011010100001110
011001111010001010011111010000101011100011
0110100110001011001000010110110110110000
1010010101011000100001101000001011101000
110100100110000001111011010001010000011
1111101010100001000110000001110000000111
1001011010110011110011000001000100111111

Notwendigkeit von HDLs Hardware Description Language



- Komplexität technischer Systeme steigt ständig (vgl. Moores Gesetz)
 - 2000: Intel Pentium 4:
 - 42 · 10⁶ Transistoren auf 217 mm²
 - 2017: AMD Ryzen:
 - 4,8 · 109 Transistoren auf 192 mm²
- ohne rechnergestützte Hilfsmittel nicht zu beherrschen
- ⇒ Hardware-Beschreibungssprachen zum Beherschen von Komplexität
 - Hierarchie
 - Modularität
 - Regularität





Anwendung und Entwicklung der HDLs



- seit Beginn der Rechnerentwicklung:
 - Suche nach verständlichen und einheitlichen Beschreibungssprachen für
 - Designspezifikation
 - Simulation
 - Verifikation
 - Dokumentation
 - nutzt auch der Kommunikation zwischen Entwicklern
- zunächst Hochsprachen (bspw. Pascal, LISP, Petri-Netze) zur Hardware-Beschreibung eingesetzt
- 1960/70: Register-Transfersprachen
 - Datentransfer zwischen Registern durch kombinatorische Operatoren
 - ⇒ synchrone sequentielle Schaltungen als Abstraktionslevel

Robert Piloty, 1924 - 2013



- Maßgeblich an Einführung/Entwicklung des Informatikstudiums in Deutschland beteiligt
- Forschung an
 - programmgesteuerten Rechenanlagen (PERM)
 - rechnergestützer Schaltungsentwurf
- RTS 1a (Register Transfer System Language)
 - an TH Darmstadt entwickelt
 - entstand aus praktischer Erfahrung
 - sollte Fehler früherer Ansätze vermeiden (bspw. zu hohes Abstraktionsniveau)
 - sollte leicht zu lernen und zu lehren sein
 - sollte verschiedene Entwurfsmethoden und Entwurfsebenen abdecken
 - einfache syntaktische und semantische Regeln
 - jede gültige Hardwarebeschreibung in RTS 1a soll auch realisierbar sein



Beispiel für RTS 1a Beschreibung





```
example.rts
  -INPUTTERMINAL- START, MRE[1:4], MDE[1:4];
  -REGISTER- AK[1:4], MR[1:4], MD[1:4], CC[1:4], ST[1:2];
   -CASE- ST
3
   :0: -IF- START -THEN-
         AK <= \#0B4, MR <= \#MRE, MD <= \#MDE, CC <= \#12D4, ST <= \#1B2 -FI-
   :1: -IF- MR[4] -THEN-
         AK \le ADD(AK, MD), ST \le #2D2
7
       -ELSE-
        (AK.MR) \le RSH(\#0.(AK.MR)).CC \le INC(CC).
        -IF- EQ(CC, #15D4) -THEN- ST <= #0B2 -ELSE- ST <= #1B2 -FI-
10
      -FI-
11
   :2: (AK.MR) <= RSH(#0, (AK.MR)), CC <= INC(CC),
12
       -IF- EQ(CC, #15D4) -THEN- ST <= #0B2 -ELSE- ST <= #1B2 -FI-
13
   -ESAC-
14
   -FINIS-
15
```

1983 - Geburtsstunde wichtiger HDL Standards



- Consensus Language (CONLAN)
 - allgemeine, erweiterbare Sprache
 - sollte den akademischen "Wildwuchs" in geordnete Bahnen lenken
 - ⇒ Akzeptanz von HDLs in Industrie f\u00f6rdern
- Very High-Speed Integrated Circuits Hardware Description Language (VHDL)
 - vom US Department of Defense maßgeblich gefördert
 - IEEE Standard 1076 (1987, 1993, 2002, 2008)
 - Erweiterung:
 - ▶ 1998: VHDL-AMS (Analog and Mixed-Signal)
- Verilog HDL
 - von Gateway Design Automation (Cadence) zur Simulation entwickelt
 - IEEE Standard 1364 (1995, 2001)
 - Erweiterung:
 - 1998: Verilog-AMS (Analog and Mixed-Signal)
 - 2002: SystemVerilog (Verifikation)

Aktueller Tendenz: Anstieg des Abstraktionslevels



- SystemC
 - C++ Klassenbibliothek
 - erlaubt besonders schnelle Simulation
- Constructing Hardware in a Scala Embedded Language (Chisel)
 - von UC Berkeley
 - durch Einbettung in Scala (funktionales Java) sehr flexibel
- BlueSpec-Verilog (BSV)
 - vom MIT, aber inzwischen kommerzialisiert
 - erbt Abstraktionsniveau von funktionalem Haskell
- High-Level-Synthese: low-level Verilog/VHDL aus abstrakten
 Anwendungsbeschreibungen (bspw. in C, Java, Matlab) erzeugen
- ⇒ Schritt von Beschreibung zur Ausführung (Semantic Gap) wird immer größer

Von HDL zu Logikgattern



- Simulation des funktionalen/zeitlichen Verhaltens der beschriebenen Schaltung
 - berechnete Ausgaben zu vorgegebenen Eingaben werden auf Korrektheit geprüft
 - ⇒ Fehlersuche einfacher (billiger) als in realer Hardware
- Synthese übersetzt Hardware-Beschreibungen in Netzlisten
 - Schaltungselemente (Logikgatter) + Verbindungsknoten
 - entspricht Registertransferebene
 - kann auf Gatter-Bibliothek einer konkreten Zielarchitektur abgebildet werden (Technology-Mapping)
 - wenige CMOS-Basisgatter für Application-Specific Integrated Circuits (ASICs)
 - kleine Lookup-Tabellen für Field-Programmable Gate Arrays (FPGAs)
- WICHTIG: für effiziente Hardware-Beschreibung muss HDL-Programmierer immer die Zielarchitektur im Auge behalten

SystemVerilog für kombinatorische Logik




		1	1		0	0	1	0	0	1	0	1	0	0	0	1	1	1	1	0	0	0	0	0	0	1	1	0	0	1	1 -	1 0	0	1
		1	1		1	1	0	0	0	0	0	0	0	1	1	0	1	0	1	1	0	0	0	1	0	0	0	1	1	0	0 -	1 1	1	0
					0	0	0	1	0	0	1	1	1	0	1	1	0	1	0	0	0	1	1	0	1	0	1	1	0	1	0 -	1 1	1	1
	1			1	1	0	1	0	1	0	0	1	0	0	1	0	1	0	1	0	0	0	0	1	1	1	0	0	0	0	1 1	1 1	1	1
				1	0	0	0	0	0	0	0	1	1	1	1	1	0	1	1	0	1	1	1	1	1	0	1	1	1	1	1 1	10	1	0
					0	1	0	1	1	1	1	0	1	1	0	0	0	1	1	1	1	1	0	0	1	0	0	0	1	0	1 1	10	1	1
	1				0	1	0	0	1	0	0	0	1	0	0	1	1	0	1	0	0	0	1	0	1	1	0	0	0	1	1 () (1	0
		1	1	1	1	1	1	0	0	1	0	1	0	0	0	1	1	1	0	0	0	0	0	0	0	1	1	1	0	1	1 () (1	0
		1			1	1	1	0	1	0	1	1	1	1	0	0	1	1	0	1	0	1	0	1	1	1	0	0	0	1	0 -	1 0	1	1
			1	1	0	1	0	1	1	1	0	0	1	0	1	0	0	1	1	0	1	1	1	0	1	0	0	1	0	1	1 () 1	1	0
	1			1	0	0	0	0	1	1	0	0	1	0	0	0	0	0	0	0	0	1	0	1	1	0	1	0	0	0	0 () 1	0	1
	1			1	0	0	0	1	0	1	0	1	1	0	0	1	0	1	1	1	1	1	0	1	1	1	0	1	0	1	1 1	1 0	1	0
	1	1		1	0	0	1	0	0	1	1	0	1	1	0	0	1	1	0	0	1	1	1	1	0	0	1	0	0	0	1 1	1 1	0	1
	1				0	1	1	0	1	0	0	1	0	0	1	0	0	1	0	0	0	0	1	0	1	1	0	1	0	0	1 () 1	0	0
			1		0	0	0	1	0	1	0	1	0	1	0	0	1	1	1	0	1	1	1	0	1	0	0	0	0	1	0 -	1 0	1	0
				1	0	1	1	1	0	1	0	0	0	1	1	1	0	1	0	0	0	1	1	1	0	1	1	1	0	0	1 () 1	0	1

SystemVerilog Module



- Schnittstellenbeschreibung:
 - Eingänge
 - Ausgänge
 - (Parameter)
- zwei Arten von Modul-Beschreibungen:
 - Struktur: Wie ist die Schaltung aus (Sub-)Modulen aufgebaut?
 - Verhalten: Was tut die Schaltung?
- ⇒ strukturelle Modul-Hierarchie mit Verhaltensbeschreibung auf unterster Ebene



Beispiel für Verhaltensbeschreibung



example.sv

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

module Beginn der Schnittstellenbeschreibung

example Modulnameinput, output Port-Richtung

► logic Port-Datentyp

► a,b,c,y Port-Namen

► assign (kombinatorische) Signalzuweisung

 $ightharpoonup \sim \& \ | \ (kombinatorische) Operatoren (NOT, AND, OR)$

endmodule Ende der Schnittstellenbeschreibung

SystemVerilog Syntax



- Unterscheidet Groß- und Kleinschreibung
 - bspw. reset ≠ Reset
- Bezeichner für Modul- und Signalnamen dürfen nicht mit Ziffern anfangen
 - bspw. 2mux ungültig
- Anzahl von Leerzeichen, Leerzeilen und Tabulatoren irrelevant
- Kommentare:
 - ▶ // bis zum Ende der Zeile
 - /* über mehrere Zeilen */

Simulation von Verhaltensbeschreibungen



example.sv

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```



Synthese von Verhaltensbeschreibungen




example.sv

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```



SystemVerilog Modulhierarchie



111111010011110101011110001000010110	10100
01001010010010010000101100011000110100	11101
111101100100110100100101110011110001	10011
10111000111111011001101000101110111	10110
10110101100010110011001110011100000	00101
01100101101010001100101110010100001	11010
00000000001111110111001001011110110	01110
01111100100010111101001000001000111	00001
01111110100111111110011010001000000	10100
0111110101001111101100111101111101010	01011
01001100001110110111110110001001000	01010
0001110100001100100101010010011001	10001
000001110010101110001000100101111	01111
000101110110100110011111101111100001	11110
00000001010010011001010111111101000	11111
100011100111110100100111111101011110	01011

SystemVerilog Module



- Schnittstellenbeschreibung:
 - Eingänge
 - Ausgänge
 - (Parameter)
- zwei Arten von Modul-Beschreibungen:
 - Struktur: Wie ist die Schaltung aus (Sub-)Modulen aufgebaut?
 - Verhalten: Was tut die Schaltung?
- ⇒ strukturelle Modul-Hierarchie mit Verhaltensbeschreibung auf unterster Ebene



Strukturelle Beschreibung: Modulinstanziierung



```
module and3(input logic a, b, c, output logic y);
assign y = a & b & c;
endmodule

inv.sv

module inv(input logic a, output logic y);
assign y = ~a;
endmodule

nand3.sv

module nand3 (input logic d, e, f, output logic w);
```

and3 andgate(d, e, f, s); // Instanz von and3 namens andgate

inv inverter(s, w); //Instanz von inv namens inverter

//internes Signal für Modulverbindung

and3 sv

logic s;

endmodule

3

Strukturelle Beschreibung: Portzuweisung nach Position oder Namen



```
nand3 sv
```

nand3_named.sv

```
module nand3_named(input logic d, e, f, output logic w);
logic s;
and3 andgate(.a(d), .b(e), .c(f), .y(s));
inv inverter(.a(s), .y(w));
endmodule
```

- ▶ 10 bis 100 ports pro Modul nicht unüblich
- ⇒ absolute Portzuweisung per Namen übersichtlicher (selbstdokumentierend)

Bitweise Verknüpfungsoperatoren



Reduktionsoperatoren (unär)



```
and8.sv

module and8 (input logic [7:0] a, output logic y);

assign y = &a;

// Abkürzung für

// assign y = a[7] & a[6] & a[5] & a[4] &

// assign y = a[3] & a[2] & a[1] & a[0];


endmodule
```

analog:

- l OR
- ▶ ^ XOR
- ► ~I NOR
- \sim & NAND
- \sim XNOR

Bedingte Zuweisung (ternär) und deren Syntheseergebnis






Interne Verbindungsknoten (Signale)



```
fulladder.sv
```



Bindung von Operatoren (Präzedenz)



•	- 1	

> +, -

<, <=, >, >=

▶ ==, !=

--, :-

▶ &, ~&

▶ ^, ∼^

▶ |, ~|

> &&

| | |

?:

**** {}

Zugriff auf Vektorelement (höchste Präzedenz)

unäre Operatoren: NOT, Negation, Reduktion

Multiplikation, Division, Modulo

Addition, Subtraktion

logischer und arithmetischer Shift

Vergleich

gleich, ungleich

bitweise AND, NAND

bitweise XOR, XNOR

bitweise OR, NOR

logisches AND (Vektoren sind genau dann wahr,

logisches OR wenn wenigstens ein Bit 1 ist)

ternärer Operator

Konkatenation (niedrigste Präzedenz)

Syntax für numerische Literale



- Syntax: <N>'<wert>
 - <N> = Bitbreite
 - = Basis (d,b,o,h)
 - beide Angaben optional (default: 32'd)
 - Unterstriche als optische Trenner möglich (werden ignoriert)

Literal	Bitbreite	Basis	Dezimal	Binär
3'b101	3	binär	5	101
'b11	32	binär	3	00000000011
8'b11	8	binär	3	00000011
8'b1010_1011	8	binär	171	10101011
3'd6	3	dezimal	6	110
6'042	6	oktal	34	100010
8'hAB	8	hexadezimal	171	10101011
42	32	dezimal	42	00000101010

Konkatenation



concat.sv

```
module concat(input logic [2:0] a, b, output logic [11:0] y);


assign y = {a[2:1], {3{b[0]}}, a[0], 6'b100010};

// entspricht
// y = a[2] a[1] b[0] b[0] b[0] a[0] 1 0 0 0 1 0

endmodule
```

Hochohmiger Ausgang (Z) und dessen *falsche* Synthese





Verzögerungen: # Zeiteinheiten



example_delay.sv

```
timescale 1ns / 10ps
module example_delay(input logic a, b, c, output logic y);
logic ab, bb, cb, n1, n2, n3;
assign #1 {ab, bb, cb} = ~{a, b, c};
assign #2 n1 = ab & bb & cb;
assign #2 n2 = a & bb & cb;
assign #2 n3 = a & bb & c;
assign #4 y = n1 | n2 | n3;
endmodule
```



Zusammenfassung



01111000100010010100100100100110110000	001
1011101011100000100111000111011110100	100
00010101111110000100100101110111111101	111
010110110010111101111011001101111010100	1 1 C
10111011101111100100011010101111111111	000
011111010110000100101111110000111111101	110
110111011010111100011101110100010101111	111
010001001000001000011101001011000011	111
10100000100110010101000111111010100010	010
11001100111100001000101110110111100000	1 1 C
000111101111100111111101000111010001110	010
1100010100000110110000100111110010001	000
1001001100101111101101010010010111000	0 1
01111101101101101100101000010001001111	010
00001110001110001111111100010110010010	110
1000011011110001011010000101101110001	000

Zusammenfassung und Ausblick



- ► Historie von Hardwarebeschreibungssprachen
- SystemVerilog f
 ür kombinatorische Logik
- SystemVerilog Modulhierarchie
- Nächste Vorlesung behandelt
 - SystemVerilog für sequentielle Logik