Digitaltechnik Wintersemester 2017/2018 11. Übung



Andreas Engel, Raad Bahmani

LÖSUNGSVORSCHLAG

KW03

Die Präsenzübungen werden in Kleingruppen während der wöchentlichen Übungsstunde bearbeitet. Bei Fragen hilft Ihnen Ihr Tutor gerne weiter. Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.


Übung 11.1 Zeitverhalten sequentieller Beschreibungen

[15 min]

Ermitteln Sie das Schaltverhalten der nachfolgenden Signale für die ersten 100 ns. Bedenken Sie dabei, dass bei einfachen always Blöcken (im Gegensatz zu always_comb) die Signalinitialisierung nicht als Signaländerung interpretiert wird.

```
seq/timing.sv
   timescale 1 ns / 10 ps
  module timing;
2
     localparam x = 2;
3
     logic [2:0] a = 0;
     always begin if (!a[0]) #10; else #(3+x); a <= a+1; end
     logic b, c, d, e, f, g, h, i, j;
     assign b = ^a;
                                                          d = c; @(negedge a[0]); end
     always
                          begin
                                               = b;
10
                          begin
                                             e = b; #a; f = e; @(posedge a[0]); end
     always
11
                                     g \ll c; h \ll g;
     always @(negedge b) begin
13
     always @(f|d)
                          begin #2; i = e; j <= i;
                                                                                     end
  endmodule
```

Achtung: in Zeile 6 wird die Bedingung !a[0] für den alten Wert von a vor der letzten nicht nicht-blockierenden Zuweisung geprüft!



Wandeln Sie folgende kontrollflusslastige Beschreibung eines sequentiellen 4 bit Multiplizierers in eine äquivalente Beschreibung um, welche dessen Umsetzung als Register-Transfer-Logik besser erkennen lässt. Verfolgen Sie dafür folgende Grundregeln:

- nur ein Signal pro always_ff Block (beschreibt ein Register)
- kombinatorische Logik vollständig als nebenläufige Zuweisungen (beschreibt die Transfer-Logik)

arith/mul/sequential.sv module mul (input logic CLK, RST, START, input logic [3:0] A, B, output logic DONE, output logic [7:0] Y); 2 3 logic [2:0] n; logic [3:0] b; 5 logic [7:0] a, p; 6 always_ff @(posedge CLK) begin if (RST) begin $\{n, a, b, p, DONE, Y\} \le 0;$ 10 end else if (START) begin 11 $p \ll 0$; $a \ll A$; $b \ll B$; $n \ll 4$; $DONE \ll 0$; 12 end else if (n > 1) begin 13 if (b[0]) p <= p + a;</pre> 14 $a \le a \le 1$; $b \le b >> 1$; $n \le n-1$; 15 end else if (n == 1) begin 16 $Y \le b[0] ? p + a : p; n \le 0; DONE \le 1;$ 17 end else begin 18 {DONE, Y} <= 0; 19 end 20 end 21 endmodule

output logic DONE, output logic [7:0] Y); 2 3 doneD; logic logic [2:0] n, nD; logic [3:0] b, bD; logic [7:0] a, aD, p, pa, pD, yD; // Register always_ff @(posedge CLK) n \leq nD; 10 always_ff @(posedge CLK) a \leq aD; 11 always_ff @(posedge CLK) b \neq bD; 12 always_ff @(posedge CLK) p <= pD; 13 always_ff @(posedge CLK) DONE <= doneD;</pre> always_ff @(posedge CLK) Y 15 16 // Transfer-Logik 17 assign nD = RST ? 0 : START ? 4 : n > 0 ? n-1 : 0;

arith/mul/rtl.sv

module mul (input logic CLK, RST, START, input logic [3:0] A, B,

= RST ? 0 : START ? A : a << 1;

= RST ? 0 : START ? B : b >> 1;

= b[0] ? p+a : p;

= n == 1 ? pa : 0;

assign doneD = n == 1 ? 1 : 0;

= RST || START ? 0 : pa;

18

19

20

21

22

23

24

assign aD

assign bD

assign pa

assign pD

assign yD

 $\verb"endmodule"$

Die kontrollflusslastige Beschreibung (alles in einem always_ff Block) spiegelt den zugrundeliegenden Algorithmus idR. besser wider und kommt einer Software-Implementierung nahe. Die RTL-nahe Beschreibung (möglichst viele/kleine always_ff Blöcke) spiegelt die parallel arbeitenden Hardware-Komponenten und die Abhängigkeiten dazwischen besser wieder und erleichtert so die Identifikation von kritischen Pfaden. In der Praxis ist ein Mittelweg zwischen beiden Extremen häufig die beste Wahl. Dabei sollten Signale möglichst nur dann in einem always_ff Block zusammengefasst werden, wenn sie die gleichen Kontrollbedingungen haben.


Übung 11.3 Robuste Endliche Automaten

[20 min]

Implementieren Sie folgende endliche Automaten in SystemVerilog. Wenn eines der Eingangsbits 1'bz oder 1'bx ist, soll der Automat in den Startzustand wechseln und dabei kein Ausgangsbit auf 1 setzen. Verwenden Sie den === Operator zum Vergleich zwischen Ausdrücken vierwertiger Logik, da ein Vergleich mit s == 1'bx für alle Werte von s immer 1'bx ergibt und dieses als logisch falsch interpretiert wird.

Die ungültigen Eingänge fängt man am besten direkt im Zustandsregister ab, damit die next-state Logik diese Fälle nicht mehr beachten muss. Da ~1'bz===~1'bx===1'bx (siehe V6 Folie 31), genügt dafür ein Vergleich pro Eingabebit. Für Mealy-Automaten muss der === Operator auch in der Ausgabelogik verwendet werden.


a)



fsm/robust/mealy.sv

```
module mealy(input logic CLK, RST, input logic [1:0] A, output logic Y);
1
     logic [1:0] state, nextstate;
2
     always_ff @(posedge CLK)
4
       state <= RST || \sim A[0] === 1'bx || \sim A[1] === 1'bx ? 0 : nextstate;
5
     always_comb case (state)
              0: nextstate = \sim A[1] ? 1 : \sim A[0] ? 2 : 0;
              1: nextstate = \sim A[0] ? 0 : \sim A[1] ? 2 : 1;
       default: nextstate = 1;
10
11
     endcase
12
     assign Y = (state == 0 && (A == 2'b11 || A == 2'b01 || A == 2'b10))
13
              || (state==1 && (A===2'b11 || A===2'b01 || A===2'b00));
   endmodule
```

b)



Übung 11.4 RCA-basierter Zähler

[30 min]

Übung 11.4.1 Generischer Ripple-Carry Adder (RCA)

Implementieren Sie den RCA aus Übung 10.5.3 für eine generische Bitbreite mit dem Parameter WIDTH. Halb- und Volladdierer sollen aus den Übungen 10.5.1 und 10.5.2 übernommen werden.

```
arith/rca.sv
  module rca #(parameter WIDTH=4)
               (input logic [WIDTH-1:0] A, B, output logic [WIDTH:0] S);
2
3
    logic [WIDTH:0] c;
                    = 1'b0;
     assign c[0]
     assign S[WIDTH] = c[WIDTH];
     genvar i;
     generate
       for (i=0; i<WIDTH; i=i+1) full_adder fa (A[i], B[i], c[i], S[i], c[i+1]);
10
     endgenerate
11
12
  endmodule
```

Übung 11.4.2 Zähler

Verwenden Sie den generischen RCA zur Implementierung eines 10 bit Zählers mit folgender Schnittstelle:

```
arith/counter.sv

1 \ \timescale 1 ns / 10 ps
2 module counter(input logic CLK, // Taktsignal RST, // synchrones Reset, high-active INC, // Zähler erhöhen, high-active output logic [9:0] VAL);// aktueller Zählerwert
```

Das Zählerregister soll eine Ausgabeverzögerung von $t_{\rm ccq}=t_{\rm pcq}=2\,{\rm ns}$ haben.

arith/counter.sv

Beim Einbinden des Addierers (Zeile 8) muss der passende Parameter für die Bitbreite der Eingänge angegeben werden. Der INC Eingang wird als Taktfreigabe (enable) der Zählerregister verwendet (Zeile 11). Der inkrementierte Wert wird also immer berechnet, aber nur bei INC==1 gespeichert. Der neue Zählerwert wird zur steigenden Taktflanke zunächst in tmp gespeichert (Zeile 11). Erst nach Ablauf der Ausgabeverzögerung wird der neue Zählerwert am Registerausgang VAL sichtbar (Zeile 12).

Übung 11.4.3 Testbench

Implementieren Sie eine selbstüberprüfende Testbench für den Zähler aus Übung 11.4.2. Diese soll einen 20 MHz Takt an den Zähler anlegen und das funktionale Verhalten des Zählers überprüfen.

arith/counter_tb.sv

```
default_nettype none
   timescale 1 ns / 10 ps
2
3
   module counter_tb;
     // toggle clock after half period
     logic rst,inc,clk=0;
     always \#(0.5/0.02) clk = \simclk;
     logic [9:0] val;
10
     counter uut(clk,rst,inc,val);
11
12
     initial begin
13
       $dumpfile("counter_tb.vcd");
14
       $timeformat(-9, 0, " ns", 8);
15
       $dumpvars;
16
17
       // test reset
18
       inc <= 0;
19
       rst <= 1;
20
       @(posedge clk);
21
       #3 if (val != 0) $display("%t: expected %0d but got %0d", $time, 0, val);
22
23
       // count to overflow
       inc <= 1;
25
       rst <= 0;
26
       for (int i=1; i<(1<<$size(val)); i++) begin
27
         @(posedge clk);
28
         #3 if (val != i) $display("%t: expected %0d but got %0d", $time, i, val);
29
       end
30
31
       // test overflow
32
       for (int i=0; i<10; i++) begin
33
         @(posedge clk);
34
         #3 if (val != i) $display("%t: expected %0d but got %0d", $time, i, val);
35
```

```
end
36
37
       // test inc inactive
       inc <= 0;
39
       for (int i=0; i<5; i++) begin
40
         @(posedge clk);
41
         #3 if (val != 9) $display("%t: expected %0d but got %0d", $time, 9 , val);
       end
43
44
       // test reset
       rst <= 1;
46
       inc <= 1;
47
       @(posedge clk);
48
       #3 if (val != 0) $display("%t: expected %0d but got %0d", $time, 0, val);
50
       $display("FINISHED counter_tb");
51
       $finish:
52
53
     end
54
   endmodule
```

 $20\,\mathrm{MHz} = 0,02\,\mathrm{GHz}$ enspricht einer Taktperiode von $\frac{1\,\mathrm{ns}}{0.02}$. Die Verzögerung zwischen dem Toggeln des Taktsignals muss die Hälfte der Taktperiode betragen (Zeile 8). Im **initial** Block werden verschiedene Kombinationen der Steuersignale (INC und RST) erzeugt. Nach der nächsten steigenden Taktflange und einer zusätzlichen Verzögerung (größer als die Ausgabeverzögerung des Zählerregisters), wird der Wert am Zählerausgang überprüft. Bei bestimmten Zählerständen ist die RCA-Verzögerung (kritischer Pfad) größer als die Taktperiode. Dies führt zu funktionalen Fehlern, die von der Testbench erkannt werden sollten:

```
VCD info: dumpfile counter_tb.vcd opened for output.
25628 ns: expected 512 but got 0
3 25678 ns: expected 513 but got 1
4 25728 ns: expected 514 but got 2
5 25778 ns: expected 515 but got 3
6 25828 ns: expected 516 but got 4
7 ...
8 51028 ns: expected 1020 but got 508
9 51078 ns: expected 1021 but got 509
10 51128 ns: expected 1022 but got 510
11 51178 ns: expected 1023 but got 511
12 FINISHED counter_tb
13 WM Destroy
```

6