Digitaltechnik Wintersemester 2017/2018 11. Vorlesung





Inhalt



- 1. Einleitung
- 2. Mehr SystemVerilog für kombinatorische Logik
- 3. SystemVerilog für sequentielle Logik
- 4. SystemVerilog für Zustandsautomaten
- 5. SystemVerilog für parametrisierte Module
- 6. SystemVerilog für Testumgebungen
- 7. Zusammenfassung

Einleitung



1111010010110000101111111011101100001	101
1001111110100111010011001000111101011	001
0111000011010110011011101000011100100	100
0111100100010010000001001011000001101	001
1000111100001011101100110010101000000	110
1110010100101000110110001100010100111	001
01001110001100111111111101110100111101	111
10101000101101101000011111111101011011	110
1100100101101000111110101111011100110	000
100010000111100111010000110000000110	101
0111110000100111100011110010101000100	110
10110100111011111111011101100010100100	010
00110011000010010000	111
1110010101011100010000101010001101101	101
1100011111110100101010011000000010111	111
000110000100001011100000110010001011	011

Organisatorisches



- Zusammenlegung von Übungsgruppen ab KW 02
 - ▶ G20 → G12
 - Do 13:30-15:10 S103/313
 - Tobias Stöckert
 - Michael Tilli

Organisatorisches



- Zusammenlegung von Übungsgruppen ab KW 02
 - G20 → G12
 - Do 13:30-15:10 S103/313
 - Tobias Stöckert
 - Michael Tilli
- Klausurvorbereitung
 - Anmeldung für Fachprüfung bis 31.01.2018
 - erwartete Bearbeitungszeit für Ü1 bis Ü5 ergänzt
 - SystemVerilog Syntax-Blatt bis Ende KW02 im Moodle verfügbar
 - Wiederholung spezifischer Fragen am 05.02.18
 - ⇒ Themen im Moodle vorschlagen

Nicht nochmal Plätzchen backen



 Aktualisierung im der Back-Pipeline im Moodle verfügbar (V10)



Rückblick auf die letzte Vorlesung



- ► Historie von Hardwarebeschreibungssprachen
- SystemVerilog f
 ür kombinatorische Logik
- SystemVerilog Modulhierarchie



Harris 2013 Kap. 4.1-4.3

Wiederholungs-Bedarf laut Moodle Abfrage und Übungen



- Details zu <signal>[<range>]
- Struktur- und Verhaltensbeschreibung
- Operatoren und Präzedenzen
- Installation / Verwendung der Simulations und Synthesetools

Wiederholung: Bindung von Operatoren (Präzedenz)



• []
▶ ~, !, -, &, ^
<pre>*, /, %</pre>
▶ +, -
> <<, >>, <<<, >>
▶ <, <=, >, >=
▶ ==, !=
▶ &, ~&
▶ ^, ∼^

▶, ∼I

87.87.

> ?

Zugriff auf Vektorelement (höchste Präzedenz) unäre Operatoren: NOT, Negation, Reduktion Multiplikation, Division, Modulo Addition. Subtraktion logischer und arithmetischer Shift Vergleich gleich, ungleich bitweise AND, NAND bitweise XOR, XNOR bitweise OR, NOR logisches AND (Vektoren sind genau dann wahr, logisches OR wenn wenigstens ein Bit 1 ist) ternärer Operator

Konkatenation (niedrigste Präzedenz)


Simulations und Synthesetools



- Anleitung im Markdown Format
- Icarus-Verilog Installer setzt PATH unter Windows nicht
- Skripte wurden aktualisiert
- Skripte werden aus Kommandozeile aufgerufen

Simulation von SystemVerilog Icarus-Verilog + GTKWave





```
cd sv/examples
c./bin/sim.sh nand3_tb nand3_tb.sv nand3.sv inv.sv and3.sv

VCD info: dumpfile nand3_tb.vcd opened for output.


FINISHED nand3_tb

GTKWave Analyzer v3.3.86 (w)1999-2017 BSI

[0] start time.
[8000] end time.
```

Synthese von SystemVerilog Yosys + GraphViz





```
cd sv/examples

../bin/synth.sh nand3 nand3.sv inv.sv and3.sv

nand3.dot

nand3.pdf
```

Überblick der heutigen Vorlesung



- Mehr SystemVerilog für kombinatorische Logik
- SystemVerilog f
 ür sequentielle Logik
- SystemVerilog f
 ür Zustandsautomaten
- SystemVerilog für parametrisierte Module
- SystemVerilog für Testumgebungen



Harris 2013 Kap. 4.4-4.8 Seite 190 - 218

Mehr SystemVerilog für kombinatorische Logik



001011101101000000011101100111000100011	10
1011110011000111000011110011110101111100	0 (
10010001110011100111111111010101111101000	0 (
0110011101100100100100101110011110111100	0 (
00100110110001001001001110111111011101	10
011000010101011010100010010001000000101	1 1
01101101100111111001011110111010000110001	1 1
10001100110110000000101100000100100110) 1
100101110111111110010111010111100011000) 1
000010001101101011110001111010111110111	10
0010101010010110110110111010000001011101	1 1
01100011100110000100000001001011001010	1 1
110110100000001000110111010000010101111	10
110110010010010101010101100100100100100	0 (
00010110000000010111010001000110011101	
0110101101111011001011010111111000010001	10



(vierwertige Logik)



```
bit = {1'b0, 1'b1} (zweiwertige Logik)

logic = {1'b0, 1'b1, 1'bx, 1'bz} (vierwertige Logik)

int = {-2**31, ..., 2**31-1} = bit signed [31:0]
```

▶ integer = $\{-2**31, ..., 2**31-1\}$ = logic signed [31:0]



- bit = $\{1'b0, 1'b1\}$ (zweiwertige Logik)
- ► logic = {1'b0, 1'b1, 1'bx, 1'bz} (vierwertige Logik)
- int = $\{-2**31, \ldots, 2**31-1\}$ = bit signed [31:0]
- ▶ integer = $\{-2**31, ..., 2**31-1\}$ = logic signed [31:0]
- ▶ enum = Aufzählung symbolischer Werte (bspw. für endliche Automaten)



- ▶ bit = {1'b0, 1'b1} (zweiwertige Logik)
- ▶ logic = {1'b0, 1'b1, 1'bx, 1'bz} (vierwertige Logik)
- ▶ int = $\{-2**31, ..., 2**31-1\}$ = bit signed [31:0]
- ▶ integer = $\{-2**31, ..., 2**31-1\}$ = logic signed [31:0]
- ▶ enum = Aufzählung symbolischer Werte (bspw. für endliche Automaten)
- time, real, typedef, struct, ...

Vektoren und Arrays



```
vecarr.sv
     // Deklaration
    logic [7:0] bitVector = 8'hAB: // 8 bit Vektor [MSB:LSB]
                bitArray [0:7]; // 8 bit Array [first:last]
     logic
3
     // Zugriffe / Modifikation
     initial begin
       #1 bitVector = 8'hCD: // alle Vektorbits überschreiben
       #1 bitVector[5] = 1'b1; // Vektorbits einzeln überschreiben
       #1 bitVector[3:0] = 4'hF; // Vektorbereich überschreiben
10
       // Arrays-Zugriff nur elementweise möglich
11
       for (int i=0; i<$size(bitArray); i++) #1 bitArray[i] = bitVector[i];</pre>
12
13
     end
```

Signals	Waves											
Time) 1	ns 2	ns 3	ns 4	ns 5	ns 6	ns 7	ns 8	ns 9	ns 10	ns 11	ns 12 ns
bitVector[7:0] =	AB	CD	ED	EF								
bitArray[7:0] =	xxxxxxxx				xxxxxxx1	xxxxxx11	xxxxx111	xxxx1111	xxx01111	xx101111	×1101111	11101111

Vektoren-Operationen



```
vecop.sv
   module vecop(input logic [3:0] A, input logic [3:0] B,
               output logic U, V, output logic [3:0] W,
2
               output logic [1:0] X, output logic [5:0] Y,
3
               output logic [7:0] Z);
4
5
    // Reduktion
6
     //clogische Verknüpfung
     assign V = A &  B; // V = (A[0] | A[1] | A[2] | A[3])
10
                          // & (B[0] | B[1] | B[2] |
11
12
     // bitweise Verknüpfung
13
     assign W = A & B; // W[0] = (A[0] & B[0]), W[1] = (A[1] & B[1])
14
                          // W[2] = (A[2] \& B[2]), W[3] = (A[3] \& B[3])
15
16
     // Konkatenation
17
     assign (X,Y) = \{A,B\}; //X = A[3:2], V[5:4] = A[1:0], Y[3:0] = B
18
19
     // (unsigned) Arithmetik
20
     assign Z = A * B;
21
22
23
   endmodule
```

Einschränkungen von Arrays



- nicht als Ports verwendbar
- ▶ kein "part select", bspw. assign bitArray[3:0] = 4'hF;
- keine Zuweisung ganzer Arrays, bspw. assign bitArray2 = bitArray;
- keine Initialisierung bei der Deklaration
- keine Reduktion / Konkatenation
- keine bitweisen / logischen / arithmetischen Operationen

Speicher als Vektor-Arrays

Tiefe

Breite

x

ĺχ

Œ

×

×

\mem[7][3:0]
\mem[8][3:0]

\mem[9][3:0]

\mem[10][3:0] \mem[11][3:0]

\mem[12][3:0] \mem[13][3:0]

\mem[14][3:0]

\mem[15][3:0]



```
logic [3:0] mem [0:15]; // 16 Worte zu je 4 bit
2
3
     initial for (int i=0; i<$size(mem); i++) #1 mem[i] = i;</pre>
4
Signals
                Waves
                                                               10 ns
Time
 \mem[0][3:0]
 \mem[1][3:0]
                ×
 \mem[2][3:0]
 \mem[3][3:0]
                Œ
 \mem[4][3:0]
 \mem[5][3:0]
 \mem[6][3:0]
                x
```

memory.sv

Fallunterscheidungen (case) Siebensegment-Anzeige




```
sevenseg.sv
                                                                       A_3 A_2 A_1 A_0
   module sevenseg (input logic [3:0] A.
                       output logic [6:0] S);
     always comb case (A)
               0: S = 7'b011 1111:
                                                                             S_{\mathsf{n}}
               1: S = 7'b000_0110;
               2: S = 7'b101 1011:
               3: S = 7'b100 1111:
               4: S = 7'b110_0110;
               5: S = 7'b110 1101:
               6: S = 7'b111 1101:
10
             7: S = 7'b000_0111;
11
               8: S = 7'b111 1111:
12
                                                                                   S_2
               9: S = 7'b110_11111;
13
      default: S = 7'b000_0000;
14
      endcase
15
                                                                             S_3
    endmodule
16
```

- case darf nur in always Blöcken verwendet werden
- ▶ für kombinatorische Logik müssen alle Eingabe-Optionen abgedeckt werden
- explizit oder per default ("alle anderen")

Fallunterscheidungen (casez) Prioritätsencoder



```
priority_encoder.sv
```



Eigenschaften von assign und always_comb



- Reihenfolge im Quellcode nicht relevant
 - "nebenläufige Signalzuweisungen" (concurrent signal assignments)
 - Achtung: das gilt nicht (immer) für Signalzuweisungen innerhalb von always_comb Blöcken
- werden immer ausgeführt, wenn sich ein Signal auf der rechten Seite ändert
 - interne Zustände, die nicht (transitiv) von aktuellen Eingängen abhängen, können nicht dargestellt werden
 - ⇒ für sequentielle Logik ist anderes Sprachkonstrukt notwendig

SystemVerilog für sequentielle Logik



01111000011000100100011000000000011011	10
00010101000010101011110111110101000001	00
01000010001100101110110011110111100101	00
110110011001101111101111001100000010000	00
1010100000100101111111100101000110000	10
00010011000011110001000011101111010100	10
1000011110110111110100011101000101011	00
001001011001010011 0011 0101100010000001	0 0
10111101001110111010110000101110011110	11
01100100011011100100100101111111000100	0 0
11000101101111001001001100100101100110	11
011111011000011010010011001010101011	0 1
10100110010011010011011000000001110110	11
11111100111110010111110101011001000001	10
100111001001111110110100101111101100000	0 1
01000010011100011101110111000001000000	0 1

Grundkonzept von always Blöcken



- ▶ always <instruction> führt eine Instruktion als Endlosschleife aus
- durch Klammerung (begin end) werden Instruktionen zusammengefasst
- alle always Blöcke werden parallel (nebenläufig) ausgeführt
- ohne explizite Verzögerungsangaben wird die simulierte Systemzeit (abgesehen von "Deltazyklen") durch die Ausführung nicht erhöht
- # <tval> verzögert die Ausführung des umgebenden always blocks

```
Delay.java
                                delay.sv
boolean a:
                           logic a;
while (true) {
                           always begin
  a = true;
                             a = 1;
  Thread.sleep(1):
  a = false;
                                  0:
  Thread.sleep(2);
                       6
                       7
                           end
                       8
                           logic b=0:
                           always #0.5 b=!b:
```

Interpretation von Verzögerungszeiten



- - ► Zeitbasis (<base>), mit der die Verzögerungsangabe (<tval>) multipliziert wird
 - ► Genauigkeit (cision>), auf welche die Verzögerungszeit gerundet wird
- für <tval> kann arithmetischer Ausdruck verwendet werden, der auch von variablen Signalen abhängig sein darf

Warten auf Ereignisse




- ▶ @ <expr> wartet auf Änderung von kombinatorischem Ausdruck <expr>
- @(posedge <expr>) wartet auf steigende Flanke von <expr> $(0 \rightarrow 1, x \rightarrow 1, z \rightarrow 1, 0 \rightarrow z, 0 \rightarrow x)$
- @(negedge <expr>) wartet auf fallende Flanke von <expr> $(1 \rightarrow 0, x \rightarrow 0, z \rightarrow 0, 1 \rightarrow z, 1 \rightarrow x)$
- @(<event> or <event>) wartet auf Eintreten eines der aufgelisteten Ereignisse
 - or kann auch durch, ersetzt werden
 - wird auch als Sensitivitätsliste bezeichnet
- ► @ wartet auf Änderung eines der im always Block gelesen Signale
- ▶ Warte-Statements können an beliebiger Stelle im always Block stehen

Warten auf Ereignisse



```
events.sv
   logic
           a=0, b=0;
   always #3
                          a=!a:
   always #10
                          b=!b;
3
4
   logic
          c,d,e,f,g;
   always @a
                          c=a^b;
   always @(posedge a)
                          d=a^b;
   always @(negedge a) e=a^b;
8
   always @(a,b)
                          f=a^b;
   always @*
                          g=a^b;
10
11
   logic
           h=0, i=0;
12
   always @(a&b)
                            h = !h:
13
   always @(posedge a&b) i=!i;
14
```



Zuweisungssequenzen in always Blöcken



- blockierende Zuweisungen: <signal> = <expr>;
 - <expr> wird ausgewertet und an <signal> zugewiesen, bevor n\u00e4chste Zuweisung behandelt wird
 - blockierende Zuweisungen werden in gegebener Reihenfolge (sequentiell) abgehandelt

Zuweisungssequenzen in always Blöcken




- blockierende Zuweisungen: <signal> = <expr>;
 - <expr> wird ausgewertet und an <signal> zugewiesen, bevor n\u00e4chste Zuweisung behandelt wird
 - blockierende Zuweisungen werden in gegebener Reihenfolge (sequentiell) abgehandelt
- Nicht-blockierende Zuweisungen: <signal> <= <expr>;
 - <expr> aller nicht-blockierenden Zuweisungen in einer Sequenz werden ausgewertet, aber noch nicht an <signal> zugewiesen
 - Zuweisung an <signal> erfolgt erst bei Fortschreiten der Systemzeit (# oder @)
 - ⇒ nicht-blockierende Zuweisungen werden nebenläufig (parallel) abgehandelt

Zuweisungssequenzen in always Blöcken



```
non_blocking.sv
     logic [3:0] a = 0;
1
      always #10 a++;
2
3
     logic [3:0] b,c,d,
                     e,f,g;
5
      always @a begin
       b \le a+2;
7
        c <= b;
           = a+2;
10
            = d;
11
12
13
14
            = c;
15
      end
16
```



Einmalige und kombinatorische Ausführung



- initial <instruction>
 - entspricht always begin <instruction> @(0); end
 - ⇒ für Initialisierung in der *Simulation* verwenden

Einmalige und kombinatorische Ausführung



- ▶ initial <instruction>
 - entspricht always begin <instruction> @(0); end
 - ⇒ für Initialisierung in der Simulation verwenden
- always_comb <instruction>
 - verbessert always @* <instruction>
 - einmalige Ausführung zu Beginn der Simulation, auch wenn sich Eingabesignale noch nicht geändert haben
 - Fehlermeldung, wenn selbes Signal aus verschiedenen always_comb Blöcken geschrieben werden soll
 - → für (komplexe) kombinatorische Logik (for, if else, case, casez) verwenden

Einmalige und kombinatorische Ausführung



- ▶ initial <instruction>
 - entspricht always begin <instruction> @(0); end
 - ⇒ für Initialisierung in der Simulation verwenden
- always_comb <instruction>
 - verbessert always @* <instruction>
 - einmalige Ausführung zu Beginn der Simulation, auch wenn sich Eingabesignale noch nicht geändert haben
 - Fehlermeldung, wenn selbes Signal aus verschiedenen always_comb Blöcken geschrieben werden soll
 - ⇒ für (komplexe) kombinatorische Logik (for, if else, case, casez) verwenden
 - Achtung: Icarus-Verilog unterstützt always_comb (noch) nicht
 - ⇒ wird durch always @* ersetzt

Modellierung von Speicherelemente always Blöcke für Latches und Flip-Flops



```
latch sv
                                                                dff sv
   module latch (input
                           logic CLK,D,
                                                 module dff (input
                                                                      logic CLK,D,
                   output logic Q);
                                                              output logic Q);
3
                                             3
     always_comb if (CLK) Q <= D;
                                                   always @(posedge CLK) Q <= D;
                                             5
   endmodule
                                                 endmodule
                                               CLK
                    $63
               $ DLATCH P
                                                              $ DFF P
  CLK
CLK
                                             CLK
 D
```

Spezialisierte always Blöcke für Speicherelemente



- always_latch <instruction>
 - entspricht always_comb <instruction>
 - Achtung: Latches werden in synchronen Schaltungen kaum benutzt
 - ⇒ idR. durch Fehler in der HDL-Beschreibung verursacht
- always_ff <instruction>
 - entspricht always <instruction>
 - vergleichbare Verbesserungen wie bei always_comb
- ⇒ Synthese-Tools erkennen Absicht des Designers besser und k\u00f6nnen bei ungeeigneter HDL-Beschreibung warnen

Rücksetzbare Flip-Flops



```
dffar.sv

// asynchron rücksetzbar
module dffar (input logic CLK,RST,D,
output logic Q);

always_ff @(posedge CLK, posedge RST)
if (RST) Q <= 0;
else Q <= D;
endmodule
```

```
CLK

D

S47

Q

RST

Q

Q

Q
```

```
dffr.sv

// synchron rücksetzbar

module dffr (input logic CLK,RST,D,


output logic Q);

always_ff @(posedge CLK)

if (RST) Q <= 0;

else Q <= D;

endmodule
```



Flip-Flop mit Taktfreigabe




```
dffe.sv

module dffe (input logic CLK,RST,D,EN, output logic Q);

always_ff @(posedge CLK)

if (RST) Q <= 0;
else if (EN) Q <= D;

endmodule
```



Allgemeine Regeln für Signalzuweisungen (synchrone sequentielle Logik)



- interne Zustände
 - innerhalb von always_ff @(posedge CLK)
 - mit nicht-blockierende Zuweisungen
 - möglicht nur ein/wenige Zustände pro always block
- einfache kombinatorische Logik durch nebenläufige Zuweisungen (assign)
- komplexere kombinatorische Logik:
 - innerhalb von always_comb
 - mit blockierenden Zuweisungen
- ein Signal darf nicht
 - von mehreren nebenläufigen Prozessen (assign oder always) beschrieben werden
 - innerhalb eines always Blocks mit blockierenden und nicht-blockierenden Zuweisungen beschrieben werden

SystemVerilog für Zustandsautomaten



00011010100011110101111000	01100111010110
0010110110001101011011111	01001001010010
1011010100111110010100111110	001101011011011
01101000010010001010110011	111010101101100
01101011111111100010101010	11100000010001
100101111011000001111110010	010011111110100
000100001001111111111000110	010000111111011
100000111010100001 0100 0110	000011000111100
00111001110000110001101000	010111100110110
11101101101101010110101000010	001001001011011
11001000010110011101010100	001000000101101
00000100011111001001011000)10110011111111
01111111001000110000011111	110000000110101
10001000100101001101101001	01011000000100
11000001001110100010100100	010011011010011
00101101110101011010011001	10011111011100


Grundidee für FSM-Modellierung




- Logikvektor oder enum für Zustände
- rücksetzbares Flip-Flop als Zustandsspeicher
- kombinatorische next-state Logik per case in always_comb
- kombinatorisches Ausgabe-Logik per
 - nebenläufige Zuweisungen (Moore)
 - case in always_comb (Mealy)

Moore- und Mealy-Automat für 1101 Mustererkennung







Moore FSM für 1101 Mustererkennung



```
pattern/moore.sv
   module moore (input logic CLK, RST, A, output logic Y);
     logic [2:0] state, nextstate:
     always_ff @(posedge CLK) state <= RST ? 0 : nextstate;
     always_comb case (state)
       0:
                 nextstate =
           nextstate = A ? 2 : 0:
       2:
                nextstate = A ?
                nextstate = A ? 4 : 0:
10
       default: nextstate = A ? 2 : 4:
     endcase
12
13
     assign Y = state == 4;
14
   endmodule
15
Time
                                                 10 ns
     CLK
     RST
state[2:0]
           XXX
                              2
```

Mealy FSM für 1101 Mustererkennung



```
pattern/mealy.sv
   module mealy (input logic CLK, RST, A, output logic Y);
     logic [1:0] state, nextstate;
     always_ff @(posedge CLK) state <= RST ? 0 : nextstate;
     always_comb case (state)
                 nextstate = A ? 1 : 0;
                 nextstate = A ? 2 : 0;
                 nextstate = A ? 2 : 3:
       default: nextstate = A ? 1 : 0;
10
     endcase
12
     always_comb case (state)
13
       3: Y = A ? 1 : 0:
14
       default: Y = 0;
15
16
     endcase
   endmodule
17
                                                10 ns
Time
     CL K
     RST
state[1:0]
          XXX 0
```

SystemVerilog für parametrisierte Module



0001111111000010001101000001101110	0111001
0010010001010000111111100100000011	1111100
0001100110010110101101111000001010	0101011
1111100110000101110100110010001010	0111010
0000111000100000000111001101101110	0101010
1001010100000110000011011001011000	0101100
1011101110100001000101100110111111	1111111
001101111100101010 0101 01010100000100	0001001
1000100010001011100000000101100011	1000101
111100011100111010001010000001100	0110011
11110110110100000011110110000001	1000100
001111000100001111010011011010101	1010100
1100111100001001111111000101111011	1011000
0001010111011000110001101110100101	1000110
1001101100101011000101011100100000	0101100
0110101101111000010011011010101111	1011100

Parametrisierte Module



- ▶ neben Ein- und Ausgaben kann Modulschnittstelle auch parameter definieren
 - parametrisierte Eigenschaften werden bei Instanziierung durch konkrete Werte ersetzt
 - zur Laufzeit nicht änderbar
 - vergleichbar mit C-Präprozessor oder Java-Generics
- typische Parameter: Port-Breite, Speichertiefe, ...

```
mux.sv

1 module mux
2 #(parameter WIDTH=8)
3 (input logic [WIDTH-1:0] A,B,
4 input logic S,
5 output logic [WIDTH-1:0] Y);
6
7 assign Y = S ? A : B;
8
9 endmodule
```

```
mux_tb.sv

1 module mux_tb;

2 localparam W=4;

4 logic [W-1:0] a=4,b=3,y;
1 logic s;

7 mux #(W) uut (a,b,s,y);
9
10 endmodule
```

Iterative / Optionale Instantiierung



- ► Anzahl von Submodulen hängt oft von Parameter ab
- ⇒ generische Instanziierung mit if else und for notwendig

```
shift_reg.sv
   module shift_reg #(parameter WIDTH=8,
                      parameter DEPTH=32)
                      (input logic CLK, RST,
                       input logic [WIDTH-1:0] D,
                       output logic [WIDTH-1:0] Q)
     logic [WIDTH-1:0] c [0:DEPTH];
     assign c[0] = D:
     assign 0 = c[WIDTH]:
10
    genvar i; // für Schleife im generate-Block
11
     generate // für SystemVerilog optional
12
       for (i=0; i<DEPTH; i++) begin
13
       dff #(WIDTH) r (.CLK(CLK), .RST(RST), .D(c[i]), .Q(c[i+1]));
14
       end
15
     endgenerate
16
   endmodule
17
```

SystemVerilog für Testumgebungen



010000010011101001111110111000110101	0110
1111111000010111000010010101111110011	1000
10000011011111100011010010100000010	1001
010111001110110001100111110111001000	0110
0 1 0 0 1 0 1 0 1 1	0101
110011110111001011000111100010111001	0111
0011110000100110110100100111110010100	1010
01001100111000000101	1011
111111010111010101111110010010111110	1000
1001110110111100011011100010101111011	0111
101001101101001101011110001011010100	1000
00101001100010111110010011001101111110	1100
10011011110001001010101010101010011	0001
011011111111100111001101101100001100	0011
111100100101111001010101010101100001	1101
00110001101110111001110101010110001101	0011

Testumgebungen



- ▶ HDL-Programm zum Testen eines anderen HDL-Moduls
 - im Hardware-Entwurf schon lange üblich
 - ... seit einigen Jahren auch im Software-Bereich (JUnit etc.)
- Getestetes Modul
 - Device under test (DUT), Unit under test (UUT)
- Testrahmen werden nicht synthetisiert
 - Nur für Simulation benutzt
- Arten von Testrahmen
 - Einfach: Legt nur feste Testdaten an und zeigt Ausgaben an
 - Selbstprüfend: Prüft auch noch, ob Ausgaben den Erwartungen entsprechen
 - Selbstprüfend mit Testvektoren: Auch noch mit variablen Testdaten

Beispiel



silly/function.sv

Einfacher Testrahmen



silly/tb.sv

```
module tb;
    logic a, b, c, y;
     sillyfunction uut(a, b, c, y);
3
4
     initial begin
5
       $dumpfile("tb.vcd"); // iverilog spezifisch
       $dumpvars;
7
       a = 0; b = 0; c = 0; #10;
                     c = 1; #10;
10
               b = 1; c = 0; #10;
11
                     c = 1: #10:
12
13
       $display("FINISHED_tb");
14
       $finish;
15
     end
16
   endmodule
17
```

Selbstprüfender Testrahmen



```
silly/tb2.sv
```

```
module tb2:
     logic a, b, c, y;
     sillyfunction uut(a, b, c, y);
3
4
5
     initial begin
       $dumpfile("tb2.vcd"); // iverilog spezifisch
       $dumpvars;
7
       a = 0; b = 0; c = 0; #10; if (y!=1) $display("000_1failed.");
                       c = 1; #10; if (y!=0) $display("001, failed.");
10
               b = 1; c = 0; #10; if (y!=0) $display("010_\( \text{failed."} \);
11
                       c = 1; #10; if (y!=0) $display("011_failed.");
12
13
       $display("FINISHED_tb2");
14
       $finish:
15
     end
16
   endmodule
17
```

Zusammenfassung



010110000100101110110010011100010111
001010100101111011001101000000010111001
01100101000010100101101100011101111110
110001010011101101101100100100111100100
001111000011011100010101110110111000000
001100101001101000000010110111100100100
11100000111111110010100001010001111101000
010000000011101010101110010101110101011
1110110110100101101100000011011010100000
10011001111100100101010111111101000101001
0100110001111001011010110101000001000110
1001000010101101010001111001100011101000
10111000101001000000011111110101001100111
000100111110011110011110110011110011
111001001100111011011011110111000101001000
10100001000101010100100101011111110

Zusammenfassung und Ausblick



- Mehr SystemVerilog f
 ür kombinatorische Logik
- SystemVerilog f
 ür sequentielle Logik
- SystemVerilog f
 ür Zustandsautomaten
- SystemVerilog f
 ür parametrisierte Module
- SystemVerilog für Testumgebungen
- Nächste Vorlesung behandelt
 - Mehr zu Testumgebungen
 - Arithmetische Grundschaltungen