Digitaltechnik Wintersemester 2017/2018 3. Übung



Andreas Engel, Raad Bahmani

LÖSUNGSVORSCHLAG

KW45

Die Präsenzübungen werden in Kleingruppen während der wöchentlichen Übungsstunde bearbeitet. Bei Fragen hilft Ihnen Ihr Tutor gerne weiter. Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.

Die mit "Zusatzaufgabe" gekennzeichneten Aufgaben sind zur zusätzlichen Vertiefung für interessierte Studierende gedacht und daher nicht im Zeitumfang von 90 Minuten einkalkuliert.

Übung 3.1 Zahlendarstellung und Subtraktion - Wiederholung

[5 min]

Führen Sie für die Dezimalzahl 77₁₀ folgenden Schritte nacheinander aus (die Teilaufgaben bauen aufeinander auf).

- a) Zweierkomplement (möglichst kurze Darstellung) 0100 1101₂
- b) Expansion (10 Bit)
- c) Arithmetisches Negieren $(x \mapsto -x)$
- d) Addieren $(x \mapsto x + 19)$
- e) Geben Sie die Summe dezimal an
- f) Geben Sie die Summe hexadezimal an

00 0100 1101₂

 $\overline{00\ 0100\ 1101_2} + 1 = 11\ 1011\ 0011_2$

 $11\ 1011\ 0011_2 + 00\ 0001\ 0011_2 = 11\ 1100\ 0110_2$

 $-(\overline{11\ 1100\ 0110_2} + 1) = -00\ 0011\ 1010_2 = -58_{10}$


FC6₁₆

Übung 3.2 Logikgatter - Wiederholung

[5 min]

Zeichnen Sie eine Logikgatterschaltung, die aus den Signalen $A, B \in \mathbb{B}$ das Ergebnis Y = A + B berechnet, und ausschließlich aus NAND-Gattern besteht. Überlegen Sie sich dazu anhand einer Wahrheitswertetabelle, welche Zwischenergebnisse Sie mit den NAND-Gattern aus den Eingängen erzeugen können.

A	В	$\overline{A}\overline{A} = \overline{A}$	$\overline{B} \ \overline{B} = \overline{B}$	$\overline{\overline{A}}\overline{\overline{B}} = A + B$
0	0	1	1	0
0	1	1	0	1
1	0	0	1	1
1	1	0	0	1



Übung 3.3 Paritätsfunktion

[2 min]

Übung 3.3.1 Parität erkennen

Bestimmen Sie die Art der Parität (gerade oder ungerade) für die folgenden drei Bytes inklusive Paritätsbit.

Nutzdaten								Paritätsbit	Art der Parität
1	1	1	1	0	1	1	0	0	gerade
1	0	1	0	1	0	0	1	1	ungerade
1	1	0	0	1	0	1	0	1	ungerade

Übung 3.3.2 Parität generieren

Geben Sie das gerade Paritätsbit für die folgenden drei binären Ziffernfolgen an.

	N	Jutz	Paritätsbit			
0	0	1	1	0	1	1
1	0	1	0	0	0	0
1	0	0	1	0	0	0

Übung 3.3.3 Parität verwenden

Die folgenden beiden (voneinander unabhängigen) 32 bit Datenblöcke wurden um zwölf ungerade Paritätsbits (Längsund Querparität) erweitert, um Bitfehler bei der Übertragung erkennen zu können. In beiden Blöcken hat sich jeweils genau ein Fehler eingeschlichen. Korrigieren Sie diesen.


0	1	1	0	0	1	1	0	1
1	0	1	1	1	0	1	0	0
1	0	0	1	0	0	1	1	1
1	0	0	0 1 1 0	0	0	0	1	1
			1					

1	1	0	0	1	0	1	1 0 1 0	0
0	0	0	1	1	1	0	0	0
0	1	1	0	0	0	0	1	0
1	1	1	0	1	0	1	0	0
1	0	1	0	0	0	1	1	

Übung 3.4 pMOS Transistor

[2 min]

Die folgende Abbildung zeigt einen Querschnitt durch einen pMOS Transistor. Beschriften Sie alle wichtigen Elemente und geben Sie auch den Dotierungstyp der verschiedenen Halbleiterbereiche an. Wie viel Strom fließt im eingeschalteten Zustand in die Gate Elektrode, wenn an der Drain Elektrode 3,3 V anliegen?



In das Gate fließt kein (nennenswerter) Strom.


Übung 3.5 CMOS Logik

[15 min]


Übung 3.5.1 Schaltung beschriften

Beschriften Sie die folgenden CMOS-Schaltungen so, dass diese die angegebenen Funktionen realisieren. Ihnen stehen die Eingänge sowohl in positiver als auch negierter Form zur Verfügung. Beschriften Sie auch die Versorgungsspannungsleitungen und den Ausgang.

a)
$$Y = (A D) + (B C)$$




b) Y = ((A B) + C) D




Übung 3.5.2 Schaltung erzeugen

Realisieren Sie die folgenden Funktionen als CMOS Schaltung. Ihnen stehen die Eingänge sowohl in positiver als auch negierter Form zur Verfügung.

a) $Y = \overline{(A+C)(E+B)DF}$



b) $Y = ((\overline{A} + \overline{C} + \overline{E})(\overline{B} + \overline{G})) + (\overline{D} \overline{F})$



Übung 3.6 Transmissiongatter

[10 min]


Jede kombinatorische Schaltung läßt sich als Schaltnetz aus Transmissionsgattern darstellen. Analog zu CMOS-Schaltungen müssen dabei immer zwei komplementäre Pfade realisiert werden:

- der 1-Pfad von V_{DD} zum Ausgang
- der 0-Pfad von GND zum Ausgang


Bei jeder Kombination der Eingänge muss **genau einer** der beiden Pfade durchschalten, um den Ausgang auf eine logische 1 (V_{DD}) oder eine logische 0 (GND) zu ziehen. Im 1-Pfad entspricht eine Reihenschaltung der logischen Und-Verknüpfung der sequentiellen Teilschaltungen, während eine Parallelschaltung die logische Oder-Verknüpfung realisiert. Im 0-Pfad ist dies genau umgekehrt (komplementär). Die beiden Steuereingänge eines Transmissionsgatters (EN und \overline{EN}) müssen jeweils mit der positiven und negierten Form ein und desselben Eingangs beschaltet werden.

Realisieren Sie nun die folgenden Funktionen mit Transmissionsgattern:

a)
$$Y = (A+B) C$$




b)
$$Y = (\overline{C} + B) D (E + \overline{A})$$



Übung 3.7 Pseudo-pMOS - Zusatzaufgabe

Analog zu der in der Vorlesung vorgestellten Pseudo-nMOS Schaltung ersetzt eine Pseudo-pMOS Schaltung das Pull-Down Netzwerk durch einen schwachen, aber immer geschlossenen nMOS Tranistor. Realisieren Sie die Funktion $Y = \overline{A + B}$ als Pseudo-pMOS Schaltung.



Wie in der Vorlesung beschrieben, ist der statische Leistungsverbrauch ein entscheidenter Nachteil dieser Schaltung. Dieser wird durch den Stromfluss durch den vergleichsweise geringen Widerstand des pull-down Transistors verursacht. Bestimmen Sie

- den Leistungsverbrauch der Schaltung für alle vier Eingangszustände
- eine Obergrenze für V_{OH} sowie eine Untergrenze für V_{OL} der Gesamtschaltung

unter der Annahme, dass

- Drain-Source Widerstand des eingeschalteten pMOS Transistors: $R_{\rm DS(ON),pmos} = 1 \Omega$
- Drain-Source Widerstand des ausgeschalteten pMOS Transistors: $R_{\rm DS(OFF),pmos} = 1\,{\rm M}\Omega$
- Drain-Source Widerstand des eingeschalteten nMOS Transistors: $R_{DS(ON),nmos} = 1 \text{ k}\Omega$
- Drain-Source Widerstand des ausgeschalteten nMOS Transistors: $R_{DS(OFF),nmos} = 5 M\Omega$
- $V_{\rm DD} = 5 \, \mathrm{V}$

Bei der Lösung könnten folgende Links hilfreich sein:

- Elektrische Leistung: https://www.elektronik-kompendium.de/sites/grd/0201114.htm
- Spannungsteiler: https://www.elektronik-kompendium.de/sites/slt/0201111.htm

Die Widerstände der drei Transistoren sind in Reihe geschaltet. Der Ausgang F treibt die Eingänge der nachfolgenden Gatter, in welche kein Strom fließen kann. Der Gesamtwiderstand, durch welchen der Strom von V_{DD} nach GND fließt, ergibt sich somit aus der Summer der drei einzelnen Widerstände. Aus Spannung und Gesamtwiderstand lässt sich der Leistungsverbrauch berechnen.

Das pull-up und pull-down Netzwerk bilden einen Spannungsteiler, dessen Ausgangsspannung am Ausgang Y anliegt. Y wird somit nicht ganz bis $V_{\rm DD}$ bzw. GND gezogen.

Α	В	$R_{ m pmos}$	$R_{\rm nmos}$	$R_{\rm gesamt}$	$P = \frac{V_{\rm DD}^2}{R_{\rm gesamt}}$	$V_Y = V_{ m DD} \cdot rac{R_{ m nmos}}{R_{ m gesamt}}$
0	0	$1 M\Omega + 1 M\Omega$	$1\mathrm{k}\Omega$	$2001\mathrm{k}\Omega$	$12,5\mu\mathrm{W}$	2,5 mV
0	1	$1 M\Omega + 1 \Omega$	$1\mathrm{k}\Omega$	$1001,\!001\mathrm{k}\Omega$	$25\mu\mathrm{W}$	5 mV
1	0	$1\Omega + 1M\Omega$	$1\mathrm{k}\Omega$	$1001,\!001\mathrm{k}\Omega$	$25\mu\mathrm{W}$	5 mV
1	1	$1\Omega + 1\Omega$	$1\mathrm{k}\Omega$	$1,002\mathrm{k}\Omega$	25 mW	4,99 V

V_{OL} kann somit nicht kleiner als 5 mV, und V_{OH} nicht größer als 4,99 V spezifiziert werden.