## Digitaltechnik Wintersemester 2017/2018 6. Vorlesung





#### Inhalt



- 1. Einleitung
- 2. Algorithmische Logikminimierung
- 3. Mehrwertige Logik
- 4. Zeitverhalten
- 5. Zusammenfassung

### **Einleitung**



| 10001000111111111001001101111100000   | 011001 |
|---------------------------------------|--------|
| 100110000110111111001110100000011     | 100100 |
| 0110101001000010101001101001000001    | 100101 |
| 11000111000101001001100011111111100   | 011101 |
| 1110111010100111000111101111111001110 | 000110 |
| 1000100000110000111101001100111010    | 010010 |
| 0001000011011100110110101100101100    | 001101 |
| 1001000011001011100001100010111010    | 011111 |
| 011100100010110110111110100100000     | 101011 |
| 1111110000001011101011010001010100    | 010101 |
| 01110011001111111010000000001001100   | 011110 |
| 11100111010111101010101111011011110   | 100011 |
| 0010011010010010101000111101010110    | 000010 |
| 0000011000010100000110010010101101    | 011010 |
| 1111000111100000100111101110100001    | 010011 |
| 0000010101010100100000000010110001    | 100011 |

### Rückblick auf die letzte Vorlesung



- Kombinatorische Logik
  - Bubble Pushing
  - Logik-Realisierung mit Basis-Gattern
  - Karnaugh Diagramme




Harris 2013 Kap. 2.4,2.5,2.7,2.8

### 7-Segment Anzeige: $\mathbb{B}^4 \to \mathbb{B}^7$




- (typ.) vier Eingänge für dargestelltes Zeichen
- sieben unabhängig ein-/ausschaltbare Segmente
- ⇒ jedes Segment nur für bestimmte Zeichen aktiv



### **Hexadezimale 7-Segment Anzeige**





22.11.2017 | TU Darmstadt | Andreas Engel | 6. Vorlesung Digitaltechnik | 6 / 45

# Hexadezimale 7-Segment Anzeige Wahrheitswertetabelle



| $A_3$ | $A_2$ | $A_1$ | $A_0$ | $S_0$ | $S_1$ | $S_2$ | $S_3$ | $S_4$ | $S_5$ | $S_6$ |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| 0     | 0     | 0     | 0     | 1     | 1     | 1     | 1     | 1     | 1     | 0     |
| 0     | 0     | 0     | 1     | 0     | 1     | 1     | 0     | 0     | 0     | 0     |
| 0     | 0     | 1     | 0     | 1     | 1     | 0     | 1     | 1     | 0     | 1     |
| 0     | 0     | 1     | 1     | 1     | 1     | 1     | 1     | 0     | 0     | 1     |
| 0     | 1     | 0     | 0     | 0     | 1     | 1     | 0     | 0     | 1     | 1     |
| 0     | 1     | 0     | 1     | 1     | 0     | 1     | 1     | 0     | 1     | 1     |
| 0     | 1     | 1     | 0     | 1     | 0     | 1     | 1     | 1     | 1     | 1     |
| 0     | 1     | 1     | 1     | 1     | 1     | 1     | 0     | 0     | 0     | 0     |
| 1     | 0     | 0     | 0     | 1     | 1     | 1     | 1     | 1     | 1     | 1     |
| 1     | 0     | 0     | 1     | 1     | 1     | 1     | 1     | 0     | 1     | 1     |
| 1     | 0     | 1     | 0     | 1     | 1     | 1     | 0     | 1     | 1     | 1     |
| 1     | 0     | 1     | 1     | 0     | 0     | 1     | 1     | 1     | 1     | 1     |
| 1     | 1     | 0     | 0     | 0     | 0     | 0     | 1     | 1     | 0     | 1     |
| 1     | 1     | 0     | 1     | 0     | 1     | 1     | 1     | 1     | 0     | 1     |
| 1     | 1     | 1     | 0     | 1     | 0     | 0     | 1     | 1     | 1     | 1     |
| 1     | 1     | 1     | 1     | 1     | 0     | 0     | 0     | 1     | 1     | 1     |
|       |       |       |       |       |       |       |       |       |       |       |

# Hexadezimale 7-Segment Anzeige Normalformen



$$S_{0} = \overline{A_{3}} \overline{A_{2}} \overline{A_{1}} \overline{A_{0}} \qquad [m_{0}]$$

$$+ \overline{A_{3}} \overline{A_{2}} A_{1} \overline{A_{0}} \qquad [m_{2}]$$

$$+ \overline{A_{3}} \overline{A_{2}} A_{1} A_{0} \qquad [m_{3}]$$

$$+ \overline{A_{3}} \overline{A_{2}} \overline{A_{1}} A_{0} \qquad [m_{5}]$$

$$+ \overline{A_{3}} A_{2} \overline{A_{1}} \overline{A_{0}} \qquad [m_{6}]$$

$$+ \overline{A_{3}} A_{2} A_{1} \overline{A_{0}} \qquad [m_{7}]$$

$$+ A_{3} \overline{A_{2}} \overline{A_{1}} \overline{A_{0}} \qquad [m_{8}]$$

$$+ A_{3} \overline{A_{2}} \overline{A_{1}} \overline{A_{0}} \qquad [m_{9}]$$

$$+ A_{3} \overline{A_{2}} A_{1} \overline{A_{0}} \qquad [m_{10}]$$

$$+ A_{3} A_{2} A_{1} \overline{A_{0}} \qquad [m_{14}]$$

$$+ A_{3} A_{2} A_{1} A_{0} \qquad [m_{15}]$$

# Hexadezimale 7-Segment Anzeige Normalformen



$$S_{0} = \overline{A_{3}} \overline{A_{2}} \overline{A_{1}} \overline{A_{0}} \qquad [m_{0}]$$

$$+ \overline{A_{3}} \overline{A_{2}} A_{1} \overline{A_{0}} \qquad [m_{2}]$$

$$+ \overline{A_{3}} \overline{A_{2}} A_{1} A_{0} \qquad [m_{3}]$$

$$+ \overline{A_{3}} A_{2} \overline{A_{1}} A_{0} \qquad [m_{5}]$$

$$+ \overline{A_{3}} A_{2} A_{1} \overline{A_{0}} \qquad [m_{6}]$$

$$+ \overline{A_{3}} \overline{A_{2}} \overline{A_{1}} \overline{A_{0}} \qquad [m_{7}]$$

$$+ A_{3} \overline{A_{2}} \overline{A_{1}} \overline{A_{0}} \qquad [m_{9}]$$

$$+ A_{3} \overline{A_{2}} \overline{A_{1}} \overline{A_{0}} \qquad [m_{10}]$$

$$+ A_{3} A_{2} A_{1} \overline{A_{0}} \qquad [m_{14}]$$

$$+ A_{3} A_{2} A_{1} A_{0} \qquad [m_{15}]$$

$$S_{0} = (A_{3} + A_{2} + A_{1} + \overline{A_{0}}) \qquad [M_{1}]$$

$$\cdot (A_{3} + \overline{A_{2}} + A_{1} + A_{0}) \qquad [M_{4}]$$

$$\cdot (\overline{A_{3}} + A_{2} + \overline{A_{1}} + \overline{A_{0}}) \qquad [M_{11}]$$

$$\cdot (\overline{A_{3}} + \overline{A_{2}} + A_{1} + A_{0}) \qquad [M_{12}]$$

$$\cdot (\overline{A_{3}} + \overline{A_{2}} + A_{1} + \overline{A_{0}}) \qquad [M_{13}]$$

#### Hexadezimale 7-Segment Anzeige Verkürzte Minterm/Maxterm-Schreibweise



- ▶ Boole'sche Funktion eindeutig spezifiziert durch
  - Indizes der 1-Minterme ("on set") bzw.
  - Indizes der 0-Maxterme ("off set")
- ⇒ erlaubt kompaktere Schreibweise

#### Hexadezimale 7-Segment Anzeige Verkürzte Minterm/Maxterm-Schreibweise



- ▶ Boole'sche Funktion eindeutig spezifiziert durch
  - ► Indizes der 1-Minterme ("on set") bzw.
  - Indizes der 0-Maxterme ("off set")
- erlaubt kompaktere Schreibweise

$$S_0 = m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9 + m_{10} + m_{14} + m_{15}$$

$$= \sum m(0, 2, 3, 5, 6, 7, 8, 9, 10, 14, 15)$$

$$= M_1 M_4 M_{11} M_{12} M_{13}$$

$$= \prod M(1, 4, 11, 13)$$

#### Hexadezimale 7-Segment Anzeige Verkürzte Minterm/Maxterm-Schreibweise



- ▶ Boole'sche Funktion eindeutig spezifiziert durch
  - ► Indizes der 1-Minterme ("on set") bzw.
  - Indizes der 0-Maxterme ("off set")
- ⇒ erlaubt kompaktere Schreibweise
  - Achtung: Bezug zu (Reihenfolge der) Eingangsvariablen geht verloren

$$S_0 = m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9 + m_{10} + m_{14} + m_{15}$$


$$= \sum m(0, 2, 3, 5, 6, 7, 8, 9, 10, 14, 15)$$

$$= M_1 M_4 M_{11} M_{12} M_{13}$$

$$= \prod M(1, 4, 11, 13)$$

# Hexadezimale 7-Segment Anzeige Karnaugh Diagramm








# Hexadezimale 7-Segment Anzeige Karnaugh Diagramm





# Dezimale 7-Segment Anzeige Wahrheitswertetabelle mit Don't Cares



|   | <b>A</b> <sub>3</sub> | <i>A</i> <sub>2</sub> | A <sub>1</sub> | $A_0$ | $S_0$ | $S_1$ | $S_2$ | <i>S</i> <sub>3</sub> | $S_4$ | $S_5$ | $S_6$ |
|---|-----------------------|-----------------------|----------------|-------|-------|-------|-------|-----------------------|-------|-------|-------|
| - | 0                     | 0                     | 0              | 0     | 1     | 1     | 1     | 1                     | 1     | 1     | 0     |
|   | 0                     | 0                     | 0              | 1     | 0     | 1     | 1     | 0                     | 0     | 0     | 0     |
|   | 0                     | 0                     | 1              | 0     | 1     | 1     | 0     | 1                     | 1     | 0     | 1     |
|   | 0                     | 0                     | 1              | 1     | 1     | 1     | 1     | 1                     | 0     | 0     | 1     |
|   | 0                     | 1                     | 0              | 0     | 0     | 1     | 1     | 0                     | 0     | 1     | 1     |
|   | 0                     | 1                     | 0              | 1     | 1     | 0     | 1     | 1                     | 0     | 1     | 1     |
|   | 0                     | 1                     | 1              | 0     | 1     | 0     | 1     | 1                     | 1     | 1     | 1     |
|   | 0                     | 1                     | 1              | 1     | 1     | 1     | 1     | 0                     | 0     | 0     | 0     |
|   | 1                     | 0                     | 0              | 0     | 1     | 1     | 1     | 1                     | 1     | 1     | 1     |
| , | 1                     | 0                     | 0              | سلب   | 1     | 1     | 1     | 1                     | 0     | 1     | 1     |
| ſ | 1                     | 0                     | 1              | 0     | *     | *     | *     | *                     | *     | *     | *     |
| 1 | 1                     | 0                     | 1              | 1     | *     | *     | *     | *                     | *     | *     | *     |
| ١ | 1                     | 1                     | 0              | 0     | *     | *     | *     | *                     | *     | *     | *     |
| ١ | 1                     | 1                     | 0              | 1     | *     | *     | *     | *                     | *     | *     | *     |
| ı | 1                     | 1                     | 1              | 0     | *     | *     | *     | *                     | *     | *     | *     |
| I | 1                     | 1                     | 1              | 1     | *     | *     | *     | *                     | *     | *     | *     |
|   |                       |                       |                |       |       |       |       |                       |       |       |       |

# Dezimale 7-Segment Anzeige Minterm/Maxterm-Schreibweise mit Don't Cares



- Don't Cares können als 0 oder 1 realisiert werden
- ⇒ in DNF und KNF gleichermaßen enthalten

$$S_0 = m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9 + d_{10} + d_{11} + d_{12} + d_{13} + d_{14} + d_{15}$$

$$= \sum m(0, 2, 3, 5, 6, 7, 8, 9) + \sum d(10, 11, 12, 13, 14, 15)$$

$$= M_1 M_4 D_{10} D_{11} D_{12} D_{13} D_{14} D_{15}$$

$$= \prod M(1, 4) \prod D(10, 11, 12, 13, 14, 15)$$

## Dezimale 7-Segment Anzeige Minterm/Maxterm-Schreibweise mit Don't Cares



- ▶ Don't Cares können als 0 oder 1 realisiert werden
- in DNF und KNF gleichermaßen enthalten
- Achtung: nur für verkürzte Schreibweise in einem Ausdruck möglich

$$S_0 = m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9 + d_{10} + d_{11} + d_{12} + d_{13} + d_{14} + d_{15}$$


$$= \sum m(0, 2, 3, 5, 6, 7, 8, 9) + \sum d(10, 11, 12, 13, 14, 15)$$

$$= M_1 M_4 D_{10} D_{11} D_{12} D_{13} D_{14} D_{15}$$

$$= \prod M(1, 4) \prod D(10, 11, 12, 13, 14, 15)$$


## Dezimale 7-Segment Anzeige Karnaugh Diagramm mit Don't Cares








## Dezimale 7-Segment Anzeige Karnaugh Diagramm mit Don't Cares



**TECHNISCHE** 

### Dezimale 7-Segment Anzeige Karnaugh Diagramm mit Maxtermen








### Dezimale 7-Segment Anzeige Karnaugh Diagramm mit Maxtermen





## Überblick der heutigen Vorlesung



- Algorithmische Logikminimierung
- Vierwertige Logik
- Zeitverhalten



Harris 2013 Kap. 2.6,2.2.9

Katz 2005 Kap 3.2

### **Algorithmische Logikminimierung**



| 000101000010001110100110111111111101111000   |
|--|
| 100011001101101010000111000000011001101      |
| 0110101011111010000000100111111011111010     |
| 000101001000110110010110001010110111111      |
| 0110110010001101110010000110010011011101     |
| 0110111000111001010000001000101101000111     |
| 101000110111110000110010100001000010111      |
| 0100011001110111100010001101101100011011010  |
| 1000100010111111100101111000100010101111     |
| 1000110100001101001001001101111001111001     |
| 011111011101010000111110011111110010101      |
| 0011000110110001111101000100010000111110     |
| 0100011111101011010010001010001100111001     |
| 000100001100101111010100010001000001000      |
| 1100000001001111111011000000100110110000     |
| 10110110110110011101110110011001000010111011 |


## Beispiele für Verfahren zur Logikminimierung



- Algebraisch:
  - Umformen nach Axiomen/Thermen
- Grafisch:
  - Karnaugh Diagramme
  - Hyperwürfel
- Algorithmisch

exakt: Quine-McCluskey

heuristisch: Espresso



⇒ Minimiere Anzahl der zur Darstellung einer Funktion notwendigen Implikanten

#### Verwendbarkeit der Verfahren



- Grafische Verfahren:
  - ► für viele (> 6) Eingänge nicht mehr praktikabel
  - keine Optimierung zwischen Ausdrücken für mehrere Ausgänge

#### Verwendbarkeit der Verfahren



- Grafische Verfahren:
  - ► für viele (> 6) Eingänge nicht mehr praktikabel
  - keine Optimierung zwischen Ausdrücken für mehrere Ausgänge
- Quine-McCluskey-Methode
  - berechnet zunächst alle möglichen Implikanten
  - ermittelt danach minimale Teilmenge für vollständige Überdeckung
  - ⇒ Rechzeit steigt exponentiell mit Anzahl der Eingänge

#### Verwendbarkeit der Verfahren



- Grafische Verfahren:
  - ► für viele (> 6) Eingänge nicht mehr praktikabel
  - keine Optimierung zwischen Ausdrücken für mehrere Ausgänge
- Quine-McCluskey-Methode
  - berechnet zunächst alle möglichen Implikanten
  - ermittelt danach minimale Teilmenge für vollständige Überdeckung
  - ⇒ Rechzeit steigt exponentiell mit Anzahl der Eingänge
- ⇒ für wirklich große Probleme (> 50 Variablen) nur Heuristiken sibrvoll
  - geringere Laufzeitkomplexität
  - geringere Lösungsqualität

### **Espresso-Heuristik**



- ▶ in 1980er Jahren bei IBM und UC Berkeley entwickel
- unterstützt auch mehrere (zusammen optimierte) Ausgänge
- Details des Algorithmus hier nicht relevant (vgl. Katz 2005 bzw. Rudell 1986)
- hier nur Anwendung einer konkreten Implementierung

#### **Espresso-Heuristik**



- ▶ in 1980er Jahren bei IBM und UC Berkeley entwickel
- unterstützt auch mehrere (zusammen optimierte) Ausgänge
- Details des Algorithmus hier nicht relevant (vgl. Katz 2005 bzw. Rudell 1986)
- hier nur Anwendung einer konkreten Implementierung
  - https://embedded.eecs.berkeley.edu/pubs/downloads/espresso
  - Anleitung / Quellen auch im Moodle verfügbar
  - spezielles Dateiformat für boole'sche Funktionen
  - erlaubt auch exakte Minimierung (als Referenz für Heuristik): espresso -D exact input.esp > output.esp
    - espresso -D ESPRESSO input.esp > output.esp

### **Espresso Dateiformat**



- relevante Informationen zeilenweise nach Keywords
  - Anzahl n<sub>i</sub> der Eingänge (erforderlich)
  - Anzahl no der Ausgänge (erforderlich)
  - .ilb Name(n) der Eingänge
    - . ob Name(n) der Ausgänge
  - —p Anzahl der Tabellenzeilen
    - .e Dateiende

#### **Espresso Dateiformat**



- relevante Informationen zeilenweise nach Keywords
  - .i Anzahl n<sub>i</sub> der Eingänge (erforderlich)
  - .o Anzahl no der Ausgänge (erforderlich)
  - .ilb Name(n) der Eingänge
    - . ob Name(n) der Ausgänge
      - .p Anzahl der Tabellenzeilen
      - .e Dateiende
- Wahrheitswertetabelle im ASCII Format
  - jede Zeile beschreibt einen Implikanten mit n<sub>i</sub> Zeichen ...
    - O Eingang negiert im Implikanten
    - 1 Eingang nicht-negiert im Implikanten
    - Eingang nicht im Implikanten (kein Minterm)
  - ... und n<sub>o</sub> Ausgangsfunktionen mit je einem Zeichen
    - 0 Implikant im off set des Ausgangs
    - 1 Implikant im on set des Ausgangs
    - Implikant im on set oder off set des Ausgangs (Don't Care)

#### **Espresso Dateiformat**



- relevante Informationen zeilenweise nach Keywords
  - .i Anzahl n<sub>i</sub> der Eingänge (erforderlich)
  - .o Anzahl no der Ausgänge (erforderlich)
  - .ilb Name(n) der Eingänge
    - . ob Name(n) der Ausgänge
      - .p Anzahl der Tabellenzeilen
      - .e Dateiende
- Wahrheitswertetabelle im ASCII Format
  - ▶ jede Zeile beschreibt einen Implikanten mit n<sub>i</sub> Zeichen ...
    - Eingang negiert im Implikanten
    - 1 Eingang nicht-negiert im Implikanten
    - Eingang nicht im Implikanten (kein Minterm)
  - ... und n<sub>o</sub> Ausgangsfunktionen mit je einem Zeichen
    - Implikant im off set des Ausgangs
    - 1 Implikant im on set des Ausgangs
    - Implikant im on set oder off set des Ausgangs (Don't Care)
- "#" leitet Kommentar ein

### **Espresso Minimalbeispiel**



xor.esp

# **Espresso 7-Segment Anzeige Eingabedateien**



```
sevenseg/s0.esp
     SO of 7-segment display
    . 0
   0000 1
   0010 1
   0011 1
   0101 1
   0110 1
   0111 1
   1000 1
   1001 1
11
   1010 -
12
   1011 -
13
   1100 -
14
   1101 -
   1110 -
16
17
   1111 -
```

# Espresso 7-Segment Anzeige Eingabedateien



```
sevenseg/s0.esp
                                                             sevenseg/all.esp
     S0
            7-segment display
                                                       7-segment display
         4
                                                      .i
    . 0
                                                      . 0
3
   0000 1=
                                                     0000 1111110
   0010
                                                     0001-0110000
   0011
                                                     0010 1101101
   0101 1
                                                     0011 1111001
   0110 1
                                                     0100 0110011
   0111 1
                                                     0101 1011011
   1000 1
                                                     0110 1011111
10
   1001 1
                                                     0111 1110000
11
   1010 -
                                                     1000
                                                            1111111
12
                                                  12
   1011 -
                                                     1001
                                                           1111011
13
   1100 -
                                                     1010
14
   1101
                                                     1011
   1110 -
                                                     1100
16
                                                  16
17
   1111 -
                                                     1101
                                                  17
                                                     1110
                                                     1111
                                                  19
```

# **Espresso 7-Segment Anzeige Ausgabedateien**



```
# S0 of 7-segment display

i 4
3 .0 1
4 .p 4
0-0-0-1
7 -1-1
8 -1-1
9 .e
```

## **Espresso 7-Segment Anzeige Ausgabedateien**



```
espresso -D ESPRESSO sevenseg/s0.esp
```

```
# SO of 7-segment display
.i 4
.o 1
.p 4
-0-0 1
1--- 1
7 --1- 1
8 -1-1 1
9 .e
```

#### espresso -D ESPRESSO sevenseg/all.esp

```
# 7-segment display
   . 0
   .p 9
   -0-0 1001100
   -0-1 0110000
   --10 1001100
   -01- 0101001
   -1-0 0010011
   --11 1110000
   --00 0110010
   -101 1011011
   1--- 1001011
14
   . е
```

#### Espresso kann noch viel mehr



- Mehrwertige Logik
- Mehrstufige Realisierung
- Optimierung von Zustandsautomaten
  - Reduktion der Anzahl der Zustände
    - Erkennung von äquivalenten Zuständen
    - Optimierungen der Zustandskodierung



| 010011011000110100101011001100110011001       |
|---|
| 000001001111101111011110110101010100100       |
| 101011001111001101110110010111110111101       |
| 011000111101100101011110001001000011001       |
| 01100000000111111110100100011100110011100     |
| 0111100011100101010110101011111000000011      |
| 0011000001111111111001101101110111000000      |
| 110010111001010111 <b>0011</b> 01010011110111 |
| 0011010000010000010010011010100101111         |
| 0010110101111010100100100000000101100000      |
| 0110011100100001111010110001000001010001      |
| 000110010101111011110001011000011011100       |
| 101010101101001010110010111101000001001       |
| 1111011111000100010001111110011111000110      |
| 011010010111010011000011100001010000011       |
| 0110100001011101110011000001001101100101      |



- bisher galt:
  - jeder Schaltungsknoten (außer Eingänge) wird von genau einem Schaltungselement auf 0 oder 1 getrieben
  - Axiome der boole'schen Algebra basieren auf  $\mathbb{B} = \{0, 1\}$
- ⇒ ignoriert wichtige Teile der Realität
  - Wie breiten sich ungültige Spannungen in Schaltung aus?
  - Können ungültige Spannungsbereiche gezielt eingesetzt werden?



- bisher galt:
  - jeder Schaltungsknoten (außer Eingänge) wird von genau einem Schaltungselement auf 0 oder 1 getrieben
  - Axiome der boole'schen Algebra basieren auf  $\mathbb{B} = \{0, 1\}$
- ⇒ ignoriert wichtige Teile der Realität
  - Wie breiten sich ungültige Spannungen in Schaltung aus?
  - Können ungültige Spannungsbereiche gezielt eingesetzt werden?
- → Unterscheidung von zwei weiteren Logikwerten zwischen 0 und 1
  - X mehrfach getrieben (fehlerhaft)
  - Z ungetrieben (gezielt)




- bisher galt:
  - jeder Schaltungsknoten (außer Eingänge) wird von genau einem Schaltungselement auf 0 oder 1 getrieben
  - ▶ Axiome der boole'schen Algebra basieren auf  $\mathbb{B} = \{0, 1\}$
- ⇒ ignoriert wichtige Teile der Realität
  - Wie breiten sich ungültige Spannungen in Schaltung aus?
  - Können ungültige Spannungsbereiche gezielt eingesetzt werden?
- ⇒ Unterscheidung von zwei weiteren Logikwerten zwischen 0 und 1
  - X mehrfach getrieben (fehlerhaft)
  - Z ungetrieben (gezielt)
  - Achtung:
    - nicht mit "Don't Care" (\*) verwechseln
    - tatsächliche Spannung kann auch im 0- oder 1-Bereich liegen, das Schaltungsdesign stellt dies aber nicht sicher

#### Konkurrierende Ausgänge: X




- mehrere (unabhängige) Treiber für den selben Schaltungsknoten
- Konflikt, sobald Treiber in entgegengesezte Richtung ziehen
  - ▶ instabil: abhängig von Betriebsspannung, Temperatur, etc.
  - destruktiv: Kurzschluss verursacht hohen Energieverbrauch
- fast immer ein Entwurfsfehler
  - bspw. doppelte Zuweisung in Hardwarebeschreibung
  - ⇒ Konflikt-Quelle muss in Simulation leicht nachvollziehbar sein



#### Tristate-Buffer: Z






- zusätzliches Enable-Signal an Buffer
  - EN=1: Funktion wie normaler Buffer
  - EN=0: Ausgang hochomig (offen, ungetrieben, floating, high-impedance)
- ► Achtung:  $Z \neq 0$

#### Tristate-Buffer für Busse



- mehrere Treiber an gemeinsamer Leitung
- zu jedem Zeitpunkt genau ein aktiver Treiber
- erlaubt Wechsel der Kommunikationsrichtung



#### Tristate-Buffer für




|   |   |   |   | S   |
|---|---|---|---|---|
| s | Α | В | Y | J   |
| 0 | 0 | 0 |   | . \   |
| 0 | 0 | 1 |   |   |
| 0 | 1 | 0 |   | $A \rightarrow -$   |
| 0 | 1 | 1 |   |   |
| 1 | 0 | 0 |   |   |
| 1 | 0 | 1 |   | $\downarrow \qquad \qquad \downarrow \qquad \qquad \downarrow \qquad \qquad \uparrow$ |
| 1 | 1 | 0 |   | 40)   |
| 4 | 1 | 1 |   |   |
|   |   |   | ı | <b>B</b>  |
|   |   |   |   |   |
|   |   |   |   |   |



#### Tristate-Buffer für Multiplexer



| S | Α | В | Y |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
|   |   |   | • |





- Resolutionstabellen definieren Ausbreitung von X und Z
- mehr Konvention (für Simulator) als physikalische Realität
- ▶ bspw. IEEE 1164:



- Resolutionstabellen definieren Ausbreitung von X und Z
- mehr Konvention (für Simulator) als physikalische Realität
- ▶ bspw. IEEE 1164:

| A/B  | X 0 1 Z                       | <i>A/B</i>   X <mark>0</mark> 1 Z   |
|------|-------------------------------|-------------------------------------|
| X    | XXXX                          | X X O X X                           |
| 0    | X 0 X 0                       | 0 0 0 0                             |
| 1    | X X 1 1                       | 1 X <mark>0</mark> 1 X              |
| Z    | X 0 X 0<br>X X 1 1<br>X 0 1 Z | 1 X <mark>0</mark> 1 X<br>Z X 0 X X |
| A ≻- |                               | A > A                               |




- Resolutionstabellen definieren Ausbreitung von X und Z
- mehr Konvention (für Simulator) als physikalische Realität
- ▶ bspw. IEEE 1164:

| A/B                      | X 0        | 1   | Z | A/B    | Х | 0 | 1   | Z        | A/B              | X | 0 | 1 | Z   |
|--------------------------|------------|-----|---|--------|---|---|-----|----------|------------------|---|---|---|-----|
|                          | ХХ         |     |   | X      | Х | 0 | Χ   | X        | X<br>0<br>1<br>Z | Х | Χ | 1 | X   |
| 0                        | X 0        | Χ   | 0 | 0      |   |   |     |          | 0                | X | 0 | 1 | X   |
| 1                        | X X<br>X 0 | 1   | 1 | 1<br>Z | Х | 0 | 1   | X        | 1                | 1 | 1 | 1 | 7   |
| Z                        | X 0        | 1   | Ζ | Z      | Х | 0 | X   | X        | Z                | X | X | 1 | X   |
|                          |            |     |   | 4      | ' | \ |     |          | _                | _ |   |   |     |
| <i>A</i> ≻<br><i>B</i> ≻ |            | → ' | Y | B —    |   |   | )—: | <i>Y</i> | A ≻<br>B ≻       |   |   |   | → Y |



- Resolutionstabellen definieren Ausbreitung von X und Z
- mehr Konvention (für Simulator) als physikalische Realität
- ▶ bspw. IEEE 1164:



#### Zeitverhalten



| 001011101110100001101110100000110001011  | 0 |
|--|---|
| 1110000100000001001101110100111011000    | 0 |
| 000100011010110001001100001111000101100  | 1 |
| 010100000001110100110110001101111101111  | 0 |
| 111110001001011001000001100010111101110  | 1 |
| 0001110101100101111111110111001111100000 | 1 |
| 0011101001100010001111010111111110110010 | 0 |
| 01110011010100001101001011110100100100   | 1 |
| 01110010000010100100010000110101111011   | 0 |
| 0100001110100001110111010100111111100110 | 0 |
| 111110001001011100000100001111001000011  | 0 |
| 10101101100001101100111000110101010000   | 0 |
| 01111011001111010010001100010001010001   | 1 |
| 101111100000001000110111010001111001101  | 0 |
| 1010010011000011111100111101100100100000 | 1 |
| 1010111101110001010001111111100110111000 | 0 |

#### Abstrakte Eigenschaften logischer Schaltungen




- Eingängen
- Ausgängen
- Spezifikation der realisierten (boolschen) Funktion
- Spezifikation des Zeitverhaltens



#### Zeitverhalten einer kombinatorischen Schaltung




- ▶ Werte der Ausgänge hängen nur von Werten an Eingängen ab
- reale Schaltungselemente benötigen aber endliche Zeit, um Änderung am Eingang auf Ausgang zu übertragen
  - bspw. für Umladen von CMOS Gate-Kapazitäten



#### Zeitverhalten einer kombinatorischen Schaltung




- ▶ Werte der Ausgänge hängen nur von Werten an Eingängen ab
- reale Schaltungselemente benötigen aber endliche Zeit, um Änderung am Eingang auf Ausgang zu übertragen
  - bspw. für Umladen von CMOS Gate-Kapazitäten
- ⇒ Zentrale Fragen
  - Gibt es funktional äquivalente Schaltungen mit geringerer Verzögerung?
  - Wann sind die Ausgänge stabil?



#### Zeitverhalten einer kombinatorischen Schaltung




- Werte der Ausgänge hängen nur von Werten an Eingängen ab
- reale Schaltungselemente benötigen aber endliche Zeit, um Änderung am Eingang auf Ausgang zu übertragen
  - bspw. für Umladen von CMOS Gate-Kapazitäten
- ⇒ Zentrale Fragen
  - Gibt es funktional äquivalente Schaltungen mit geringerer Verzögerung?
  - Wann sind die Ausgänge stabil?
  - ► Timing-Analyse anspruchsvoll, denn
    - ► Eingang kann Ausgang über verschiedene Pfade beeinflussen
    - Verzögerung kann für steigende/fallende Flanken unterschiedlich sein
    - Verzögerungen im (Sub-)Nanosekundenbereich



# Ausbreitungs- und Kontaminationsverzögerung propagation and contamination delay



t<sub>pd</sub> maximale Zeit vom Eingang zum Ausgang (Ausbreitungsverzögerung)
 t<sub>cd</sub> minimale Zeit vom Eingang zum Ausgang (Kontaminationsverzögerung)



#### Ausbreitungs- und Kontaminationsverzögerung



- Ursachen für Verzögerung
  - Kapazitäten, Induktivitäten und Widerstände in der Schaltung
  - Lichtgeschwindigkeit als maximale Ausbreitungsgeschwindigkeit: 30 cm/ns
- Warum können tod und tod unterschiedlich sein?
  - unterschiedliche Verzögerungen für steigende (t<sub>pd,LH</sub>) und fallende (t<sub>pd,HL</sub>) Flanken
  - mehrere Ein- und Ausgänge mit unterschiedlich langen Pfaden
  - Schaltungen werden
    - ... langsamer bei Erwärmung
    - ... schneller bei Abkühlung

#### Beispiele aus der Praxis: CMOS Inverter



## MOTOROLA SEMICONDUCTOR TECHNICAL DATA

## **Dual Complementary Pair Plus Inverter**

The MC14007UB multi–purpose device consists of three N–channel and three P–channel enhancement mode devices packaged to provide access to each device. These versatile parts are useful in inverter circuits, pulse–shapers, linear amplifiers, high input impedance amplifiers, threshold detectors, transmission gating, and functional gating.

- · Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low–power TTL Loads or One Low–power Schottky TTL Load Over the Rated Temperature Range
- Pin-for-Pin Replacement for CD4007A or CD4007UB
- This device has 2 outputs without ESD Protection. Anti-static precautions must be taken.

#### MC14007UB



L SUFFIX CERAMIC CASE 632



P SUFFIX PLASTIC CASE 646




D SUFFIX SOIC CASE 751A

ORDERING INFORMATION


## Beispiele aus der Praxis: $t_{ m pd,HL} pprox$ 36 ns






## Beispiele aus der Praxis: $t_{ m pd,LH} pprox$ 18 ns





#### Kritische (lange) und kurze Pfade





$$t_{\text{pd,OR}} + t_{\text{pd,AND}},$$
 $t_{\text{pd,AND}}$ 

$$=2t_{\rm pd,AND}+t_{\rm pd,OR}$$

Kritischer Pfad

$$t_{\text{cd,Y}} = \min(t_{\text{cd,AND}} + t_{\text{cd,OR}} + t_{\text{cd,AND}}, \\ t_{\text{cd,OR}} + t_{\text{cd,AND}}, \\ t_{\text{cd,AND}})$$

$$= t_{\text{cd,AND}}$$

Kurzer Pfad

#### Störimpulse (Glitches)





- eine Änderung eines Eingangs verursacht mehrere Änderungen des Ausgangs
- können durch geeignete Entwurfsdisziplin entschärft werden
  - Ausgänge nur zu bestimmten Zeiten auswerten (synchroner Entwurf)
  - Pfade modifizieren / hinzufügen
  - nicht alle Störimpulse können eliminiert werden (bspw. gleichzeitiges Schalten mehrerer Eingänge)
- können durch Timing und Karnaugh-Diagramme analysiert werden


## Beispiel für Störimpuls: Erkennen



► Was passiert, wenn (A, B, C) von (0,1,1) nach (0,0,1) schaltet?









### Beispiel für Störimpuls: Beheben



► Kritische Stelle im Karnaugh-Diagramm mit zusätzlichem Implikanten Ā C überdecken





#### Zusammenfassung



| 110111001001111110000010101011010101011    | 1 1        |
|--|------------|
| 11110100000110110010011100010010110010     | 1 1        |
| 010000010001111001101010101000011000110    | 0 (        |
| 11000111011001000100101111001100001110     | ) 1        |
| 1111001000101111010110010000011000110      | 10         |
| 0010000000000100111111001000000110010      | ) 1        |
| 110011010000000000110110110011011011100    | ) 1        |
| 001101100100110000001011110110100011011    | 10         |
| 01011100001101100011010000011100101100     | 10         |
| 010011001101111010110100000011111001110    | <b>)</b> 1 |
| 01100111101100010111001110100001011111     | ) 1        |
| 001101101111110001010110011111101001000    | 0 (        |
| 011101010010101111001111011001111100011    | 1 1        |
| 0111001110110011101001101101111100010110   | 0 (        |
| 10111101011011010101000000101010001        | 0 (        |
| 111111000011101110111100010101101100110110 | 0 0        |

#### **Zusammenfassung und Ausblick**



- Kombinatorische Logik
  - Algorithmische Logikminimierung
  - Vierwertige Logik
  - Zeitverhalten
- Nächste Vorlesung behandelt
  - Sequentielle Schaltungen