

Digitaltechnik

Wintersemester 2017/2018

6. Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT





1. Einleitung
2. Algorithmische Logikminimierung
3. Mehrwertige Logik
4. Zeitverhalten
5. Zusammenfassung

Einleitung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

0111101110100100111100000010010011110100011
001111000011101001001010110110111110001000
11001100011100111100001000001101101010001
11010001000010011111111101111010000110111
0100001110011100011010101011010101101101
1110101100000101001101011111111000100101
01101011000000000011110111010001101011011
10010000111110111000001110101000111100100
1010001010110000001011100111001001001111
0010110101100000100010101101000010100010
1010011101110110000000001010001100100100
0101000110010010100010101100100000100111
10010010110010011111110001011100110011101
0111010111101011100101011000101110000010
1000110000010001111111001110111111001001
1101110100100000110000110001110001001111

Rückblick auf die letzte Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT


- ▶ Kombinatorische Logik
 - ▶ Bubble Pushing
 - ▶ Logik-Realisierung mit Basis-Gattern
 - ▶ Karnaugh Diagramme



Harris 2013
Kap. 2.4,2.5,2.7,2.8

7-Segment Anzeige: $\mathbb{B}^4 \rightarrow \mathbb{B}^7$


- ▶ (typ.) vier Eingänge für dargestelltes Zeichen
 - ▶ sieben *unabhängig* ein-/ausschaltbare Segmente
- ⇒ jedes Segment nur für bestimmte Zeichen aktiv



Hexadezimale 7-Segment Anzeige



TECHNISCHE
UNIVERSITÄT
DARMSTADT



Hexadezimale 7-Segment Anzeige

Wahrheitstabelle



TECHNISCHE
UNIVERSITÄT
DARMSTADT

A_3	A_2	A_1	A_0	S_0	S_1	S_2	S_3	S_4	S_5	S_6
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1
1	0	1	0	1	1	1	0	1	1	1
1	0	1	1	0	0	1	1	1	1	1
1	1	0	0	0	0	0	1	1	0	1
1	1	0	1	0	1	1	1	1	0	1
1	1	1	0	1	0	0	1	1	1	1
1	1	1	1	1	0	0	0	1	1	1

Hexadezimale 7-Segment Anzeige

Normalformen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

$S_0 = \overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}$	$[m_0]$	$S_0 = (A_3 + A_2 + A_1 + \overline{A_0})$	$[M_1]$
$+ \overline{A_3} \overline{A_2} A_1 \overline{A_0}$	$[m_2]$	$\cdot (A_3 + \overline{A_2} + A_1 + A_0)$	$[M_4]$
$+ \overline{A_3} \overline{A_2} A_1 A_0$	$[m_3]$	$\cdot (\overline{A_3} + A_2 + \overline{A_1} + \overline{A_0})$	$[M_{11}]$
$+ \overline{A_3} A_2 \overline{A_1} A_0$	$[m_5]$	$\cdot (\overline{A_3} + \overline{A_2} + A_1 + A_0)$	$[M_{12}]$
$+ \overline{A_3} A_2 A_1 \overline{A_0}$	$[m_6]$	$\cdot (\overline{A_3} + \overline{A_2} + A_1 + \overline{A_0})$	$[M_{13}]$
$+ \overline{A_3} A_2 A_1 A_0$	$[m_7]$		
$+ A_3 \overline{A_2} \overline{A_1} \overline{A_0}$	$[m_8]$		
$+ A_3 \overline{A_2} \overline{A_1} A_0$	$[m_9]$		
$+ A_3 \overline{A_2} A_1 \overline{A_0}$	$[m_{10}]$		
$+ A_3 A_2 A_1 \overline{A_0}$	$[m_{14}]$		
$+ A_3 A_2 A_1 A_0$	$[m_{15}]$		

Hexadezimale 7-Segment Anzeige

Verkürzte Minterm/Maxterm-Schreibweise



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Boole'sche Funktion eindeutig spezifiziert durch
 - ▶ Indizes der 1-Minterme („on set“) bzw.
 - ▶ Indizes der 0-Maxterme („off set“)

⇒ erlaubt kompaktere Schreibweise

- ▶ *Achtung:* Bezug zu (Reihenfolge der) Eingangsvariablen geht verloren


$$\begin{aligned} S_0 &= m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9 + m_{10} + m_{14} + m_{15} \\ &= \sum m(0, 2, 3, 5, 6, 7, 8, 9, 10, 14, 15) \\ &= M_1 M_4 M_{11} M_{12} M_{13} \\ &= \prod M(1, 4, 11, 13) \end{aligned}$$

Hexadezimale 7-Segment Anzeige

Karnaugh Diagramm



TECHNISCHE
UNIVERSITÄT
DARMSTADT



$$\begin{aligned}
 S_0 &= \overline{A_0} \overline{A_2} \\
 &+ A_1 A_2 \\
 &+ A_1 \overline{A_3} \\
 &+ A_0 A_2 \overline{A_3} \\
 &+ \overline{A_1} \overline{A_2} A_3
 \end{aligned}$$

Dezimale 7-Segment Anzeige

Wahrheitstabelle mit Don't Cares



TECHNISCHE
UNIVERSITÄT
DARMSTADT

A_3	A_2	A_1	A_0	S_0	S_1	S_2	S_3	S_4	S_5	S_6
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1
1	0	1	0	*	*	*	*	*	*	*
1	0	1	1	*	*	*	*	*	*	*
1	1	0	0	*	*	*	*	*	*	*
1	1	0	1	*	*	*	*	*	*	*
1	1	1	0	*	*	*	*	*	*	*
1	1	1	1	*	*	*	*	*	*	*

Dezimale 7-Segment Anzeige

Minterm/Maxterm-Schreibweise mit Don't Cares

- ▶ Don't Cares können als 0 oder 1 realisiert werden
- ⇒ in DNF und KNF gleichermaßen enthalten
- ▶ *Achtung:* nur für verkürzte Schreibweise in einem Ausdruck möglich


$$\begin{aligned} S_0 &= m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9 + d_{10} + d_{11} + d_{12} + d_{13} + d_{14} + d_{15} \\ &= \sum m(0, 2, 3, 5, 6, 7, 8, 9) + \sum d(10, 11, 12, 13, 14, 15) \\ &= M_1 M_4 D_{10} D_{11} D_{12} D_{13} D_{14} D_{15} \\ &= \prod M(1, 4) \prod D(10, 11, 12, 13, 14, 15) \end{aligned}$$

Dezimale 7-Segment Anzeige

Karnaugh Diagramm mit Don't Cares



TECHNISCHE
UNIVERSITÄT
DARMSTADT



$$\begin{aligned}
 S_0 &= \overline{A_0} \overline{A_2} \\
 &+ A_0 A_2 \\
 &+ A_1 \\
 &+ A_3
 \end{aligned}$$

Dezimale 7-Segment Anzeige

Karnaugh Diagramm mit Maxtermen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

S_0 :

$A_3 A_2$		A_3			
		00	01	11	10
$A_1 A_0$	00	0	4 0	12 *	8
	01	1 0	5	13 *	9
	11	3	7	15 *	11 *
	10	2	6	14 *	10 *
		A_2			

A_0

$$\begin{aligned} \overline{S_0} &= \overline{A_0} \overline{A_1} A_2 \\ &+ A_0 \overline{A_1} \overline{A_2} \overline{A_3} \end{aligned}$$

$$\begin{aligned} S_0 &= (A_0 + A_1 + \overline{A_2}) \\ &\cdot (\overline{A_0} + A_1 + A_2 + A_3) \end{aligned}$$

Überblick der heutigen Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Algorithmische Logikminimierung
- ▶ Vierwertige Logik
- ▶ Zeitverhalten



Harris 2013
Kap. 2.6, 2.2.9

Katz 2005
Kap 3.2

Algorithmische Logikminimierung



TECHNISCHE
UNIVERSITÄT
DARMSTADT


0000000000001111100100011101100011001111
0111110011011110101111100000010100110101
1110011101110011101110110100101001001110
0010001000000101011111010110010011110010
1000000000001001010111010101011111000100
0011011111000001111111000101010010110110
0000000001011100101011010010010111101011
1000000010110100010010011111100000101110
0101000001000011011110110100110010111010
0100011110101101011111001100110110101100
0110101110000011010110100100101110011100
0101111101111000100011100100111000101011
1011010010100010000010101010010011110110
0110100000100101111111111000010011111000
1110100100001010011100000111110101011001
1010101001101001000100101101001101101111

Beispiele für Verfahren zur Logikminimierung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Algebraisch:
 - ▶ Umformen nach Axiomen/Themen
- ▶ Grafisch:
 - ▶ Karnaugh Diagramme
 - ▶ Hyperwürfel
- ▶ Algorithmisch
 - ▶ exakt: Quine-McCluskey
 - ▶ heuristisch: Espresso



⇒ Minimiere Anzahl der zur Darstellung einer Funktion notwendigen Implikanten



- ▶ Grafische Verfahren:

- ▶ für viele (> 6) Eingänge nicht mehr praktikabel
- ▶ keine Optimierung zwischen Ausdrücken für mehrere Ausgänge

- ▶ Quine-McCluskey-Methode

- ▶ berechnet zunächst *alle* möglichen Implikanten
 - ▶ ermittelt *danach* minimale Teilmenge für vollständige Überdeckung
- ⇒ Rechenzeit steigt exponentiell mit Anzahl der Eingänge

⇒ für wirklich große Probleme (> 50 Variablen) nur Heuristiken sinnvoll

- ▶ geringere Laufzeitkomplexität
- ▶ geringere Lösungsqualität



- ▶ in 1980er Jahren bei IBM und UC Berkeley entwickelt
- ▶ unterstützt auch mehrere (zusammen optimierte) Ausgänge
- ▶ Details des Algorithmus hier nicht relevant (vgl. Katz 2005 bzw. Rudell 1986)
- ▶ hier nur Anwendung einer konkreten Implementierung
 - ▶ <https://embedded.eecs.berkeley.edu/pubs/downloads/espresso>
 - ▶ Anleitung / Quellen auch im Moodle verfügbar
 - ▶ spezielles Dateiformat für boole'sche Funktionen
 - ▶ erlaubt auch exakte Minimierung (als Referenz für Heuristik):
`espresso -D exact input.esp > output.esp`
`espresso -D ESPRESSO input.esp > output.esp`



- ▶ relevante Informationen zeilenweise nach Keywords
 - .i Anzahl n_i der Eingänge (erforderlich)
 - .o Anzahl n_o der Ausgänge (erforderlich)
 - .ilb Name(n) der Eingänge
 - .ob Name(n) der Ausgänge
 - .p Anzahl der Tabellenzeilen
 - .e Dateiende
- ▶ Wahrheitswertetabelle im ASCII Format
 - ▶ jede Zeile beschreibt einen Implikanten mit n_i Zeichen ...
 - 0 Eingang negiert im Implikanten
 - 1 Eingang nicht-negiert im Implikanten
 - Eingang nicht im Implikanten (kein Minterm)
 - ▶ ... und n_o Ausgangsfunktionen mit je einem Zeichen
 - 0 Implikant im off set des Ausgangs
 - 1 Implikant im on set des Ausgangs
 - Implikant im on set oder off set des Ausgangs (Don't Care)
- ▶ „#“ leitet Kommentar ein

Espresso Minimalbeispiel



TECHNISCHE
UNIVERSITÄT
DARMSTADT

xor.esp

```
1 # Espresso description of  $Y = A \text{ xor } B$ 
2 .i      2
3 .o      1
4 .ilb A B  # optional
5 .ob  Y    # optional
6 .p      4  # optional
7 00 0      # optional
8 01 1
9 10 1
10 11 0     # optional
11 .e       # optional
```

Espresso 7-Segment Anzeige

Eingabedateien



TECHNISCHE
UNIVERSITÄT
DARMSTADT

sevenseg/s0.esp

```
1 # S0 of 7-segment display
2 .i 4
3 .o 1
4 0000 1
5 0010 1
6 0011 1
7 0101 1
8 0110 1
9 0111 1
10 1000 1
11 1001 1
12 1010 -
13 1011 -
14 1100 -
15 1101 -
16 1110 -
17 1111 -
```

sevenseg/all.esp

```
1 # 7-segment display
2 .i 4
3 .o 7
4 0000 1111110
5 0001 0110000
6 0010 1101101
7 0011 1111001
8 0100 0110011
9 0101 1011011
10 0110 1011111
11 0111 1110000
12 1000 1111111
13 1001 1111011
14 1010 -----
15 1011 -----
16 1100 -----
17 1101 -----
18 1110 -----
19 1111 -----
```

Espresso 7-Segment Anzeige

Ausgabedateien



TECHNISCHE
UNIVERSITÄT
DARMSTADT

```
espresso -D ESPRESSO sevenseg/s0.esp
```

```
1 # S0 of 7-segment display
2 .i 4
3 .o 1
4 .p 4
5 -0-0 1
6 1--- 1
7 --1- 1
8 -1-1 1
9 .e
```

```
espresso -D ESPRESSO sevenseg/all.esp
```

```
1 # 7-segment display
2 .i 4
3 .o 7
4 .p 9
5 -0-0 1001100
6 -0-1 0110000
7 --10 1001100
8 -01- 0101001
9 -1-0 0010011
10 --11 1110000
11 --00 0110010
12 -101 1011011
13 1--- 1001011
14 .e
```



- ▶ Mehrwertige Logik
- ▶ Mehrstufige Realisierung
- ▶ Optimierung von Zustandsautomaten
 - ▶ Reduktion der Anzahl der Zustände
 - ▶ Erkennung von äquivalenten Zuständen
 - ▶ Optimierungen der Zustandskodierung

Mehrwertige Logik



TECHNISCHE
UNIVERSITÄT
DARMSTADT

0000111100110010001010011010110011010011
1110001110110011110010110010010010000001
1010011101111111000100011001000100100000
1101001111000011101110011100111110111100
1101011111010110011010110011111011010011
1000011001001100100110101100100010111110
1011110111001011111101011010100000111000
000111010000001101001100101001011010
1000011010110111001111100001100010110101
0111010001001100000001010101011011000000
1010011111111101011001111000010101101001
1110001011110011011010101101101110010010
0001111110111100111100000011001111110110
1010100011000100101110011101111100011010
1100111001000100010100101101000000111001
0101001011110010011110111100001100010101



► bisher galt:

- jeder Schaltungsknoten (außer Eingänge) wird von *genau einem* Schaltungselement auf 0 oder 1 getrieben
- Axiome der boole'schen Algebra basieren auf $\mathbb{B} = \{0, 1\}$

⇒ ignoriert wichtige Teile der Realität

- Wie breiten sich ungültige Spannungen in Schaltung aus?
- Können ungültige Spannungsbereiche gezielt eingesetzt werden?

⇒ Unterscheidung von zwei weiteren Logikwerten zwischen 0 und 1

- X mehrfach getrieben (fehlerhaft)
- Z ungetrieben (gezielt)


► *Achtung:*

- nicht mit „Don't Care“ (*) verwechseln
- tatsächliche Spannung *kann* auch im 0- oder 1-Bereich liegen, das Schaltungsdesign stellt dies aber nicht sicher


Konkurrierende Ausgänge: X



- ▶ mehrere (unabhängige) Treiber für den selben Schaltungsknoten
 - ▶ Konflikt, sobald Treiber in entgegengesetzte Richtung ziehen
 - ▶ instabil: abhängig von Betriebsspannung, Temperatur, etc.
 - ▶ destruktiv: Kurzschluss verursacht hohen Energieverbrauch
 - ▶ fast immer ein Entwurfsfehler
 - ▶ bspw. doppelte Zuweisung in Hardwarebeschreibung
- ⇒ Konflikt-Quelle muss in Simulation leicht nachvollziehbar sein



Tristate-Buffer: Z



EN	A	Y
0	0	Z
0	1	Z
1	0	0
1	1	1


- ▶ zusätzliches Enable-Signal an Buffer
 - ▶ $EN=1$: Funktion wie normaler Buffer
 - ▶ $EN=0$: Ausgang hochomig (offen, ungetrieben, floating, high-impedance)
- ▶ *Achtung*: $Z \neq 0$

Tristate-Buffer für Busse




TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ mehrere Treiber an gemeinsamer Leitung
- ▶ zu jedem Zeitpunkt *genau ein* aktiver Treiber
- ▶ erlaubt Wechsel der Kommunikationsrichtung



Tristate-Buffer für Multiplexer

<i>S</i>	<i>A</i>	<i>B</i>	<i>Y</i>
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1






- ▶ Resolutionstabellen definieren Ausbreitung von X und Z
- ▶ mehr Konvention (für Simulator) als physikalische Realität
- ▶ bspw. IEEE 1164:

A/B	X	0	1	Z
X	X	X	X	X
0	X	0	X	0
1	X	X	1	1
Z	X	0	1	Z

A/B	X	0	1	Z
X	X	0	X	X
0	0	0	0	0
1	X	0	1	X
Z	X	0	X	X

A/B	X	0	1	Z
X	X	X	1	X
0	X	0	1	X
1	1	1	1	1
Z	X	X	1	X

A	Y
X	X
0	1
1	0
Z	X






1011001011010111011000110110010000001001
0111001111001001100011111010011000100001
0111011110111100101011111111001101110010
100101100000000000111000110100000000111110
1111010110111010101000001100001001101101
1000110000010110101101011101111010111000
1001001011011000110000001000110100011101
001001110110011101010011000100000000111
0101011000010110111000110011100010000001
1100011000100111101000111100111110010000
0110100100001111000100000001111010100001
1110010011001111000011100110101100110110
1110000001101011001100010101110001111010
1100000101110100100000111011000011011100
10111111011100010001110010011100011101000
0100011010110101011010110100011111010001




- ▶ Eingängen
- ▶ Ausgängen
- ▶ Spezifikation der realisierten (boolschen) Funktion
- ▶ Spezifikation des Zeitverhaltens



- ▶ Werte der Ausgänge hängen nur von Werten an Eingängen ab
- ▶ reale Schaltungselemente benötigen aber endliche Zeit, um Änderung am Eingang auf Ausgang zu übertragen
 - ▶ bspw. für Umladen von CMOS Gate-Kapazitäten

⇒ Zentrale Fragen

- ▶ Gibt es funktional äquivalente Schaltungen mit geringerer Verzögerung?
- ▶ Wann sind die Ausgänge stabil?
- ▶ Timing-Analyse anspruchsvoll, denn
 - ▶ Eingang kann Ausgang über verschiedene Pfade beeinflussen
 - ▶ Verzögerung kann für steigende/fallende Flanken unterschiedlich sein
 - ▶ Verzögerungen im (Sub-)Nanosekundenbereich




Ausbreitungs- und Kontaminationsverzögerung

propagation and contamination delay

t_{pd} maximale Zeit vom Eingang zum Ausgang (**Ausbreitungsverzögerung**)

t_{cd} minimale Zeit vom Eingang zum Ausgang (**Kontaminationsverzögerung**)





- ▶ Ursachen für Verzögerung
 - ▶ Kapazitäten, Induktivitäten und Widerstände in der Schaltung
 - ▶ Lichtgeschwindigkeit als maximale Ausbreitungsgeschwindigkeit: 30 cm/ns
- ▶ Warum können t_{pd} und t_{cd} unterschiedlich sein?
 - ▶ unterschiedliche Verzögerungen für steigende ($t_{pd,LH}$) und fallende ($t_{pd,HL}$) Flanken
 - ▶ mehrere Ein- und Ausgänge mit unterschiedlich langen Pfaden
 - ▶ Schaltungen werden
 - ▶ ... langsamer bei Erwärmung
 - ▶ ... schneller bei Abkühlung

MOTOROLA SEMICONDUCTOR TECHNICAL DATA

Dual Complementary Pair Plus Inverter


The MC14007UB multi-purpose device consists of three N-channel and three P-channel enhancement mode devices packaged to provide access to each device. These versatile parts are useful in inverter circuits, pulse-shapers, linear amplifiers, high input impedance amplifiers, threshold detectors, transmission gating, and functional gating.

- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power TTL Loads or One Low-power Schottky TTL Load Over the Rated Temperature Range
- Pin-for-Pin Replacement for CD4007A or CD4007UB
- This device has 2 outputs without ESD Protection. Anti-static precautions must be taken.

MC14007UB



L SUFFIX
CERAMIC
CASE 632



P SUFFIX
PLASTIC
CASE 646




D SUFFIX
SOIC
CASE 751A

ORDERING INFORMATION

Beispiele aus der Praxis: $t_{pd,HL} \approx 36 \text{ ns}$




TECHNISCHE
UNIVERSITÄT
DARMSTADT



Beispiele aus der Praxis: $t_{pd,LH} \approx 18 \text{ ns}$




TECHNISCHE
UNIVERSITÄT
DARMSTADT



Kritische (lange) und kurze Pfade



TECHNISCHE
UNIVERSITÄT
DARMSTADT



$$t_{pd,Y} = \max(t_{pd,AND} + t_{pd,OR} + t_{pd,AND}, \\ t_{pd,OR} + t_{pd,AND}, \\ t_{pd,AND})$$

$$= 2t_{pd,AND} + t_{pd,OR}$$

Kritischer Pfad

$$t_{cd,Y} = \min(t_{cd,AND} + t_{cd,OR} + t_{cd,AND}, \\ t_{cd,OR} + t_{cd,AND}, \\ t_{cd,AND})$$

$$= t_{cd,AND}$$

Kurzer Pfad





- ▶ eine Änderung eines Eingangs verursacht mehrere Änderungen des Ausgangs
- ▶ können durch geeignete Entwurfsdisziplin entschärft werden
 - ▶ Ausgänge nur zu bestimmten Zeiten auswerten (synchroner Entwurf)
 - ▶ Pfade modifizieren / hinzufügen
 - ▶ nicht alle Störimpulse können eliminiert werden
(bspw. gleichzeitiges Schalten mehrerer Eingänge)
- ▶ können durch Timing- und Karnaugh-Diagramme analysiert werden

Beispiel für Störimpuls: Erkennen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- Was passiert, wenn (A, B, C) von $(0, 1, 1)$ nach $(0, 0, 1)$ schaltet?



Y:



		A			
		00	01	11	10
C	0	1			
	1	1 ↔ 1	1		
		B			

Beispiel für Störimpuls: Beheben



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- Kritische Stelle im Karnaugh-Diagramm mit zusätzlichem Implikanten $\bar{A} C$ überdecken



Zusammenfassung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

0110100110001100110000111100110010010001
1010111001100000010011000100100001000000
1100111101110000111100000110100001010001
1111001000110101110100111100101110110100
1111011111001000101011110010010100110111
0110111101000011011110010110100000111001
0010111101111101100101001101001110001000
10110111110010000001010000011001100100
1010100110001001111100110000001011100111
1101000011001011011110101000001001100011
0010110000001011111010000000000011100000
0000011101111001100000100001110100001011
1101110110101011001011001110001001011000
1100100110011111001101011100100101100101
0101010001100000001100101010111011100101
0101011111101011110101011000100000101111



- ▶ Kombinatorische Logik
 - ▶ Algorithmische Logikminimierung
 - ▶ Vierwertige Logik
 - ▶ Zeitverhalten

- ▶ Nächste Vorlesung behandelt
 - ▶ Sequentielle Schaltungen