# Digitaltechnik Wintersemester 2017/2018 12. Übung



# Andreas Engel, Raad Bahmani

**KW04** 

Die Präsenzübungen werden in Kleingruppen während der wöchentlichen Übungsstunde bearbeitet. Bei Fragen hilft Ihnen Ihr Tutor gerne weiter. Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.

Die mit "Zusatzaufgabe" gekennzeichneten Aufgaben sind zur zusätzlichen Vertiefung für interessierte Studierende gedacht und daher nicht im Zeitumfang von 90 Minuten einkalkuliert.

#### Übung 12.1 Wiederholung: Rekursive Moduldefinition

[25 min]

In dieser Aufgabe soll ein kombinatorischer Addierer mit einer parametrisierten Breite (Bits pro Operand) und Tiefe (Anzahl der Operanden) mit folgender Schnittstelle implementiert und getestet werden:

arith/acc.sv

```
module acc #(parameter WIDTH = 4, // Bits pro Operand
parameter DEPTH = 2) // Anzahl der Operanden

(input logic [WIDTH*DEPTH -1:0] 0,
output logic [WIDTH+$clog2(DEPTH)-1:0] R);
```

Dabei berechnet die **\$clog2** den Zweierlogarithmus einer natürlichen Zahl. Zweidimensionale Ports sind in SystemVerilog zwar prinzipiell erlaubt, werden von vielen Simulations- und Synthese-Tools aber nicht unterstützt. Daher werden die einzelnen Operanden zu einem langen Bitvektor (0) konkateniert. Dieses Konzept wird auch als *flattening* bezeichnet.

#### Übung 12.1.1 Implementierung

Implementieren Sie diesen Addierer mit einem möglichst kurzen kritischen Pfad. Erzeugen Sie dazu einen möglichst flachen Addierer-Baum. Für eine Tiefe von vier entspricht dies der Berechnung  $R = (O_0 + O_1) + (O_2 + O_3)$ . Einen solchen Baum erhält man bspw. durch eine rekursive Moduldefinition, bei der jeweils ein Addierer-Baum für die obere und die untere Operandenhälfte erzeugt, und anschließend das Ergebnis der beiden Bäume addiert wird. Beachten Sie dabei, dass die Summe zweier n Bit breiter Zahlen n+1 Bit breit ist. Sie können davon ausgehen, dass DEPTH immer eine Zweierpotenz darstellt.

# Übung 12.1.2 Verifikation

Generieren Sie eine Testbench zur funktionalen Verifikation aller 2 bit breiten Addierer mit zwei, vier und acht Operanden. Versuchen Sie dabei, möglichst wenig redundanten Code zu verwenden.

Übung 12.2 Pipelining [20 min]

Folgende SystemVerilog Module sind auch im Moodle verfügbar und beschreiben eine kombinatorische Schaltung  $(Y = (A B) \oplus (A B + C) \oplus \overline{D})$  zwischen zwei Register-Stufen (base) sowie die dazugehörige Testbench für dessen funktionale Verifikation (base\_tb):

seq/pipeline/gates.sv

```
`timescale 1 ns / 10 ps
   module or_gate #(parameter W=2) (input logic [W-1:0] A, output logic Y);
     assign #(₩)
                   Y = |A;
3
   endmodule
   module and_gate #(parameter W=2) (input logic [W-1:0] A, output logic Y);
     assign #(W)
                  Y = &A;
7
   endmodule
   module xor_gate #(parameter W=2) (input logic [W-1:0] A, output logic Y);
10
    assign \#(W+1) Y = ^A;
11
   endmodule
12
13
   module inv_gate
                                     (input logic
                                                          A, output logic Y);
14
    assign #(1) Y = \sim A;
   endmodule
```

seq/pipeline/register.sv

```
`timescale 1 ns / 10 ps
  module register #(parameter W
2
3
                     parameter tsetup = 0.9,
                      parameter thold = 0.5,
4
                     parameter tcq
                                        = 0.1)
5
                     (input logic CLK, input logic [W-1:0] D, output logic [W-1:0] Q);
6
    logic [W-1:0] t;
     always @(posedge CLK) begin
9
              t \ll D;
10
11
       #(tcq) Q <= t;
12
     end
  endmodule
```

seq/pipeline/base.sv

```
module base (input logic CLK, A, B, C, D, output logic Y);
    logic a,b,c,d,n1,n2,n3,n4,y;
    register #(4) rin (CLK, {A,B,C,D}, {a,b,c,d});
3
                      ({a, b}, n1);
    and_gate
                  g1
                      ({n1, c}, n2);
5
    or_gate
                  g2
    inv_gate
                  g3
                      ( d,
6
                      ({n1, n2, n3}, n4);
    xor_gate #(3) g4
7
    inv_gate
                  g5
                      ( n4, y);
8
    register
                  rout(CLK, y, Y);
  endmodule
```

seq/pipeline/base\_tb.sv

```
timescale 1 ns / 10 ps
module base_tb;

logic a,b,c,d,y,clk = 0;
always #4.9 clk = ~clk;
```

```
base uut (clk,a,b,c,d,y);
8
     localparam L = 2;
      logic [L-1:0] e;
10
      always @(posedge clk) begin
11
        e \leftarrow \{e[L-2:0], \sim (a\&b \land (a\&b|c) \land \sim d)\};
12
      end
13
14
      initial begin
15
        $dumpfile("base_tb.vcd");
16
        $timeformat(-9, 2, " ns", 10);
17
        $dumpvars;
18
19
        for (int i=0; i<16+L; i++) begin</pre>
20
21
          #1 \{a,b,c,d\} <= i;
          if (y!==e[L-1]) $display("%t: expected %0d but got %0d",$realtime,e[L-1],y);
22
          @(posedge clk);
23
24
25
        $display("FINISHED base_tb");
26
        $finish;
27
      end
28
29
   endmodule
```

#### Übung 12.2.1 Timing-Analyse

Die Register-Parameter tsetup, thold und tcq beschreiben die Setup-, Hold- und Verzögerungszeit ( $t_{\rm pcq}=t_{\rm ccq}$ ) des Registers in Nanosekunden. Mit welcher Frequenz kann das base Modul maximal getaktet werden? Welche Latenz hat das Modul.

# Übung 12.2.2 Testbench-Analyse

Mit welcher Frequenz wird die *unit under test* in der Testbench getaktet? Warum entdeckt die Testbench keine funktionalen Fehler, obwohl die Timing-Bedingungen der Register im base Module verletzt werden?

Übung 12 2 3	Übernrüfen	von Setup- und	l Hold-Bedinung
Obuing 12.2.3	obcipiaicii	von setup- une	i i iola-bealilalig

Erweitern Sie seq/pipeline/register.sv so, dass die Register ihre Timing-Bedingungen ( $t_{setup}$  und  $t_{hold}$ ) selbst überwachen.


# Übung 12.2.4 Zusätzliche Pipeline-Stufen

Modifizieren Sie seq/pipeline/base.sv so, dass dieses mit 200 MHz getaktet werden kann. Die verwendeten Logikgatter sollen dabei nicht verändert werden. Modifizieren Sie auch seq/pipeline/base\_tb.sv so, dass das schnellere Modul korrekt getestet wird. Wie wirkt sich diese Modifikation auf die Latenz der Schaltung aus.

#### Übung 12.3 Conditional Sum Adder (CSA)

[25 min]

Ein Nachteil des Ripple-Carry-Adders ist dessen lineare Übertragskette vom LSB bis zum MSB, wodurch der kritische Pfad linear mit der Bitbreite ansteigt. Ein n-Bit CSA bricht diese Übertragskette auf, indem für die oberen  $\lceil \frac{n}{2} \rceil$  Eingabebits sowohl die einfache Summe  $(A_H + B_H)$ , als auch dessen Inkrement  $(A_H + B_H + 1)$  gleichzeitig berechnet werden. Sobald der Übertrag des unteren Halbworts  $(A_L + B_L + C_i)$  verfügbar ist, muss nur noch das korrekte Ergebnis (Summe und Übertrag) aus den beiden Berechnungen für das obere Halbwort ausgewählt werden:



#### Übung 12.3.1 Rekursive Implementierung

Implementieren Sie den CSA in SystemVerilog als rekursives Modul mit Übertragsein- und ausgang:

arith/csa.sv

```
module csa #(parameter WIDTH=4)

(input logic [WIDTH-1:0] A, B, input logic CI,
output logic [WIDTH-1:0] S, output logic CO);
```

Ein 1 bit CSA entspricht damit gerade einem Volladdierer. Beachten Sie, dass WIDTH nicht immer ohne Rest durch zwei teilbar ist. Halb- und Volladdierer sollen aus den Übungen 10.5.1 und 10.5.2 übernommen werden. Die Verzögerungszeit der Multiplexer soll 4 ns betragen.

#### Übung 12.3.2 Modul-Kapselung

Verpacken Sie Ihren CSA in ein Modul mit der allgemeinen Addierer-Schnittstelle:

```
module add #(parameter WIDTH=4)
(input logic [WIDTH-1:0] A, B, output logic [WIDTH:0] S);
```

#### Übung 12.3.3 Verifikation


Schreiben Sie eine Testbench, die einen CSA mit einer per **localparam** konfigurierbaren Bitbreite erschöpfend funktional validiert. Bestimmen Sie dabei auch die maximale Verzögerungszeit des CSA und vergleichen Sie diese mit der Verzögerung der entsprechenden RCA Implementierung. Ergänzen Sie dazu folgende Tabelle:

WIDTH	2	4	6	8	10
t <sub>pd,RCA</sub>					
t <sub>pd,CSA</sub>					

# Übung 12.4 Pulsweitenmodulation (PWM) - Zusatzaufgabe

[15 min]

Bei einem periodischen Rechtecksignal wechseln sich high-Phase  $(t_H)$  und low-Phase  $(t_L)$  ab. Die Summe beider Phasen entspricht der Periodendauer des Signals und das Verhältnis aus high-Phase zur Periodendauer  $(\frac{t_H}{t_H + t_L})$  wird als Tastgrad ("duty cycle") bezeichnet. In dieser Aufgabe wird ein PWM Modul mit einem zur Laufzeit (nach der Synthese) konfigurierbaren Tastgrad entwickelt und validiert.



## Übung 12.4.1 Implementierung

Beschreiben Sie ein SystemVerilog PWM Modul mit folgender Schnittstelle:

seq/pwm.sv

```
module pwm #(parameter WIDTH=4)
(input logic CLK, RST, input logic [WIDTH-1:0] DC, output logic Y);
```

Neben dem Takt- und dem Reset-Signal wird der dritte Eingang (DC) verwendet, um den Tastgrad des Ausgangs einzustellen. Dabei soll am Ausgang Y ein periodisches Signal mit dem Tastgrad  $\frac{DC}{2^{WIDTH}}$  erzeugt werden. Die Periodendauer des Ausgangs soll unabhänig von DC sein und  $2^{WIDTH}$  Takten entsprechen.

# Übung 12.4.2 Verifikation

Implementieren Sie eine Testbench zur funktionalen Verifikation des PWM Moduls mit 256 konfigurierbaren Tastgraden. Das Modul soll mit 1 MHz getaktet werden. Verifizieren Sie *alle* konfigurierbaren Tastgrade.