

Digitaltechnik

Wintersemester 2017/2018

11. Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT





1. Einleitung
2. Mehr SystemVerilog für kombinatorische Logik
3. SystemVerilog für sequentielle Logik
4. SystemVerilog für Zustandsautomaten
5. SystemVerilog für parametrisierte Module
6. SystemVerilog für Testumgebungen
7. Zusammenfassung

Einleitung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

1010011100110111100101011111110101101111
1101100110100011100011110101101101001010
0011011000101100010000011101010110100100
1100111000110001101110001111011100101100
1001100110010010010111001001111110000100
1001101100100000010111111111011101100110
0100001100111101100110100111101100100000
0101010110100101000001101001000111111010
0011101000010101110010001111110111101101
1001100101011111101010010001001101011011
0101100001111110100000111110001001100011
1011011111010110111000111001110111011001
1001100000011011010001000000101100000000
1011011001011110010011001110011011010100
1111000100001100100010001000100110110001
0001111110101001000110100000010111001111



- ▶ Zusammenlegung von Übungsgruppen ab KW 02
 - ▶ G20 → G12
 - ▶ Do 13:30-15:10 S103/313
 - ▶ Tobias Stöckert
 - ▶ Michael Tilli

- ▶ Klausurvorbereitung
 - ▶ Anmeldung für Fachprüfung bis 31.01.2018
 - ▶ erwartete Bearbeitungszeit für Ü1 bis Ü5 ergänzt
 - ▶ SystemVerilog Syntax-Blatt bis Ende KW02 im Moodle verfügbar
 - ▶ Wiederholung spezifischer Fragen am 05.02.18
 - ⇒ Themen im Moodle vorschlagen

Nicht nochmal Plätzchen backen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- Aktualisierung im der Back-Pipeline
im Moodle verfügbar (V10)



Rückblick auf die letzte Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Historie von Hardwarebeschreibungssprachen
- ▶ SystemVerilog für kombinatorische Logik
- ▶ SystemVerilog Modulhierarchie



Harris 2013
Kap. 4.1-4.3

Wiederholungs-Bedarf laut Moodle Abfrage und Übungen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Details zu `<signal>[<range>]`
- ▶ Struktur- und Verhaltensbeschreibung
- ▶ Operatoren und Präzedenzen
- ▶ Installation / Verwendung der Simulations und Synthesetools

Wiederholung:

Bindung von Operatoren (Präzedenz)



TECHNISCHE
UNIVERSITÄT
DARMSTADT


- ▶ `[]` Zugriff auf Vektorelement (höchste Präzedenz)
- ▶ `~, !, -, &, ^` unäre Operatoren: NOT, Negation, Reduktion
- ▶ `*, /, %` Multiplikation, Division, Modulo
- ▶ `+, -` Addition, Subtraktion
- ▶ `<<, >>, <<<, >>>` logischer und arithmetischer Shift
- ▶ `<, <=, >, >=` Vergleich
- ▶ `==, !=` gleich, ungleich
- ▶ `&, ~&` bitweise AND, NAND
- ▶ `^, ~^` bitweise XOR, XNOR
- ▶ `|, ~|` bitweise OR, NOR
- ▶ `&&` logisches AND (Vektoren sind genau dann wahr,
- ▶ `||` logisches OR wenn wenigstens ein Bit 1 ist)
- ▶ `?:` ternärer Operator
- ▶ `{}` Konkatenation (niedrigste Präzedenz)



- ▶ Anleitung im Markdown Format
- ▶ Icarus-Verilog Installer setzt PATH unter Windows nicht
- ▶ Skripte wurden aktualisiert
- ▶ Skripte werden aus Kommandozeile aufgerufen

Simulation von SystemVerilog

Icarus-Verilog + GTKWave




```
1 > cd sv/examples
2 > ../bin/sim.sh nand3_tb nand3_tb.sv nand3.sv inv.sv and3.sv
3 VCD info: dumpfile nand3_tb.vcd opened for output.
4 FINISHED nand3_tb
5 GTKWave Analyzer v3.3.86 (w)1999-2017 BSI
6
7 [0] start time.
8 [8000] end time.
```

Synthese von SystemVerilog

Yosys + GraphViz



TECHNISCHE
UNIVERSITÄT
DARMSTADT



```
1 > cd sv/examples
2 > ../bin/synth.sh nand3 nand3.sv inv.sv and3.sv
3   nand3.dot
4   nand3.pdf
```

Überblick der heutigen Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Mehr SystemVerilog für kombinatorische Logik
- ▶ SystemVerilog für sequentielle Logik
- ▶ SystemVerilog für Zustandsautomaten
- ▶ SystemVerilog für parametrisierte Module
- ▶ SystemVerilog für Testumgebungen



Harris 2013
Kap. 4.4-4.8
Seite 190 - 218

Mehr SystemVerilog für kombinatorische Logik



TECHNISCHE
UNIVERSITÄT
DARMSTADT

1000111010111001001111001110111110001000
1010101000100011001001111010110010001001
0111010111000101011010110010010010110011
1010110000011001101110010010100000101110
1000011010001001110010011000100010010110
0011010100001000000000101011011001001110
0110000101101010100111001010100100000000
00011100000010111100101010100001000
00011100010010011111111000111011101101
1111001111111010110110100010101011100110
0001111011111011001011010101000000011110
000110101110110100001110111110111111110
0011001110110101000100010110101111110000
0110001011001100011111011011001101110010
1000001100000000000010110100011000000011
0100100111000110000101000110000010111100


Vektoren und Arrays



TECHNISCHE
UNIVERSITÄT
DARMSTADT

vecarr.sv

```
1 // Deklaration
2 logic [7:0] bitVector = 8'hAB; // 8 bit Vektor [MSB:LSB]
3 logic      bitArray  [0:7]; // 8 bit Array [first:last]
4
5 // Zugriffe / Modifikation
6 initial begin
7     #1 bitVector      = 8'hCD; // alle Vektorbits überschreiben
8     #1 bitVector[5]   = 1'b1; // Vektorbits einzeln überschreiben
9     #1 bitVector[3:0] = 4'hF; // Vektorbereich überschreiben
10
11     // Arrays-Zugriff nur elementweise möglich
12     for (int i=0; i<$size(bitArray); i++) #1 bitArray[i] = bitVector[i];
13 end
```



Vektoren-Operationen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

vecop.sv

```
1 module vecop(input logic [3:0] A, input logic [3:0] B,  
2             output logic U, V, output logic [3:0] W,  
3             output logic [1:0] X, output logic [5:0] Y,  
4             output logic [7:0] Z);  
5  
6 // Reduktion  
7 assign U = & A;           // U = A[0] & A[1] & A[2] & A[3]  
8  
9 // logische Verknüpfung  
10 assign V = A && B;        // V = (A[0] | A[1] | A[2] | A[3])  
11                        //      & (B[0] | B[1] | B[2] | B[3])  
12  
13 // bitweise Verknüpfung  
14 assign W = A & B;         // W[0] = (A[0] & B[0]), W[1] = (A[1] & B[1])  
15                        // W[2] = (A[2] & B[2]), W[3] = (A[3] & B[3])  
16  
17 // Konkatination  
18 assign {X,Y} = {A,B};    // X = A[3:2], Y[5:4] = A[1:0], Y[3:0] = B  
19  
20 // (unsigned) Arithmetik  
21 assign Z = A * B;  
22  
23 endmodule
```




- ▶ nicht als Ports verwendbar
- ▶ kein „part select“, `bspw. assign bitArray[3:0] = 4'hF;`
- ▶ keine Zuweisung ganzer Arrays, `bspw. assign bitArray2 = bitArray;`
- ▶ keine Initialisierung bei der Deklaration
- ▶ keine Reduktion / Konkatenation
- ▶ keine bitweisen / logischen / arithmetischen Operationen


Speicher als Vektor-Arrays



TECHNISCHE
UNIVERSITÄT
DARMSTADT

memory.sv

```
1 //      Breite      Tiefe
2 logic [3:0] mem [0:15]; // 16 Worte zu je 4 bit
3
4 initial for (int i=0; i<$size(mem); i++) #1 mem[i] = i;
```




Fallunterscheidungen (case)

Siebensegment-Anzeige

sevenseg.sv

```
1 module sevenseg (input logic [3:0] A,  
2                   output logic [6:0] S);  
3     always_comb case (A)  
4       0: S = 7'b011_1111;  
5       1: S = 7'b000_0110;  
6       2: S = 7'b101_1011;  
7       3: S = 7'b100_1111;  
8       4: S = 7'b110_0110;  
9       5: S = 7'b110_1101;  
10      6: S = 7'b111_1101;  
11      7: S = 7'b000_0111;  
12      8: S = 7'b111_1111;  
13      9: S = 7'b110_1111;  
14      default: S = 7'b000_0000;  
15    endcase  
16 endmodule
```




- ▶ case darf nur in always Blöcken verwendet werden
- ▶ für kombinatorische Logik müssen alle Eingabe-Optionen abgedeckt werden
- ▶ explizit oder per default („alle anderen“)

Fallunterscheidungen (casez)

Prioritätsencoder

priority_encoder.sv

```
1 module priority_encoder(input  logic [3:0] A,  
2                        output logic [3:0] Y);  
3     always_comb casez(A)  
4         4'b1??? : Y = 4'b1000; // ? = don't care  
5         4'b01?? : Y = 4'b0100;  
6         4'b001? : Y = 4'b0010;  
7         4'b0001 : Y = 4'b0001;  
8         default : Y = 4'b0000;  
9     endcase  
10 endmodule
```





- ▶ Reihenfolge im Quellcode nicht relevant
 - ▶ „nebenläufige Signalzuweisungen“ (concurrent signal assignments)
 - ▶ *Achtung:* das gilt nicht (immer) für Signalzuweisungen *innerhalb* von `always_comb` Blöcken
- ▶ werden immer ausgeführt, wenn sich ein Signal auf der rechten Seite ändert
 - ⇒ interne Zustände, die nicht (transitiv) von aktuellen Eingängen abhängen, können nicht dargestellt werden
 - ⇒ für sequentielle Logik ist anderes Sprachkonstrukt notwendig

SystemVerilog für sequentielle Logik



TECHNISCHE
UNIVERSITÄT
DARMSTADT

1001111100110011001110110110010100111001
0101111110111001010001011110011001000011
1100000010011001101011010101100001111000
0011000101011001110001111010011010100101
0111000000111100111101000001100010011001
0100100001001010011101000111001011100011
00010000100000000010000111000100010111001
00011011100011011000111111101110100110
1011001110100101000010111001001111111011
0111001111001101011001111110111101010101
0100010011100001110110110000101000000100
0110010110101010100011011011011001100100
0101010001100010010000010001010010110011
1111000001000010110100001011010100100101
1001100001101110100111010110100110101010
0100101111000010101010000111000011100011

Grundkonzept von `always` Blöcken




- ▶ `always <instruction>` führt eine Instruktion als Endlosschleife aus
- ▶ durch Klammerung (`begin end`) werden Instruktionen zusammengefasst
- ▶ alle `always` Blöcke werden parallel (nebenläufig) ausgeführt
- ▶ ohne explizite Verzögerungsangaben wird die simulierte Systemzeit (abgesehen von „Deltazyklen“) durch die Ausführung nicht erhöht
- ▶ `# <tval>` verzögert die Ausführung *des umgebenden* `always` blocks

Delay.java

```
1  boolean a;  
2  while (true) {  
3      a = true;  
4      Thread.sleep(1);  
5      a = false;  
6      Thread.sleep(2);  
7  }
```

delay.sv

```
1  logic a;  
2  always begin  
3      a = 1;  
4      #1;  
5      a = 0;  
6      #2;  
7  end  
8  
9  logic b=0;  
10 always #0.5 b=!b;
```




Interpretation von Verzögerungszeiten

- ▶ `'timescale <base> / <precision>` vor Modul spezifiziert
 - ▶ Zeitbasis (`<base>`), mit der die Verzögerungsangabe (`<tval>`) multipliziert wird
 - ▶ Genauigkeit (`<precision>`), auf welche die Verzögerungszeit gerundet wird
- ▶ für `<tval>` kann arithmetischer Ausdruck verwendet werden, der auch von variablen Signalen abhängig sein darf

delay.sv

```
1 'timescale 1 ns / 10 ps
2
3 module delay;
4   logic c=0;
5   always #(1/3.0) c=!c; // 0.33 ns
6
7   logic [3:0] d=0;
8   always #(d+1) d=d+1;
9 endmodule
```





- ▶ @ <expr> wartet auf Änderung von kombinatorischem Ausdruck <expr>
- ▶ @(posedge <expr>) wartet auf steigende Flanke von <expr>
($0 \rightarrow 1, x \rightarrow 1, z \rightarrow 1, 0 \rightarrow z, 0 \rightarrow x$)
- ▶ @(negedge <expr>) wartet auf fallende Flanke von <expr>
($1 \rightarrow 0, x \rightarrow 0, z \rightarrow 0, 1 \rightarrow z, 1 \rightarrow x$)
- ▶ @(<event> or <event>) wartet auf Eintreten eines der aufgelisteten Ereignisse
 - ▶ or kann auch durch , ersetzt werden
 - ▶ wird auch als *Sensitivitätsliste* bezeichnet
- ▶ @* wartet auf Änderung eines der im always Block gelesen Signale
- ▶ Warte-Statements können an beliebiger Stelle im always Block stehen


Warten auf Ereignisse



TECHNISCHE
UNIVERSITÄT
DARMSTADT

events.sv

```
1 logic a=0,b=0;
2 always #3 a=!a;
3 always #10 b=!b;
4
5 logic c,d,e,f,g;
6 always @a c=a^b;
7 always @(posedge a) d=a^b;
8 always @(negedge a) e=a^b;
9 always @(a,b) f=a^b;
10 always @* g=a^b;
11
12 logic h=0,i=0;
13 always @(a&b) h=!h;
14 always @(posedge a&b) i=!i;
```





- ▶ blockierende Zuweisungen: `<signal> = <expr>;`
 - ▶ `<expr>` wird ausgewertet und an `<signal>` zugewiesen, *bevor* nächste Zuweisung behandelt wird
 - ⇒ blockierende Zuweisungen werden in gegebener Reihenfolge (sequentiell) abgehandelt

- ▶ Nicht-blockierende Zuweisungen: `<signal> <= <expr>;`
 - ▶ `<expr>` aller nicht-blockierenden Zuweisungen in einer Sequenz werden ausgewertet, aber *noch nicht* an `<signal>` zugewiesen
 - ▶ Zuweisung an `<signal>` erfolgt erst bei Fortschreiten der Systemzeit (# oder @)
 - ⇒ nicht-blockierende Zuweisungen werden nebenläufig (parallel) abgehandelt


Zuweisungssequenzen in always Blöcken



TECHNISCHE
UNIVERSITÄT
DARMSTADT

non_blocking.sv

```
1  logic [3:0] a = 0;
2  always #10 a++;
3
4  logic [3:0] b,c,d,
5             e,f,g;
6  always @a begin
7      b <= a+2;
8      c <= b;
9
10     d  = a+2;
11     e  = d;
12
13     f  = c;
14     #1;
15     g  = c;
16 end
```





- ▶ `initial <instruction>`
 - ▶ entspricht `always begin <instruction> @(0); end`
 - ⇒ für Initialisierung in der *Simulation* verwenden

- ▶ `always_comb <instruction>`
 - ▶ verbessert `always @* <instruction>`
 - ▶ einmalige Ausführung zu Beginn der Simulation, auch wenn sich Eingabesignale noch nicht geändert haben
 - ▶ Fehlermeldung, wenn selbes Signal aus verschiedenen `always_comb` Blöcken geschrieben werden soll
 - ⇒ für (komplexe) kombinatorische Logik (`for`, `if else`, `case`, `casez`) verwenden


- ▶ *Achtung:* Icarus-Verilog unterstützt `always_comb` (noch) nicht
- ⇒ wird durch `always @*` ersetzt

Modellierung von Speicherelemente

always Blöcke für Latches und Flip-Flops



latch.sv

```
1 module latch (input logic CLK,D,  
2               output logic Q);  
3  
4     always_comb if (CLK) Q <= D;  
5  
6 endmodule
```



dff.sv

```
1 module dff (input logic CLK,D,  
2             output logic Q);  
3  
4     always @(posedge CLK) Q <= D;  
5  
6 endmodule
```



Spezialisierte `always` Blöcke für Speicherelemente




TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ `always_latch <instruction>`
 - ▶ entspricht `always_comb <instruction>`
 - ▶ *Achtung:* Latches werden in synchronen Schaltungen kaum benutzt
 - ⇒ idR. durch Fehler in der HDL-Beschreibung verursacht
 - ▶ `always_ff <instruction>`
 - ▶ entspricht `always <instruction>`
 - ▶ vergleichbare Verbesserungen wie bei `always_comb`
- ⇒ Synthese-Tools erkennen Absicht des Designers besser und können bei ungeeigneter HDL-Beschreibung warnen

Rücksetzbare Flip-Flops


dffar.sv

```
1 // asynchron rücksetzbar
2 module dffar (input logic CLK,RST,D,
3               output logic Q);
4
5     always_ff @(posedge CLK, posedge RST)
6         if (RST) Q <= 0;
7         else    Q <= D;
8
9 endmodule
```



dffr.sv

```
1 // synchron rücksetzbar
2 module dffr (input logic CLK,RST,D,
3              output logic Q);
4
5     always_ff @(posedge CLK)
6         if (RST) Q <= 0;
7         else    Q <= D;
8
9 endmodule
```




Flip-Flop mit Taktfreigabe



TECHNISCHE
UNIVERSITÄT
DARMSTADT

dffe.sv

```
1 module dffe (input logic CLK,RST,EN,D, output logic Q);
2
3     always_ff @(posedge CLK)
4         if (RST) Q <= 0;
5         else if (EN) Q <= D;
6
7 endmodule
```



Allgemeine Regeln für Signalzuweisungen (synchrone sequentielle Logik)



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ interne Zustände
 - ▶ innerhalb von `always_ff @(posedge CLK)`
 - ▶ mit nicht-blockierende Zuweisungen
 - ▶ *möglichst* nur ein/wenige Zustände pro `always block`
- ▶ einfache kombinatorische Logik durch nebenläufige Zuweisungen (`assign`)
- ▶ komplexere kombinatorische Logik:
 - ▶ innerhalb von `always_comb`
 - ▶ mit blockierenden Zuweisungen
- ▶ ein Signal darf nicht
 - ▶ von mehreren nebenläufigen Prozessen (`assign` oder `always`) beschrieben werden
 - ▶ innerhalb eines `always` Blocks mit blockierenden und nicht-blockierenden Zuweisungen beschrieben werden

SystemVerilog für Zustandsautomaten



TECHNISCHE
UNIVERSITÄT
DARMSTADT

0111110110001101100001010000001101100010
1100111110110000111000100000111111010001
1001011001110111111010010000010110100011
0010111000111111011001110000101100100110
0101111001010001011001101100001010001100
1101111101111010111101010101110011011101
1100000011100110000111010100001101010000
1101110000001010000101011011100011100
1101011111100000001111110011110100000010
1011100111011101001001110000001001111110
01000011001000111111111101010010100101011
1100101100011101001111110001010110010110
0000111011110010111001111101001011010101
1000111011101001110110010111000110101001
01110010101111111100100110000001100111100
0100000011001100110111000110011110010000





- ▶ Logikvektor oder `enum` für Zustände
- ▶ rücksetzbares Flip-Flop als Zustandsspeicher
- ▶ kombinatorische next-state Logik per case in `always_comb`
- ▶ kombinatorische Ausgabe-Logik per nebenläufiger Zuweisungen

Moore- und Mealy-Automat für 1101 Mustererkennung



TECHNISCHE
UNIVERSITÄT
DARMSTADT




Moore FSM für 1101 Mustererkennung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

pattern/moore.sv

```
1 module moore (input logic CLK, RST, A, output logic Y);
2
3   logic [2:0] state, nextstate;
4   always_ff @(posedge CLK) state <= RST ? 0 : nextstate;
5
6   // next state logic
7   always_comb case (state)
8     0:      nextstate = A ? 1 : 0;
9     1:      nextstate = A ? 2 : 0;
10    2:      nextstate = A ? 2 : 3;
11    3:      nextstate = A ? 4 : 0;
12    default: nextstate = A ? 2 : 4;
13  endcase
14
15  // output logic
16  assign Y = state == 4;
17 endmodule
```




Mealy FSM für 1101 Mustererkennung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

pattern/mealy.sv

```
1 module mealy (input logic CLK, RST, A, output logic Y);
2
3   logic [1:0] state, nextstate;
4   always_ff @(posedge CLK) state <= RST ? 0 : nextstate;
5
6   // next state logic
7   always_comb case (state)
8     0:      nextstate = A ? 1 : 0;
9     1:      nextstate = A ? 2 : 0;
10    2:      nextstate = A ? 2 : 3;
11    default: nextstate = A ? 1 : 0;
12  endcase
13
14  // output logic
15  assign Y = state == 3 && A;
16 endmodule
```



SystemVerilog für parametrisierte Module



TECHNISCHE
UNIVERSITÄT
DARMSTADT

1011111100001011001010000111011101000011
0100011011011010010011101111011110001001
1110101000010101000110001111101100001010
0110100001010100110100110111101011101101
1010000011101010111100101101100101100111
0001110011011111101100011011000111111100
0000000001010101011000110001100100101010
0000110110001110110101100001110000110110
1010001100010011101110000110010001100001
0011111100011011011011110101010110001010
1101010001001011010111010100110000101000
1010011011111111101100100011100100101100
0100101101100100101000001111011101110001
1001100010000100000001110011101011011010
1000101000000000110011110111100101111010
1110100111000111110010110000101100011001



- ▶ neben Ein- und Ausgaben kann Modulschnittstelle auch parameter definieren
- ▶ parametrisierte Eigenschaften werden bei Instanziierung durch konkrete Werte ersetzt
 - ▶ zur Laufzeit nicht änderbar
 - ▶ vergleichbar mit C-Präprozessor oder Java-Generics
- ▶ typische Parameter: Port-Breite, Speichertiefe, ...

mux.sv

```
1 module mux
2   #(parameter WIDTH=8)
3   (input  logic [WIDTH-1:0] A,B,
4    input  logic S,
5    output logic [WIDTH-1:0] Y);
6
7   assign Y = S ? A : B;
8
9 endmodule
```

mux_tb.sv

```
1 module mux_tb;
2
3   localparam W=4;
4
5   logic [W-1:0] a=4,b=3,y;
6   logic s;
7
8   mux #(W) uut (a,b,s,y);
9
10 endmodule
```



- ▶ Anzahl von Submodulen hängt oft von Parameter ab
- ⇒ generische Instanziierung mit if else und for notwendig

shift_reg.sv

```
1 module shift_reg #(parameter WIDTH=8,  
2   parameter DEPTH=32)  
3   (input logic CLK, RST,  
4    input logic [WIDTH-1:0] D,  
5    output logic [WIDTH-1:0] Q);  
6  
7   logic [WIDTH-1:0] c [0:DEPTH];  
8   assign c[0] = D;  
9   assign Q    = c[DEPTH];  
10  
11  genvar i; // für Schleife im generate-Block  
12  generate // für SystemVerilog optional  
13      for (i=0; i<DEPTH; i=i+1) begin  
14          register #(WIDTH) r (.CLK(CLK), .RST(RST), .D(c[i]), .Q(c[i+1]));  
15      end  
16  endgenerate  
17 endmodule
```

SystemVerilog für Testumgebungen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

101110111101101111111010100010001011011
0111001011100001101101010010111110101100
0001111000111011100001110100011110001111
1010001110001001111001111011010111001100
1110100100000000110110100100101111100110
0110000000010110100110110111110010101110
1011101101000100010011010101101000000001
011110011001110000011001011101011011100
1000001011101011101011011100100110100110
1001110100110111011010101001110100100101
0010100001011011110111101100110000011100
1101101010011110001001100111110000101010
111000111010000001110000110000010000010011
01010110111111111010100001101100101011100
0101110011110001101101011111000011011000
00111010011110100010001000010001111110110



- ▶ HDL-Programm zum Testen eines anderen HDL-Moduls
 - ▶ im Hardware-Entwurf schon lange üblich
 - ▶ ... seit einigen Jahren auch im Software-Bereich (JUnit etc.)
- ▶ Getestetes Modul
 - ▶ Device under test (DUT), Unit under test (UUT)
- ▶ Testrahmen werden nicht synthetisiert
 - ▶ Nur für Simulation benutzt
- ▶ Arten von Testrahmen
 - ▶ Einfach: Legt nur feste Testdaten an und zeigt Ausgaben an
 - ▶ Selbstprüfend: Prüft auch noch, ob Ausgaben den Erwartungen entsprechen
 - ▶ Selbstprüfend mit Testvektoren: Auch noch mit variablen Testdaten

Beispiel



TECHNISCHE
UNIVERSITÄT
DARMSTADT

silly/function.sv

```
1 module sillyfunction(input logic a, b, c,  
2                       output logic y);  
3  
4     assign y = ~b & ~c | a & ~b;  
5  
6 endmodule
```



silly/tb.sv

```
1 module tb;
2   logic a, b, c, y;
3   sillyfunction uut(a, b, c, y);
4
5   initial begin
6     $dumpfile("tb.vcd"); // iverilog spezifisch
7     $dumpvars;
8
9     a = 0; b = 0; c = 0; #10;
10      c = 1; #10;
11     b = 1; c = 0; #10;
12     c = 1; #10;
13
14     $display("FINISHED_␣tb");
15     $finish;
16   end
17 endmodule
```

Selbstprüfender Testrahmen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

silly/tb2.sv

```
1 module tb2;
2   logic a, b, c, y;
3   sillyfunction uut(a, b, c, y);
4
5   initial begin
6     $dumpfile("tb2.vcd"); // iverilog spezifisch
7     $dumpvars;
8
9     a = 0; b = 0; c = 0; #10; if (y!=1) $display("000_ failed.");
10      c = 1; #10; if (y!=0) $display("001_ failed.");
11      b = 1; c = 0; #10; if (y!=0) $display("010_ failed.");
12      c = 1; #10; if (y!=0) $display("011_ failed.");
13
14     $display("FINISHED_ tb2");
15     $finish;
16   end
17 endmodule
```

Zusammenfassung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

000100100110010110100011000000000000111010
1000111111000011100011000011010001101110
0110001110000101010011010011011011111110
1011011001111001000110001000111011011111
0111111101000101110110010101001001101010
0011101110101010001001111011101011011111
1011101001110000101101100000110101100111
111010011101011011011010101111011100011
1010010000011110110111000101100100111101
1001000001011010100111011001010110000111
0000101001000111110010010100101101101000
0001001000011011100101100100101011011111
11101100111011001010111111111100111110110
0010110010101110100010010011001011001011
1011001010001100010111101001101000001000
1011001000101111110001010000010111111101



- ▶ Mehr SystemVerilog für kombinatorische Logik
- ▶ SystemVerilog für sequentielle Logik
- ▶ SystemVerilog für Zustandsautomaten
- ▶ SystemVerilog für parametrisierte Module
- ▶ SystemVerilog für Testumgebungen

- ▶ Nächste Vorlesung behandelt
 - ▶ Mehr zu Testumgebungen
 - ▶ Arithmetische Grundsaltungen