# Digitaltechnik Wintersemester 2017/2018 13. Übung



# **Andreas Engel, Raad Bahmani**

# LÖSUNGSVORSCHLAG

**KW05** 

Die Präsenzübungen werden in Kleingruppen während der wöchentlichen Übungsstunde bearbeitet. Bei Fragen hilft Ihnen Ihr Tutor gerne weiter. Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.

Die mit "Zusatzaufgabe" gekennzeichneten Aufgaben sind zur zusätzlichen Vertiefung für interessierte Studierende gedacht und daher nicht im Zeitumfang von 90 Minuten einkalkuliert.

# Übung 13.1 Carry Lookahead Compare

[30 min]

In dieser Aufgabe soll ein "größer als" Operator auf vorzeichenlosen Zahlen mit dem Generate und Propagate Konzept des Carry Lookahead Adders realisiert werden.

## Übung 13.1.1 Generate / Propagate Block

Implementieren Sie ein k bit Carry Lookahead Block mit folgender generischer Schnittstelle:

arith/greater.sv

```
module block #(parameter WIDTH=4)
(input logic [WIDTH-1:0] A,B,
input logic CI, output logic CO);
```

Dabei soll nur die Übertragslogik ohne eine tatsächliche Summenberechnung realisiert werden. CO soll also dem Bit der Summe A+B+CI mit dem Gewicht 2<sup>WIDTH</sup> entsprechen. Ermitteln Sie dazu zunächst die Generate und Propagate Signale (aus A und B), so dass der kritische Pfad zwischen CI und CO möglichst kurz ist.

arith/greater.s

```
logic [WIDTH-1:0] pc,gc;
     assign pc = A | B; // spaltenweise propagate
     assign gc = A & B; // spaltenweise generate
     logic p,g;
     assign p = &pc;
                       // propagate des ganzen Blocks
10
11
     always_comb begin // generate des ganzen Blocks
12
       g = gc[0];
13
       for (int i=1; i < WIDTH; i++) g = gc[i] | pc[i] & g;
14
16
     assign CO = g | p & CI; // kurzer Carry-Pfad
17
18
  endmodule
```

# Übung 13.1.2 Verkettete Blöcke

Verketten Sie 4 bit Carry Lookahead Blöcke zu einem kombinatorischen Operator, der A > B berechnet. Implementieren Sie dazu die folgende Schnittstelle:

arith/greater.sv

```
module greater #(parameter WIDTH=8)

(input logic [WIDTH-1:0] A,B, output logic Y);
```

Nutzen Sie dabei, dass  $A > B \Leftrightarrow B - A < 0$ . Um vorzeichenlose Zahlen richtig zu Negieren, muss A zunächst um eine Stelle (vorzeichenlos) expandiert werden. Die Breite der Operanden (WIDTH) muss dabei nicht unbedingt ein ganzzahliges Vielfaches der Blockbreite sein.

```
arith/greater.sv
     localparam k = 4;
25
                                           // Breite der Carry-Blöcke
     localparam blocks = WIDTH/k;
                                          // Anzahl der benötigten vollen Blöcke
26
                                          // Breite des letzten (zusätzlichen) Blocks
     localparam r = WIDTH - blocks*k;
27
28
     logic [blocks:0] c;
                                          // Übertrag zwischen den Böcken
29
     assign c[0] = 1'b1;
                                          // Übertrag in ersten Block für Subtraktion
30
31
     genvar i;
32
     generate
33
       // volle Blöcke
       for (i=0; i<blocks; i=i+1) begin
35
         block #(k) b (B[i*k
                                  +: k], \sim A[i*k +: k], c[i], c[i+1]);
36
37
38
       // letzter Block ...
39
       if (r) begin
40
         logic ny;
41
         block \#(r) b (B[WIDTH-1 -: r], \sim A[WIDTH-1 -: r], c[blocks], ny);
         assign Y = \sim ny;
43
44
       // ... oder direkte Zuweisung an Ausgang
45
       end else begin
         assign Y = \sim c[blocks];
47
       end
48
     endgenerate
   endmodule
```

Die vorzeichenlose Expansion von A vor der Komplementbildung resultiert nach der Komplementbildung in einer 1 in der höchsten Stelle, die zum CO des letzten Blocks addiert werden muss. Alternativ kann auch einfach auf die Vorzeichenexpansion verzichtet werden, und stattdessen das negierte CO als Ergebnis des Vergleichs verwendet werden.

#### Übung 13.1.3 Verifikation

Implementieren Sie eine Testbensh zur erschöpfenden Verifikation Ihrers Vergleichers für WIDTH=9.

arith/greater\_tb.sv


```
`timescale 1 ns / 10 ps
                    module greater_tb;
                                    localparam W = 9;
                                   logic [W-1:0] a,b;
                                    logic y;
                                    greater #(W) uut(a,b,y);
  8
                                    initial begin
                                                   $dumpfile("greater_tb.vcd");
10
                                                    $dumpvars;
11
12
                                                    for (int i=0; i<(1<<2*W); i++) begin
13
                                                                {a,b} = i;
                                                                #1;
15
                                                                if (y != (a > b))
16
                                                                                \phi(x) = 10^{10} (x^2 + 10^2) (
17
```

```
19
20    $display("FINISHED greater_tb for W=%0d", W);
21    $finish;
22    end
23
24    endmodule
```

# Übung 13.2 Modellprozessor

[40 min]

In dieser Aufgabe wird ein einfacher Prozessor in SystemVerilog beschrieben und ein arithmetischer Algorithmus auf Basis des realisierten Instruktions-Satzes implementiert. Folgende Grafik zeigt die (Harvard-) Architektur des Prozessors:



Einige für den Prozessor benötigte Quelldateien sind im Moodle verfügbar (examples/cpu).

# Übung 13.2.1 Instruktionspeicher

Der Instruktionsspeicher benötigt lediglich einen asynchronen Leseport. Seine Initialisierung mit den Instruktionen des auszuführenden Programms erfolgt später in der Testbensh des Prozessors. Implementieren Sie den Instruktionsspeicher mit folgender generischer Schnittstelle:

```
module imem #(parameter
                                WIDTH = 8,
                                                            // Bitbreite der Instruktionen
                                DEPTH = 16)
                                                            // Anzahl der Instruktionen
2
                 parameter
                (input logic [$clog2(DEPTH)-1:0] ADDR,
                                                            // Leseadresse
3
                 output logic [WIDTH-1:0] D);
                                                            // Lesedaten
                                         processor/imem.sv
    logic [WIDTH-1:0] m [0:DEPTH-1];
    assign D = m[ADDR];
                                                            // asynchrones Lesen
  endmodule
```

### Übung 13.2.2 Datenspeicher (Register)

Der Datenspeicher wird auch als Register-Satz bezeichnet und benötigt neben zwei asynchronen Leseports einen synchronen Schreibport. Dieser Speicher hat keinen Reset-Eingang und wird bei Bedarf durch das Ausführen bestimmter Instruktionen initialisiert. Implementieren Sie den Datenspeicher mit folgender generischer Schnittstelle:

processor/dmem.sv

```
module dmem
    #(parameter
                    WIDTH = 8,
                                                            // Bitbreite der Register
2
                   DEPTH = 16)
      parameter
                                                            // Anzahl der Register
3
     (input logic CLK,
                                                            // Takt
      input logic [$clog2(DEPTH)-1:0] AADDR, BADDR, WADDR, // Schreib/Lese Adressen
      input logic [WIDTH-1:0] WDATA,
                                                            // Schreibdaten
6
      input logic WEN,
                                                            // Schreibzugriff aktivieren
                                                            // Lesedaten
      output logic [WIDTH-1:0] ADATA, BDATA);
```

processor/dmem.sv

### Übung 13.2.3 Arithmetisch-Logische Einheit (ALU)

Die ALU soll folgende Operationen umsetzen:

```
        SEL
        0
        1
        2
        3
        4
        5
        6
        7
        8
        9
        10

        R
        A+B
        A-B
        A&B
        A|B
        A^B
        A<B</td>
        A>B
        A<B</td>
        A>B
        A<B</td>
        A>B
        A<B</td>
        A<B</td>
```

Dafür können die entsprechenden SystemVerilog Operatoren verwendet werden. Für alle anderen (ungenutzten) Werte des Selektionssignals (SEL) soll das Ergebnis der Addition ausgegeben werden. Neben dem Operationsergebnis sollen zwei Statusausgänge anzeigen, ob das Operationsergebnis Null (Z) oder negativ (N) ist. Implementieren Sie die kombinatorische ALU mit folgender generischer Schnittstelle:

```
module alu #(parameter WIDTH = 8)  // Bitbreite der Ein-/Ausgänge

(input logic [WIDTH-1:0] A,B, // Operanden

input logic [3:0] SEL,  // Auswahlsignal

output logic [WIDTH-1:0] R,  // Ergebnis

output logic Z,N);  // Statussignale
```

processor/alu.sv

processor/alu.sv

```
logic [WIDTH-1:0] r [0:10];
     assign r[0] = A
     assign r[1]
                  = A
     assign r[2]
                  = A \& B;
10
                  = A | B;
     assign r[3]
11
     assign r[4]
                  = A
12
     assign r[5]
                  = A \ll B;
13
     assign r[6]
                  = A \gg B;
14
     assign r[7]
                  = A <<< B;
15
     assign r[8]
                  = A \gg B;
16
     assign r[9] = & A;
17
     assign r[10] = | A;
18
19
     assign R = r[SEL > 10 ? 0 : SEL];
20
     assign Z = R == 0;
21
     assign N = R[WIDTH-1];
22
   endmodule
```

### Übung 13.2.4 Steuerwerk und Gesamtmodell

ALU, Instruktions- und Datenspeicher müssen im Toplevel-Modul des Prozessors instanziiert und mit dem Steuerwerk verknüpft werden. Die Bitbreiten der Daten und Adressleitungen werden durch den Instruktionssatz bestimmt und in cpu/isa.svh als Präprozessor-Makros (beginnend mit backtick: `) definiert. Folgender Teil des Toplevel-Moduls ist bereits vorgegeben:

processor/core\_stub.sv

`include "isa.svh" module core (input logic CLK, RESET); localparam ZERO = `DATA\_WIDTH'd0; 5 6 logic signed [ `DATA\_WIDTH-1:0] areg, breg, aop, bop, result, immediate; `DADDR\_WIDTH-1:0] a,b,r,waddr; logic 8 `INSTR\_WIDTH-1:0] instruction; logic Γ 9 logic [ `IADDR\_WIDTH-1:0] pc; 10 logic ['OPCODE\_WIDTH-1:0] opcode; 11 logic 3:0] sel; 12 logic wen,z,n,sz,sn,jump; 13 14 // Datenspeicher (Register) 15 dmem #(`DATA\_WIDTH, `DATA\_DEPTH) i\_dmem 16 (.CLK(CLK), .WEN(wen), 17 .AADDR(a), .WADDR(waddr), .BADDR(b), 18 .ADATA(areg),.BDATA(breg),.WDATA(result)); 19 20 // Instruktionsspeicher 21 imem #(`INSTR\_WIDTH, `INSTR\_DEPTH) i\_imem (pc, instruction); 22 23 // Arithmetisch-Logische Einheit 24 alu #(`DATA\_WIDTH) i\_alu (aop,bop,sel,result,sz,sn); 25 26 // hier Steuerwerk einfügen 27 28 endmodule

processor/core\_stub.sv

```
`include "isa.svh"
  module core (input logic CLK, RESET);
3
     localparam ZERO = `DATA_WIDTH'd0;
                     `DATA_WIDTH-1:0] areg, breg, aop, bop, result, immediate;
     logic signed [
                   [ `DADDR_WIDTH-1:0] a,b,r,waddr;
     logic
                    `INSTR_WIDTH-1:0] instruction;
     logic
                   [ `IADDR_WIDTH-1:0] pc;
     logic
10
     logic
                   ['OPCODE_WIDTH-1:0] opcode;
11
     logic
                                   3:0] sel;
                   [
12
     logic
                                        wen,z,n,sz,sn,jump;
13
14
     // Datenspeicher (Register)
15
     dmem #(`DATA_WIDTH, `DATA_DEPTH) i_dmem
16
      (.CLK(CLK),
                     .WEN(wen),
17
                     .BADDR(b),
       .AADDR(a),
                                   .WADDR(waddr),
18
       .ADATA(areg),.BDATA(breg),.WDATA(result));
19
```

```
// Instruktionsspeicher
imem #(`INSTR_WIDTH, `INSTR_DEPTH) i_imem (pc, instruction);

// Arithmetisch-Logische Einheit
alu #(`DATA_WIDTH) i_alu (aop,bop,sel,result,sz,sn);

// hier Steuerwerk einfügen

endmodule
```

Das Steuerwerk soll als kombinatorische Logik im Toplevel-Modul des Prozessors realisiert werden. Es erzeugt aus der aktuellen Instruktion die Signale zum Ansteuern aller anderen Komponenten und realisiert so den Instruktionssatz des Prozessors:

Befehl	kodierte Instruktion	Registeränderung	nächster Programmzähler
ADD(r,a,b)	{4'b0000,7'bx,r,a,b}	R[r] = R[a] + R[b]	pc+1
SUB(r,a,b)	{4'b0001,7'bx,r,a,b}	R[r] = R[a] - R[b]	pc+1
AND(r,a,b)	{4'b0010,7'bx,r,a,b}	R[r] = R[a] & R[b]	pc+1
OR(r,a,b)	{4'b0011,7'bx,r,a,b}	R[r] = R[a]   R[b]	pc+1
XOR(r,a,b)	{4'b0100,7'bx,r,a,b}	$R[r] = R[a] ^ R[b]$	pc+1
SHL(r,a,b)	{4'b0101,7'bx,r,a,b}	R[r] = R[a] << R[b]	pc+1
SHR(r,a,b)	{4'b0110,7'bx,r,a,b}	R[r] = R[a] >> R[b]	pc+1
ASHL(r,a,b)	{4'b0111,7'bx,r,a,b}	R[r] = R[a] <<< R[b]	pc+1
ASHR(r,a,b)	{4'b1000,7'bx,r,a,b}	R[r] = R[a] >>> R[b]	pc+1
ARED(r,a,b)	{4'b1001,7'bx,r,a,b}	R[r] = & R[a]	pc+1
ORED(r,a,b)	{4'b1010,7'bx,r,a,b}	R[r] =   R[a]	pc+1
MOV(r,a)	{4'b1011,7'bx,r,a,0}	R[r] = R[a]	pc+1
LDI(immediate)	{4'b1100,immediate}	R[0] = immediate	pc+1
<pre>JMP(immediate)</pre>	{4'b1101,immediate}		pc+ immediate
<pre>JN(immediate)</pre>	{4'b1110,immediate}		<pre>pc+(n ? immediate : 1)</pre>
<pre>JZ(immediate)</pre>	{4'b1111,immediate}		<pre>pc+(z ? immediate : 1)</pre>

Dabei sind a,b und r Registeradressen der Breite `DADDR\_WIDTH und die immediate Einträge sind vorzeichenbehaftete Konstanten der Breite `DATA\_WIDTH. n und z sind die Statussignale der ALU für die unmittelbar zuvor ausgeführten Instruktion. Sie müssen in einem Statusregister gepuffert werden, um in Abhängigkeit vom Ergebnis einer Berechnung einen Sprung im Programmfluss auszuführen. Wie im Blockschaltbild des Prozessors angedeutet, sollte das Sprungziel (pc+immediate) durch die ALU berechnet werden.

Die Befehle MOV ("move", für Kopieren von Registern) und LDI ("load immediate", für das Laden von Konstanten) führen eigentlich keine Berechnung aus, lassen sich als Addition mit Null aber auch über die ALU realisieren.

Ergänzen Sie das Prozessor Toplevel-Modul um Steuerwerk, Statusregister und Programmzähler.

```
// Instruktion in Bestandteile zerlegen
27
     assign opcode
                    = instruction[`INSTR_WIDTH-1 -: `OPCODE_WIDTH];
28
29
     assign immediate = instruction[0
                                                      +:
                                                           `DATA_WIDTH];
     assign b
                      = instruction[0*\DADDR_WIDTH +:
                                                          `DADDR_WIDTH];
30
                       = instruction[1*\DADDR_WIDTH +:
     assign a
                                                          `DADDR_WIDTH];
31
                       = instruction[2*`DADDR_WIDTH +:
     assign r
                                                          `DADDR_WIDTH];
32
     // Steuersignale ableiten
34
     assign {aop,bop} = opcode <= `ORED ? {areg,</pre>
                                                        breg}
                                                                    // ADD, SUB,..., ORED
35
                       : opcode >= `JMP ? {pc,
                                                        immediate} // JMP,JN,JZ
36
                       : opcode == `MOV
                                          ? {areg,
                                                        ZERO}
                                                                    // MOV
37
                                            {immediate,ZERO};
                                                                    // LDI
38
                       = opcode; // ADD für opcode > `ORED laut ALU Spezifikation
     assign sel
39
                       = opcode == `LDI ? 0 : r;
     assign waddr
40
                       = opcode < `JMP;</pre>
     assign wen
41
                       = opcode == `JMP
     assign jump
42
                     || (opcode == `JN) && n
43
                     || (opcode == `JZ) && z;
```

```
// Programmzähler
always_ff @(posedge CLK) pc <= RESET ? 0 : jump ? result : pc+1;

// Statusregister
always_ff @(posedge CLK) {z,n} <= RESET ? 0 : {sz,sn};
```

#### Übung 13.2.5 Assembler-Programm - Zusatzaufgabe

Um die Funktionalität der Prozessor-Implementierung zu überprüfen, muss ein konkretes Programm in den Instruktionsspeicher geladen werden, dessen Abarbeitung dann beobachtet werden kann. Dazu wird folgende Testbench zur Verfügung gestellt:

processor/tb.sv

```
`default_nettype none
   `timescale 1 ns / 10 ps
   `include "isa.svh"
3
4
   `define PROGRAM "simple.asm"
5
   module tb;
     // Rechenkern takten
             clk=0, reset=1;
10
     logic
     always #0.5
                              clk
                                     \ll \sim clk;
11
     initial @(posedge clk) reset <= 0;</pre>
12
     core uut (clk, reset);
13
14
     // simuierte Signale (Speicher müssen explizit hinzugefügt werden)
15
     initial begin
16
       $dumpfile("tb.vcd");
17
       $dumpvars;
18
       for (int i=0; i<`INSTR_DEPTH; i++) $dumpvars(1, uut.i_imem.m[i]);</pre>
19
       for (int i=0; i<`DATA_DEPTH; i++) $dumpvars(1, uut.i_dmem.m[i]);</pre>
20
21
22
     // Programm in Instruktionsspeicher laden
23
     `include "asm.svh"
24
     initial begin
25
26
       clear_instructions;
        include
                   `PROGRAM
27
        $readmemb({`PROGRAM,".bin"}, uut.i_imem.m);
28
     end
29
30
     // Simulation bei Endlosschleife abbrechen
31
     always @(posedge clk) if (uut.opcode == `JMP && uut.immediate == 0) begin
32
        $display("FINISHED tb");
33
        $finish;
34
     end
35
   endmodule
```

processor/tb.sv

```
default_nettype none
timescale 1 ns / 10 ps
include "isa.svh"

define PROGRAM "simple.asm"
```

```
module tb:
7
8
     // Rechenkern takten
              clk=0, reset=1;
10
     logic
     always
             #0.5
                               clk
                                     <= ~clk:
11
     initial @(posedge clk) reset <= 0;</pre>
12
     core uut (clk, reset);
13
14
     // simuierte Signale (Speicher müssen explizit hinzugefügt werden)
15
     initial begin
16
       $dumpfile("tb.vcd");
17
       $dumpvars;
18
       for (int i=0; i<`INSTR_DEPTH; i++) $dumpvars(1, uut.i_imem.m[i]);</pre>
19
       for (int i=0; i<`DATA_DEPTH; i++) $dumpvars(1, uut.i_dmem.m[i]);</pre>
20
21
22
     // Programm in Instruktionsspeicher laden
23
     `include "asm.svh"
24
     initial begin
25
       clear_instructions:
26
       `include
                    `PROGRAM
27
       $readmemb({`PROGRAM,".bin"}, uut.i_imem.m);
28
     end
29
30
     // Simulation bei Endlosschleife abbrechen
31
     always @(posedge clk) if (uut.opcode == `JMP && uut.immediate == 0) begin
32
       $display("FINISHED tb");
33
       $finish;
34
     end
   endmodule
```

Dabei wird das zu ladende Programm in Zeile 5 spezifiziert, welches neben SystemVerilog Kommentaren ausschließlich die oben angegebenen Assembler Befehle verwenden darf. Ein einfaches Beispiel für ein solches Assembler-Programm sieht wie folgt aus:

processor/simple.asm

Die erste Kommentarspalte gibt dabei die Adresse des Befehls im Instruktionsspeicher an. Dies ist hilfreich bei der Verwendung von Sprüngen, da hier (im Gegensatz zu vollwertigen Assembler-Programmen) keine Sprungmarken verwendet werden können. Stattdessen muss der relative Abstand zum Sprungziel als immediate des Sprungbefehls angegeben werden. Daher realisiert der unbedingte Sprung um Null Instruktionen (JMP(0)) eine Endlosschleife. Diese Endlosschleife wird zum Abbruch der Simulation verwendet und sollte daher der letzte Befehl jedes Programms sein.

Die Testbench nimmt an, dass die lokalen Arrays im Instruktions- und Datenspeicher mit m bezeichnet werden (Zeile 19, 20, 28). Passen Sie Ihre Implementierungen entsprechend an, da sonst auch GTKWave nach der Simulation nicht die richtigen Signale anzeigt.

Zum Starten der Simulation genügt ein path/to/bin/sim tb, das Assembler-Programm muss also nicht als Teil der Quelldateien spezifiziert werden.

Realisieren Sie nun eine sequentielle Multiplikation von zwei vorzeichenlosen 8 bit Operanden nach dem in Übung 11.2 verwendeten Algorithmus. In Java würde dieser Algorithmus wie folgt implementiert:

```
processor/mul.java

1 int a = 42;
2 int b = 37;
```

```
int p = 0;
for (int n=8; n!=0; n--) {
   if (b & 1 == 1) p += a;
   a = a << 1;
   b = b >> 1;
}
```

Dabei werden in den ersten beiden Zeilen die miteinander zu multiplizierenden Operanden a und b spezifiziert. Nach Abbruch der Schleife enthält p das Produkt a \* b. Setzen Sie diesen Algorithmus mit den Assembler-Befehlen des Modellprozessors um. Dabei sollen die Variable a, b und p in den Register 1, 2 und 3 abgelegt werden. Evaluieren Sie Ihre Implementierung für verschiedene Operanden.

processor/mul.asm

```
1 /*PC*/
2 /* 0*/ LDI(42); MOV(1,0);
                                      // R[1] = 42 (a)
                                      // R[2] = 37 (b)
3 /* 2*/ LDI(37); MOV(2,0);
4 /* 4*/ LDI( 0); MOV(3,0);
                                      // R[3] = 0 (p)
5 /* 6*/ LDI( 8); MOV(4,0);
                                      // R[4] = 8 (n)
6 /* 8*/ LDI( 1); MOV(5,0);
                                      // R[5] = 1
8 //loop:
9/*10*/ AND(0,2,5); JZ(2); ADD(3,3,1); // if (b & 1) p += a
10 /*13*/ SHL(1,1,5);
                                      // a <<= 1
11 /*14*/ SHR(2,2,5);
                                      // b >>= 1
12 /*15*/ SUB(4,4,5); JZ(2); JMP(-7);
                                     // if (--n) goto loop
/*18*/ JMP(0);
                               // Endlosschleife
```