
Digitaltechnik Wintersemester 2017/2018 15. Vorlesung





Inhalt



1. Klausurorganisation

2. Klausurinhalt

3. Thematische Wiederholung


Agenda



1. Klausurorganisation

2. Klausurinhalt

3. Thematische Wiederholung





- Sprechstunden für Vorbereitungsfragen
 - Raad Bahmani (S4|14 R4.1.05): 08.+22.02.18 jeweils 10:00 12:00
 - ► Andreas Engel (S2|02 E106): 07.+14.+21.02.18 jeweils 14:00 16:00



- Sprechstunden für Vorbereitungsfragen
 - Raad Bahmani (S4|14 R4.1.05): 08.+22.02.18 jeweils 10:00 12:00
 - Andreas Engel (S2|02 E106): 07.+14.+21.02.18 jeweils 14:00 16:00
- spätestens KW 8: Raumeinteilung im Moodle bekannt gegeben
 - S1|01 A1, A4, A5, A01, A03, A04
 - S1|05 122 (Maschinenhaus)
 - S2|02 C205 (Piloty)
 - S2|06 030 (Physik)



- Sprechstunden für Vorbereitungsfragen
 - ► Raad Bahmani (S4|14 R4.1.05): 08.+22.02.18 jeweils 10:00 12:00
 - Andreas Engel (S2|02 E106): 07.+14.+21.02.18 jeweils 14:00 16:00
- spätestens KW 8: Raumeinteilung im Moodle bekannt gegeben
 - S1|01 A1, A4, A5, A01, A03, A04
 - S1|05 122 (Maschinenhaus)
 - S2|02 C205 (Piloty)
 - S2|06 030 (Physik)
- ggf. Nachteilsausgleich bei Prüfungskommission (Tim Neubacher) anmelden



- Sprechstunden f
 ür Vorbereitungsfragen
 - ► Raad Bahmani (S4|14 R4.1.05): 08.+22.02.18 jeweils 10:00 12:00
 - Andreas Engel (S2|02 E106): 07.+14.+21.02.18 jeweils 14:00 16:00
- spätestens KW 8: Raumeinteilung im Moodle bekannt gegeben
 - S1|01 A1, A4, A5, A01, A03, A04
 - S1|05 122 (Maschinenhaus)
 - S2|02 C205 (Piloty)
 - S2|06 030 (Physik)
- ggf. Nachteilsausgleich bei Prüfungskommission (Tim Neubacher) anmelden
- Durchführung am 27.02.2018 ab 11:00 Uhr




- Sprechstunden f
 ür Vorbereitungsfragen
 - Raad Bahmani (S4|14 R4.1.05): 08.+22.02.18 jeweils 10:00 12:00
 - Andreas Engel (S2|02 E106): 07.+14.+21.02.18 jeweils 14:00 16:00
- spätestens KW 8: Raumeinteilung im Moodle bekannt gegeben
 - S1|01 A1, A4, A5, A01, A03, A04
 - S1|05 122 (Maschinenhaus)
 - S2|02 C205 (Piloty)
 - S2|06 030 (Physik)
 - 52|06 030 (Physik)
- ggf. Nachteilsausgleich bei Prüfungskommission (Tim Neubacher) anmelden
- Durchführung am 27.02.2018 ab 11:00 Uhr
- etwa KW 12: Ergebnisse in TUCaN verfügbar
- KW 13 oder 14: Klausureinsicht



- mitbringen: Lichtbildausweis, Studierendenausweis, dokumentenechter Stift
- nicht mitbringen: Taschenrechner, Schreibblock



- mitbringen: Lichtbildausweis, Studierendenausweis, dokumentenechter Stift
- nicht mitbringen: Taschenrechner, Schreibblock
- Sitzordnung: jeweils eine Reihe und zwei Spalten Platz halten





- mitbringen: Lichtbildausweis, Studierendenausweis, dokumentenechter Stift
- nicht mitbringen: Taschenrechner, Schreibblock
- Sitzordnung: jeweils eine Reihe und zwei Spalten Platz halten
- Verlesen der Durchführungsregeln (siehe Rückseite Deckblatt)
- gemeinsames Durchgehen aller Aufgaben
- erst danach beginnt 90 min Bearbeitungszeit



- Anwesenheitskontrolle während der Bearbeitung
 - Lichtbildausweis und Studierendenausweis griffbereit halten
 - Mitschreiben "unter Vorbehalt", falls nicht auf Zulassungsliste
 - ⇒ Teilnahmeberechtigung im Nachgang klären



- Anwesenheitskontrolle während der Bearbeitung
 - Lichtbildausweis und Studierendenausweis griffbereit halten
 - Mitschreiben "unter Vorbehalt", falls nicht auf Zulassungsliste
 - ⇒ Teilnahmeberechtigung im Nachgang klären
- Tutoren stehen für Verständnisfragen bereit
- Lösungen (inkl. Lösungsweg) direkt auf Aufgabenblättern eintragen
- bei Bedarf werden Zusatzblätter ausgegeben
- vorzeitige Abgabe bis max. 15 min vor Ende der Bearbeitungszeit
- keine Aufgabenblätter mitnehmen

Deckblatt vor der Bearbeitung ausfüllen



Name (Nach-, Vorname) Matrikel-Nr.							
Unterschrift							
Prüfungsordnung Bitte ankreuzen	□ Bachelor of Science – PO 2015 □ Bachelor of Science – PO 2009 □ Bachelor of Science – PO 2007 □ Bachelor of Science – PO 2004 □ Bachelor of Education □ Sonstiger Abschluss:						
Anzahl abgegebene Zusatzblätter:							

Hilfsblatt: Einheitenvorsätze



Bezeichnung	Kürzel	Wert	Bezeichnung	Kürzel	Wert	Bezeichnung	Kürzel	Wert
Milli	m	10^{-3}	Kilo	k	10^{3}	K <mark>ib</mark> i	Ki	2^{10}
Mikro	μ	10^{-6}	Mega	M	10^{6}	M <mark>eb</mark> i	Mi	2^{20}
Nano	n	10^{-9}	Giga	G	10^{9}	G <mark>ib</mark> i	Gi	2^{30}
Piko	p	10^{-12}	Tera	T	10^{12}	T <mark>e</mark> bi	Ti	2^{40}

Hilfsblatt: Schaltsymbole



Hilfsblatt: Boolsche Algebra



Axiom	Dual	Bedeutung	Bedeutung Theorem			Dual	Bedeutung	
A1 $B \neq 1 \Rightarrow B = 0$	A1' $B \neq 0 \Rightarrow B =$	= 1 Dualität	T1	$A \cdot 1 = A$	T1'	A+0=A	Neutralität	
A2 $\overline{0} = 1$	A2' $\overline{1} = 0$	Negieren	T2	$A \cdot 0 = 0$	T2'	A + 1 = 1	Extremum	
A3 $0 \cdot 0 = 0$	A3' $1+1=1$	Und / Oder	Т3	$A \cdot A = A$	T3'	A+A=A	Idempotenz	
A4 $1 \cdot 1 = 1$	A4' $0+0=0$	Und / Oder	T4	$\overline{\overline{A}} = A$			Involution	
A5 $0 \cdot 1 = 1 \cdot 0 = 0$	A5' $1+0=0+$	1 = 1 Und / Oder	T5	$A \cdot \overline{A} = 0$	T5'	$A + \overline{A} = 1$	Komplement	
Theorem	Theorem Dual					Bec	leutung	

	Theorem		Dual	Bedeutung
Т6	AB = BA	T6'	A + B = B + A	Kommutativität
T7	A(BC) = (AB)C		A + (B+C) = (A+B) + C	Assoziativität
Т8	A(B+C) = (AB) + (AC)	T8'	$A + (B \ C) = (A + B) (A + C)$	Distributivität
Т9	A(A+B)=A	T9'	A + (A B) = A	Absorption
T10	$(AB) + (A\overline{B}) = A$	T10'	$(A+B)(A+\overline{B})=A$	Zusammenfassen
T11	$(AB) + (\overline{A}C) + (BC) = (AB) + (\overline{A}C)$	T11'	$(A+B)(\overline{A}+C)(B+C) = (A+B)(\overline{A}+C)$	Konsensus
T12	$\overline{ABC} = \overline{A} + \overline{B} + \overline{C}$	T12'	$\overline{A+B+C\ldots} = \overline{A} \overline{B} \overline{C}\ldots$	De Morgan

Hilfsblatt: SystemVerilog



Modul Deklaration

```
module modul ID
 #(parameter param ID = wert)
 (input datentyp /*[n:m]*/ in port ID.
   output datentyp /*[n:m]*/ out port ID):
 // lokale Signale
  datentyp /*[n:m]*/ signal_ID /*[k:l]*/;
 // parallele Anweisungen
  assign /* #delav */ signal = ausdruck:
  always sequentielle anweisung
  submodule #(parameter map) instanz (port map):
  // generische Anweisungen
  genvar id:
  generate
   if (bedingung) begin
     // lokale Signale, parallele Anweisungen
    end
   for (init: cond: step) begin
     // lokale Signale, parallele Anweisungen
    end
  endgenerate
endmodule
```

Sequentielle Anweisungen

```
// Zuweisung
signal = ausdruck: // blockierend
signal <= ausdruck: // nicht-blockierend
// verzögerte Anweisungen
#delav anweisung
@(ausdruck) anweisung
@(posedge ausdruck) anweisung
@(negedge ausdruck) anweisung
@* anweisung
// bedingte Anweisungen
if (bedingung) anweisung1 else anweisung2
case (ausdruck)
  wert1 : anweisung1
  wert2 : anweisung2
  default: anweisung3
endcase
// wiederholte Anweisung
for (init: cond: step) anweisung
// kombinierte Anweisung
begin anweisung1 anweisung2 ... end
```

Hilfsblatt: SystemVerilog



Department Bedeutung Comment	t
bitweise NOT ! logisches NOT - unäre Negation	t
! logisches NOT - unäre Negation	
- unäre Negation	
a unäre Reduktion mit ANI a unäre Reduktion mit ANI unäre Reduktion mit ONI unäre Reduktion mit NOI a unäre Reduktion mit NOI busien mit NOI a Multiplikation mit NOI a Multiplikation busien mit NOI a Multiplikation mit NOI busien m	
& unäre Reduktion mit ANI unäre Reduktion mit ORI unäre Reduktion mit XOI unäre Reduktion mit XOI unäre Reduktion mit XOI valie Reduktion	
unäre Reduktion mit OM A unäre Reduktion mit NAI unäre Reduktion mit NAI unäre Reduktion mit NAI unäre Reduktion mit NAI A u)
unäre Reduktion mit XOL	
winare Reduktion mit NO amare Reduktion mit NO sumare Reduktion sumare Reduktion mit NO sumare Reduktion sumare Reduktion mit NO sumare Reduktion	₹.
unäre Reduktion mit NO wimer Reduktion mit NO services services wimer Reduktion mit NO services services wimer Reduktion mit NO wimer Reduktion mit N	ND
** Exponentialfuntion ** Exponentialfuntion * Multiplikation Division * Modulo * Modulo * Addition, Subtraktion * Jogischer Shift * kleiner als * kleiner der gleich * größer als * größer als	R
** Exponentialfuntion * Multiplikation Division * Modulo + Addition, Subtraktion <>> logischer Shift <<>> leliener oder gleich e kleiner oder gleich y größer als > größer als	OR
Multiplikation	
Norman N	
Modulo Addition, Subtraktion Substraktion	
+ - Addition, Subtraktion <> > logischer Shift <<>>> arithmetischer Shift < kleiner als < kleiner oder gleich > größer als	
< < < > logischer Shift << > arithmetischer Shift kleiner als größer als	
< kleiner als <= kleiner oder gleich > größer als	
<= kleiner oder gleich > größer als	
> größer als	
>= größer oder gleich	
== gleich	
!= ungleich	
=== bitweise gleich	
!== bitweise ungleich	
& ~& bitweise AND, NAND	
^ ~^ bitweise XOR, XNOR	
∼ bitweise OR, NOR	
&& logisches AND	
logisches OR	
?: ternärer Operator	
{} Konkatenation	

```
// Bitbreite 'Basis Ziffernfolge
64'h0123456789abcd // hexadezimal
27'd0123456789 // dezimal
24'001234567 // oktal
4'bxx01 // binar
// x - unbekannt/ungûltig
// z - hochomig
```

Elementare Datentypen

```
bit // zweiwertige Logik
logic // vierwertige Logik
byte // 8 bit signed
integer // 32 bit signed
longint // 64 bit signed
time // 64 bit signed for
real // Gleitkomma-Werte
```

```
System Funktionen
// Basis und Genauigkeit der Simulationszeit setzen
'timescale base / precision:
Stime
               // aktuelle Systemzeit (als int)
Srealtime
               // aktuelle Systemzeit (als real)
$clog2(num) // Logarithmus zur Basis 2
Sdumpfile(pfad):// VCD Ausgabedatei setzen
$dumpvars:
             // (alle) Signale beobachten
$finish:
              // Simulation beenden
$display(format, ausdrücke); // Meldung ausgeben
     // %b binary format
     // %c ASCII character format
     // %d decimal format
     // %h hex format
     // %o octal format
     // %s string format
     // %t time format
```

Bewertung



- 90 Punkte verteilt auf acht Aufgaben
 - 1 Punkt / Minute
 - erreichbare Punkte für (Teil-)Aufgaben sind angegeben
 - Tipp: zu Beginn Bearbeitungsreihenfolge individuell festlegen (Hauptaufgaben hängen nicht voneinander ab)

Bewertung



- 90 Punkte verteilt auf acht Aufgaben
 - 1 Punkt / Minute
 - erreichbare Punkte für (Teil-)Aufgaben sind angegeben
 - Tipp: zu Beginn Bearbeitungsreihenfolge individuell festlegen (Hauptaufgaben hängen nicht voneinander ab)

Notenskala	1,0	1,3	1,7	2,0	2,3	2,7	3,0	3,3	3,7	4,0	5,0
benötigte Punkte	81	77	73	69	65	61	57	53	49	45	0

- ▶ für Studienleistung (alte PO): bestanden ab 45 Punkten
- es wird nicht "runterkorrigiert"
- wer beginnt, wird bewertet


Agenda



1. Klausurorganisation

2. Klausurinhalt

3. Thematische Wiederholung



Klausurinhalt



- Prüfungsrelevanter Stoff
 - V1 bis V14
 - ► Ü1 bis Ü13 (ohne Zusatzaufgaben)

Klausurinhalt



- Prüfungsrelevanter Stoff
 - V1 bis V14
 - ▶ Ü1 bis Ü13 (ohne Zusatzaufgaben)
- Aufgabentypen
 - 1 × Verständnisfragen
 - 6× ähnlich Übungsaufgaben
 - 1 × Transferaufgabe

Material für Vorbereitung



- Vorlesungsfolien und Übungsblätter
- Referenzliteratur (hauptsächlich Harris 2013)
- nicht bereitgestellt werden
 - Altklausuren
 - Testate

Material für Vorbereitung



- Vorlesungsfolien und Übungsblätter
- Referenzliteratur (hauptsächlich Harris 2013)
- nicht bereitgestellt werden
 - Altklausuren
 - Testate
- für (System) Verilog
 - https://www.mikrocontroller.net/articles/Verilog
 - http://www.chipverify.com/verilog-tutorial
 - http://www.chipverify.com/system-verilog/system-verilog

SystemVerilog Tutorial

http://www.chipverify.com



```
Preface
Racino
Data-types
Arrays
Operators
Parameters
Assignments
Control Flow
Modulos
Module Instantiations
Ports
Block Statements
Structured Procedures
Functions
```

Simulation Guide Introduction

Assign

More will come soon I

Examples Hello World!

Initial


D Flip-Flop with Sync. Reset D Flip-Flop with Async. Reset D Latch

JK Flip-Flop

Positive Edge Detector



Simulation of a D Flip-Flop






Agenda



1. Klausurorganisation

2. Klausurinhalt

3. Thematische Wiederholung






Warum leitet nMOS für Gate = 1 (V_{DD})?





Warum leitet nMOS für Gate = 1 (V_{DD})?






Warum leitet nMOS für Gate = 1 (V_{DD}) ?








Warum leitet pMOS für Gate = 0 (GND)?








Warum hat MOSFET-Inverter statischen Leistungsumsatz?





Warum hat MOSFET-Inverter statischen Leistungsumsatz?





Warum hat MOSFET-Inverter statischen Leistungsumsatz?





Gatterverzögerung




Warum tod und tod an einem Gatter nicht immer identisch?

Gatterverzögerung



Warum tod und tod an einem Gatter nicht immer identisch?



Paritätsbits




Unterschied zwischen fehlererkennenden und fehlerkorrigierend Paritätsbits?

Paritätsbits




Unterschied zwischen fehlererkennenden und fehlerkorrigierend Paritätsbits?




kombinatorische / sequentielle / synchrone Schaltungen





FSM Zerlegung






SystemVerilog Initialisierungsphase (nicht klausurrelevant)



init events.sv

```
logic
          a = 1, b0:
   always
          #1 a=!a:
   always
                        $display("change a at %t", $time); // Ons, 1ns, 2ns
           @a
           @(posedge a) $display("posedge a at %t", $time); // 1ns,
   alwavs
           @(negedge a) $display("negedge a at %t", $time); //[Ons.]
5
   always
                                                                          2ns
   logic
          b = 1, bx:
7
          #1 b=!b;
   always
   alwavs
           0h
                        $display("change b at %t", $time);
           @(posedge b) $display("posedge b at %t". $time);
   alwavs
10
           @(negedge b) $display("negedge b at %t", $time);
   always
11
12
13
   logic
           c = 1, bx;
  initial #1 c = 1'b0;
14
   alwavs
           @c
                        $display("change c at %t", $time); //
                                                                    1ns
15
           @(posedge c) $display("posedge c at %t", $time);
   always
16
           @(negedge c) $display("negedge c at %t", $time); //
   always
                                                                     1ns
17
```



义下

Weitere Fragen



