### Digitaltechnik Wintersemester 2017/2018 13. Vorlesung





#### Inhalt




- 1. Einleitung
- 2. Weitere arithmetische Grundschaltungen
- 3. Ausblick Rechnerorganisation
- 4. Zusammenfassung

#### **Agenda**



- 1. Einleitung
- 2. Weitere arithmetische Grundschaltungen
- 3. Ausblick Rechnerorganisation
- 4. Zusammenfassung



#### **Organisatorisches**



- Evaluation der Veranstaltung durch die Fachschaft
  - ▶ in V14 (31.01.18)
  - keine nachträgliche Teilnahme möglich
- Klausurvorbereitung
  - Deck- und Hilfblatt im Moodle verfügbar
  - Wiederholungsthemen können weiter vorgeschlagen werden

#### Rückblick auf die letzte Vorlesung



- Mehr SystemVerilog für Testumgebungen
- SystemVerilog Abschluss
- Arithmetische Grundschaltungen



Harris 2013 Kap. 4.4-5.2

#### Wiederholung: Linearisierung von Arrays




- Arrays von Vektoren als I/O Ports von Modulen (idR.) nicht unterstützt
- ⇒ Linearisierung zu langem Bitvektor notwendig ("flattening")

```
module flattening
     (input logic [7:0] inarr [0:3], input logic [8*4-1:0] invec,
      output logic [9:0] outarr [0:1], output logic [10*2-1:0] outvec);
     // Eingabe aufspalten
5
     logic [9:0] s [0:1];
     assign s[0] = inarr[0] + inarr[1] + inarr[2] + inarr[3]:
7
     assign s[1] = invec[0+:8] + invec[8+:8] + invec[23-:8] + invec[31-:8];
                // invec[7 :0] + invec[15:8] + invec[23:16] + invec[31:24];
10
     // Ausgabe zusammensetzen
11
     outarr[1] = s[1]:
12
     outarr[0] = s[0]; // {outarr[1], outarr[0]} = {s[1], s[0]}
13
14
     outvec[10 +: 10] = s[1]: // outvec[19:10] = s[1]:
15
     outvec[9 -: 10] = s[0]; // outvec[ 9: 0] = s[0];
16
                              // outvec = {s[1], s[0]}
17
   endmodule
18
```

flattening.sv


#### Wiederholung: Ripple-Carry-Adder






#### Wiederholung: Subtraktion





#### Wiederholung: "Kleiner als" Vergleich





### Überblick der heutigen Vorlesung



- Weitere arithmetische Grundschaltungen
  - Schnelle Additionen
  - kombinatorische und sequentielle Multiplikation
- Ausblick Rechnerorganisation
  - Von-Neumann- und Harvard-Architektur
  - Speicher
  - Arithmetisch-Logische Einheit
  - Steuerwerk




Kap. 5.2 Seite 233 - 248 Kap. 7.3 Seite 368 - 381

#### Agenda




- 1. Einleitung
- 2. Weitere arithmetische Grundschaltungen
- 3. Ausblick Rechnerorganisation
- 4. Zusammenfassung



#### **Rekursiver RCA-Aufbau**






- Aufteilen in unteres und oberes Halbwort ("Divide and Conquer")
- zweiter Addierer muss auf Übertrag aus erstem Addierer "warten"
- ⇒ kritische Pfade beider Teiladdierer werden addiert
  - für schnellen Addierer müssen oberes und unteres Halbwort gleichzeitig bearbeitet werden

### Conditional Sum Adder (CSA) siehe Ü12.3





- Übertrag vom unteren in oberes Halbwort kann nur zwei Werte annehmen
- ▶ für beide Optionen kann das obere Halbwort schon mal vorberechnet werden
- Auswahl des richtigen Ergebnisses, sobald tatsächlicher Übertrag bekannt
- ⇒ nach halbem CSA folgt nur noch ein MUX auf kritischem Pfad

## Carry Lookahead Adder (CLA) Motivation




	1	0	1	1	0	Übertrag
		1	0	0	1	Summand
+		1	0	1	1	Summand
_	1	0	1	0	0	Summe


- ▶ für  $A_i$   $B_i$  = 1 ist  $C_i$  = 1 unabhängig von  $C_{i-1}$
- ⇒ Spalte i generiert einen Übertrag ("generate")
- Für  $A_i + B_i = 1$  ist  $C_i = 1$  falls auch  $C_{i-1} = 1$
- ⇒ Spalte i leitet Übertrag weiter ("propagate")
- Für  $A_i + B_i = 0$  ist  $C_i = 0$  unabhängig von  $C_{i-1}$
- ⇒ Spalte *i leitet* Übertrag *nicht weiter*

# Carry Lookahead Adder (CLA) Generate und Propagate pro Spalte



- ► Generate-Flag für Spalte i:  $G_i = A_i B_i$
- ▶ Propagate-Flag für Spalte *i*:  $P_i = A_i + B_i$
- $\Rightarrow$  Übertrag aus Spalte *i*:  $C_i = G_i + C_{i-1} P_i$
- erst mal kein Vorteil im Vergleich zu Volladdier: (AND und OR auf kritischem Pfad zwischen C<sub>i-1</sub> und C<sub>i</sub>)





# Carry Lookahead Adder (CLA) Generate und Propagate über k Spalten




- ► Generate- und Propagate-Flags können über mehrere Spalten kombiniert werden (hier gezeigt für k = 4)
- ▶ k-Spalten Block propagiert Übertrag, wenn jede einzelne Spalte propagiert
- $\Rightarrow$   $P_{3:0} = P_3 P_2 P_1 P_0$ 
  - ▶ k-Spalten Block *generiert* Übertrag, wenn eine der Spalten generiert, und alle anderen Spalten darüber propagieren
- $\Rightarrow$   $G_{3:0} = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0$ 
  - Ubertrag überspringt k Spalten auf einmal:

$$C_{n} = G_{n:n-k+1} + C_{n-k} \cdot P_{n:n-k+1}$$

$$= (G_{n} + P_{n} (G_{n-1} + \dots + (P_{n-k+2} G_{n-k+1}))) + C_{n-k} \cdot \prod_{i=n-k+1}^{n} P_{n-i}$$

# Carry Lookahead Adder (CLA) Block für k = 4 Spalten






### Carry Lookahead Adder (CLA) kritischer Pfad



- Propagate und Generate Signale k\u00f6nnen in allen Bl\u00f6cken gleichzeitig berechnet werde
- ▶ für große Bitbreiten N dominiert  $\frac{N}{k} \cdot (t_{pd,AND} + t_{pd,OR})$
- ⇒ Blöcke möglichst groß wählen (kostet aber mehr Ressourcen)
- CLA ab etwa 16 bit schneller als RCA



#### Weitere schnelle Addierer



- Parallel Prefix Adder
  - alle C<sub>i</sub> per Generate und Propagate möglichst schnell bestimmen
- Carry-Save Adder
  - verwendet spezielles Datenformat,
     um C<sub>i</sub> und S<sub>i</sub> zusammen abzuspeichern



Harris 2013 S. 237

#### Multiplizierer




- ▶ Produkt von n und m Bit breiten Faktoren ist n + m bit breit
- ► Teilprodukte aus einzelnen Ziffern des Multiplikators mit dem Multiplikanden
- verschobene Teilprodukte danach addieren


<b>Decimal</b>		<b>Binary</b>
230	Multiplikand	0101
<b>x</b> 42	Multiplikator	<b>x</b> 0111
460		0101
+ 920	Teilprodukte	0101
9660		0101
		+ 0000
	Ergebnis	0100011

$$5 \times 7 = 35$$

### Kombinatorische $4\times4$ Multiplikation








#### Sequentielle $4 \times 4$ Multiplikation



- Lösche Ergebnispuffer p
- Addiere a auf oberes Halbwort von p falls  $b_0 = 1$
- Verschiebe p einschließlich cout der vorherigen Addition um eine Stelle nach rechts
- Verschiebe b um eine Stelle nach rechts



#### Sequentielle $4 \times 4$ Multiplikation

(Implementierung aus Übung 11.2)




```
arith/mul/sequential.sv
   module mul (input logic CLK, RST, START, input logic [3:0] A, B,
                output logic DONE, output logic [7:0] Y);
2
3
     logic [2:0] n;
4
     logic [3:0] b;
     logic [7:0] a, p;
7
     always ff @(posedge CLK) begin
       if (RST) begin
q
         {n, a, b, p, DONE, Y} <= 0;
10
       end else if (START) begin
         p <= 0: a <= A: b <= B: n <= 4: DONE <= 0:
12
       end else if (n > 1) begin
13
        if (b[0]) p \le p + a;
14
         a \le a \le 1; b \le b >> 1; n \le n-1;
15
       end else if (n == 1) begin
16
         Y \le b[0] ? p + a : p: n \le 0: DONE \le 1:
17
       end else begin
18
        {DONE, Y} <= 0:
19
       end
20
21
     end
22
   endmodule
```

#### Weitere wichtige arithmetische Algorithmen



- Division, Wurzel
- Pipelining
- ► Gleikomma- / Fließkomma-Arithmetik



Harris 2013 Kap 5.2.7, 5.3

#### 2 min Murmelphase



- Warum ist 4 bit RCA schneller als 4 bit CLA
- Wie hängt der kritische Pfad der kombinatorischen Multiplikation von den Bitbreiten der Eingänge ab?
- Wieviele 4 × 4 Operationen schafft der vor sequentielle Multiplizierer?

# Wiederholung: Schichtenmodell eines Computers




Programme		
Gerätetreiber		
Befehle Register		
Datenpfade Steuerung		
Addierer Speicher		
UND Gatter Inverter		
Verstärker Filter		
Transistoren Dioden		
Elektronen		

#### **Agenda**




- 1. Einleitung
- 2. Weitere arithmetische Grundschaltunger
- 3. Ausblick Rechnerorganisation
- 4. Zusammenfassung



#### John von Neumann, 1903 - 1957



- wichtige Beiträge im Bereich Mathematik, Physik und Informatik
- Mitglied im Manhatten-Projekt
- Von-Neumann Rechnerarchitektur:
  - Arithmetisch-Logische Einheit (ALU) für grundlegende Operationen
  - gemeinsacher Speicher für Instruktionen und Daten
  - Steuerwerk interpretiert Instruktionen





#### **Speicher**



- 2D Logik-Array
  - Breite: Bit pro Speicherzelle
  - Tiefe: Anzahl der Speicherzellen
- typische Ports:
  - Adressen: identifizieren zu lesende/schreibende Speicherzelle
  - Daten: gelesene bzw. zu schreibende Daten
  - Steuersignale: Aktivierung von Schreib-/Lesezugriff
  - Takt, aber idR. kein Reset
- meist nur wenige (ein oder zwei) Schreib-/Lesezugriffe gleichzeitig
- hierarchisch organisiert (bspw. Register, Hauptspeicher, Festplatte)

# SystemVerilog Beschreibung eines einfachen Speichers




#### memory.sv

```
module memory
     #(parameter WIDTH = 8.
       parameter DEPTH = 16)
3
      (input logic CLK,
                                                  // Takt
       input logic [$clog2(DEPTH)-1:0] ADDR,
5
                                                     Schreib/Lese Adresse
       input logic [WIDTH-1:0] DI,
                                                  // Dateneingang
       input logic WEN,
                                                  // Schreibzugriff aktivieren
       output logic [WIDTH-1:0] DO);
                                                     Datenausgang
     logic [WIDTH-1:0] m [0:DEPTH-1]:
                                                  // 2D Speicherstuktur
10
     assign DO <= m[ADDR];
                                                  // asynchrones Lesen
11
     always_ff @(posedge CLK)
12
       if (WEN) m[ADDR] <= DI;
13
                                                  // synchrones Schreiben
14
   endmodule
15
```

#### Harvard-Architektur




- verwendet getrennte Instruktions- und Datenspeicher
  - vermeidet Engpass, da einzelner Speicher idR. nicht Instruktion und zwei ALU-Operanden gleichzeitig lesen kann
  - verhindert selbstüberschreibende Programme



#### Arithmetische-/Logische Einheit (ALU)



- verknüpft zwei Operanden zu einem Ergebnis
- ausgeführte Operation kann über Steuersignal (SEL) gewählt werden
- zusätzliche Status-Ausgänge, bspw.
  - OV Überlauf (bspw. bei Addition/Subtraktion)
    - C Übertrag (bspw. bei Addition/Subtraktion)
    - Z Ergebnis ist Null
    - N Ergebnis ist negativ
- im einfachsten Fall kombinatorische Schaltung
  - kein Operator-Pipeling
  - keine sequentiellen Operatoren



### SystemVerilog Beschreibung einer einfachen ALU



```
alu.sv
   module alu #(parameter WIDTH = 8)
               (input logic [WIDTH-1:0] A,B, // Operanden
2
                input logic [1:0] SEL,  // Auswahlsignal
3
                output logic [WIDTH-1:0] R, // Ergebnis
4
                output logic OV,Z,N); // Statussignale
5
6
     logic [WIDTH-1:0] r [0:3];
7
     logic [1:0] ov;
     add #(WIDTH) op0 (A, B, {ov[0],r[0]});
q
     sub #(WIDTH) op1 (A, B, {ov[1],r[1]});
10
     assign r[2] = A >> B;
11
     assign r[3] = A && B;
12
13
     assign R = r[SEL];
14
     assign OV = SEL < 2 ? ov[SEL] : 0;
15
     assign N = r[SEL] < 0;
16
     assign Z = r[SEL] == 0;
17
18
   endmodule
19
```

#### Steuerwerk



- lädt Instruktionen aus (Instruktions-)Speicher
- setzt Steuersignale abhängig von der aktuellen Instuktion
  - Auswahl von Operand A, B (Leseadressen, Register-Enable, MUX-Select)
  - Konstanten ("Immediates") als ALU-Eingang
  - SEL für ALU
  - Schreibadresse und Enable für Ergebnis R
  - Leseadresse f
    ür n
    ächste Instruktion
- idR. als endlicher Automat realisiert
- Status-Register (bspw. für ALU Statussignale)
- Programm-Zähler (PC)
  - normalerweise nur inkrementiert: PC += Instruktionsbreite
  - unbedingte Sprünge: PC += Immediate
  - bedingte Sprünge: PC += Z ? Instruktionsbreite : Immediate

#### Instruction Set Architecture (ISA)



- Instruktionssatz beschreibt die Menge der ausführbaren Instruktionen
- idR Verschiedene Instruktionsformate innerhalb einer ISA:
  - ► [OPCODE, R\_ADDR, A\_ADDR, B\_ADDR] für Arithmetik auf Registern
  - ▶ [OPCODE, R\_ADDR, Immediate ] für Laden von Konstanten
  - ▶ [OPCODE, Immediate ] für Sprünge
- Speicheradressierungen, bspw.
  - absolut: Adresse = Konstante
  - indirekt: Adresse = MEM[Konstante] + Offest
- Reduced Instruction Set Computer (RISC)
  - nur die wichtigsten Operationen in der ALU
  - nicht alle Adressierungsarten für alle Operationen
- CISC Instruction Set Computer (CISC)
  - auch komplexe Operationen, jeweils für alle Adressierungsarten

#### Mikroarchitektur



- Beschreibt nicht die Unterstützten Operationen (ISA), sondern Details der Implementierung von Steuerwerk und Datenpfad
- Single-Cycle Architektur
- ⇒ Eine Instruktion pro Takt, Ergebnis im selben Takt fertig
- Multi-Cycle Architekur
- ⇒ mehrere Takte zwischen Laden von Instruktionen
- Pipeline Architekur
- ⇒ Eine Instruktions pro Takt, Ergebnis mehrere Takte später fertig
- Very Large Instruction Word Architekur
- ⇒ Sehr breite Instruktionen, die mehrere parallele Operationen beschreiben
- Superskalare Architekur (Vektorprozessoren)
- ⇒ Sehr breite Datenwörter (mehrere Operanden auf einmal)

#### 2 min Murmelphase



- Wieviele gleichzeitige Speicher-Zugriffe braucht Von-Neumann Rechner maximal?
- Welchen Vorteil haben RISC gegenüber CISC Prozessoren

#### **Agenda**



- 1. Einleitung
- 2. Weitere arithmetische Grundschaltungen
- 3. Ausblick Rechnerorganisation
- 4. Zusammenfassung



#### **Zusammenfassung und Ausblick**



- Weitere arithmetische Grundschaltungen
- Ausblick Rechnerorganisation
- Nächste Vorlesung behandelt
  - HDL Zielarchitekturen (FPGA, ASIC)
  - Abschluss der Veranstaltung