Digitaltechnik Wintersemester 2017/2018 9. Übung



Andreas Engel, Raad Bahmani

LÖSUNGSVORSCHLAG


KW51

Die Präsenzübungen werden in Kleingruppen während der wöchentlichen Übungsstunde bearbeitet. Bei Fragen hilft Ihnen Ihr Tutor gerne weiter. Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.

Übung 9.1 Endliche Automaten - Wiederholung

[15 min]

Gegeben ist folgendes Schaltwerk eines endlichen Automaten:




- a) Handelt es sich um einen Mealy- oder Moore-Automaten? Es handelt sich um einen Moore-Automaten, da die Ausgänge nur vom aktuellen Zustand abhängen.
- b) Erstellen Sie die Zustandsübergangs- und Ausgabetabellen

s_1	s_0	a_1	a_0	s_1	s_0
0	0	0	0	1	1
0	0	0	1	0	0
0	0	1	0	0	0
0	0	1	1	1	1
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	1	0
1	0	0	0	1	0
1	0	0	1	0	0
1	0	1	0	0	0
1	0	1	1	1	0
1	1	0	0	0	1
1	1	0	1	0	1 0
1	1	1	0	0	0
1	1	1	1	0	1

s_1	s_0	y_1	y_0
0	0	0	0
0	1	1	0
1	0	1	1
1	1	0	1

1

c) Zeichnen Sie das FSM-Diagramm. Verwenden Sie dabei die Minterme der Zustandskodierung als Zustandsnamen.



d) Beschreiben Sie kurz das funktionale Verhalten des Automaten. Der Automat zählt die Anzahl der aufeinanderfolgenden Takte, bei denen beide Eingänge den gleichen Wert haben $(a_0=a_1 \Leftrightarrow \overline{a_1 \oplus a_0}=1)$, wobei nach 3 Takten eine Sättigung auftritt. Es wird also nur angegeben, ob in den letzten 0, 1, 2 oder \geq 3 aufeinanderfolgende Takten beide Eingänge den gleichen Wert hatten.


Übung 9.2 Metastabilität

[15 min]

Das Schaltverhalten eines Inverters kann durch folgende Transferfunktion (stark vereinfacht) beschrieben werden:

$$V_{\text{out}} = \begin{cases} V_{\text{DD}} & \text{für } V_{\text{in}} \leq V_{\text{IL}} \\ (V_{\text{IH}} - V_{\text{in}}) \cdot \frac{V_{\text{DD}}}{V_{\text{IH}} - V_{\text{IL}}} & \text{für } V_{\text{IL}} < V_{\text{in}} < V_{\text{IH}} \\ \text{GND} & \text{für } V_{\text{in}} \geq V_{\text{IH}} \end{cases}$$

 $Im \ folgenden \ seien \ V_1 \ und \ V_2 \ die \ Ausgangsspannungen \ der \ beiden \ Inverter \ der \ bistabilen \ Grundschaltung \ mit$



 V_{in}

a) Geben Sie V_1 und V_2 für die beiden stabilen Zustände der bistabilen Grundschaltung an. Die beiden stabilen Zustände für (V_1, V_2) im gültigen Spannungsbereich sind (GND, V_{DD}) und (V_{DD}, GND) .

b) Geben Sie V_1 und V_2 für den *metastabilen* Zustand der bistabilen Grundschaltung an. Im ungültigen Spannungsbereich zwischen V_{IL} und V_{IH} beschreibt $V_2 = f(V_1) = (V_{IH} - V_1) \cdot \frac{V_{DD}}{V_{IH} - V_{IL}}$ das Verhalten des Inverters I_2 und $V_1 = f(V_2)$ entsprechend das Verhalten von I_1 . Wegen der Rückkopplung gilt im metastabilen Zustand $V_1 = f(f(V_1))$ und damit:

$$\begin{split} V_{1} &= \left(V_{\text{IH}} - (V_{\text{IH}} - V_{1}) \cdot \frac{V_{\text{DD}}}{V_{\text{IH}} - V_{\text{IL}}} \right) \cdot \frac{V_{\text{DD}}}{V_{\text{IH}} - V_{\text{IL}}} \\ \Leftrightarrow 0 &= \frac{1}{(V_{\text{IH}} - V_{\text{IL}})^{2}} \cdot \left(V_{\text{IH}} \cdot V_{\text{DD}} \cdot (V_{\text{IH}} - V_{\text{IL}}) - V_{\text{IH}} \cdot V_{\text{DD}}^{2} + V_{1} \cdot V_{\text{DD}}^{2} - V_{1} \cdot (V_{\text{IH}} - V_{\text{IL}})^{2} \right) \\ \Leftrightarrow V_{1} &= \frac{V_{\text{IH}} \cdot V_{\text{DD}}^{2} - V_{\text{IH}} \cdot V_{\text{DD}} \cdot (V_{\text{IH}} - V_{\text{IL}})}{V_{\text{DD}}^{2} - (V_{\text{IH}} - V_{\text{IL}})^{2}} \end{split}$$

Für die konkret vorgegebenen Spannungswerte erhält man damit $V_1 = V_2 \approx 1,67 \,\mathrm{V}$.

Wegen der Symmetrie der beiden Inverter genügt auch der einfachere Ansatz $V_1 = f(V_1)$, der ebenfalls zu

$$V_1 = \frac{V_{\text{IH}} \cdot V_{\text{DD}}}{V_{\text{IH}} - V_{\text{IL}} + V_{\text{DD}}} \approx 1,67 \text{ V}$$

führt.

c) Erläutern Sie anhand der Transferfunktion des Inverters den qualitativen Unterschied zwischen stabilen und metastabilen Zuständen.


In den stabilen Zuständen ist die Steigung der Transferfunktion 0. Kleine Änderungen an V_{in} (bspw. Rauschen durch Induktion) wirken sich daher nicht auf V_{out} aus, solange man die beiden Schwellwerte V_{IL} und V_{IH} nicht überschritten werden. Im metastabilen Zustand ist der Anstieg der Transferfunktion dagegen sehr groß. Selbst geringes Rauschen an V_{in} führt daher zu sehr starken Änderungen an V_{out} .

Übung 9.3 Asynchrone Eingänge


[10 min]

Das Erkennen von Umschaltvorgängen asynchroner Signale (bspw. von externen Tastern) wird als "edge detection" bezeichnet. Dadurch können bestimmte Vorgänge in einer synchronen sequentiellen Schaltung durch einen externen Trigger genau einmal ausgelöst werden, auch wenn dieser Trigger sehr viel länger als eine Taktphase aktiv ist. Das wesentliche Problem bei einer solchen Flankenerkennung ist, dass das asynchrone Triggersignal auch unmittelbar vor oder nach der steigenden Taktflanke der synchronen Schaltung umschalten kann. Dadurch kann das Einhalten von Setup- und Hold-Zeiten nicht garantiert werden.

a) Entwerfen Sie eine synchrone sequentiele Schaltung mit einem asynchronen Eingang *E*, einem Taktsignal CLK und einem synchronen Ausgang *Y*. Nach jeder *steigenden* Flanke an *E* soll *Y* für *genau* einen CLK-Zyklus High, und ansonsten Low sein.




b) Ergänzen Sie folgendes Timing-Diagramm für Ihre Schaltung mit $t_{\rm pcq}=t_{\rm ccq}=t_{\rm pd}=t_{\rm cd}=2\,{\rm ns}$ für alle Gatter sowie $t_{\rm setup}=t_{\rm hold}=1\,{\rm ns}$. Gehen Sie dabei davon aus, dass metastabile Zustände von Flip-Flops nach 6 ns in den stabilen Zustand übergehen, der dem Zustand des Dateneingangs genau zur Taktflanke entspricht.




Übung 9.4 Timing in synchronen sequentiellen Schaltungen

[15 min]

Gegeben ist folgendes synchrones Schaltnetz inkl. Timing-Charakteristiken:





a) Für welche Flip-Flops wird die Hold-Bedingung um wie viele Pikosekunden nicht erfüllt? Wie kann dies durch Einfügen weiterer Gatter (ausschließlich NOT, AND und XOR) behoben werden, ohne die Funktion der Schaltung zu ändern?

Für das Flip-Flop F_5 wird die $t_{\rm hold}$ Bedingung verletzt, da $t_{\rm cd,e} = t_{\rm ccq} + t_{\rm cd,NOT} = 5\,{\rm ps} + 10\,{\rm ps} = 15\,{\rm ps} < t_{\rm hold}$. Dies kann durch das Einfügen von zwei hintereinander geschalteten Invertern in diesen Pfad behoben werden. Dadurch wird $t_{\rm cd,e} = t_{\rm ccq} + 3 \cdot t_{\rm cd,NOT} = 5\,{\rm ps} + 3 \cdot 10\,{\rm ps} = 35\,{\rm ps} > t_{\rm hold}$.

b) Mit welcher Taktfrequenz kann die modifizierte Schaltung maximal betrieben werden, wenn man die Leitungsverzögerungen außer Acht lässt?


Ohne clock skew kann die maximale Taktfrequenz aus dem kritischen Pfad (von F3 nach F4) berechnet werden:

$$\begin{split} f_{\text{CLK}} &\leq \frac{1}{t_{\text{pcq}} + t_{\text{pd,NOT}} + t_{\text{pd,AND}} + t_{\text{pd,XOR}} + t_{\text{setup}}} \\ &= \frac{1}{10 \, \text{ps} + 20 \, \text{ps} + 40 \, \text{ps} + 50 \, \text{ps} + 40 \, \text{ps}} \\ &= \frac{1}{160 \, \text{ps}} \\ &= 6,25 \, \text{GHz} \end{split}$$

c) Mit welcher Taktfrequenz kann die modifizierte Schaltung maximal betrieben werden, wenn die Leitungsverzögerungen auf den Taktleitungen berücksichtigt werden. Gehen Sie von einer Signalausbreitungsgeschwindigkeit von $2 \cdot 10^8$ m/s aus.

Die effektive Taktperiode zwischen F_3 und F_4 wird um $(4.5\,\mathrm{mm}-2\,\mathrm{mm})/2\cdot10^8\,\mathrm{m/s}=12.5\,\mathrm{ps}$ verlängert. Daher verschiebt sich die Obergrenze für die Taktfrequenz zu $\frac{1}{f_{\mathrm{CLK}}}+12.5\,\mathrm{ps}\geq160\,\mathrm{ps}\Rightarrow f_{\mathrm{CLK}}\leq6.78\,\mathrm{GHz}.$

Gegeben ist folgendes synchrones Schaltnetz inkl. Timing-Charakteristiken:



- a) Nutzt diese Schaltung zeitliche oder räumliche Parallelität? Was wäre notwendig, um das andere Parallelitätsprinzip auszunutzen?
 - Es handelt sich hierbei um zeitliche Parallelität, da die Schaltung in mehrere Unteraufgaben unterteilt wird, die parallel ausgeführt werden (Pipelining). Für die räumliche Parallelität ist eine vervielfachte Hardware nötig. Dafür müssten die Register F_1 , F_2 und F_5 sowie alle Logikgatter dupliziert werden.
- b) Geben Sie die minimale Latenz der Schaltung in Takten und Pikosekunden an. Wie groß kann der Durchsatz ohne Modifikation der Schaltung maximal werden?
 - Um die minimale Latenz und den Durchsatz zu berechnen, muss zunächst die Periodendauer berechnet werden. Die benötigten Zeiten sind dafür in das Schaltdiagramm eingezeichnet.

$$\begin{split} T_1 &= t_{\rm pcq} + t_{\rm pd,AND} + t_{\rm setup} = 10\,\mathrm{ps} + 40\,\mathrm{ps} + 20\,\mathrm{ps} = 70\,\mathrm{ps} \\ T_2 &= t_{\rm pcq} + t_{\rm pd,XOR} + t_{\rm pd,AND} + t_{\rm setup} = 10\,\mathrm{ps} + 50\,\mathrm{ps} + 40\,\mathrm{ps} + 20\,\mathrm{ps} = 120\,\mathrm{ps} \\ T_{\rm max} &= \max(T_1, T_2) = 120\,\mathrm{ps} \end{split}$$

Die minimale Latenz der Schaltung beträgt 2 Takte, was einer Zeit von 240 ps entspricht. Der maximale Durchsatz ohne Modifikation der Schaltung beträgt $\frac{1 \, \mathrm{bit}}{120 \, \mathrm{ps}} = 8,33 \, \mathrm{Gbit/s}$

- c) Wie groß kann der Durchsatz durch Modifikation der Schaltung maximal werden. Dafür stehen ausschließlich Flip-Flops sowie NOT und XOR Gatter zur Verfügung. Wie wirkt sich diese Modifikation auf die Latenz der Schaltung (in Takten und Pikosekunden) aus?
 - Um den Durchsatz der Schaltung zu maximieren, müssen zwei weitere Flip-Flop (F_6, F_7) hinter das XOR Gatter in die Schaltung eingefügt werden. Durch diese Modifikation verändert sich die Latenz der Schaltung von zwei zu drei Takten. Die neue Periodendauer beträgt $T_{\rm max} = t_{\rm pcq} + t_{\rm pd,XOR} + t_{\rm setup} = 10~{\rm ps} + 50~{\rm ps} + 20~{\rm ps} = 80~{\rm ps}$. Dadurch bleibt die Latenz unverändert bei 240 ps. Der maximale Durchsatz steigt hingegen auf $\frac{1~{\rm bir}}{80~{\rm ps}} = 12,5~{\rm Gbit/s}$