

Digitaltechnik

Wintersemester 2017/2018

6. Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT





1. Einleitung
2. Algorithmische Logikminimierung
3. Mehrwertige Logik
4. Zeitverhalten
5. Zusammenfassung

Einleitung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

1000100011111111100100110111100000011001
1001100001101111110011101000000011100100
0110101001000010101001101001000001100101
1100011100010100100110001111111100011101
1110111010011100011110111111001110000110
1000100000110000111101001100111010010010
0001000011011100110110101100101100001101
1001000011001011100001100010111010011111
0111001000101101101111101001000000101011
1111110000001011101011010001010100010101
0111001100111111010000000001001100011110
1110011101011110101010111011011110100011
0010011010010010101000111101010110000010
0000011000010100000110010010101101011010
1111000111100000100111101110100001010011
0000010101010100100000000010110001100011

Rückblick auf die letzte Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT


- ▶ Kombinatorische Logik
 - ▶ Bubble Pushing
 - ▶ Logik-Realisierung mit Basis-Gattern
 - ▶ Karnaugh Diagramme



Harris 2013
Kap. 2.4,2.5,2.7,2.8

7-Segment Anzeige: $\mathbb{B}^4 \rightarrow \mathbb{B}^7$


- ▶ (typ.) vier Eingänge für dargestelltes Zeichen
 - ▶ sieben *unabhängig* ein-/ausschaltbare Segmente
- ⇒ jedes Segment nur für bestimmte Zeichen aktiv



Hexadezimale 7-Segment Anzeige



TECHNISCHE
UNIVERSITÄT
DARMSTADT



Hexadezimale 7-Segment Anzeige

Wahrheitstabelle



TECHNISCHE
UNIVERSITÄT
DARMSTADT

A_3	A_2	A_1	A_0	S_0	S_1	S_2	S_3	S_4	S_5	S_6
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1
1	0	1	0	1	1	1	0	1	1	1
1	0	1	1	0	0	1	1	1	1	1
1	1	0	0	0	0	0	1	1	0	1
1	1	0	1	0	1	1	1	1	0	1
1	1	1	0	1	0	0	1	1	1	1
1	1	1	1	1	0	0	0	1	1	1

Hexadezimale 7-Segment Anzeige

Normalformen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

$$S_0 = \overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} \quad [m_0]$$

$$+ \overline{A_3} \overline{A_2} A_1 \overline{A_0} \quad [m_2]$$

$$+ \overline{A_3} \overline{A_2} A_1 A_0 \quad [m_3]$$

$$+ \overline{A_3} A_2 \overline{A_1} A_0 \quad [m_5]$$

$$+ \overline{A_3} A_2 A_1 \overline{A_0} \quad [m_6]$$

$$+ \overline{A_3} A_2 A_1 A_0 \quad [m_7]$$

$$+ A_3 \overline{A_2} \overline{A_1} \overline{A_0} \quad [m_8]$$

$$+ A_3 \overline{A_2} \overline{A_1} A_0 \quad [m_9]$$

$$+ A_3 \overline{A_2} A_1 \overline{A_0} \quad [m_{10}]$$

$$+ A_3 A_2 A_1 \overline{A_0} \quad [m_{14}]$$

$$+ A_3 A_2 A_1 A_0 \quad [m_{15}]$$

Hexadezimale 7-Segment Anzeige

Normalformen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

$$S_0 = \overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} \quad [m_0]$$

$$+ \overline{A_3} \overline{A_2} A_1 \overline{A_0} \quad [m_2]$$

$$+ \overline{A_3} \overline{A_2} A_1 A_0 \quad [m_3]$$

$$+ \overline{A_3} A_2 \overline{A_1} A_0 \quad [m_5]$$

$$+ \overline{A_3} A_2 A_1 \overline{A_0} \quad [m_6]$$

$$+ \overline{A_3} A_2 A_1 A_0 \quad [m_7]$$

$$+ A_3 \overline{A_2} \overline{A_1} \overline{A_0} \quad [m_8]$$

$$+ A_3 \overline{A_2} \overline{A_1} A_0 \quad [m_9]$$

$$+ A_3 \overline{A_2} A_1 \overline{A_0} \quad [m_{10}]$$

$$+ A_3 A_2 A_1 \overline{A_0} \quad [m_{14}]$$

$$+ A_3 A_2 A_1 A_0 \quad [m_{15}]$$

$$S_0 = (A_3 + A_2 + A_1 + \overline{A_0}) \quad [M_1]$$

$$\cdot (A_3 + \overline{A_2} + A_1 + A_0) \quad [M_4]$$

$$\cdot (\overline{A_3} + A_2 + \overline{A_1} + \overline{A_0}) \quad [M_{11}]$$

$$\cdot (\overline{A_3} + \overline{A_2} + A_1 + A_0) \quad [M_{12}]$$

$$\cdot (\overline{A_3} + A_2 + A_1 + \overline{A_0}) \quad [M_{13}]$$

Hexadezimale 7-Segment Anzeige

Verkürzte Minterm/Maxterm-Schreibweise



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Boole'sche Funktion eindeutig spezifiziert durch
 - ▶ Indizes der 1-Minterme („on set“) bzw.
 - ▶ Indizes der 0-Maxterme („off set“)

⇒ erlaubt kompaktere Schreibweise

Hexadezimale 7-Segment Anzeige

Verkürzte Minterm/Maxterm-Schreibweise



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Boole'sche Funktion eindeutig spezifiziert durch
 - ▶ Indizes der 1-Minterme („on set“) bzw.
 - ▶ Indizes der 0-Maxterme („off set“)

⇒ erlaubt kompaktere Schreibweise

$$\begin{aligned} S_0 &= m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9 + m_{10} + m_{14} + m_{15} \\ &= \sum m(0, 2, 3, 5, 6, 7, 8, 9, 10, 14, 15) \\ &= M_1 M_4 M_{11} M_{12} M_{13} \\ &= \prod M(1, 4, 11, 13) \end{aligned}$$

Hexadezimale 7-Segment Anzeige

Verkürzte Minterm/Maxterm-Schreibweise



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ Boole'sche Funktion eindeutig spezifiziert durch
 - ▶ Indizes der 1-Minterme („on set“) bzw.
 - ▶ Indizes der 0-Maxterme („off set“)

⇒ erlaubt kompaktere Schreibweise

- ▶ *Achtung:* Bezug zu (Reihenfolge der) Eingangsvariablen geht verloren


$$\begin{aligned} S_0 &= m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9 + m_{10} + m_{14} + m_{15} \\ &= \sum m(0, 2, 3, 5, 6, 7, 8, 9, 10, 14, 15) \\ &= M_1 M_4 M_{11} M_{12} M_{13} \\ &= \prod M(1, 4, 11, 13) \end{aligned}$$

Hexadezimale 7-Segment Anzeige

Karnaugh Diagramm



TECHNISCHE
UNIVERSITÄT
DARMSTADT




Hexadezimale 7-Segment Anzeige

Karnaugh Diagramm



TECHNISCHE
UNIVERSITÄT
DARMSTADT



$$\begin{aligned}
 S_0 &= \overline{A_0} \overline{A_2} \\
 &+ A_1 A_2 \\
 &+ A_1 \overline{A_3} \\
 &+ A_0 A_2 \overline{A_3} \\
 &+ \overline{A_1} \overline{A_2} A_3
 \end{aligned}$$

Dezimale 7-Segment Anzeige

Wahrheitstabelle mit Don't Cares



TECHNISCHE
UNIVERSITÄT
DARMSTADT

A_3	A_2	A_1	A_0	S_0	S_1	S_2	S_3	S_4	S_5	S_6
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1
1	0	1	0	*	*	*	*	*	*	*
1	0	1	1	*	*	*	*	*	*	*
1	1	0	0	*	*	*	*	*	*	*
1	1	0	1	*	*	*	*	*	*	*
1	1	1	0	*	*	*	*	*	*	*
1	1	1	1	*	*	*	*	*	*	*

Dezimale 7-Segment Anzeige

Minterm/Maxterm-Schreibweise mit Don't Cares

- ▶ Don't Cares können als 0 oder 1 realisiert werden

⇒ in DNF und KNF gleichermaßen enthalten

$$\begin{aligned} S_0 &= m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9 + d_{10} + d_{11} + d_{12} + d_{13} + d_{14} + d_{15} \\ &= \sum m(0, 2, 3, 5, 6, 7, 8, 9) + \sum d(10, 11, 12, 13, 14, 15) \\ &= M_1 M_4 D_{10} D_{11} D_{12} D_{13} D_{14} D_{15} \\ &= \prod M(1, 4) \prod D(10, 11, 12, 13, 14, 15) \end{aligned}$$

Dezimale 7-Segment Anzeige

Minterm/Maxterm-Schreibweise mit Don't Cares

- ▶ Don't Cares können als 0 oder 1 realisiert werden
- ⇒ in DNF und KNF gleichermaßen enthalten
- ▶ *Achtung:* nur für verkürzte Schreibweise in einem Ausdruck möglich


$$\begin{aligned} S_0 &= m_0 + m_2 + m_3 + m_5 + m_6 + m_7 + m_8 + m_9 + d_{10} + d_{11} + d_{12} + d_{13} + d_{14} + d_{15} \\ &= \sum m(0, 2, 3, 5, 6, 7, 8, 9) + \sum d(10, 11, 12, 13, 14, 15) \\ &= M_1 M_4 D_{10} D_{11} D_{12} D_{13} D_{14} D_{15} \\ &= \prod M(1, 4) \prod D(10, 11, 12, 13, 14, 15) \end{aligned}$$

Dezimale 7-Segment Anzeige

Karnaugh Diagramm mit Don't Cares



TECHNISCHE
UNIVERSITÄT
DARMSTADT



Dezimale 7-Segment Anzeige

Karnaugh Diagramm mit Don't Cares



TECHNISCHE
UNIVERSITÄT
DARMSTADT

$S_0:$

$A_3 A_2$		A_3				
		00	01	11	10	
$A_1 A_0$	00	0 1	4	12 *	8 1	A_0
	01	1	5 1	13 *	9 1	
	11	3 1	7 1	15 *	11 *	
	10	2 1	6 1	14 *	10 *	
		A_2				

$$\begin{aligned}
 &S_0 \\
 &= \overline{A_0} \overline{A_2} \\
 &+ \overline{A_0} A_2 \\
 &+ A_1 \\
 &+ A_3
 \end{aligned}$$

Handwritten notes: $\overline{A_1}$ (above the first two terms), $\overline{A_3}$ (next to the last two terms).

Dezimale 7-Segment Anzeige

Karnaugh Diagramm mit Maxtermen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

$S_0:$		$A_3 A_2$		A_3		
		00	01	11	10	
$A_1 A_0$	00	0	4 0	12 *	8	A_0
	01	1 0	5	13 *	9	
	11	3	7	15 *	11 *	
	10	2	6	14 *	10 *	
		A_2				



Dezimale 7-Segment Anzeige

Karnaugh Diagramm mit Maxtermen



TECHNISCHE
UNIVERSITÄT
DARMSTADT

S_0 :

$A_3 A_2$		A_3			
		00	01	11	10
$A_1 A_0$	00	0	4 0	12 *	8
	01	1 0	5	13 *	9
	11	3	7	15 *	11 *
	10	2	6	14 *	10 *
		A_2			

A_0

$$\begin{aligned} \overline{S_0} &= \overline{A_0} \overline{A_1} A_2 \\ &+ A_0 \overline{A_1} \overline{A_2} \overline{A_3} \end{aligned}$$

$$\begin{aligned} S_0 &= (A_0 + A_1 + \overline{A_2}) \\ &\cdot (\overline{A_0} A_1 A_2 A_3) \end{aligned}$$

Überblick der heutigen Vorlesung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ **Algorithmische Logikminimierung**
- ▶ Vierwertige Logik
- ▶ Zeitverhalten



Harris 2013
Kap. 2.6, 2.2.9

Katz 2005
Kap 3.2

Algorithmische Logikminimierung



TECHNISCHE
UNIVERSITÄT
DARMSTADT


0001010000100011101001101111111101111000
10001100110110101000011100000000011001101
0110101011110100000001001111110111110100
0001010010001101100101100010101101111110
0110110010001101110010000110010011011101
0110111000111001010000001000101101000111
1010001101111100001100101000010000100111
010001100111011110001001101100011011010
1000100010110111110010111000100001010111
1000110100001101001001001101111001111001
0111110111010110000111110011111110010101
0011000110110001111101000100010000011110
01000111111101011010010001010001100111001
0001000011001011110101000100010000001000
1100000001001111110110000001001101100000
1011011011011001110110011001000010111011

Beispiele für Verfahren zur Logikminimierung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- ▶ **Algebraisch:**
 - ▶ Umformen nach Axiomen/Themen
- ▶ **Grafisch:**
 - ▶ Karnaugh Diagramme
 - ▶ Hyperwürfel
- ▶ **Algorithmisch**
 - ▶ exakt: **Quine-McCluskey**
 - ▶ heuristisch: Espresso



⇒ Minimiere Anzahl der zur Darstellung einer Funktion notwendigen Implikanten



- ▶ Grafische Verfahren:
 - ▶ für viele (> 6) Eingänge nicht mehr praktikabel
 - ▶ keine Optimierung zwischen Ausdrücken für mehrere Ausgänge



- ▶ Grafische Verfahren:
 - ▶ für viele (> 6) Eingänge nicht mehr praktikabel
 - ▶ keine Optimierung zwischen Ausdrücken für mehrere Ausgänge
 - ▶ Quine-McCluskey-Methode
 - ▶ berechnet zunächst **alle** möglichen Implikanten
 - ▶ ermittelt **danach** **minimale Teilmenge** für vollständige Überdeckung
- ⇒ Rechenzeit steigt exponentiell mit Anzahl der Eingänge



▶ Grafische Verfahren:


- ▶ für viele (> 6) Eingänge nicht mehr praktikabel
- ▶ keine Optimierung zwischen Ausdrücken für mehrere Ausgänge

▶ Quine-McCluskey-Methode

- ▶ berechnet zunächst *alle* möglichen Implikanten
 - ▶ ermittelt *danach* minimale Teilmenge für vollständige Überdeckung
- ⇒ Rechenzeit steigt exponentiell mit Anzahl der Eingänge

⇒ für wirklich große Probleme (> 50 Variablen) nur Heuristiken sinnvoll

- ▶ geringere Laufzeitkomplexität
- ▶ geringere Lösungsqualität





- ▶ in 1980er Jahren bei IBM und UC Berkeley entwickelt
- ▶ unterstützt auch **mehrere (zusammen optimierte) Ausgänge**
- ▶ Details des Algorithmus hier nicht relevant (vgl. Katz 2005 bzw. Rudell 1986)
- ▶ hier nur Anwendung einer konkreten Implementierung



- ▶ in 1980er Jahren bei IBM und UC Berkeley entwickelt
- ▶ unterstützt auch mehrere (zusammen optimierte) Ausgänge
- ▶ Details des Algorithmus hier nicht relevant (vgl. Katz 2005 bzw. Rudell 1986)
- ▶ hier nur Anwendung einer konkreten Implementierung
 - ▶ <https://embedded.eecs.berkeley.edu/pubs/downloads/espresso>
 - ▶ Anleitung / Quellen auch im Moodle verfügbar
 - ▶ spezielles Dateiformat für boole'sche Funktionen
 - ▶ erlaubt auch exakte Minimierung (als Referenz für Heuristik):
espresso -D exact input.esp > output.esp
espresso -D ESPRESSO input.esp > output.esp



- ▶ relevante Informationen zeilenweise nach **Keywords**
 - .i** Anzahl n_i der Eingänge (erforderlich)
 - .o** Anzahl n_o der Ausgänge (erforderlich)
 - .ilb** Name(n) der Eingänge
 - .ob** Name(n) der Ausgänge
 - .p** Anzahl der Tabellenzeilen
 - .e** Dateiende



- ▶ relevante Informationen zeilenweise nach Keywords
 - .i Anzahl n_i der Eingänge (erforderlich)
 - .o Anzahl n_o der Ausgänge (erforderlich)
 - .ilb Name(n) der Eingänge
 - .ob Name(n) der Ausgänge
 - .p Anzahl der Tabellenzeilen
 - .e Dateiende
- ▶ Wahrheitswertetabelle im ASCII Format
 - ▶ jede Zeile beschreibt einen Implikanten mit n_i Zeichen ...
 - 0 Eingang negiert im Implikanten
 - 1 Eingang nicht-negiert im Implikanten
 - Eingang nicht im Implikanten (kein Minterm)
 - ▶ ... und n_o Ausgangsfunktionen mit je einem Zeichen
 - 0 Implikant im off set des Ausgangs
 - 1 Implikant im on set des Ausgangs
 - Implikant im on set oder off set des Ausgangs (Don't Care)



- ▶ relevante Informationen zeilenweise nach Keywords
 - .i Anzahl n_i der Eingänge (erforderlich)
 - .o Anzahl n_o der Ausgänge (erforderlich)
 - .ilb Name(n) der Eingänge
 - .ob Name(n) der Ausgänge
 - .p Anzahl der Tabellenzeilen
 - .e Dateiende
- ▶ Wahrheitswertetabelle im ASCII Format
 - ▶ jede Zeile beschreibt einen Implikanten mit n_i Zeichen ...
 - 0 Eingang negiert im Implikanten
 - 1 Eingang nicht-negiert im Implikanten
 - Eingang nicht im Implikanten (kein Minterm)
 - ▶ ... und n_o Ausgangsfunktionen mit je einem Zeichen
 - 0 Implikant im off set des Ausgangs
 - 1 Implikant im on set des Ausgangs
 - Implikant im on set oder off set des Ausgangs (Don't Care)
- ▶ „#“ leitet Kommentar ein

Espresso Minimalbeispiel



TECHNISCHE
UNIVERSITÄT
DARMSTADT

xor.esp

```
1 # Espresso description of  $Y = A \text{ xor } B$ 
2 .i 2
3 .o 1
4 .ilb A B # optional
5 .ob Y # optional
6 .p 4 # optional
7 00 0 # optional
8 01 1
9 10 1
10 11 0 # optional
11 .e # optional
```

Espresso 7-Segment Anzeige

Eingabedateien



TECHNISCHE
UNIVERSITÄT
DARMSTADT

sevenseg/s0.esp

```
1  # S0 of 7-segment display
2  .i    4
3  .o    1
4  0000  1
5  0010  1
6  0011  1
7  0101  1
8  0110  1
9  0111  1
10 1000  1
11 1001  1
12 1010  -
13 1011  -
14 1100  -
15 1101  -
16 1110  -
17 1111  -
```

Espresso 7-Segment Anzeige Eingabedateien



TECHNISCHE
UNIVERSITÄT
DARMSTADT

sevenseg/s0.esp

```
1 # S0 of 7-segment display
2 .i 4
3 .o 1
4 0000 1
5 0010 1
6 0011 1
7 0101 1
8 0110 1
9 0111 1
10 1000 1
11 1001 1
12 1010 -
13 1011 -
14 1100 -
15 1101 -
16 1110 -
17 1111 -
```

sevenseg/all.esp

```
1 # 7-segment display
2 .i 4
3 .o 7
4 0000 1111110
5 0001 0110000
6 0010 1101101
7 0011 1111001
8 0100 0110011
9 0101 1011011
10 0110 1011111
11 0111 1110000
12 1000 1111111
13 1001 1111011
14 1010 -----
15 1011 -----
16 1100 -----
17 1101 -----
18 1110 -----
19 1111 -----
```

Espresso 7-Segment Anzeige Ausgabedateien



TECHNISCHE
UNIVERSITÄT
DARMSTADT

```
espresso -D ESPRESSO-sevenseg/s0.esp
```

```
1 # S0 of 7-segment display
2 .i 4
3 .o 1
4 .p 4
5 -0-0 1
6 1- - 1
7 --1- 1
8 -1-1 1
9 .e
```

$\overline{A_2}$ $\overline{A_0}$ A_3
 $A_0 A_2$ A_1

Espresso 7-Segment Anzeige Ausgabedateien



TECHNISCHE
UNIVERSITÄT
DARMSTADT

```
espresso -D ESPRESSO sevenseg/s0.esp
```

```
1 # S0 of 7-segment display
2 .i 4
3 .o 1
4 .p 4
5 -0-0 1
6 1--- 1
7 --1- 1
8 -1-1 1
9 .e
```

```
espresso -D ESPRESSO sevenseg/all.esp
```

```
1 # 7-segment display
2 .i 4
3 .o 7
4 .p 9
5 -0-0 1001100
6 -0-1 0110000
7 --10 1001100
8 -01- 0101001
9 -1-0 0010011
10 --11 1110000
11 --00 0110010
12 -101 1011011
13 1--- 1001011
14 .e
```



- ▶ Mehrwertige Logik
- ▶ Mehrstufige Realisierung
- ▶ Optimierung von Zustandsautomaten
 - ▶ Reduktion der Anzahl der Zustände
 - ▶ Erkennung von äquivalenten Zuständen
 - ▶ Optimierungen der Zustandskodierung

Mehrwertige Logik



TECHNISCHE
UNIVERSITÄT
DARMSTADT

0100110110001101001010110011000110011001
0000010011111011110111101101010110100100
1010110011110011011101100101111101111101
0110001111011001010101110001001000011001
0110000000011111110100100011100110011100
0111100011100101001101010101111000000011
00110000011111111110011011011101110000000
1100101110010101110011010100111101110111
0011010000010000001001000110100100101111
0010110101111010100100100000000101100000
0110011100100001111010110001000001010001
0001100101010111011110001011000011011100
1010101011010010101100101110100000100100
1111011111000100010000111110011111000110
0110100101110100110000111000010100000011
0110100001011101110011000001001101100101



▶ bisher galt:

- ▶ jeder Schaltungsknoten (außer Eingänge) wird von *genau einem* Schaltungselement auf 0 oder 1 getrieben
- ▶ Axiome der boole'schen Algebra basieren auf $\mathbb{B} = \{0, 1\}$

⇒ ignoriert wichtige Teile der Realität

- ▶ Wie breiten sich ungültige Spannungen in Schaltung aus?
- ▶ Können ungültige Spannungsbereiche gezielt eingesetzt werden?



▶ bisher galt:

- ▶ jeder Schaltungsknoten (außer Eingänge) wird von *genau einem* Schaltungselement auf 0 oder 1 getrieben
- ▶ Axiome der boole'schen Algebra basieren auf $\mathbb{B} = \{0, 1\}$

⇒ ignoriert wichtige Teile der Realität

- ▶ Wie breiten sich ungültige Spannungen in Schaltung aus?
- ▶ Können ungültige Spannungsbereiche gezielt eingesetzt werden?

⇒ Unterscheidung von zwei weiteren Logikwerten zwischen 0 und 1

- X mehrfach getrieben (fehlerhaft)
- Z ungetrieben (gezielt)



► bisher galt:

- jeder Schaltungsknoten (außer Eingänge) wird von *genau einem* Schaltungselement auf 0 oder 1 getrieben
- Axiome der boole'schen Algebra basieren auf $\mathbb{B} = \{0, 1\}$

⇒ ignoriert wichtige Teile der Realität

- Wie breiten sich ungültige Spannungen in Schaltung aus?
- Können ungültige Spannungsbereiche gezielt eingesetzt werden?

⇒ Unterscheidung von zwei weiteren Logikwerten zwischen 0 und 1

- X mehrfach getrieben (fehlerhaft)
- Z ungetrieben (gezielt)


► *Achtung:*

- nicht mit „Don't Care“ (*) verwechseln
- tatsächliche Spannung *kann* auch im 0- oder 1-Bereich liegen, das Schaltungsdesign stellt dies aber nicht sicher

Konkurrierende Ausgänge: X




- ▶ mehrere (unabhängige) Treiber für den selben Schaltungsknoten
 - ▶ Konflikt, sobald Treiber in entgegengesetzte Richtung ziehen
 - ▶ instabil: abhängig von Betriebsspannung, Temperatur, etc.
 - ▶ destruktiv: Kurzschluss verursacht hohen Energieverbrauch
 - ▶ fast immer ein Entwurfsfehler
 - ▶ bspw. doppelte Zuweisung in Hardwarebeschreibung
- ⇒ Konflikt-Quelle muss in Simulation leicht nachvollziehbar sein



Tristate-Buffer: Z



TECHNISCHE
UNIVERSITÄT
DARMSTADT




EN	A	Y
0	0	Z
0	1	Z
1	0	0
1	1	1

- ▶ zusätzliches Enable-Signal an Buffer
 - ▶ EN=1: Funktion wie normaler Buffer
 - ▶ EN=0: Ausgang hochomig (offen, ungetrieben, floating, high-impedance)
- ▶ *Achtung:* $Z \neq 0$

Tristate-Buffer für Busse

- ▶ mehrere Treiber an gemeinsamer Leitung
- ▶ zu jedem Zeitpunkt *genau ein* aktiver Treiber
- ▶ erlaubt Wechsel der Kommunikationsrichtung




Tristate-Buffer für




TECHNISCHE
UNIVERSITÄT
DARMSTADT

<i>S</i>	<i>A</i>	<i>B</i>	<i>Y</i>
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	



Tristate-Buffer für Multiplexer


<i>S</i>	<i>A</i>	<i>B</i>	<i>Y</i>
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1





- ▶ Resolutionstabellen definieren Ausbreitung von X und Z
- ▶ mehr Konvention (für Simulator) als physikalische Realität
- ▶ bspw. IEEE 1164:


A/B	X	0	1	Z
X	X	X	X	X
0	X	0	X	0
1	X	X	1	1
Z	X	0	1	Z



- ▶ Resolutionstabellen definieren Ausbreitung von X und Z
- ▶ mehr Konvention (für Simulator) als physikalische Realität
- ▶ bspw. IEEE 1164:

A/B	X	0	1	Z
X	X	X	X	X
0	X	0	X	0
1	X	X	1	1
Z	X	0	1	Z

A/B	X	0	1	Z
X	X	0	X	X
0	0	0	0	0
1	X	0	1	X
Z	X	0	X	X





- ▶ Resolutionstabellen definieren Ausbreitung von X und Z
- ▶ mehr Konvention (für Simulator) als physikalische Realität
- ▶ bspw. IEEE 1164:

A/B	X	0	1	Z
X	X	X	X	X
0	X	0	X	0
1	X	X	1	1
Z	X	0	1	Z

A/B	X	0	1	Z
X	X	0	X	X
0	0	0	0	0
1	X	0	1	X
Z	X	0	X	X

A/B	X	0	1	Z
X	X	X	1	X
0	X	0	1	X
1	1	1	1	1
Z	X	X	1	X





- ▶ Resolutionstabellen definieren Ausbreitung von X und Z
- ▶ mehr Konvention (für Simulator) als physikalische Realität
- ▶ bspw. IEEE 1164:

A/B	X	0	1	Z
X	X	X	X	X
0	X	0	X	0
1	X	X	1	1
Z	X	0	1	Z

A/B	X	0	1	Z
X	X	0	X	X
0	0	0	0	0
1	X	0	1	X
Z	X	0	X	X

A/B	X	0	1	Z
X	X	X	1	X
0	X	0	1	X
1	1	1	1	1
Z	X	X	1	X

A	Y
X	X
0	1
1	0
Z	X






0010111011101000011011101000001100010110
1110000100000001001101110100111011101000
0001000110101100010011000011110001011001
0101000000011101001101100011011111011110
1111100010010110010000011000101111011101
0001110101100101111111011100111100000101
0011101001100010001111010111111101100100
01110011010100001101001111010111010010001001
0111001000001010010001000001101011110110
0100001110100001110111010100111111001100
1111100010010110000010000111100100000110
1010110110000110110011100011010100100000
0111101100111101001000110001000010100011
1011111000000010001101110100011110011010
1010010011000011111001111011001001000001
1010111101110001010001111111001101110000




- ▶ Eingängen
- ▶ Ausgängen
- ▶ Spezifikation der realisierten (boolschen) Funktion
- ▶ Spezifikation des Zeitverhaltens





- ▶ Werte der Ausgänge hängen nur von Werten an Eingängen ab
- ▶ reale Schaltungselemente benötigen **aber endliche Zeit**, um Änderung am Eingang auf Ausgang zu übertragen
 - ▶ bspw. für Umladen von **CMOS Gate-Kapazitäten**






- ▶ Werte der Ausgänge hängen nur von Werten an Eingängen ab
- ▶ reale Schaltungselemente benötigen aber endliche Zeit, um Änderung am Eingang auf Ausgang zu übertragen
 - ▶ bspw. für Umladen von CMOS Gate-Kapazitäten

⇒ Zentrale Fragen

- ▶ Gibt es funktional äquivalente Schaltungen mit **geringerer Verzögerung**?
- ▶ Wann sind die **Ausgänge stabil**?






- ▶ Werte der Ausgänge hängen nur von Werten an Eingängen ab
- ▶ reale Schaltungselemente benötigen aber endliche Zeit, um Änderung am Eingang auf Ausgang zu übertragen
 - ▶ bspw. für Umladen von CMOS Gate-Kapazitäten

⇒ Zentrale Fragen

- ▶ Gibt es funktional äquivalente Schaltungen mit geringerer Verzögerung?
- ▶ Wann sind die Ausgänge stabil?
- ▶ Timing-Analyse anspruchsvoll, denn
 - ▶ Eingang kann Ausgang über verschiedene Pfade beeinflussen
 - ▶ Verzögerung kann für steigende/fallende Flanken unterschiedlich sein
 - ▶ Verzögerungen im (Sub-)Nanosekundenbereich




Ausbreitungs- und Kontaminationsverzögerung

propagation and contamination delay

t_{pd} maximale Zeit vom Eingang zum Ausgang (**Ausbreitungsverzögerung**)

t_{cd} minimale Zeit vom Eingang zum Ausgang (**Kontaminationsverzögerung**)





- ▶ Ursachen für Verzögerung
 - ▶ Kapazitäten, Induktivitäten und Widerstände in der Schaltung
 - ▶ Lichtgeschwindigkeit als maximale Ausbreitungsgeschwindigkeit: 30 cm/ns
- ▶ Warum können t_{pd} und t_{cd} unterschiedlich sein?
 - ▶ unterschiedliche Verzögerungen für steigende ($t_{pd,LH}$) und fallende ($t_{pd,HL}$) Flanken
 - ▶ mehrere Ein- und Ausgänge mit unterschiedlich langen Pfaden
 - ▶ Schaltungen werden
 - ▶ ... langsamer bei Erwärmung
 - ▶ ... schneller bei Abkühlung

MOTOROLA SEMICONDUCTOR TECHNICAL DATA

Dual Complementary Pair Plus Inverter


The MC14007UB multi-purpose device consists of three N-channel and three P-channel enhancement mode devices packaged to provide access to each device. These versatile parts are useful in inverter circuits, pulse-shapers, linear amplifiers, high input impedance amplifiers, threshold detectors, transmission gating, and functional gating.

- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power TTL Loads or One Low-power Schottky TTL Load Over the Rated Temperature Range
- Pin-for-Pin Replacement for CD4007A or CD4007UB
- This device has 2 outputs without ESD Protection. Anti-static precautions must be taken.

MC14007UB



L SUFFIX
CERAMIC
CASE 632



P SUFFIX
PLASTIC
CASE 646




D SUFFIX
SOIC
CASE 751A

ORDERING INFORMATION

Beispiele aus der Praxis: $t_{pd,HL} \approx 36 \text{ ns}$




TECHNISCHE
UNIVERSITÄT
DARMSTADT




Beispiele aus der Praxis: $t_{pd,LH} \approx 18 \text{ ns}$



TECHNISCHE
UNIVERSITÄT
DARMSTADT



Kritische (lange) und kurze Pfade



$$t_{pd,Y} = \max(t_{pd,AND} + t_{pd,OR} + t_{pd,AND}, \\ t_{pd,OR} + t_{pd,AND}, \\ t_{pd,AND})$$

$$= 2t_{pd,AND} + t_{pd,OR}$$

Kritischer Pfad

$$t_{cd,Y} = \min(t_{cd,AND} + t_{cd,OR} + t_{cd,AND}, \\ t_{cd,OR} + t_{cd,AND}, \\ t_{cd,AND})$$

$$= t_{cd,AND}$$

Kurzer Pfad



- ▶ eine Änderung eines Eingangs verursacht mehrere Änderungen des Ausgangs
- ▶ können durch geeignete Entwurfsdisziplin entschärft werden
 - ▶ Ausgänge nur zu bestimmten Zeiten auswerten (synchroner Entwurf)
 - ▶ Pfade modifizieren / hinzufügen
 - ▶ nicht alle Störimpulse können eliminiert werden (bspw. gleichzeitiges Schalten mehrerer Eingänge)
- ▶ können durch Timing und Karnaugh-Diagramme analysiert werden



Beispiel für Störimpuls: Erkennen

$$\overline{A}\overline{B} +$$



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- Was passiert, wenn (A, B, C) von $(0, 1, 1)$ nach $(0, 0, 1)$ schaltet?



Y:



		A			
C	AB	00	01	11	10
C	0	1			
	1	1	1	1	
		B			

Beispiel für Störimpuls: Beheben



TECHNISCHE
UNIVERSITÄT
DARMSTADT

- Kritische Stelle im Karnaugh-Diagramm mit zusätzlichem Implikanten $\bar{A}C$ überdecken



Y :

		A			
		00	01	11	10
C	AB				
0		1			
1		1	1	1	

Handwritten pink annotations: $\bar{A}C$ with an arrow pointing to the 1 in the $C=1, AB=00$ cell, and a pink oval around the 1 in the $C=1, AB=01$ cell.

Zusammenfassung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

1101110010011111000001010101101010101111
1111010000011011001001110001001011001011
0100000100011110011010101010000110001100
1100011101100100010010101110011000011101
1111001000101111010110010000001100011010
0010000000000010011111100100000001100101
1100110100000000001101101100110110111001
0011011001001100000101111011010001101110
0101110000110110001101000001110010110010
0100110011011110101101000000111110011101
0110011110110001011100111010000101111101
0011011011111100010101100111110100100000
0111010100101011100111101100111110001111
0111001110110011101001101101111000101100
1011110101101101010100000010101001100000
1111110000111011101111000101011001101100



- ▶ Kombinatorische Logik
 - ▶ Algorithmische Logikminimierung
 - ▶ Vierwertige Logik
 - ▶ Zeitverhalten

- ▶ Nächste Vorlesung behandelt
 - ▶ Sequentielle Schaltungen