
Digitaltechnik Wintersemester 2017/2018 11. Vorlesung





Inhalt



- 1. Einleitung
- 2. Mehr SystemVerilog für kombinatorische Logik
- 3. SystemVerilog für sequentielle Logik
- 4. SystemVerilog für Zustandsautomaten
- 5. SystemVerilog für parametrisierte Module
- 6. SystemVerilog für Testumgebungen
- 7. Zusammenfassung

Einleitung



101001110011011110010101111111101011011	1
110110011010001110001111010110110100101	0
001101100010110001000001110101011010010	0 (
110011100011000110111100111101110010110	0 (
10011001100100100101111001001111111000010	0 (
1001101100100000010111111111101110110011	0
010000110011110110011010011110110010000	0 (
0101010110100101000001101001000111111101	0
00111010000101011100100011111101110110	1
100110010101111110101001000100110101101	1
01011000011111101000001111110001001	1
101101111101011011100011100111011101100	1
10011000000110110100010000010110000000	0 (
101101100101111001001100111001101101101	0 (
111100010000110010001000100010011011000	1
000111111010100100011010000001011100111	1

Organisatorisches



- Zusammenlegung von Übungsgruppen ab KW 02
 - G20 → G12
 - Do 13:30-15:10 S103/313
 - Tobias Stöckert
 - Michael Tilli
- Klausurvorbereitung
 - Anmeldung für Fachprüfung bis 31.01.2018
 - erwartete Bearbeitungszeit für Ü1 bis Ü5 ergänzt
 - SystemVerilog Syntax-Blatt bis Ende KW02 im Moodle verfügbar
 - Wiederholung spezifischer Fragen am 05.02.18
 - ⇒ Themen im Moodle vorschlagen

Nicht nochmal Plätzchen backen



 Aktualisierung im der Back-Pipeline im Moodle verfügbar (V10)



Rückblick auf die letzte Vorlesung



- Historie von Hardwarebeschreibungssprachen
- SystemVerilog für kombinatorische Logik
- SystemVerilog Modulhierarchie



Harris 2013 Kap. 4.1-4.3

Wiederholungs-Bedarf laut Moodle Abfrage und Übungen



- Details zu <signal>[<range>]
- Struktur- und Verhaltensbeschreibung
- Operatoren und Präzedenzen
- Installation / Verwendung der Simulations und Synthesetools

Wiederholung: Bindung von Operatoren (Präzedenz)



г٦	
ᆫᆚ	

Zugriff auf Vektorelement (höchste Präzedenz)

unäre Operatoren: NOT, Negation, Reduktion

Multiplikation, Division, Modulo

Addition, Subtraktion

logischer und arithmetischer Shift

Vergleich

gleich, ungleich

bitweise AND, NAND

bitweise XOR, XNOR

bitweise OR, NOR

logisches AND (Vektoren sind genau dann wahr,

logisches OR wenn wenigstens ein Bit 1 ist)

ternärer Operator

Konkatenation (niedrigste Präzedenz)


Simulations und Synthesetools



- Anleitung im Markdown Format
- Icarus-Verilog Installer setzt PATH unter Windows nicht
- Skripte wurden aktualisiert
- Skripte werden aus Kommandozeile aufgerufen

Simulation von SystemVerilog Icarus-Verilog + GTKWave






```
1 > cd sv/examples
2 > ../bin/sim.sh nand3_tb nand3_tb.sv nand3.sv inv.sv and3.sv
VCD info: dumpfile nand3_tb.vcd opened for output.
4 FINISHED nand3_tb
5 GTKWave Analyzer v3.3.86 (w)1999-2017 BSI
6
7 [0] start time.
8 [8000] end time.
```

Synthese von SystemVerilog Yosys + GraphViz





```
cd sv/examples
color="block"> cd sv/examples
color="block"> color="block"> color="block"> color="block"> color="block"> color="block"> sv/examples
color="block"> color="block"> color="block"> color="block"> sv/examples
color="block"> color="
```

Überblick der heutigen Vorlesung



- Mehr SystemVerilog für kombinatorische Logik
- SystemVerilog f
 ür sequentielle Logik
- SystemVerilog für Zustandsautomaten
- SystemVerilog f
 ür parametrisierte Module
- SystemVerilog für Testumgebungen



Harris 2013 Kap. 4.4-4.8 Seite 190 - 218

Mehr SystemVerilog für kombinatorische Logik



1000111010111001001111001110111110001	000
1010101000100011001001111010110010001	001
0111010111000101011010110010010010110	011
1010110000011001101110010010100000101	110
1000011010001001110010011000100010010	110
001101010000100000000101011011001001	110
0110000101101010101111001010100100000	000
0001110000001011110010111101010100001	000
00011100010010011111111111000111011101	101
1111001111111010110110100010101011100	110
000111101111101100101101010100000011	110
0001101011101101000011101111111111111	110
0011001110110101000100010110101111110	000
0110001011001100011111011011001101110	010
100000110000000000010110100011000000	011
01001001110001100001010001100001111	100

Auswahl wichtiger Datentypen



- ▶ bit = {1'b0, 1'b1} (zweiwertige Logik)
- ▶ logic = {1'b0, 1'b1, 1'bx, 1'bz} (vierwertige Logik)
- ▶ int = $\{-2**31, ..., 2**31-1\}$ = bit signed [31:0]
- ▶ integer = $\{-2**31, ..., 2**31-1\}$ = logic signed [31:0]
- ▶ enum = Aufzählung symbolischer Werte (bspw. für endliche Automaten)
- ▶ time, real, typedef, struct, ...

Vektoren und Arrays

13



```
vecarr.sv
     // Deklaration
     logic [7:0] bitVector = 8'hAB; // 8 bit Vektor [MSB:LSB]
                 bitArray [0:7]; // 8 bit Array [first:last]
     logic
3
     // Zugriffe / Modifikation
     initial begin
       #1 bitVector = 8'hCD; // alle Vektorbits überschreiben
7
       #1 bitVector[5] = 1'b1; // Vektorbits einzeln überschreiben
       #1 bitVector[3:0] = 4'hF: // Vektorbereich überschreiben
10
       // Arrays-Zugriff nur elementweise möglich
11
       for (int i=0; i<$size(bitArray); i++) #1 bitArray[i] = bitVector[i];</pre>
12
     end
```

Signals	Waves	-																					
Time)	1	ns	2 1	15	3	ns 4	ns 5	ns	6	ns	7	ns	: 8	n	5 9	n		LO	ns 11	ns	5 1	2
bitVector[7:0] =	AB		CD		ED		EF		1				Ϊ		Τ		İ				Ï		
bitArray[7:0] =	xxxxx	xxx						xxxxxxx1	ХX	xxxx11	Х×	xxx111	X	xxx1111	7	xx01111	X	×10111	1	x1101111	1	110111	1

Vektoren-Operationen



```
vecop.sv
   module vecop(input logic [3:0] A, input logic [3:0] B,
                output logic U, V, output logic [3:0] W,
2
                output logic [1:0] X. output logic [5:0] Y.
3
               output logic [7:0] Z);
4
5
     // Reduktion
6
7
     // logische Verknüpfung
     assign V = A \&\& B; // V = (A[0] | A[1] | A[2] | A[3])
10
                          // & (B[0] | B[1] | B[2] | B[3])
11
12
     // bitweise Verknüpfung
13
     assign W = A & B; // W[0] = (A[0] \& B[0]), W[1] = (A[1] \& B[1])
14
                          // W[2] = (A[2] \& B[2]), W[3] = (A[3] \& B[3])
15
16
     // Konkatenation
17
     assign \{X,Y\} = \{A,B\}; // X = A[3:2], Y[5:4] = A[1:0], Y[3:0] = B
18
19
     // (unsigned) Arithmetik
20
     assign Z = A * B:
21
22
23
   endmodule
```


Einschränkungen von Arrays



- nicht als Ports verwendbar
- ▶ kein "part select", bspw. assign bitArray[3:0] = 4'hF;
- keine Zuweisung ganzer Arrays, bspw. assign bitArray2 = bitArray;
- keine Initialisierung bei der Deklaration
- keine Reduktion / Konkatenation
- keine bitweisen / logischen / arithmetischen Operationen

Speicher als Vektor-Arrays





10.01.2017 | TU Darmstadt | Andreas Engel | 11. Vorlesung Digitaltechnik | 18 / 49

Fallunterscheidungen (case) Siebensegment-Anzeige




```
sevenseg.sv
                                                                        A_3 A_2 A_1 A_0
   module sevenseg (input logic [3:0] A.
                       output logic [6:0] S);
      always_comb case (A)
               0: S = 7'b011 1111:
                                                                               S_{\mathsf{n}}
               1: S = 7'b000_0110;
               2: S = 7'b101 1011:
               3: S = 7'b100 1111:
                                                                                    S_1
               4: S = 7'b110_0110;
               5: S = 7'b110 1101:
                                                                               S_6
               6: S = 7'b111 1101:
10
               7: S = 7'b000_0111;
11
               8: S = 7'b111 1111:
12
                                                                                    S_2
               9: S = 7'b110_1111;
13
        default: S = 7'b000_0000;
14
      endcase
15
                                                                               S_3
   endmodule
16
```

- case darf nur in always Blöcken verwendet werden
- ▶ für kombinatorische Logik müssen alle Eingabe-Optionen abgedeckt werden
- explizit oder per default ("alle anderen")

Fallunterscheidungen (casez) Prioritätsencoder





Eigenschaften von assign und always_comb



- Reihenfolge im Quellcode nicht relevant
 - "nebenläufige Signalzuweisungen" (concurrent signal assignments)
 - Achtung: das gilt nicht (immer) für Signalzuweisungen innerhalb von always_comb Blöcken
- werden immer ausgeführt, wenn sich ein Signal auf der rechten Seite ändert
 - interne Zustände, die nicht (transitiv) von aktuellen Eingängen abhängen, können nicht dargestellt werden
 - ⇒ für sequentielle Logik ist anderes Sprachkonstrukt notwendig

SystemVerilog für sequentielle Logik



100111110011001100111011	0110010100111001
010111111011100101000101	
110000001001100110101101	0101100001111000
001100010101100111000111	1010011010100101
011100000011110011110100	0001100010011001
010010000100101001110100	0111001011100011
000100001000000001000011	1000100010111001
000110111000110110 0011 01	1111101110100110
101100111010010100001011	1001001111111011
01110011110011010110111	1110111101010101
010001001110000111011011	0000101000000100
011001011010101010001101	1011011001100100
01010100011000100100001	0001010010110011
111100000100001011010000	1011010100100101
100110000110111010011101	
010010111100001010101000	0111000011100011

Grundkonzept von always Blöcken



- ▶ always <instruction> führt eine Instruktion als Endlosschleife aus
- durch Klammerung (begin end) werden Instruktionen zusammengefasst
- alle always Blöcke werden parallel (nebenläufig) ausgeführt
- ohne explizite Verzögerungsangaben wird die simulierte Systemzeit (abgesehen von "Deltazyklen") durch die Ausführung nicht erhöht
- # <tval> verzögert die Ausführung des umgebenden always blocks

```
Delay.java
                               delay.sv
boolean a:
                          logic a;
while (true) {
                          always begin
  a = true;
                            a = 1:
  Thread.sleep(1):
                                                       ) 1 hs 2 hs 3 hs 4 hs
                            #1:
  a = false;
                            a = 0:
  Thread.sleep(2);
                            #2:
                       6
                          end
                       7
                       8
                          logic b=0:
                          always #0.5 b=!b;
                      10
```

Interpretation von Verzögerungszeiten



- 'timescale <base> / <precision> vor Modul spezifiziert
 - ► Zeitbasis (<base>), mit der die Verzögerungsangabe (<tval>) multipliziert wird
 - ► Genauigkeit (⟨precision⟩), auf welche die Verzögerungszeit gerundet wird
- für <tval> kann arithmetischer Ausdruck verwendet werden, der auch von variablen Signalen abhängig sein darf

Warten auf Ereignisse




- @ <expr> wartet auf Änderung von kombinatorischem Ausdruck <expr>
- @(posedge <expr>) wartet auf steigende Flanke von <expr> $(0 \rightarrow 1, x \rightarrow 1, z \rightarrow 1, 0 \rightarrow z, 0 \rightarrow x)$
- @(negedge <expr>) wartet auf fallende Flanke von <expr> $(1 \rightarrow 0, x \rightarrow 0, z \rightarrow 0, 1 \rightarrow z, 1 \rightarrow x)$
- @(<event> or <event>) wartet auf Eintreten eines der aufgelisteten Ereignisse
 - or kann auch durch, ersetzt werden
 - wird auch als Sensitivitätsliste bezeichnet
- @* wartet auf Änderung eines der im always Block gelesen Signale
- ▶ Warte-Statements können an beliebiger Stelle im always Block stehen

Warten auf Ereignisse



```
events.sv
   logic
           a=0, b=0;
   always
           #3
                          a=!a:
   always #10
                          b = !b:
3
4
           c,d,e,f,g;
   logic
5
   always @a
                          c=a^b;
   always @(posedge a) d=a^b;
           @(negedge a) e=a^b;
   always
   always @(a,b)
                          f=a^b;
   always
           @*
                          g=a^b;
10
11
   logic
           h=0, i=0;
12
           @(a&b)
   always
                             h = !h:
13
   always @(posedge a&b) i=!i;
14
```



Zuweisungssequenzen in always Blöcken



- blockierende Zuweisungen: <signal> = <expr>;
 - <expr> wird ausgewertet und an <signal> zugewiesen, bevor n\u00e4chste Zuweisung behandelt wird
 - blockierende Zuweisungen werden in gegebener Reihenfolge (sequentiell) abgehandelt
- Nicht-blockierende Zuweisungen: <signal> <= <expr>;
 - <expr> aller nicht-blockierenden Zuweisungen in einer Sequenz werden ausgewertet, aber noch nicht an <signal> zugewiesen
 - Zuweisung an <signal> erfolgt erst bei Fortschreiten der Systemzeit (# oder @)
 - ⇒ nicht-blockierende Zuweisungen werden nebenläufig (parallel) abgehandelt

Zuweisungssequenzen in always Blöcken



```
non_blocking.sv
      logic [3:0] a = 0;
      always #10 a++;
2
3
      logic [3:0] b,c,d,
                     e,f,g;
5
      always @a begin
        b \le a+2;
7
         c \le b:
           = a+2;
10
            = d:
11
12
            = c;
13
         #1:
14
               с;
15
      end
16
```

Time a[3:0]	s 30 ns 31 2 3	ns
b[3:0] c[3:0]	4 5 3 4	
d[3:0] e[3:0]	4)5	
f[3:0] g[3:0]	2)3)4

Einmalige und kombinatorische Ausführung



- ▶ initial <instruction>
 - entspricht always begin <instruction> @(0); end
 - ⇒ für Initialisierung in der Simulation verwenden
- always_comb <instruction>
 - verbessert always @* <instruction>
 - einmalige Ausführung zu Beginn der Simulation, auch wenn sich Eingabesignale noch nicht geändert haben
 - Fehlermeldung, wenn selbes Signal aus verschiedenen always_comb Blöcken geschrieben werden soll
 - ⇒ für (komplexe) kombinatorische Logik (for, if else, case, casez) verwenden
 - Achtung: lcarus-Verilog unterstützt always_comb (noch) nicht
 - ⇒ wird durch always @* ersetzt

Modellierung von Speicherelemente always Blöcke für Latches und Flip-Flops




```
1 latch.sv

1 module latch (input logic CLK,D,
2 output logic Q);
3 
4 always_comb if (CLK) Q <= D;
5 
6 endmodule</pre>
```











Spezialisierte always Blöcke für Speicherelemente



- always_latch <instruction>
 - entspricht always_comb <instruction>
 - Achtung: Latches werden in synchronen Schaltungen kaum benutzt
 - ⇒ idR. durch Fehler in der HDL-Beschreibung verursacht
- always_ff <instruction>
 - entspricht always <instruction>
 - vergleichbare Verbesserungen wie bei always_comb
- ⇒ Synthese-Tools erkennen Absicht des Designers besser und k\u00f6nnen bei ungeeigneter HDL-Beschreibung warnen

Rücksetzbare Flip-Flops



```
dffar.sv

// asynchron rücksetzbar

module dffar (input logic CLK,RST,D,
output logic Q);

always_ff @(posedge CLK, posedge RST)
if (RST) Q <= 0;
else Q <= D;

endmodule
```

```
CLK
D
C
S47
R
S_DFF_PP0_
Q
Q
```

```
dffr.sv

// synchron rücksetzbar

module dffr (input logic CLK,RST,D,


output logic Q);

always_ff @(posedge CLK)

if (RST) Q <= 0;

else Q <= D;

endmodule
```



Flip-Flop mit Taktfreigabe




```
module dffe (input logic CLK,RST,EN,D, output logic Q);

always_ff @(posedge CLK)

if (RST) Q <= 0;

else if (EN) Q <= D;

endmodule</pre>
```



Allgemeine Regeln für Signalzuweisungen (synchrone sequentielle Logik)



- interne Zustände
 - innerhalb von always_ff @(posedge CLK)
 - mit nicht-blockierende Zuweisungen
 - möglicht nur ein/wenige Zustände pro always block
- einfache kombinatorische Logik durch nebenläufige Zuweisungen (assign)
- komplexere kombinatorische Logik:
 - innerhalb von always_comb
 - mit blockierenden Zuweisungen
- ein Signal darf nicht
 - von mehreren nebenläufigen Prozessen (assign oder always) beschrieben werden
 - innerhalb eines always Blocks mit blockierenden und nicht-blockierenden Zuweisungen beschrieben werden

SystemVerilog für Zustandsautomaten



01111101100011011000010100000011011000	10
11001111101100001110001000011111110100	0 1
1001011001110111111010010000101101000	11
0010111000111111101100111100001011001001	10
01011110010100010110011011000010100011	00
1101111101111010111101010101111001111	0 1
11000000111001100001110101000011010100	00
11011100000010100001000110110110111	0 0
110101111110000000111111100111101000000	10
10111001110111010010011100000010011111	10
01000011001000111111	11
110010110001110101111111000101011011011	10
00001110111100101111	0 1
100011101110100111101100111100011101010	0 1
011100101011111111001001100000011001111	00
01000000110011001101110001100111100100	00


Grundidee für FSM-Modellierung




- Logikvektor oder enum für Zustände
- rücksetzbares Flip-Flop als Zustandsspeicher
- kombinatorische next-state Logik per case in always_comb
- kombinatorische Ausgabe-Logik per nebenläufiger Zuweisungen

Moore- und Mealy-Automat für 1101 Mustererkennung







Moore FSM für 1101 Mustererkennung



```
pattern/moore.sv
   module moore (input logic CLK, RST, A, output logic Y);
     logic [2:0] state, nextstate;
     always_ff @(posedge CLK) state <= RST ? 0 : nextstate;
     // next state logic
     always_comb case (state)
       0:
                 nextstate = A ? 1 : 0:
       1:
                nextstate = A ? 2 : 0;
       2:
                nextstate = A ?
10
           nextstate = A ? 4 : 0:
       default: nextstate = A ? 2 : 4:
12
     endcase
13
14
     // output logic
15
16
     assign Y = state == 4:
   endmodule
17
                                                 10 ns
Time
     CLK
     RST
state[2:0]
                              2
                                                                      13
```

Mealy FSM für 1101 Mustererkennung



```
module mealy (input logic CLK, RST, A, output logic Y);
2
     logic [1:0] state, nextstate;
3
     always_ff @(posedge CLK) state <= RST ? 0 : nextstate;</pre>
     // next state logic
     always comb case (state)
       0:
            nextstate = A ? 1 : 0:
                nextstate = A ? 2 : 0:
            nextstate = A ? 2 : 3:
10
       default: nextstate = A ? 1 : 0;
11
     endcase
12
13
14
     // output logic
15
     assign Y = state == 3 && A;
   endmodule
                                               10 ns
Time
     CLK
     RST
          XXX 0
state[1:0]
```

pattern/mealy.sv

SystemVerilog für parametrisierte Module



1011111100001011001010000111011101000	011
0100011011011010010011101111011110001	001
1110101000010101000110001111101100001	010
01101000010101001101001101111010111101	101
1010000011101010111100101101100101100	111
0001110011011111101100011011000111111	100
00000000101010101100011000110010101	010
000011011000111011 0101 100001110000110	110
1010001100010011101110000110010001100	001
00111111000110110110111110101010110001	010
11010100010010111010111010100110000101	000
1010011011111111101100100011100100101	100
0100101101100100101000001111011101110	001
100110001000010000001110011101011	010
100010100000000110011110111100101111	010
1110100111000111110010110000101100011	001

Parametrisierte Module



- ▶ neben Ein- und Ausgaben kann Modulschnittstelle auch parameter definieren
 - parametrisierte Eigenschaften werden bei Instanziierung durch konkrete Werte ersetzt
 - zur Laufzeit nicht änderbar.
 - vergleichbar mit C-Präprozessor oder Java-Generics
- typische Parameter: Port-Breite, Speichertiefe, ...

Iterative / Optionale Instantiierung



- Anzahl von Submodulen hängt oft von Parameter ab
- ⇒ generische Instanziierung mit if else und for notwendig

```
shift_reg.sv
   module shift_reg #(parameter WIDTH=8,
                        parameter DEPTH=32)
                      (input logic CLK, RST,
                        input logic [WIDTH-1:0] D,
                        output logic [WIDTH-1:0] Q):
     logic [WIDTH-1:0] c [0:DEPTH];
     assign c[0] = D:
     assign Q = c[DEPTH]:
10
     genvar i; // für Schleife im generate-Block
11
12
     generate // für SystemVerilog optional
       for (i=0; i<DEPTH; i=i+1) begin</pre>
13
          register #(WIDTH) r (.CLK(CLK), .RST(RST), .D(c[i]), .Q(c[i+1])):
14
       end
15
     endgenerate
16
   endmodule
17
```

SystemVerilog für Testumgebungen



10111011	11011	011111	111010100010001011011
01110010	11100	001101	101010010111110101100
00011110	00111	011100	0001110100011110001111
10100011	10001	001111	001111011010111001100
11101001	00000	000110)110100100101111100110
	00010	110100)110110111110010101110
10111011	01000	100010	0011010101101000000001
01111001	10011	100000)110 001011101011011100
10000010	11101	011101	011011100100110100110
10011101	00110	111011	010101001110100100101
	01011	011110)111101100110000011100
1101101(10011	110001	001100111110000101010
11100011	10100	000111	00011000001000010011
01010110	11111	111010)100001101100101011100
01011100	11110	001101	101011111000011011000
00111010	01111	010001	000100001000111110110

Testumgebungen



- HDL-Programm zum Testen eines anderen HDL-Moduls
 - im Hardware-Entwurf schon lange üblich
 - ... seit einigen Jahren auch im Software-Bereich (JUnit etc.)
- Getestetes Modul
 - Device under test (DUT), Unit under test (UUT)
- Testrahmen werden nicht synthetisiert
 - Nur für Simulation benutzt
- Arten von Testrahmen
 - ► Einfach: Legt nur feste Testdaten an und zeigt Ausgaben an
 - Selbstprüfend: Prüft auch noch, ob Ausgaben den Erwartungen entsprechen
 - Selbstprüfend mit Testvektoren: Auch noch mit variablen Testdaten

Beispiel



silly/function.sv

Einfacher Testrahmen



silly/tb.sv

```
module tb;
     logic a, b, c, y;
     sillyfunction uut(a, b, c, y);
3
4
     initial begin
5
       $dumpfile("tb.vcd"); // iverilog spezifisch
       $dumpvars;
7
       a = 0; b = 0; c = 0; #10;
                       c = 1; #10;
10
               b = 1; c = 0; #10;
11
                       c = 1; #10;
12
13
       $display("FINISHED_tb");
14
       $finish;
15
     end
16
   endmodule
17
```

Selbstprüfender Testrahmen



silly/tb2.sv

```
module tb2;
      logic a, b, c, y;
      sillyfunction uut(a, b, c, y);
3
4
5
      initial begin
        $dumpfile("tb2.vcd"); // iverilog spezifisch
        $dumpvars;
7
        a = 0; b = 0; c = 0; #10; if (y!=1) $display("000<sub>||</sub>failed.");
                          c = 1; #10; if (y!=0) $display("001, failed.");
10
                 b = 1; c = 0; #10; if (y!=0) $\frac{1}{2} \display(\(^1010_{\perp}\) \frac{1}{2} \display(\(^1010_{\perp}\));
11
                          c = 1; #10; if (v!=0) $display("011, failed.");
12
13
        $display("FINISHED_tb2");
14
        $finish:
15
      end
16
   endmodule
17
```

10.01.2017 | TU Darmstadt | Andreas Engel | 11. Vorlesung Digitaltechnik | 47 / 49

Zusammenfassung



000100100110010110100011000000000111010
100011111100001110001100001101000110110
011000111000010101010110101101101111111
1011011001111001000110001000111011011111
0111111101000101110110010101001001101010
001110111010101000100111101110111111
101110100111000010110110000011010110111
11101001110101101101101111011110111100011
1010010000011110110111000101100100111101
1001000001011010100111011001010110000111
000010100100011111001001010010110110110
0001001000011011100101100100101111111
11101100111011001010111111111100111110110
00101100101110100010010011001011001011
101100101000110001111101001101000001000
101100100010111111100010100000101111111

Zusammenfassung und Ausblick



- Mehr SystemVerilog f
 ür kombinatorische Logik
- SystemVerilog f
 ür sequentielle Logik
- SystemVerilog für Zustandsautomaten
- SystemVerilog f
 ür parametrisierte Module
- SystemVerilog für Testumgebungen
- Nächste Vorlesung behandelt
 - Mehr zu Testumgebungen
 - Arithmetische Grundschaltungen