Audiofrequenzanalyse

Niklas Schelten, Jannes Potthoff, Steffen Büschking

TU Berlin Fakultät IV - Embedded Systems Architecture

13. Februar 2019


Outline



- Audio IN
- 2 Fouriertransformation
- 3 Video OUT
- 4 Bildgenerierung

Blockschaltbild





Outline



- 1 Audio IN
 - ADAU 1761
 - Kommunikation mit dem Chip
 - Empfangen der Audio Daten
- 2 Fouriertransformation
 - Theoretische Herangehensweise
 - FPGA Implementierung
 - Aktueller Stand
- 3 Video OUT
 - ADV7511 Chip
 - Kommunikation via I2C-Protokoll
 - Implementierung des HDMI-Treibers
- 4 Bildgenerierung

Allgemeiner Überblick




- Stereo Audio Codec
- 24 bit AD-/DA-Umsetzer
- I2C und SPI Schnittstellen zur Konfiguration
- Digital audio serial data I/O
- Smartphones, Digitalkameras, Portable media players, AES Bachelor Projekt

SPI Protokoll



- Serial Peripheral Interface:
 - 4 Wire Interface
 - synchrone, serielle Datenübertragung
 - Master Slave Prinzip
 - ADAU 1761 SPI PORT max. Frequenz: 10 MHz!!




SPI Bit Timing



Byte 0	chip_addr[6:0]	Befehl	Zugriffsart		
	0ь0000000	1	lesend		
	0ь0000000	0	schreibend		
Byte 1	subaddr[15:8] = 0x40				
Byte 2	subaddr[7:0] = Registerabhängig				
Byte	Daten				

Achtung: Quad Spi empfängt nach jedem Schreiben Daten.




https://www.analog.com/media/en/technical-documentation/ data-sheets/adau1761.pdf

Konfiguration



- Startreihenfolge:
 - 1. Spannung einschalten
 - => Nur die Register R0 und R1 sind zur Clk Konfiguration verfügbar
 - 2. PLL einschalten (interne Clk Generierung)
 - => Warten auf PLL Lock Bit (polling)
 - 3. Core Clock einschalten
 - => Ab jetzt sind alle Register verfügbar.
 - 4. Register setzen






*I*²*S* Bit Timing




- 64 BCLK Cycles pro Audio frame
- 1 BCLK Cycle Data Delay
- 24 Bit Daten pro Channel



12S Protokoll




- Übertragung von Audiodaten
- Festes Übertragungsfenster => Bits per frame sind statisch
- Master Slave Prinzip
- Taktflankensteuerung durch BCLK nicht möglich!!




I2S Datenformat



24 Bit 2-Komplement Zahlen!



Vorzeichenlose Interpretation



2-Komplement Interpretation

Erweiterungen



- Entstörungsmöglichkeiten des Audiochips besser nutzen
- Darstellung des Eingangssigals der Transformation
- Möglichkeit zur Mikrofoneingabe schaffen

Outline



- 1 Audio IN
 - ADAU 1761
 - Kommunikation mit dem Chip
 - Empfangen der Audio Daten
- 2 Fouriertransformation
 - Theoretische Herangehensweise
 - FPGA Implementierung
 - Aktueller Stand
- 3 Video OUT
 - ADV7511 Chip
 - Kommunikation via I2C-Protokoll
 - Implementierung des HDMI-Treibers
- 4 Bildgenerierung

Fouriertransformation



• Diskrete Fouriertransformation (DFT):

$$X_k = \sum_{t=0}^{N-1} x_t \cdot e^{-j \cdot \frac{2\pi k}{N} \cdot t}$$
$$= \sum_{t=0}^{N-1} x_t \cdot \left(\cos \frac{2\pi kt}{N} - j \cdot \sin \frac{2\pi kt}{N}\right)$$

Fouriertransformation



Diskrete Fouriertransformation (DFT):

$$X_k = \sum_{t=0}^{N-1} x_t \cdot e^{-j \cdot \frac{2\pi k}{N} \cdot t}$$
$$= \sum_{t=0}^{N-1} x_t \cdot \left(\cos \frac{2\pi kt}{N} - j \cdot \sin \frac{2\pi kt}{N}\right)$$

• Sliding DFT²:

$$X_{k,t} = (X_{k,t-1} + x_t - x_{t-N}) \cdot e^{-\frac{j2\pi k}{N}}$$

2https://www.comm.utoronto.ca/~dimitris/ece431/slidingdft.pdf

Rationale Zahlen



- Keine Floatingpoint-DSPs
- \rightarrow Fixedpoint-Arithmetik

Zweierkomplement			Positive Nachkommastellen		
	2 ¹	2 ⁰	2^{-1}	2^{-2}	

Rationale Zahlen




- Keine Floatingpoint-DSPs
- \rightarrow Fixedpoint-Arithmetik

Z	Zweierkomplement			Positive Nachkommastellen		
		2^{1}	2 ⁰	2^{-1}	2^{-2}	

- Wie viele Vorkomma- und Nachkommastellen?
 - 25 × 18 DSP
 - Komplexe e-Funktion und Input $\in [-1; 1]$
 - \rightarrow Maximal erreichbarer Wert für X_k : N
 - $N = 512 \Rightarrow Q10.15 \text{ und } Q2.16$

VHDL Design






Komplexe Multiplikation




$$Re{q} = Re{a} \cdot Re{b} - Im{a} \cdot Im{b}$$
$$Im{q} = Im{a} \cdot Re{b} + Re{a} \cdot Im{b}$$



Vergleich Python vs. VHDL/SV I





Vergleich Python vs. VHDL/SV II



ullet Audio 44 100 kHz ightarrow 22.68 μs pro Sample

Python

• 1 Sample in 1235 μs³

• 1 Sample in 713 μs⁴

³Intel i5-3570 @ 3.4GHz

⁴Intel Xeon E5-2687W v3 @ 3.1GHz

Vergleich Python vs. VHDL/SV II



• Audio 44 100 kHz ightarrow 22.68 μs pro Sample

Python

• 1 Sample in $1235 \,\mu\text{s}^3$

1 Sample in 713 μs⁴

VHDL

- 1 Sample in 267 Takte mit >100MHz
- ightarrow 1 Sample in 2.67 µs

³Intel i5-3570 @ 3.4GHz

⁴Intel Xeon E5-2687W v3 @ 3.1GHz

Erweiterungsmöglichkeiten



- ullet Größeres N omehr Bins und höhere Frequenzauflösung
 - ullet Takte pro Sample: N+11 o 8-fache Bin Anzahl kein Problem

Erweiterungsmöglichkeiten



- ullet Größeres N o mehr Bins und höhere Frequenzauflösung
 - ullet Takte pro Sample: N+11
 ightarrow 8-fache Bin Anzahl kein Problem
- Höher aufgelöster Input, aktuell 16bit, ADC liefert 24bit
 - Schwieriger, weil 25 × 18 DSPs
 - Mehrere DSPs für eine Multiplikation, mit IP Generator möglich
 - Eventuell Performanceprobleme

Outline




- 1 Audio IN
 - ADAU 1761
 - Kommunikation mit dem Chip
 - Empfangen der Audio Daten
- 2 Fouriertransformation
 - Theoretische Herangehensweise
 - FPGA Implementierung
 - Aktueller Stand
- 3 Video OUT
 - ADV7511 Chip
 - Kommunikation via I2C-Protokoll
 - Implementierung des HDMI-Treibers
- 4 Bildgenerierung

Allgemeine Spezifikationen



- kompatibel mit HDMI 1.4, DVI 1.0
- Farbtiefe: 8, 10 oder 12 Bit
- Farbkodierung: RGB oder YCrCb (4:4:4 und 4:2:2)
- HSYNC und VSYNC (separat oder eingebettet)
- kompatibel mit 1080p 60Hz
- Ausnahmen auf Zedboard:
 - 4:2:2 YCrCb mit 8 Bit Farbtiefe
 - Begründung: 20 Pins an Masse angeschlossen
- Audioeingabe und Audio Return Channel
- Konfiguration durch I2C Schnittstelle





⁵https://www.analog.com/media/en/technical-documentation/ user-guides/ADV7511 Hardware Users Guide.pdf


Versuch 1: AXI IIC



- Verwendung vom AXI IIC LogicCORE IP
- Abstraktion des I2C-Protokolls durch Registerzugriffe
- Registerzugriff mittels AXI4-Lite Interface (Memory Mapped I/O)
- Probleme während des Debuggen:
 - MSMS Bit wird gesetzt -> Indikator f
 ür erfolgreiches Start Signal
 - Bus bleibt trotzdem idle (BB Bit auf 0)
 - TX FIFO wird nicht leer -> Dynamische Logik blockiert weitere Eingaben in FIFO

Versuch 1: AXI IIC





⁶https://japan.xilinx.com/support/documentation/ip documentation/axi iic/v2 0/pg090-axi-iic.pdf

6

Versuch 2: Eigener I2C-Master



- Entwicklung eines I2C-Master in VHDL
- Abstraktion der Schreibe- und Leseoperationen auf dem FPGA
- Steuerung der Operationen ebenfalls durch Memory Mapped I/O
- Simulation funktioniert nach dem I2C-Protokoll
- Nicht synthetisierbar wegen Probleme mit bidirektionalen Ports (INOUT)

HDMI Treiber



- Implementierung auf Softwareebene mittels C
- Konfigurationen für:
 - Video Input Format (4:2:2 YCrCb mit 8 Bit Farbtiefe)
 - Video Output Format (4:4:4 RGB mit 8 Bit Farbtiefe)
 - Eingebettete HSYNC, VSYNC und DE Signale für 1080p 60Hz
 - Ausschalten der Audiofunktion => keine Störgeräusche
- Nutzung des I2C-Protokolls zur Kommunikation auf FPGA
- wenig Abstraktion vorhanden -> Fokus lag auf Debugging beim 12C-Protokoll

Outline




- 1 Audio IN
 - ADAU 1761
 - Kommunikation mit dem Chip
 - Empfangen der Audio Daten
- 2 Fouriertransformation
 - Theoretische Herangehensweise
 - FPGA Implementierung
 - Aktueller Stand
- 3 Video OUT
 - ADV7511 Chip
 - Kommunikation via I2C-Protokoll
 - Implementierung des HDMI-Treibers
- 4 Bildgenerierung

The BS-Praktikum way



Uart und Ascii art



Warum Messtechnik Labor doch nützlich ist



- Python liveplot
 - Übertragung von Audio Menü und Transformationsdaten über Uart
 - Nur Menü anzeigen
 - Transformationsdaten in eine Textdatei schreiben

Anhang I - System Verilog Testbench



```
module testbench complex mul;
  always \#(10/2) clk = \simclk:
 initial begin
 clk = 1;
  end
  initial begin
    reset = 1:
   repeat(5) begin
    @(negedge clk):
    end
    reset = 0:
   @(negedge clk):
    $display("[CM Testbench] Starting ComplexMultiply tests. @ %01t", $time);
    for (i = 0; i < MAX TESTS + reg stages; i++) begin
      if (dut cm q ref[i - reg stages] != dut cm q) begin
       $fatal(1, [... printing false bits ...]);
      end else begin
       $display("calculation correct @ %01t", $time);
      end
    end
    $display("[CM Testbench] ComplexMultiply tests successful. @ %01t", $time);
   $stop;
  end
endmodule
```