آزمایشگاه معماری کامپیوتر

دكتر سربازي

تمرين دوم

میترا قلی پورچناری – ۴۰۱۱۰۶۲۵۵ ملیکا علی زاده – ۴۰۱۱۰۶۲۵۵ نیکا قادری – ۴۰۱۱۰۶۳۲۸ بهار ۱۴۰۳



تاریخ گزارش: ۱۸ تیر ۱۴۰۳ ط**راحی** ۱۴۰۳ م


فهرست مطالب

١	معرفی و بررسی هدف آزمایش	۰ ۱
١	بیاده سازی در پروتئوس	۲ ہ
۲	csa 1.1	•
٣		'
۴	full_mux \(\mathbf{v}\).	,
۵	کامپایل و تست	٣
۵	بیاده سازی فیزیک <i>ی</i>	۴ ۽
٨	نتيجه گيري	۵ ۵

۱ معرفی و بررسی هدف آزمایش

۲ پیاده سازی در پروتئوس


شمای کلی این برنامه به صورت زیر میباشد:



شکل ۱: csa

ورودی ها دو عدد شش بیتی A و B هستند و نتیجه جمع نیز در بیت های S و بیت کری Cout قابل نمایش است. در ادامه ساختار درونی را به صورت سلسه مراتبی بررسی میکنیم.

csa 1.Y




csa شکل ۲: ساختار داخلی ش

این بخش که در child sheet قرار دارد، بدنه اصلی مدار را تشکیل می دهد. ابتدا وروی و خروجی ها با استفاده از bus گرفته می شوند یا خروجی داده می شوند. توجه شود که نام سیم های تکی که به گذرگاه متصل هستند باید با ورودی ها در ماژول parent یکی باشد. حال به شرح عملکرد مدار می پردازیم. از آنجایی که Cin به عنوان یکی از ورودی ها دارای مقدار مشخصی از همان ابتدا می باشد، لازم نیست از مالتی پلکسری استفاده کنیم و تنها باید از یک جمع کننده دو بیتی برای جمع [cin] هستند. خروجی نقلی این جمع کننده به عنوان cin در مالتی پلکسر بعدی مورد استفاده قرار می گیرد.


حال برای جمع دو بیت بعدی، دوبار از جمع کننده استفاده میکنیم. یک بار با Cin برابر با صفر، و بار دیگر برابر با یک. سه خروجی هر یک از جمع کننده ها به یک مالتی پلکسر خاص به نام all_mux میروند. این مالتی پلکسر بیت سلکت خود را تحت عنوان Cin میگیرد که اگر صفر باشد، سه ورودی دوم خود را انتخاب میکند. خروجی های S این مالتی پلکسر درواقع همان S و S هستند و بیت نقلی خروجی آن به همین صورت به مالتی پلکسر بعدی منتقل می شود.

برای جمع دو بیت آخر نیز دقیقا مانند بند قبل عمل میکنیم با این تفاوت که خروجی Cout مالتی پلکسر به عنوان بیت کری خروجی داده میشود و لازم نیست به ماژول دیگری وارد شود. حال به توضیح ساختار دو ماژول پیاده سازی شده در این مدار میپردازیم: ۲bit adder و mux




شکل ۲ bit adder :۳

این واحد یک جمع کننده انتشاری دو بیتی میباشد که با استفاده از دو واحد تمام جمع کننده ساخته شده است. ورودی نقلی جمع کننده دوم نیز از بیت خروجی نقلی جمع کننده اول تامین می شود. ساختار یک تمام جمع کننده نیز به صورت زیر میباشد:




شکل ۴: fa



 $full_mux:$ شکل ۵


این قسمت از مدار شامل سه مالتی پلکسر دو به یک میباشد که از بین بیت های متناظر A و B خروجی خود را انتخاب میکنند. بیت انتخاب نیز همان ورودی Cin میباشد که بین هر سه مشترک است. ساختار یک واحد مالتی پلکسر دو به یک نیز همانند مدل های مدار منطقی به صورت زیر میباشد:




شکل ۶: multiplexer

۳ کامپایل و تست


با استفاده از ورودی ها، میتوان به ازای مقادیر مختلف، خروجی ها را آزمایش کرد. تعدادی از تست های انجام شده به صورت زیر میباشند:



$$\Upsilon(A) + \Upsilon(B) + \Upsilon(Cin) = \Upsilon \Upsilon: V$$
 شکل



 $\mathfrak{A}(A)+\mathfrak{r}(B)+\mathfrak{r}(Cin)=\mathfrak{r}$ شکل ۱




 $\mathfrak{rr}(A) + \mathfrak{rr}(B) + \mathfrak{rr}(Cin) = \mathfrak{rr} + \mathfrak{rr}(Cout) : \mathfrak{d}$ شکل

۴ پیاده سازی فیزیکی


برای پیاده سازی این مدار، از دو آی سی full adder(۷۴LS۱۵۳) و multiplexer(۷۴LS۱۵۳) استفاده میکنیم و همانند مدل پروتئوس، مدار را میبندیم. البته چون جمع کننده دو بیتی پیدا نشد، از یک تمام جمع کننده چهاربیتی استفاده کردیم و دوبیت پرارزش هر دو ورودی آن را به سر منفی منبع تغذیه وصل کردیم تا در محاسبات مشکلی به وجود نیاید. البته توجه شود که در این حالت Cout دیگر بیت نقلی را نمایش نمیدهد و برای گرفتن بیت نقلی از بیت سوم خروجی، یعنی S۲ باید استفاده کنیم.

74LS83 Pinout



شكل ١٠: تمام جمع كننده

vcc . B۱ و B۲ ، A0 و B7 ، B0 و B0 ، B0 و B0 ، B0 و B0 ، B0 و B1 ، B3 و B3 را به ترتیب به سر مثبت و منفی به منبع تغذیه متصل میکنیم. خروجی ها B3 و B3 میباشند و بیت نقلی هم از پورت B3 تامین می شود. B4 هم بسته به موقعیت می تواند صفر، یا یک باشد.



شكل ١١: مالتي پلكسر


vcc و gnd به ترتیب به سر مثبت و منفی منبع تغذیه وصل هستند. ورودی سلکت همان ST در واحد قبلی میباشد. ورودی های مالتی پلکسر، از خروجی های تمام جمع کننده های متناظر تامین میشوند. چون هر جمع کننده دو بیتی میباشد، مالتی پلکسر فقط کافی است دو بیت خروجی دهد و نه چهار بیت. بنابراین به پورت های اضافی کاری نداریم.


در نهایت، مدار به صورت زیر ساخته می شود:




شکل ۱۲: مدار نهایی

در آخر نیز ورودی های مختلف را آزمایش میکنیم.







۵ نتیجه گیری

در این آزمایش با ساختار csa و هدف آن در سرعت بخشیدن به عملیات جمع آشنا شدیم. سپس یک واحد در ابعاد شش بیت را ابتدا در نرم افزار proteus طراحی کرده و سپس، آن را به صورت فیزیکی در مدار پیاده سازی کردیم. لازم به ذکر است هنگام ساخت فیزیکی، در مواقعی، به دلایل مختلف از جمله نبود آیسی مورد نظر، ساختار مدار را اندکی متفاوت ساختیم به طوری که نتیجه نهایی تغییر نکند.

پایان