طراحی سیستم های دیجیتال

دكتر اجلالي

۴۰۱۱۰۶۳۲۸ - نیکا قادری بهار ۱۴۰۳



سوال نهم	uart طراحی واحد	ناریخ گزارش: ۱ خرداد ۱۴۰۳
1 6 - 3	3 (5 ·)	5 55 (25

فهرست مطالب

١	معرفح	<i>ن</i> و بررسی هدف ته	مرين																١
۲	ماژول	، ها و توضيحات																	١
		sender					 								 				١
	7.7	reciever					 								 				٣
	٣. ٢	uart					 								 				۵
	4.7	testbench			 •		 												۵
٣	اجرا	و شکل موج																	٧
۴	نتىحە	، گدی																	٧

معرفی و بررسی هدف تمرین

هدف از انجام این آزمایش طراحی یک UART است. $Universal \, Asynchronous \, Receiver \, Transmitter - UART یکی از پر$ استفاده ترین پروتکل های ارتباط device-to-device است که از دو بخش تشکیل شده: یک بخش فرستنده و یک بخش گیرنده. هدف این است که اگر یک داده ی موازی داریم، بتوانیم آن را به صورت سری روی یک تک سیم منتقل کنیم. یعنی هدف اصلی این تکنولوژی تبدیل داده موازی به داده سریال است. و یا اینکه این داده سریال Decode شود و آن را به داده موازی برگرداند. برای مثال در بخش فرستنده ۱۰ بیت ارسال می شود . که بیت اوّل نشان دهنده شروع '، بیت دوم توازن '، ۷ بیت بعدی داده ارسال شدّه و بیّت آخر پایان ٔ می باشد.

ماژول ها و توضیحات

sender 1.Y

ورودی ها

- ۱. rstN: ورودی ریست، با صفر شدن آن کل خروجی ها و حالت های مدار صفر می شود.
 - سیگنال ساعت:clk . ۲
 - ۳. start: سیگنالی که مشخص می کند واحد باید شروع به ارسال اطلاعات کند.
- ۴. $data_in$ یک بردار 0 که شامل هفت بیت می باشد. داده ای که می خواهیم ارسال شود را در این ورودی قرار می دهیم.

خروجي ها

- s out .1 در هر کلاک یکی از بیت های داده را به صورت سری ارسال می کنیم، این بیت در هر کلاک یکی از بیت های داده ورودی را مشخص می کند و می فرستد.
 - sent . ۲: بیتی که مشخص می کند ارسال داده ها تمام شده است یا خیر.

مقادیر تعریف شده در بدنه درونی کد

state . ۱: رجیستری دو بیتی که حالت کنونی مدار را نگه می دارد.

parity

 $senddata^{\dagger}$

finish

- ۲. data: برداری هفت بیتی که با داده ورودی برابر است. علت تعریف این رجیستر جلوگیری از ناسازگاری در مدار است، یعنی اگر مثلا در حین انجام عملیات ورودی تغییر کرد، این حالت غیر مجاز در نظر گرفته شود و مقدار این رجیستر تغییری نکند تا مدار بتواند به کار خود ادامه دهد.
 - ۳. dataindex: بیتی که در حال حاضر در حال فرستاده شدن است را مشخص می کند و مقادیر آن از بین صفر تا شش متغیر است.
 - *. parity sig: برابر با xor بیت های data می باشد. این داده با تایپ wire تعریف شده است.
- ۵. STOP ،S_SEND ،S_PARITY ،S_START ،S_IDLE .3: پارمتر های محلی که حالت های مختلف ماژول را نمایش میدهند و به ترتیب با مقادری ۱۰ تا ۴ مقدار دهی شده اند. کاربرد این پارامتر ها خوانایی بیشتر کد می باشد، تا هنگامی که می خواهیم state را مقداردهی کنیم به جای اعداد، از این پارامترها استفاده کنیم.

```
module sender # (
         parameter START SIG = 1
                         rstN,
                         clk,
                         start,
                 6:0
                         data in,
                         s_out,
         output reg
                         sent
     localparam S IDLE
                             = 0;
     localparam S START
     localparam S PARITY
                             = 2;
     localparam S SEND
    localparam S_STOP
18
    reg [2:0]
                 state;
19
     reg [6:0]
                 data;
     reg [2:0]
                 data index;
22
     wire parity_sig;
     assign parity_sig = ^data;
```

شکل ۱: ورودی و خروجی ها

حال بدنه اصلی این ماژول را شرح می دهیم . بررسی و مدیریت تمام حالت ها در یک بلاک always انجام می شود.

```
s_out <= parity_sig;</pre>
if (~rstN) begin
    state <= S_IDLE;</pre>
                                                                                     state <= S_SEND;</pre>
                                                                               S_SEND: begin
   sent <= 0:
                                                                                    s_out <= data[data_index];</pre>
                                                                                    data_index <= data_index + 1;</pre>
    case (state)
                                                                                    if (data_index == 6)
       S_IDLE: begin
                                                                                         state <= S_STOP;</pre>
               data <= data in:
                                                                               S_STOP: begin
                state <= S_START;
                                                                                    s_out <= ~START_SIG;</pre>
               sent <= 0;
                                                                                    state <= S IDLE;</pre>
                                                                                     sent \leftarrow 1;
           s_out <= START_SIG;</pre>
           state <= S_PARITY;
                                                                              default: state <= S IDLE;</pre>
                                                                         endcase
       S_PARITY: begin
           s_out <= parity_sig;
state <= S_SEND;
                                                             end
```

شكل ٢: ماژول sender

در شکل ۲ ، این بلاک پیاده سازی شده است. در ابتدا، اگر سیگنال ریست فعال باشد باید state، ایندکس داده، و همچنین تمام خروجی ها برابر با صفر شود.

در غير اين صورت، بايد بر اساس حالت كنونى تصميم بگيريم. اگر حالت كنونى:

باشد: S IDLE •

اگر start فعال نباشد باید در حالت فعلی بمانیم و وضعیت ماژول هیچ تغییری نمی کند. اگر start فعال باشد، اندیس دیتا صفر می شود. data را از ورودی data می گیریم و ذخیره می کنیم.

سیگنال send صفر می شود.

حالت بعدی برابر با S_START می شود.

• S_START باشد: مقدار ۱ می فرستیم بدین معنی که برنامه شروع به کار کرده است. همچنین باید به حالت بعدی برویم که برابر با S_PARITY می باشد.

باشد: S PARITY •

را برابر با بیت توازن می گذاریم تا فرستاده شود. $s \ out$ همچنین حالت بعدی برابر با $S \ SEND$ می شود.

باشد: S SEND •

در این حالت باید بیت های موجود در data را در s_out قرار دهیم تا یکی یکی فرستاده شوند.

همچنین باید در مرحله اندیس داده را یک واحد افزایش دهیم؛ و اگر اندیس برابر با ۶ شد، یعنی تمام داده فرستاده شد، باید به حالت بعدی - که S TOP است - برویم. (اگر کمتر از شش بود همچنان در این حالت می مانیم.)

باشد: S STOP •

می شود. s out

می شود که نشان دهنده این می باشد که ارسال تکمیل شده است. $\overset{-}{sent}$

دوباره به حالت اول که IDLE می باشد می رویم.

در حالت پیش فرض نیز حالت اولیه برابر با S IDLE فرض می شود. بدین صورت ماژول sender تکمیل می شود.

reciever Y.Y

ورودی ها

- rst N . ۱. ورودی ریست، با صفر شدن آن کل خروجی ها و حالت های مدار صفر می شود.
 - clk . ۲: سبگنال ساعت
- ۳. s_in تک بیتی است که فرستنده در هر کلاک تحت عنوان s_out برای گیرنده می فرستد. توجه کنید که انتقال اطلاعات به صورت سری است و در هر کلاک یک بیت برای گیرنده فرستاده می شود.

خروجي ها

- received . ۱: مشخص مي كند داده به طور كامل دريافت شده است يا نه.
- check_parity . ۲: با مقایسه بیت توازنی که در داده های ورودی وارد می شود و بیت توازن محاسبه شده توسط خود برنامه مشخص می شود داده به درستی دریافت شده است یا خیر.
- ۳. یک رجیستر هفت بیتی که داده ای که ماژول فرستنده می فرستد را ذخیره می کند. در واقع داده سری را به صورت موازی بازسازی می کند.

مقادیر تعریف شده در بدنه درونی کد

- ۱. state: رجیستری دو بیتی که حالت کنونی مدار را نگه می دارد.
- ۲. data: برداری هفت بیتی که با داده ورودی برابر است. علت تعریف این رجیستر جلوگیری از ناسازگاری در مدار است، یعنی اگر مثلا در حین انجام عملیات ورودی تغییر کرد، این حالت غیر مجاز در نظر گرفته شود و مقدار این رجیستر تغییری نکند تا مدار بتواند به کار خود ادامه دهد.
 - .۳ اندیس کنونی دیتای دریافت شده را مشخص می کند و بین صفر تا شش متغیر است. $data\ index$
 - *. expected parity: بیت توازنی که ورودی گرفته می شود.
 - ۵. actual parity: بیت توازنی که در برنامه و بر اساس ورودی داده شده مشخص می شود.
- 9. S_STOP ،S_RECEIVE ،S_PARITY ،S_IDLE : پارمتر های محلی که حالت های مختلف ماژول را نمایش می دهند و به ترتیب با مقادری ۰ تا ۳ مقدار دهی شده اند. کاربرد این پارامتر ها خوانایی بیشتر کد می باشد، تا هنگامی که می خواهیم state را مقداردهی کنیم به جای اعداد، از این پارامترها استفاده کنیم.

```
odule receiver # (
    parameter START SIG = 1
                        rstN,
                        s_in,
                        received,
                        check_parity,
    output reg [6:0]
localparam S_IDLE
                        = 0;
localparam S_PARITY
localparam S RECEIVE
localparam S STOP
reg [1:0]
            state;
reg [2:0]
            data_index;
            expected_parity;
            actual_parity;
assign actual_parity = ^data;
assign check_parity = actual_parity == expected_parity;
```

شکل ۳: ورودی ها و خروجی ها

حال بدنه اصلی کد را شرح می دهیم که در یک بلاک always تعریف می شود.

شكل ٤: ماژول reciever

در ابتدا، اگر سیگنال ریست فعال باشد باید state، ایندکس داده، و همچنین تمام خروجی ها برابر با صفر شود. در غیر این صورت، باید بر اساس حالت کنونی تصمیم بگیریم. اگر حالت کنونی:

:باشدS IDLE •

باشد: S PARITY •

خروجی in s in را برابر با بیت توازن ورودی می گذاریم تا دریافت شود، چون دومین بیت ارسالی بیت توازن است. همچنین حالت بعدی برابر با S RECEIVE می شود.

:باشدS RECEIVE •

در این حالت باید بیت ورودی را در اندیس مناسب از data لود کنیم. بعد از لود داده، اندیس یک واحد زیاد می شود و اگر برابر با شش شد، بدین معنی است که داده به طور کامل دریافت شده است. در این حالت باید به حالت بعدی، یعنی STOP ک برویم.

باشد: S STOP •

 $\frac{1}{received}$ یک می شود که نشان دهنده این می باشد که دریافت تکمیل شده است. دوباره به حالت اول که $S\ IDLE$ می باشد می رویم.

در حالت پیش فرض نیز حالت اولیه برابر با S IDLE فرض می شود. بدین صورت ماژول reciever تکمیل می شود.

uart Y.Y

ورودي ها

- rstN . ۱. ورودی ریست، با صفر شدن آن کل خروجی ها و حالت های مدار صفر می شود.
 - clk .۲: سیگنال ساعت
- ۳. تا تا سیگنال ساعت دوم؛ از آنجا که در صورت مساله خواسته شده سیگنال های ساعت فرستنده و گیرنده با هم متفاوت باشند.
 - ۴. in ورودی in در گیرنده. تک بیتی از داده اصلی که در هر کلاک دریافت می شود.
 - ه. send ورودی send در فرستنده. تک بیتی از داده اصلی که در هر کلاک فرستاده می شود.
 - به واحد دیگری فرستاده شود $send_data$.۶

خروجي ها

- ه مرحله یه یک واحد دیگر می فرستیم. $s \ out \ .1$
 - sent . ۲. سیگنالی که فرستنده می فرستد و به معنای اتمام فرآیند ارسال است.
- ۳. received: سیگنالی که گیرنده می فرستد و به دلیل تکمیل فرآیند دریافت اطلاعات است.
 - received data .۴: داده ی دریافت شده ی نهایی توسط گیرنده.
- ۵. check_receive_parity: سیگنالی که گیرنده می فرستد و مشخص می کند آیا داده به طور کامل و بدون اشتباه دریافت شده است یا خیر.

شکل 0 این ماژول را نشان می دهد. کافی است در هر واحد uart، یک بار از فرستنده و بار دیگر از گیرنده نمونه بگیریم و ورودی ها و خروجی های متناظر را به هم متصل کنیم. توجه کنید که یک پارامتر $START_{SIG}$ هم داریم که به طور پیش فرض با یک مقدار دهی شده است و منطق شروع و پایان انتقال داده را تعیین می کند. یعنی بیت شروع یک باشد و بیت پایان صفر، یا برعکس.

شكل ٥: واحد uart

testbench f.Y

در ابتدا مقادیر مورد نیاز را مانند بخش های قبل، و طبق تصویر ۶ تعریف و در صورت نیاز، مقداردهی اولیه می کنیم. همچنین دو سیگنال کلاک متفاوت تولید می کنیم و در ابتدای برنامه سیگنال ریست را فعال می کنیم.

instance⁹

شكل ۶: مقداردهي هاي اوليه

سپس، دو داده مختلف را بین این دو واحد منتقل می کنیم. در مرحله ی اول، با توجه به شکل ۷ ابتدا داده مورد نظر را - که رشته ای به از کاراکتر های هفت بیتی با مقدار 'Eagle' می باشد - در ۱ <u>string</u> ذخیره می کنیم. سپس، آن را به عنوان ورودی فرستنده واحد اول قرار می دهیم و سیگنال ۱ <u>send</u> در آن را - که فرمان شروع عملیات ارسال را می دهد - برای مدتی فعال می کنیم. سپس، منتظر می مانیم تا واحد اول، تکمیل ارسال را اعلام کند و سپس واحد دوم نیز، اتمام دریافت داده را اعلام کرده و داده ی دریافت شده را نشان دهد.

```
wire [6:0] string_1 [4:0];
assign string_1[4] = "E";
assign string_1[2] = "a";
assign string_1[2] = "g";
assign string_1[1] = "1";
assign string_1[0] = "e";
integer i;

initial begin
    #50;
    for (i = 5; i > 0; i = i - 1) begin
        send_data_1 = string_1[i-1];
        #10 send_1 = 1;
        #20 send_1 = 0;

    wait (sent_1);
    $display("%c sent from U1", send_data_1);
    wait (received_2);
    $display("%c received by U2. check: %d", received_data_2, check_2);
end
$stop();
end
```

شكل ٧: مرحله اول

```
wire [6:0] string_2 [3:0];
assign string_2[3] = "W";
assign string_2[2] = "o";
assign string_2[1] = "1";
assign string_2[0] = "f";
integer j;

initial begin

#90;
for (j = 4; j > 0; j = j - 1) begin
    send_data_2 = string_2[j-1];
    #10 send_2 = 1;
    #20 send_2 = 0;


wait (sent_2);
    $display("%c sent from U2", send_data_2);
    wait (received_1);
$display("%c received by U1. check: %d", received_data_1, check_1);
end
end
endmodule
```

شكل ٨: مرحله دوم

بدین ترتیب، تست بنچ نیز کامل می شود.

۳ اجرا و شکل موج

نتیجه ی اجرای تست بنچ به صورت زیر می باشد:



شكل ٩: شكل موج

همچنین خروجی ترمینال به صورت زیر می باشد:

```
VSIM 7> run -all
# W sent from U2
# W received by Ul. check: 1
# E sent from Ul
# E received by U2. check: 1
# o sent from U2
# o received by Ul. check: 1
# 1 sent from U2
# 1 received by U1. check: 1
# a sent from Ul
# a received by U2. check: 1
# f sent from U2
# f received by Ul. check: 1
# g sent from Ul
# g received by U2. check: 1
1 sent from Ul
# 1 received by U2. check: 1
# e sent from Ul
# e received by U2. check: 1
```

شكل ١٠: خروجي ترمينال

همان طور که مشاهده می شود انتقال اطلاعات به درستی، و به صورت موازی انجام می شود، بدین معنی که واحد فرستنده و گیرنده در یک واحد uart، هیچ ارتباطی با هم ندارند.

۴ نتیجه گیری

در این سوال، عملکرد واحد های uart و اهمیت آن در ارتباط بین دو واحد مجزا که به طور فیزیکی به هم متصل شده اند مورد بررسی قرار گرفت و یک واحد از آن، با استفاده از ماژول در یک واحد uart ارتباطی به هم ندارند، سبگنال های ساعت آنها به طور مجزا طراحی شده است.

ندارند، سیگنال های ساعت آنها به طور مجزا طراحی شده است. سپس تست بنچی برای بررسی عملکرد این واحد ساختیم و در آن، خروجی های فرستنده واحد اول را به ورودی های گیرنده واحد دوم، و خروجی های فرستنده واحد دوم را به ورودی های گیرنده واحد دوم متصل کردیم. این روش باعث می شود بتوان در یک واحد uart همزمان داده ای را ارسال کرد و داده دیگری را دریافت کرد. در آخر تست بنچ را اجرا کردیم تا از صحت برنامه نوشته شده اطمینان حاصل شود.