آز سیستم های دیجیتال

دكتر اجلالي

آزمایش هشتم

مبینا حیدری، عاطفه قندهاری، نیکا قادری بهار ۱۴۰۳



اعداد مختلط Alu

تاریخ گزارش: ۱۰ خرداد ۱۴۰۳

۱ مقدمه و شرح آزمایش

در این آزمایش می خواهیم یک سیستم محاسبات طراحی کنیم که ضرب و تقسیم اعداد مختلط را پشتیبانی کند. همچنین، بخش خوانش و اجرای دستورات را به صورت پایپلاین انجام می دهیم. در طراحی این حافظه، طول کلمات، ۱۶ بیت و تعداد کلمات (خانه های حافظه) ۳۲ در نظر گرفته شده است. از آنجایی که اعداد دو بخش حقیقی و موهومی دارند، به طور قراردادی ۸ بیت برای بخش حقیقی و ۸ بیت برای بخش موهومی در نظر گرفته شده است. قبل از این که به توضیح کد بپردازیم، لازم به ذکر است که ابعاد کلی برنامه به منظرو دسترسی بهتر و خواناتر شدن کد، در فایلی به نام macros قرار گرفته اند. این فایل در تمامی ماژول ها اینکلود می شود تا بتوان از مقادیر تعریف شده استفاده کرد. محتویات آن نیز به صورت زیر می باشند:

شکل ۱: فایل macros

- مقدار برابر با هشت. $WL \bullet$
- ullet تابعی برای یافتن هشت بیت پرارزش تر ورودی که به عنوان بخش حقیقی در نظر گرته شده اند. Re(c)
- ا تابعی که هشت بیت کم ارزش داده را به ما برمی گرداند که همان بخش موهومی عدد می باشند. Im(c)
 - signd تابعی که بخش حقیقی اعداد مختلط علامت دار را به صورت signd بر می گرداند.
 - ارد. تابعی برای برگرداندن قسمت موهومی اعداد مختلط علامت دار. sIm(c)
 - complex: مشخص كننده ابتدا و انتهاى عددى مختلط.

۲ ماژول ها و توضیحات

Addsub 1.7

۱.۱.۲ هدف

جمع و تفریق اعدا مختلط. به این صورت کار می کند که بخیش های مختلط را با هم، و بخش های حقیقی را با هم جفت می کند و بسته به ورودی کنترلی آن ها را با هم جمع یا تفریق می کند.

۲.۱.۲ ورودی ها

- a . ۱ عدد اول
- b . t
- ۳. بیت کنترلی که مشخص می کند دو عدد باید با هم جمع شوند یا تفریق. یک به معنای تفریق و صفر به معنای جمع می باشد.

٣.١.٢ خروجي ها

s: -1 حاصل نهایی

كد اين بخش به صورت زير مي باشد:

```
include "macros.v"

module addsub (
    input `complex a,
    input `complex b,
    input `complex s

nutrice input complex s

siput complex s

nutrice input complex s

siput complex s

nutrice input complex s

siput compl
```

شكل ٢: ماژول جمع/تفريق كننده

Mul 7.7

۱.۲.۲ هدف

این ماژول قرار است بتواند اعداد مختلط را در هم ضرب کند. اگر دو عدد a+bi و c+di داشته باشیم، ضرب آن ها به صورت زیر تعریف می شود:

```
(a+bi)(c+di) = (ac-bd) + (bc+ad)i
```

۲.۲.۲ ورودی ها

- عدد اول a .۱
- ک. b عدد دوم

٣.٢.٢ خروجي ها

s . ۱ حاصل ضرب دو عدد ورودی

در نتیجه این بخش به صورت زیر پیاده سازی می شود:

```
include "macros.v"

module mul (
    input `complex a,
    input `complex b,
    output `complex s

);

assign `Re(s) = `sRe(a) * `sRe(b) - `sIm(a) * `sIm(b);
assign `Im(s) = `sRe(a) * `sIm(b) + `sIm(a) * `sRe(b);

endmodule
```

شكل ٣: ضرب كننده

Alu T.Y

۱.۳.۲ هدف

این واحد عملا مشخص می کند چه عملیاتی باید روی داده انجام بگیرد، که با استفاده از دو بیت ورودی انجام می گیرد. یک بیت مشخص می کند ضرب باید انجام شود یا خیر، بیت بعدی مشخص می کند اگر ضرب انجام نشود باید جمع شود یا تفریق.

۲.٣.٢ ورودی ها

- اء عملوند اولa . ۱
- b . b . c عملوند دوم
- op: مشخص كننده نوع عمليات :op

پیاده سازی واحد محاسبات به صورت زیر می باشد:

```
`include "macros.v"
module alu (
            `complex
                        a,
    input `complex
                        b,
            [1:0]
                        op,
    output `complex
wire
        `complex
                    addsub_res, mul_res;
addsub ADDSUB (a, b, op[0], addsub_res);
       MUL (a, b, mul_res);
assign s = op[1] ? mul_res : addsub_res;
endmodule
```

شکل ۴: alu

Memory **f.**Y

۱.۴.۲ هدف

این ماژول حافظه ی فرضی کامپیوتر ساده ی ماست و از ۳۲ کلمه ی ۱۶ بیتی ساخته شده است.

۲.۴.۲ ورودي ها

- ۱. Raddr۱. ۱: آدرس اولین ورودی که میخواهیم مقدار آن را بخوانیم و چون حافظه ۳۲ کلمه ایست، به ۵ بیت برای مشخص کردن آن نیاز داریم.
- ۲. Raddr۲: آدرس دومین ورودی که میخواهیم مقدار آن را بخوانیم و چون حافظه ۳۲ کلمه ایست، به ۵ بیت برای مشخص کردن آن نیاز داریم.
 - .۳ مقداری که می خواهیم در حافظه ذخیره کنیم: Wdata
 - به می خواهیم ورودی wdata در آن ذخیره شود. Waddr .۴

در این ماژول همواره مقداری از حافظه که در خانه ی raddr قرار دارد، در خروجی rdata و مقداری از حافظه که در خانه ی raddr قرار در خروجی waddr قرار می گیرد. ضمنا با هر تغییر ورودی های waddr یا waddr مقدار wadda در خانه ای از حافظه با اندیس waddr قرار می گیرد. کد وریلاگ این بخش از مدار به شرح زیر است:

```
`include "macros.v'
module memory #(
    parameter DEPTH = 32,
    parameter
               A LEN = 5
    input [A LEN:1]
                            raddr1,
    input [A_LEN:1]
                            raddr2,
             `complex
                            wdata,
            [A_LEN:1]
                            waddr,
            `complex
                        rdata1,
    output `complex
                        rdata2
reg `complex
                mem [DEPTH-1:0];
assign rdata1 = mem[raddr1];
assign rdata2 = mem[raddr2];
always @(*) mem[waddr] <= wdata;</pre>
endmodule
```

شكل ٥: حافظه

Inst fetch **a.**Y

۱.۵.۲ هدف

در این ماژول به واکشی دستورات ۱۷ بیتی می پردازیم. به این صورت که با استفاده از دستور ذخیره شده در حافظه، بخش های مختلف اطلاعات را جدا می کنیم و خروجی می دهیم.

۲.۵.۲ ورودی ها

- . : Clk . اسیگنال کلاک.
- rstN .۲. سیگنال ریست نات که اگر صفر شود باید مقدار pc صفر شود. در واقع انگار به دستور صفرم اشاره می کنیم.

٣.۵.۲ خروجی ها

- ۱. و بیت که مشخص می کنند واحد محاسبات باید چه عملیات حسابی ای انجام دهد که همانطور که در بخش قبل توضیح داده شد سه حالت دارد: جمع، ضرب یا تفریق.
 - ۲. Waddr: آدرس خانه ای از حافظه است که حاصل انجام دستور باید در آن قرار گیرد.
 - ۳. Raddr۱: آدرس خانه ای از حافظه که ورودی اول در آن قرار دارد.
 - ۴. Raddr۲: آدرس خانه ای از حافظه که ورودی دوم در آن قرار دارد.

raddr ، waddr ، op های پیمایش این حافظه مشخص می کنیم. در هر دستور که قرار گرفته باشیم، همواره مقدار خروجی های pc های pc بیت های و pc بیت های دستور و بیت های اول تا دوم آن دستور، بیت های سوم تا هفتم آن دستور، بیت های هشتم تا دوازدهم آن دستور و بیت های سیزدهم تا هفدهم آن دستور می باشند. ضمنا با هر لبه بالارونده کلاک یا پایین رونده ریست، اگر مقدار ورودی pc صفر باشد، مقدار pc برابر با صفر و در غیر این صورت مقدار pc یک واحد افزایش می یابد. کد وریلاگ این بخش به صورت زیر است:

```
module inst_fetch (
                    clk,
                    rstN,
    output [1:0]
    output [4:0]
                    waddr,
    output [4:0]
                    raddr1,
    output [4:0]
                    raddr2
localparam DEPTH = 32;
localparam A_LEN = 5;
reg [1:17]
                mem [DEPTH-1:0];
reg [A_LEN:1] pc;
               = mem[pc][1:2];
assign op
                = mem[pc][3:7];
assign waddr
assign raddr1 = mem[pc][8:12];
               = mem[pc][13:17];
assign raddr2
always @(posedge clk or negedge rstN)
   pc <= rstN ? (pc + 1) : 0;
endmodule
```

شكل ۶: واحد واكشى دستورات

Pipeline 7.Y


۱.۶.۲ هدف

این ماژول، ماژول اصلی آزمایش می شود که از بخش های مختلف استفاده کرده تا عملکرد یک پردازنده که دستورات را به صورت پایپلاین اجرا می کند داشته باشد. مقادیر موجود در حافظه و دستورات در فایل هایی جدا ذخیره می شوند که این واحد به آن ها دسترسی دارد.

۲.۶.۲ ورودی ها

- . : Clk . اسكنال ساعت.
- restN .۲: سیگنال ریست

دیاگرام این ماژول، به صورت زیر می باشد: ابتدا از هر یک از ماژول های $Inst_fetch$ ، Memory ، Alu یک نمونه می گیریم:



شكل ٧: پايپلاين

- Wire نمونه گرفته شده از $Inst_fetch$ می باشد که همان ورودی های ماژول Pipeline را می گیرد و خروجی هایش را در چهار $Inst_fetch$ قرار می دهد.
- Mem نمونه گرفته شده از ماژول Memory که چهار ورودی اش را از چهار reg می گیرد و خروجی هایش را در دو wire بر می گرداند.
 - ه دهد. نمونه گرفته شده از ماژول Alu که سه ورودی اش را از سه رجیستر می گیرد و خروجی اش را در یک سیم قرار می دهد.

حال به یک $always\,block$ که حساس به لبه مثبت سیگنال کلاک یا لبه منفی ورودی ریست است وارد می شویم. در صورت یک بودن مقدار restN در top مقدایر خروجی سی نمونه ذکر شده که در top های مختلف ذخیره شده بودند، به top منتقل می شوند. top فروجی top فرا از top فروجی top فرا این که در top فرا این کلاک جدید مقداردهی شده است، اما چون top top top top این کلاک مقدار سابق خود را حفظ می کند و باعث می شود کامپیوتر به صورت پایپلاین عمل کند. به طور مشابه خروجی top top top ابتدا در بافر top top و سپس در بافر top top و اقع به کمک تا پس از انجام محاسبات در top top top نتیجه صحیح بتواند در آن خانه از حافظه ذخیره شود و خللی در عملیات پایپلاین وارد نشود. در واقع به کمک این بافرها و رجیسترها، هر دستور در هر کلاک که در مرحله محاسبات و ذخیره در حافظه قرار داشته باشد، دستور پیشین آن در یک مرحله قبلتر یعنی خواندن از حافظه و دستور پیشین آن در یو می باشد: در نهایت، پیاده سازی این ماژول نیز به صورت زیر می باشد:

شكل ٨: پايپلاين

٣ تست بنچ

در این ماژول که $pipeline_TB$ نام دارد، عملکرد کلی مدار بررسی می شود. در ابتدا از ماژول اصلی که پایپلاین می باشد، یک نمونه می گیریم. سپس مقادیر موجود در دو فایل $inst_mem$ و $inst_mem$ که به ترتیب مجموعه دستورات و مقادیر اولیه ذخیره شده در حافظه می باشند در mem آرایه mem در بخش $inst_mem$ قرار می گیرند. $inst_mem$ در بخش $inst_mem$ از ماژول $inst_mem$ قرار می گیرند. مقادیر موجود در $inst_mem$ عبارت اند از:

```
00011001 11100100
                                               // (25, -28)
     00001110 00001001
                                              // (5, -14)
// (21, 7)
// (-49, 17)
// (29, -23)
     00000101_11110010
     00010101_00000111
11001111_00010001
     00011101 11101001
                                              // (23, 15)
     00010111 00001111
                                              // (23, 13,
// (-51, -6)
// (-10, 10)
// (-2, -35)
// (1, 2)
 8 11001101_11111010
9 11110110_00001010
10 11111110_11011101
11 00000001_00000010
12 11111111 00100000
                                              // (69, -70)
// (-9, -97)
// (-1, 102)
13 01000101_10111010
     11110111_10011111
11111111_01100110
                                              // (23, -7)
16 00010111 11111001
17 00110100 00000000
                                              // (89, 54)
// (-60, -27)
// (-10, -51)
18 01011001_00110110
     11000100_11100101
11110110_11001101
                                              // (-1, -103)
// (97, -83)
21 11111111 10011001
22 01100001_10101101
                                              // (111, -29)
// (-2, -2)
// (75, -82)
23 01101111_11100011
24 111111110_11111110
25 01001011_10101110
                                              // (-49, -122)
// (-99, -5)
26 11001111 10000110
                                              // (-111, 120)
// (58, 94)
// (43, 125)
     10010001_01111000
     00111010_01011110
00101011_01111101
31 01011010 00110001
                                              // (61, 6)
32 00111101 00000110
```

مقادیر موجود در inst mem عبارت اند از:

با توجه به این که ۱۵ دستور داریم و روند اجرای دستورات به صورت پایپلاین است، حداقل به ۱۷ کلاک نیاز داریم. پس به محض رسیدن به کلاک ۱۸ ام، اجرا متوقف می شود.

نهایتا آرایه mem در بخش MEM از ماژول Pipeline که اکنون برخی از خانه های آن مقادیر جدیدی دارند، به عنوان حافظه نهایی در فایل $final\ mem$

```
memory data file (do not edit the following line - required for mem load use)
   // instance=/pipeline_TB/PIPELINE/MEM/mem
   // format=bin addressradix=h dataradix=b version=1.0 wordsperline=1 noaddress
   0001100111100100
   0000111000001001
   0000000011010111
   1111011011010010
   1100111100010001
  1011000010010001
   1011001100110111
   0000001011111010
   0101101111010010
   11111111011011101
   0000000100000010
   1000000000001001
   0100010110111010
   1111011110011111
   1111111101100110
   1111111001100100
   0011010000000000
   0101100100110110
   1100010011100101
   1111011011001101
   1111111110011001
   0110000110101101
   1001101111111011
   11111111011111110
   0100101110101110
   1100111110000110
   0001011100100010
   0100010011011001
   1110111011111110
   0010101101111101
   0101101000110001
35 0011110100000110
```

مقادیر حقیقی و موهومی این اعداد به شکل زیر است:

0001100111100100	// (25, -28)
0000111000001001	// (14, 9)
00000000110101111	//(0, -41)
1111011011010010	//(-10, -46)
1100111100010001	//(-49, 17)
1011000010010001	//(-80, -111)
1011001100110111	//(-77,55)
0000001011111010	//(2, -6)
0101101111010010	// (91, -46)
1111111011011101	//(-2, -35)

//(1,2)
//(-128,9)
// (69, -70)
//(-9, -97)
//(-1,102)
//(-2,100)
// (52, 0)
// (89, 54)
//(-60, -27)
//(-10, -51)
//(-1,-103)
// (97, -83)
//(-101, -5)
//(-2, -2)
// (75, -82)
//(-49, -122
//(23, 34)
// (68, -39)
//(-18, -2)
// (43, 125)
// (90, 49)
// (61, 6)

```
module pipeline_TB ();

reg rstN = 0, clk = 1;
pipeline PIPELINE(clk, rstN);

always #10 clk = ~clk;

always #10 clk = ~clk;

sinitial begin

$readmemb("data/inst_mem.txt", PIPELINE.IF.mem, 0, 32);

readmemb("data/initial_mem.txt", PIPELINE.MEM.mem, 0, 32);

#40 rstN = 1;
wait(PIPELINE.IF.pc == 18);
$writememb("data/final_mem.txt", PIPELINE.MEM.mem);
$stop;
end
endmodule
```

با شبیه سازی این ماژول توسط modelsim می توان مشاهده کرد که طبق انتظار، در هر کلاک (به جز کلاک های ابتدایی و انتهایی که تنها یک دستور در حال جرا دارند) همزمان یک دستور در حال واکشی، یک دستور در حال خوانده شدن از حافظه و یک دستور در حال محاسبه و ذخیره است:

```
op=xx, buff2_waddr= x, rdatal=( x, x), rdata2=( x,
                                                                                     x)
                    waddr= x, wdatal=( x,
                   buff_op=10, buff_waddr= 7, raddr1=10, raddr2=23
                   op=xx, buff2_waddr= x, rdatal=( x, waddr= x, wdatal=( x, x)
                                                              x), rdata2=( x,
               60
               80 buff_op=10, buff_waddr= 3, raddr1=23, raddr2= 1
              80 op=10, buff2_waddr= 7, rdatal=( 1, 2), rdata2=( -2, -2)
80 waddr= x, wdatal=( x, x)
              100 buff_op=10, buff_waddr=11, raddr1= 1, raddr2=23
                    op=10, buff2_waddr= 3, rdatal=( -2, -2), rdata2=( 14,
              100 waddr= 7, wdatal=( 2,
                   buff_op=10, buff_waddr=27, raddr1=10, raddr2= 9
op=10, buff2_waddr=11, rdatal=( 14, 9), rdat
              120
                                                             9), rdata2=( -2, -2)
              120 waddr= 3, wdatal=( -10, -46)
              140 buff_op=00, buff_waddr= 2, raddrl= 7, raddr2=18
                  op=10, buff2_waddr=27, rdatal=( 1, 2), rdata2=( -2, -35) waddr=11, wdatal=( -10, -46)
              140
              140
              160 buff_op=00, buff_waddr= 8, raddr1=27, raddr2=15
                   op=00, buff2_waddr= 2, rdatal=( 2, -6), rdata2=(-60, -27) waddr=27, wdatal=( 68, -39)
              160
              160
                   buff_op=00, buff_waddr= 2, raddr1= 7, raddr2= 9
op=00, buff2_waddr= 8, rdata1=( 68, -39), rdata2=( 23, -7)
              180
              180
                    waddr= 2, wdatal=( -58, -33)
              200 buff_op=00, buff_waddr= 5, raddr1=11, raddr2=17
              200 op=00, buff2_waddr= 2, rdata1=( 2, -6), rdata2=( -2, -35)
200 waddr= 8, wdata1=( 91, -46)
              220 buff_op=01, buff_waddr= 6, raddrl= 1, raddr2= 8
              220 op=00, buff2_waddr= 5, rdatal=( -10, -46), rdata2=( 89, 54)
220 waddr= 2, wdatal=( 0, -41)
```

```
240 buff_op=01, buff_waddr=22, raddr1=19, raddr2= 8
240 op=01, buff2_waddr= 6, rdatal=( 14, 9), rdata2=( 91, -46)
240 waddr= 5, wdatal=( 79, 8)
260 buff_op=01, buff_waddr=28, raddr1=31, raddr2= 5
260 op=01, buff2_waddr=22, rdata1=( -10, -51), rdata2=( 91, -46)
260 waddr= 6, wdata1=( -77, 55)
280 buff_op=01, buff_waddr=26, raddr1=15, raddr2= 2
280 op=01, buff2_waddr=28, rdatal=( 61, 6), rdat
280 waddr=22, wdatal=(-101, -5)
                                                         6), rdata2=( 79, 8)
300 buff_op=01, buff_waddr=11, raddr1= 4, raddr2= 5
300
       op=01, buff2_waddr=26, rdatal=( 23, -7), rdata2=( 0, -41)
300 waddr=28, wdatal=( -18,
                                        -21
320 buff_op=01, buff_waddr=15, raddr1=17, raddr2= 8
       op=01, buff2_waddr=11, rdatal=(-49, 17), rdata2=( 79,
320 waddr=26, wdatal=( 23, 34)
340 buff_op=01, buff_waddr= 5, raddr1=20, raddr2= 5
340 op=01, buff2_waddr=15, rdata1=( 89, 54), rdata2=( 91, -46)
340 waddr=11, wdata1=(-128, 9)
360 buff_op=xx, buff_waddr= x, raddr1= x, raddr2= x
360 op=01, buff2_waddr= 5, rdatal=( -1, -103), rdata2=( 79, 360 waddr=15, wdatal=( -2, 100)
380 buff_op=xx, buff_waddr= x, raddrl= x, raddr2= x
380 op=xx, buff2_waddr= x, rdatal=( x, x), rdata2=( x, x)
380 waddr= 5, wdatal=( -80, -111)
```

با بررسی نتیجه هر دستور مشاهده می شود که پایپلاین به درستی کار می کند.