## آز سیستم های دیجیتال

دكتر اجلالي

آزمايش چهارم

مبینا حیدری، عاطفه قندهاری، نیکا قادری بهار ۱۴۰۳



طراحي stack

تاریخ گزارش: ۲۵ فروردین ۱۴۰۳

# ۱ شرح آزمایش

در این آزمایش هدف بر آن است که یک پشته چهار بیتی با ظرفیت هشت داده طراحی کنیم. این ساختار در ماژول stack پیاده سازی شده است. سپس در یک تست بنچ عملکرد این حافظه را مورد بررسی قرار داده ایم. در زیر ورودی ها و خروجی ها آورده شده اند:

Inputs: Clk Clock signal

RstN Reset signal

Data\_In 4-bit data into the stack
Push Push Command
Pop Pop Command

Outputs: Data\_Out 4-bit output data from stack

Full Full=1 indicates that the stack is full
Empty Empty=0 indicates that the stack is empty

### ۲ ما ژول ها

#### stack 1.Y

ساختار این ماژول به صورت زیر می باشد:


ابتدا یک آرایه هشت بیتی به نام mem تعریف می کنیم و سپس آن را به صورت یک وکتور چهارتایی گسترش می دهیم. همچنین یک شمارنده به نام a تعریف می کنیم که نشان دهنده ظرفیت کنونی پشته می باشد. در یک بلاک always، هرگاه که به لبه مثبت کلاک یا لبه منفی سیگنال ریست برخورد کردیم – فرض شده که ریست activelow می باشد – با توجه به وضعیت کنونی پشته، در صورت نیاز تغییراتی را اعمال می کنیم که به صورت زیر می باشد:

- ۱. اگر ریست صفر فعال باشد، باید پشته را خالی کنیم. در این شرایط a, Full باید صفر شوند و چون پشته خالی می شود خروجی Empty
- ۲. اگر بخواهیم پوش کنیم و استک پر نباشد، باید داده جدید در اندیس a لود شود و a یک واحد افزایش یابد. اگر a به هفت رسیده باشد، بدین معنی است که آخرین عنصر در حال وارد شدن است و از این پس باید Full یک شود. هم چنین اگر Empty از قبل صفر بوده، الان باید یک شود.
- ۳. هم چنین اگر پاپ یک باشد و پشته هم خالی نباشد، باید آخرین عنصر از پشته خارج شود، برای این کار کافی است که اندیس a را کاهش دمیم. هم چنین در صورتی که a به یک رسیده باشد، باید فلگ Empty را فعال کنیم چراکه آخرین عنصر در حال پاپ شدن می باشد. در اینجا اگر فلگ a از قبل یک بوده باشد، باید صفر شود. در آخر نیز عنصری که پاپ شده را در a قرار می دهیم.

#### testbench Y.Y

ساختار این ماژول به صورت زیر می باشد:

در این ماژول ابتدا نه بار پوش می کنیم تا فلگ Full فعال شود، سپس هر هشت عنصر موجود در پشته را پاپ می کنیم. شرح موج این فرآیند به صورت می باشد:



هم چینن ترمینال شبیه سازی به صورت زیر می باشد:

```
VSIM 12> run
# data_out = x, Full = 0, Empty = 1
# data_out = x, Full = 0, Empty = 0
# data_out = x, Full = 1, Empty = 0
# data_out = 9, Full = 0, Empty = 0
# data_out = 8, Full = 0, Empty = 0
# data_out = 7, Full = 0, Empty = 0
# data_out = 6, Full = 0, Empty = 0
# data_out = 5, Full = 0, Empty = 0
# data_out = 4, Full = 0, Empty = 0
# data_out = 3, Full = 0, Empty = 0
# data_out = 2, Full = 0, Empty = 1
# data_out = 2, Full = 0, Empty = 0
```

#### ۳ سنتز

گزارش سنتز مدار نیز به صورت زیر می باشد:

```
Flow Summary
                                  Successful - Sun Apr 14 00:41:21 2024
Flow Status
Quartus II 64-Bit Version
                                  13. 1.0 Build 162 10/23/2013 SJ Web Edition
Revision Name
                                  DSDlab-HW4
Top-level Entity Name
                                  stack
Family
                                  Cyclone IV GX
                                  62 / 14,400 ( < 1 % )
Total logic elements
   Total combinational functions
                                  45 / 14,400 ( < 1 %)
   Dedicated logic registers
                                  42 / 14,400 ( < 1 % )
Total registers
                                  42
Total pins
                                  14/81(17%)
Total virtual pins
                                  0
                                  0 / 552,960 (0 %)
Total memory bits
Embedded Multiplier 9-bit elements
                                0
Total GXB Receiver Channel PCS
                                0/2(0%)
Total GXB Receiver Channel PMA
                                  0/2(0%)
Total GXB Transmitter Channel PCS
                                  0/2(0%)
Total GXB Transmitter Channel PMA
                                  0/2(0%)
Total PLLs
                                  0/3(0%)
Device
                                  EP4CGX15BF14C6
Timing Models
                                  Final
```