## آز سیستم های دیجیتال

دكتر اجلالي

آزمایش سوم

مبینا حیدری، عاطفه قندهاری، نیکا قادری بهار ۱۴۰۳



توصيف جريان داده

تاریخ گزارش: ۲۶ فروردین ۱۴۰۳

## ۱ شرح آزمایش

این آزمایش به ساخت مقایسه گر می پردازد در بخش اول باید با استفاده از مدار ترکیبی یک مقایسه گر چهار بیتی ساخت در بخش دوم با کمک فقط یک module باید مقایسه گری ساخت که تا کلاک فعال حاصل مقایسه را اعلام کند و همینطور امکان reset نیز دارد

ورودی ها شامل a،b که در بخش اول ۴ بیتی و در بخش دوم یک بیتی است و reset clock، که فقط در بخش دوم مورد استفاده قرار می گیرد و خروجی ها شامل ،(e(equal) g(greater)، l(less) است و هر یک که برقرار باشد ۱ میشود و در غیر این صورت صفر میشود .

## ۲ بخش اول: مقایسه گر ۴ بیتی


● ابتدا یک ماژول برای مقایسه هر بیت به نام comparator میسازیم. خروجی ها را بر اساس جدول زیر به دست می آوریم. در نتیجه کد

a	b	g	1	e
0	0	0	0	1
0	1	0	1	0
1	0	1	0	0
1	1	0	0	1

شكل ١: جدول مقايسه

verilog این ماژول به صورت زیر است:





شکل ۲: شماتیک comparator


- ◄ حال نیاز به یک ماژول داریم که ورودی l،g،e دارد که نشان میدهد عدد تا بیت قبل بزرگتر ، کوچکتر و یا مساوی بوده و همچنین ورودیa،b دارد که بیت فعلی می باشد و در صورتی که lin و یا lin یک باشد به همان صورت اولی اگر مساوی باشد دو بیت ،b در خروجی تاثیر میگذارد نام این ماژول را cascadablecomparator می گذاریم و کد Verilog آن به صورت زیر است:
- در این بخش باید دو عدد ۴ بیتی با هم مقایسه شود و حاصل مقایسه در خروجی نشان داده شود. برای این کار یک ماژول داریم که متشکل
   از ۴ ماژول rerilog این ماژول به عنوان ورودی به ماژول بعدی داده میشود.
   کد verilog این ماژول به این صورت است:

```
module cascadable_comparator (
    input a,
    input b,
    input g_in,
    input e_in,
    input e_in,
    input lout,
    output g_out,
    output lout
);


comparator coM(
    a(a),
    b(b),
    .g(g),
    .e(e),
    .1(1)
);

assign g_out = g_in | (e_in & g);
    assign e_out = e_in & e;
    assign n_out = lin | (e_in & l);

endmodule
```



شکل ۳: شماتیک comparator cascadable



شکل ۴: comparator bit four


tb comparator bit for ماژولی است که برای مقدار دهی به a،b استفاده میشود و تمام مقدار ممکن ۴ بیتی را برای این دو ورودی در نظر میگیرد:


مدار نهایی در کوارتوس سنتز شد و summary آن به شکل زیر است:

```
Successful - Tue Apr 06 11:26:08 2021
Flow Status
Quartus II 64-Bit Version
                                     13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
                                     four_bit_comparator
Cyclone IV GX
Top-level Entity Name
Family
Total logic elements
                                     12 / 14,400 ( < 1 % )
   Total combinational functions
                                     12 / 14,400 ( < 1 %)
                                     0 / 14,400 (0 %)
   Dedicated logic registers
Total registers
Total pins
                                     14/81 (17%)
Total virtual pins
                                     0 / 552,960 (0 %)
Total memory bits
Embedded Multiplier 9-bit elements
Total GXB Receiver Channel PCS
                                     0/2(0%)
Total GXB Receiver Channel PMA
                                     0/2(0%)
Total GXB Transmitter Channel PCS
                                     0/2(0%)
Total GXB Transmitter Channel PMA
                                     0/2(0%)
Total PLLs
                                     0/3(0%)
                                     EP4CGX15BF14C6
Device
Timing Models
```

## ۳ بخش دوم:مقایسه گر سریالی

• در این بخش فقط یه ماژول نیاز داریم و چون میخواهیم نتایج را ذخیره کنیم مدار ترتیبی است و با کمک flop flip d میسازیم:





شكل ٥: شماتيك

• در این ماژول باید از ۳ dff استفاده می کنیم ورودی dff ها به ترتیب ein gin lin هستند و خروجی ان l،g،e هستند هر یک از سیگنال های ورودی توسط یک مدار ترکیبی به دست می اید مانند قسمت قبل ، برای مقایسه اعداد ۴ بیتی در این ماژول از بیت پر ارزش شروع میشود.چون

سیگنال reset داریم با استفاده از or به حالت اولیه برمیگردیم کد وریلاگ به این صورت می باشد:

```
module serial_comparator (
    input a,
    input b,
    input reset,
    input clock,
    output e,
    output e,
    output l
);

wire g_d, g_i1, g_i2, g_not;
wire e_d, e_i1, e_i2, e_not;
wire l_d, l_i1, l_i2, l_not;

/* g reg (g_d is input) */
assign g_i1 = ~(clock & g_d);
assign g_i2 = ~(clock & ~g_d);
assign g = ~(g_i1 & g_not);
assign g_not = ~(g_i2 & g);

/* g reg */

/* e reg (e_d is input) */
assign e_i1 = ~(clock & ~e_d);
assign e = (e_i1 & e_not);
assign e = ~(e_i1 & e_not);
assign e = ~(e_i2 & e);

/* l reg (l_d is input) */
assign li1 = ~(clock & ~l_d);
assign li2 = ~(clock & ~l_d);
assign li2 = ~(clock & ~l_d);
assign li3 = ~(l_i1 & l_not);
assign li4 = ~(l_i2 & l);

assign lot = ~(l_i2 & l);

assign lot = ~(l_i2 & l);

assign lot = ~eset & (g | (e & ~((~a) | b)));
assign e_d = reset & (l | (e & ~((~b) | a)));
assign lod = ~reset & (l | (e & ~((~b) | a)));
assign lod = ~reset & (l | (e & ~((~b) | a)));
assign lod = ~reset & (l | (e & ~((~b) | a)));
andmodule
```

● ماژول serialcomparatortb تمام ورودی های ممکن را چک میکند کد وریلاگ آن به صورت زیر است:

• با کوارتوس آن را سنتز میکنیم:

Flow Summary
Flow Status
Quartus II 64-Bit Version Successful - Tue Apr 06 11:30:26 2021 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition Revision Name
Top-level Entity Name
Family
Total logic elements Tootooleh serial\_comparator Cyclone IV GX 7 / 14,400 ( < 1 %) 7 / 14,400 ( < 1 %) 0 / 14,400 ( 0 %) Total combinational functions Dedicated logic registers Total registers Total pins
Total virtual pins 7/81(9%) Total memory bits
Embedded Multiplier 9-bit elements
Total GXB Receiver Channel PCS
Total GXB Receiver Channel PMA
Total GXB Transmitter Channel PCS
Total GXB Transmitter Channel PMA 0 / 552,960 (0 %) 0 0 / 2 (0 %) 0/2(0%) 0/2(0%) 0/2(0%) 0/2(0%) Total PLLs 0/3(0%) Device Timing Models EP4CGX15BF14C6 Final