# آز سیستم های دیجیتال

دكتر اجلالي

مبینا حیدری، عاطفه قندهاری، نیکا قادری بهار ۱۴۰۳



UART آزمایش هفتم

تاریخ گزارش: ۲۶ اردیبهشت ۱۴۰۳

## ۱. شرح آزمایش

در این آزمایش می خواهیم یک UART یا Transmitter Receiver Asynchronous Universal طراحی کنیم. در بخش فرستنده این UART هر بار ۱۰ بیت ارسال میشود که بیت اول برای شروع، بیت دوم برای توازن، ۷ بیت بعدی برای داده و نهایتاً بیت آخر برای خاتمه ارسال می شوند. در بخش گیرنده این UART پس از دریافت بیت شروع، ۸ بیت بعدی یعنی توازن و داده به صورت سریالی دریافت شده و هر یک در ثباتی مجزا ذخیره می شوند.

## ٢. ماژول ها

## **Sender**

#### ورودي ها:

- rstN •
- clk •
- start: برای شروع ارسال برابر با ۱ می شود.
- data\_in: داده ای که قرار است ارسال شود.

## خروجي ها:

- \$\text{out}\$: \(\delta\_c = \text{out}\)
- Sent: با اتمام ارسال، برابر با ۱ می شود.

این ماژول، فرستنده ی UART است .

برای این ماژول، ۵ حالت مختلف داریم start ,idle برای این ماژول، ۵ حالت مختلف داریم

چون مدار ترتیبی است، از block always استفاده میکنیم که به لبه باالرونده کالک و لبه پایین رونده ریست حساس است. در صورت بشدن سیگنال rstN ، فرستنده در حالت idle قرار می گیرد، اندیس داده برابر با ۰ می شود و خروجی ها ۰ می شوند .در غیر اینصورت با لبه باالرونده کالک، بر حسب حالتی که در آن قرار داریم عمل می کنیم:

ldle: اگر ورودی start برابر با ۱ شده باشد، وارد حالت بعدی یعنی start می شویم، ورودی in\_data در رجیستر data قرار می گیرد و اندیس داده و خروجی sent برابر با صفر می شوند. در غیر اینصورت اتفاقی نمی افتد.

Start : بیت شروع که برابر با ۱ است در خروجی سریالی قرار میگیرد و به حالت parity میرویم.

Parity : مقدار parity که برابر با حاصل xor بیت های data است در خروجی سریالی قرار می گیرد و به حالت send می رویم

Send: بیتی که در اندیس index\_data از رجیستر data قرار دارد، وارد خروجی سریالی میشود، اندیس داده یکی بیشتر می شود و اگر برابر با آخرین اندیس داده که ۶ است بشود، از حالت send خارج شده و به stopمی رویم. در غیر اینصورت در همین حالت میمانیم.

Stop : بیت پایان که برابر با ۰ است به خروجی سریالی می رود، به حالت idle بازمیگردیم و خروجی sent برابر با ۱ میشود، چون ارسال به پایان رسیده است.

اگر غير از اين ها بود وارد حالت idle مي شويم.

#### Receiver

ورودی ها:

- rstN
  - clk •
- s\_in: ورودي سريالي.

خروجي ها:

: Received • در صورت پایان گرفتن ورودی ها، ۱ می شود.

: parity\_chack در صورت برابر parity ارسالی با parity داده ی گرفته برابر بود، ۱ می شود.

• Data: دادهی گرفتهشده.

این ماژول، گیرنده ی UART است.

برای این ماژول ۴ حالت مختلف داریم stop ,receive ,parity ,idle :

چون مدار ترتیبی است، از block always استفاده میکنیم که به لبه باالرونده کالک و لبه پایین رونده ریست

حساس است. در صورت ۰ شدن سیگنالrstN ، فرستنده در حالت idle قرار می گیرد، اندیس داده برابر با ۰ می شود

```
و خروجي ها ٠ مي شوند.
```

در غير اينصورت با لبه باالرونده كالك، بر حسب حالتي كه در آن قرار داريم عمل مي كنيم:

idle: اگر ورودی سریالی با بیت شروع یعنی ۱ برابر بود، وارد حالت parity می شویم و اندیس داده و

خروجی ها برابر با ۰ میشوند. در غیر اینصورت اتفاقی نمی افتد.

Parity مقدار ورودی سریالی که parity ارسال شده است، در parity\_expected قرار گرفته و به حالت receive مقدار ورودی سریالی که parity\_expected ارسال شده است، در parity\_expected قرار گرفته و به حالت receive

Receive: مقدار ورودی سریالی در اندیس index\_data از رجیستر مع گیرد، اندیس داده یکی

بیشتر می شود و اگر برابر با آخرین اندیس داده که ۶ است بشود، از حالت send خارج شده و به stop

میرویم. در غیر اینصورت در همین حالت میمانیم.

:Stop به حالت idle بازمیگردیم و خروجی received برابر با ۱ میشود، چون گرفتن داده به پایان رسیده

است.

• اگر غير از اين ها بو د وارد حالت idle مي شويم.

## **Uart**

ورودي ها:

- rstN
  - clk •
- s in •
- send •
- send\_data •

## خروجي ها:

- s\_out •
- sent •
- received •
- received data •


check\_receive\_parity•

## **Top**

در این ماژول به بررسی کارکرد این دستگاه می پردازیم. ابتدا از ماژول Uart دو شیء می سازیم .برای تست اول، از فرستندهی اول برای گیرنده ی دوم پیغام Bye را ارسال می کنیم و برای گیرنده ی دوم پیغام Bye را ارسال می کنیم و نتیج را در transcript و waveform مشاهده خواهیم کرد.

#### waveform .

حاصل شبیه سازی ماژول Top:



```
add wave -position end sim:/top/j
VSSM 23> run 1000

# H sent from U1
# H received by U2. check: 1
# B sent from U2
# B received by U1. check: 1
# e sent from U2
# y received by U2. check: 1
# y sent from U1
# 1 received by U1. check: 1
# 1 sent from U1
# 1 received by U2. check: 1
# 2 e sent from U2
# e received by U3. check: 1
# 1 sent from U3
# e received by U3. check: 1
# 1 sent from U3
# c received by U3. check: 1
# 1 sent from U3
# c received by U3. check: 1
# 1 sent from U1
# 1 received by U3. check: 1
VSIM 24> run 1000
# o sent from U1
# o received by U3. check: 1
# Break in Module top at E:/Documents/DSD-az/7/top.v line 42
```