بسمه تعالى



دانشكده كامپيوتر

گزارش کار پنجم آزمایشگاه مدارهای منطقی

# واحد محاسبات و منطق (ALU)

استاد

آقای دکتر شاهین حسابی

دانشجویان نیکا قادری و مبینا حیدری

دانشگاه صنعتی شریف


پاییز ۱۴۰۲

	فهرست مطالب
u	از مایش پنجم: واحد محاسبات و منطق(ALU)
	۱-۵ آشنایی با تراشه ۷۴۱۸۱
	۲-٥ ساخت مدار داخلی ALU

# ازمایش پنجم: واحد محاسبات و منطق (ALU)

# ۱-۵ آشنایی با تراشه ۷۴۱۸۱

مداری طراحی کنید که طبق شکل زیر دارای دو ثبات داده A و B ، یک ALU و یک کنترل کننده باشد، به طوری که با دادن کدهای مختلف به ALU ، اعمال مختلف بر روی ورودی ها انجام شود.



مدار باید مطابق جدول زیر با توجه به ورودی های m0-m2 عملیات های خاصبی انجام دهد.

جدول ۲- عملیات صورت گرفته در مدار برحسب ورودی های M0-M2

MZ	M7	mo	Operation
0	0	0	$A \leftarrow D_3 - D_0$
0	0	7	$\mathcal{B} \leftarrow \mathcal{D}_3 - \mathcal{D}_0$
0	7	0	$A \leftarrow A$
0	7	7	$A \leftarrow B$
1	0	0	clear (A)
7	0	7	$A \leftarrow not(A)$
7	1	0	$A \leftarrow and(A,B)$
7	7	7	$A \leftarrow add(A,B)$

#### وسایل مورد نیاز:

قطعه ۱۸۱ alu-۲۴۱۸۱

قطعه ۳۷۴۱۷۵ قطعه

تطعه ۲۴۱۷۵ edas


Logic state

Logic probe

Push button


گیت ها و ترانزیستور های لازم

قطعه ۷۴۱۷۵:




در حقیقت یک d flip flop بیتی است که قابلیت ذخیره ی داده را دارد. ورودی های آن d0 تا d3 که عددی هستند که میخواهیم لود کنیم. Mr در حکم ریست است و اگر ۰ باشد این قطعه ریست میشود و اگر ۱ باشد میتوان از قطعه استفاده کرد.

#### قطعه ۷۴۱۵۷:



مثل یک مالتی پلکسر ۲ به ۱ عمل میکند با این تفاوت که ورودی های مالتی پلکسر ۴ بیتی هستند. بسته به ورودی A'/B یکی از دو عدد ۴ بیتی A یا B در مالتی پلکسر لود میشوند. همچنین E همان enable به فرمت اکتیو لو است که در صورت ۰ بودن میشود از این مالتی پلکسر استفاده کرد.

#### قطعه 74181 :



یک ALU است که بر حسب ورودی های SO تا S3 و Mو CN عملیات های متفاوتی را روی دو ورودی ۴ بیتی A و B اش انجام می دهد . که این عملیات ها در جدول بالا مشخص شده بود تنها خروجی های مورد استفاده ی ما از این قطعه CN+4 یا همان carry out و F3 تا F3 یا همان خروحی های عملیات انجام شده هستند.

#### موارد خواسته شده در جدول زیر نشان داده شده است:

		Select uts		Acti	ve LOW Operands & F <sub>n</sub> Outputs	Active HIGH Operands & Fn Outputs		
				Logic	Arithmetic (Note 2)	Logic	Arithmetic (Note 2)	
53	S2	S1	S0	(M = H)	$(M = L) (C_n = L)$	(M = H)	$(M = L) (C_n = H)$	
L	L	L	L	Ā	A minus 1	Ā	A	
L	L	L	н	AB	AB minus 1	$\overline{A} + \overline{B}$	A+B	
L	L	н	L	$\overline{A} + \overline{B}$	AB minus 1	ĀB	$A + \overline{B}$	
L	L	н	н	Logic 1	minus 1	Logic 0	minus 1	
L	н	L	L	$\overline{A} + \overline{B}$	A plus (A + B)	AB	A plus AB	
L	н	L	н	B	AB plus (A + B)	B	(A + B) plus AB	
L	н	н	L	Ā⊕B	A minus B minus 1	A ⊕ B	A minus B minus 1	
L	н	H	н	$A + \overline{B}$	$A + \overline{B}$	AB	AB minus 1	
Н	L	L	L	ĀB	A plus (A + B)	A+B	A plus AB	
Н	L	L	н	A⊕B	A plus B	$\overline{A} \oplus \overline{B}$	A plus B	
н	L	н	L	В	AB plus (A + B)	В	(A + B) plus AB	
Н	L	н	н	A+B	A+B	AB	AB minus 1	
Н	н	L	L	Logic 0	A plus A (Note 1)	Logic 1	A plus A (Note 1)	
н	н	L	Н	AB	AB plus A	$A + \overline{B}$	(A + B) plus A	
Н	н	Н	L	AB	AB minus A	A+B	(A + B) plus A	
н	н	н	н	A	A	A	A minus 1	

### حال با توجه به دو جدول داده شده جدول حالت را رسم میکنیم

M2	M1	M0	SA	SB	S3	S2	S1	S0	Mode
0	0	0	1	1	d	d	d	d	1
0	0	1	0	0	1	1	1	1	1
0	1	0	0	1	1	1	1	1	1
0	1	1	0	1	1	0	1	0	1
1	0	0	0	1	1	1	0	0	1
1	0	1	0	1	0	0	0	0	1
1	1	0	0	1	1	1	1	0	1
1	1	1	0	1	1	0	0	1	0

حال با توجه به جدول ساده میکنیم:

Mode=(m2m1m0)'

Sa=m2'm1'm0'

Sb=(m2'm1'm0)'


S3=(m2m1'm0)'

S2=m2'm1'+m0'

S1=m2'+m1m0'


S0=m2'm1+m0'm2'+m2m1m0

درنهایت مدار به صورت زیر است:



# ۲-۵ ساخت مدار داخلی ALU

یک واحد محاسبات و منطق چهاربیتی(ALU) مطابق شکل زیر بسازید.



	Ope	ration	select				
S,	S2	$S_1$	So	C <sub>in</sub>	Operation	Function	
0	0	0	0	0	F = A	Transfer A	
0	G	0	0	1	F = A + 1	Increment A	
0	0	0	1	0	F = A + B	Addition	
0	0	0	1	1	F = A + B + 1	Add with carry	
0	0	1	0	0	$F = A + \overline{B}$	Subtract with borrow	
0	0	1	0	1	$F = A + \overline{B} + 1$	Subtraction	
0	0	1	1	0	F = A - 1	Decrement A	
0	0	1	1	1	F = A	Transfer A	
0	1	0	0	×	$F = A \wedge B$	AND	
0	1	0	1	×	$F = A \vee B$	OR	
0	1	1	0	×	$F = A \oplus B$	XOR	
0	1	1	1	×	$F = \overline{A}$	Complement A	
1	0	×	×	×	$F = \operatorname{shr} A$	Shift right A into F	
1	1	×	×	×	$F = \sinh A$	Shift left A into F	

#### وسايل مورد نياز:

قطعه ۱۵۷ «multiplexer


قطعه ۳۰۶۷-multiplexer

قطعه adder-74LS283

Led

گیت ها و ترانزیستورهای لازم


شکل مدار در حالت کلی در پایین امده است




در اینجا Do D1 D2 D3 خروجی های ما هستند که متصل به چهار multiplexer هستند که ورودی a b c d هر مالتی پلکسر نشان میدهد کدام خطرا خروجی میدهد با توجه به جدولی که در پیش تر امده بود میتوان این کار را کرد به عنوان مثال اگر S0 تا S3 همه صفر باشند و کری صفر باشد A+1 در خروجی می اید که همه صفر باشند و کری صفر باشد a0 a1 a2 a3 در خروجی می اید که این کار توسط u8 انجام میشود که یک باشد جمع ان اگر یک باشد جمع ان با یک در خروجی ظاهر میشود و خروجی های این adder را به خط اول چهار مولتی پلکسر متصل کردیم و بقیه نیز به همین صورت انجام میشود

حال چند نمونه را در پایین میبینیم


### خود A در خروجی می اید:




1+A در خروجی می اید:




:A+B




:A+B+1



:AandB




:Shr A



# بخش عملى:

هدف از این بخش آن است که با یک آی سی alu کار کنیم و به طور مثال محاسباتی که در بخش اول این آزمایش را انجام دادیم به طور عملی پیاده سازی کنیم. شکل کلی این آیسی به صورت زیر می باشد:



همان طور که مشاهده می شود، آیسی ۱۳ ورودی می گیرد: ۴ بیت عدد اول (A)، ۴ بیت عدد دوم (B)، ۴ بیت دستور (S) و M که همان مود می باشد . Cn را هم به صفر وصل می کنیم و پس از اتصال vcc و gnd، شروع به ورودی دادن می کنیم. خروجی در بیت های fo,f1,f2 و f3 ذخیره می شود. علاوه بر این ها، یک سری اطلاعات اضافی در مورد عملیات حسابی با استفاده از خروجی های p, A = B و ... قابل دریافت هست که در این آزمایش به آن ها نمی پردازیم.

با استفاده از جدول زیر، در می یابیم که مثلا برای جمع کردن دو عدد، کافی است که مود و کری را صفر در نظر گرفته و فرمان را به صورت 1001 در ورودی های S وارد کنیم.

CELECTION		ACTIVE-LOW DATA						
SELECTION				M = H	M = L; ARITHMETIC OPERATIONS			
S3	S2	S1	so	LOGIC FUNCTIONS	Cn = L (no carry)	Cn = H (with carry)		
L	L	L	L	F=A	F = A MINUS 1	F = A		
L	L	L	н	F = AB	F = AB MINUS 1	F = AB		
L	L	н	L	F = A + B	F = AB MINUS 1	F = AB		
L	L	н	н	F = 1	F = MINUS 1 (2's COMP)	F = ZERO		
L	н	L	L	F = A + B	F = A PLUS (A + B)	F = A PLUS (A + B) PLUS 1		
L	н	L	н	F = B	F = AB PLUS (A + B)	F = AB PLUS (A + B) PLUS 1		
L	н	н	L	F = A ⊕ B	F = A MINUS B MINUS 1	F = A MINUS B		
L	н	н	н	F = A + B	F = A + B	F = (A + B) PLUS 1		
н	L	L	L	F = AB	F = A PLUS (A + B)	F = A PLUS (A + B) PLUS 1		
н	L	L	н	F = A ⊕ B	F = A PLUS B	F = A PLUS B PLUS 1		
н	L	н	L	F = B	F = AB PLUS (A + B)	F = AB PLUS (A + B) PLUS		
н	L	н	н	F = A + B	F = (A + B)	F = (A + B) PLUS 1		
н	н	L	L	F = 0	F = A PLUS A‡	F = A PLUS A PLUS 1		
н	н	L	н	F = AB	F = AB PLUS A	F = AB PLUS A PLUS 1		
Н	н	н	L	F = AB	F = AB PLUS A	F = AB PLUS A PLUS 1		
н	н	н	н	F = A	F=A	F = A PLUS 1		

<sup>‡</sup>Each bit is shifted to the next more significant position.

عکس های این آزمایش نیز در زیر آورده شده اند:

