

Задание

Кэш

разрядность адреса – 40; размер кэш-памяти – 512 Кбайт; размер блока – 64 Б; ассоциативность – 4; тип записи – отложенная (write-back); политика заведения – промах по чтению и записи; политика вытеснения – LRU.

Задания

Для кэш-памяти данных с заданными параметрами:

- опишите структуру адреса;
- постройте конечный автомат Мили, описывающий набор кэш-памяти (set); выходной ал-фавит должен позволять различать адреса (теги) запросов;
- постройте входные последовательности минимальной длины, приводящие к
 - записи данных в подсистему памяти;
 - вытеснению или вычёркиванию значимого блока из набора.

Исходное состояние: кэш пуст. Инициатор операций: ядро (последовательности не должны содержать снуп-запросы).

- постройте последовательности состояний, по которым пройдёт конечный автомат при выполнении входных последовательностей, и соответствующие последовательности выходных символов;
- рассчитайте достигнутое при этом значения тестового покрытия в метрике состояний и в метрике переходов построенного конечного автомата.

Каким последовательностям инструкций (операция + аргументы) соответствуют построенные последовательности? По какому адресу будет осуществлена запись данных (первая последовательность)? Какой при этом блок будет вытеснен (вторая последовательность)?

Возможные события:

- операции чтения/записи со стороны вычислительного ядра;
- снуп-инвалидатор со стороны подсистемы памяти: при его получении кэш вычёркивает немодифицированный блок с заданным адресом либо вытесняет модифицированный блок в память.

Решение

Структура адреса

Расчёты

- Размер **офсета** равен количеству бит, необходимых для адресации внутри блока.

$$\text{offset_len} = \log_2(64) = 6$$

- Ассоциативность 4, следовательно, размер одного ассоциативного блока $4 * 64 = 2^8$. Тогда количество ассоциативных наборов в кэше $512\text{КБ}/2^8 = 2^{19-8} = 2^{11}$. В таком случае **индекс** составляет 11 бит
- **Тег** $40 - 11 - 6 = 23$ бита.

Результат

{teg [39:17], index[16:6], offset[5:0]}

Конечный автомат

Для упрощения описания переходов составлю автомат из 2(5) автоматов. Один, контроллер набора, второй, повоторённый 4 раза, - это ячейка памяти данных и тега, с функцией перезаписи данных.

алфавиты системы (который видны извне)

- **Входной алфавит** имеет вид объединения 0_1_0_iteg_0, 0_0_1_iteg_idata, 0_1_1_iteg_idata, 1_0_0_iteg_0 и 0_0_0_0_0. Первое множество для чтения, второе множество для записи, третье для записи немодифицированных данных из памяти, четвёртое для сброса по тегу и пятое для бездействия.
- **Выходной алфавит** имеет вид owr_ohit_oteg_odata. hit значит попадание было и data данные попадания. wt - значит надо записать данные в память. Для случая отсутствия промаха и необходимости записи в память выходной алфавит 0_0_oteg_0/w*_data* - выход для соответствующей ячейки с сигналом о записи.

Важное замечание. По сути, снаружи блока должен стоять мультиплексор, который будет отвечать за правильную расстановку оп кодов.

Контроллер

Алфавит

- **Состояния** S_v0_m0_cnt0_v1_m1_cnt1_v2_m2_cnt2_v3_m3_cnt3, где v - 1бит валидность соответствующей ячейки, cnt0 - 2 бит счётчик для определения очереди на вытеснение. m - модифицированность.
- **Начальное состояние** S_0_0_0_0_0_1_0_0_2_0_0_3
- **Входной алфавит** имеет вид объединения
0_1_0_iteg_0_teg0_data0_teg1_data1_teg2_data2_teg3_data3,
0_0_1_iteg_idata_teg0_data0_teg1_data1_teg2_data2_teg3_data3,
0_1_1_iteg_idata_teg0_data0_teg1_data1_teg2_data2_teg3_data3,
1_0_0_iteg_0_teg0_data0_teg1_data1_teg2_data2_teg3_data3 и
0_0_0_0_0_teg0_data0_teg1_data1_teg2_data2_teg3_data3.
Первое множество для чтения, второе множество для записи, третье для записи немодифицированных данных из памяти, четвёртое для сброса по тегу и пятое для бездействия.
- **Выходной алфавит** имеет вид
owr_ohit_oteg_odata_w0_teg0_data0_w1_teg1_data1_w2_teg2_data2_w3_teg3_data3.
hit значит попадание было и data данные попадания. wt - значит надо записать данные в память.
w*_data* - выход для соответствующей ячейки с сигналом о записи.

Переходы :

- **Попадание** т.е. если существует такой единственный a , что для входного воздействия выполнено условие, что $0_*_iteg_*_teg(a)_*$ и $iteg == teg(a)$ при таком состоянии, что $v(a) == 1$

Тогда новое состояние получается модифицированием текущего следующим образом:

- $cnt(a) = 0$
- для $b \neq a$: $cnt(b) = (cnt(b) < cnt(a)) ? cnt(b)+1 : cnt(b)$
- Если воздействие вида $0_0_1_*$ (запись), то для нового состояния $m(a) = 1$.

- **Мультихит** если существует не единственный a , то переход в самого себя
- **Промех по записи** Изменения в случае промех происходят только при записи. т.е. входное воздействие $0_0_1_iteg_*$ или $0_1_1_iteg_*$ и не выполнено условие попадания или мультихита.

Тогда новое состояние получается модифицированием текущего следующим образом:

- для b такого, что $cnt(b) \neq 3$ $cnt(b) += 1$
- для a такого, что $cnt(a) == 3$, изменение состояния $v(a) = 1$
- если входное воздействие вида $0_0_1_*$, то $m(a) = 1$

- **Инвалидация записи по тегу** воздействие вида $1_0_0_iteg_*_teg(a)_*$, где $iteg == teg(a)$ и состояние $v(a) == 1$.

Тогда новое состояние получается модифицированием текущего следующим образом:

- $v(a) = 1$
- $cnt(a) = 3$
- Для b таких, что $cnt(b) > cnt(a)$, $cnt(b) -= 1$

- **Всё остальное** переход в самого себя

Выходная функция

- **Чтение** т.е. входное воздействие вида $0_1_0_*_iteg_*$.

В таком случае есть 2 кейса:

- **Попадание** т.е. для входного воздействия $0_1_0_*_iteg_*_teg(a)_*$ и $iteg == teg(a)$ при таком состоянии, что $v(a) == 1$
Тогда выход $0_1_teg(a)_data(a)_0_0_0_0_0_0_0_0_0_0_0_0$

- **Промех** т.е. не попадание
Тогда выход $0_0_iteg_0_0_0_0_0_0_0_0_0_0_0_0$

- **Запись** т.е. входное воздействие вида $0_1_iteg_idata_*$.

В таком случае есть 3 кейса:

- **Попадание** т.е. для входного воздействия $0_0_1_*_iteg_*_teg(a)_*$ или $0_1_1_*_iteg_*_teg(a)_*$ и $iteg == teg(a)$ при таком состоянии, что $v(a) == 1$
Тогда выход $0_0_iteg_0_*$ (если $w(a)$, то 1, если $data(a)$ то $idata$, если $teg(a)$ то $iteg$, иначе 0)

- **Промех без вытеснения.** т.е. $v(a) == 0$ для такого a , что $cnt(a) == 3$.
Тогда выход $0_0_iteg_0_*$ (если $w(a)$, то 1, если $data(a)$ то $idata$, если $teg(a)$ то $iteg$, иначе 0)

- **Промех с вытеснением** для такого a , что $cnt(a) == 3$
Тогда выход $1_0_teg(a)_data(a)_*$ (если $w(a)$, то 1, если $data(a)$ то $idata$, если $teg(a)$ то $iteg$, иначе 0)

- **Инвалидация** т.е. входное воздействие вида $0_1_0_*_iteg_*_0_1_0_*_iteg_*_teg(a)_*$.

- **Попадание** т.е. $0_1_0_*_iteg_*_teg(a)_*$, где $iteg == teg(a)$ и $v(a) == 1$
Выход $1_0_teg(a)_data(a)_0_0_0_0_0_0_0_0_0_0_0_0$

- **Промех** Тогда выход $0_0_iteg_0_0_0_0_0_0_0_0_0_0_0_0$

Ячейка

Алфавит

- **Состояния** S_teg_data
- **Начальное состояние** S_0_0
- **Входной алфавит** wr_iteg_idata и напрямую соединён с выходным алфавитом контроллера
- **Выходной алфавит** имеет вид $oteg_odata$ и напрямую соединён со входным.

Переход Если $wr == 1$, то новое состояние вычисляется преобразованием текущего, как $teg = iteg$, $data = idata$. Если $wr == 0$, то новое состояние является равно текущему. ####
Выходная функция $oteg = teg$, $odata = data$

Последовательности

запись блока в память

```
wr 40'h00_0000_0000 0
wr 40'h00_0002_0000 0
wr 40'h00_0004_0000 0
wr 40'h00_0008_0000 0
wr 40'h00_000e_0000 0
```

вытеснение значимого блока

```
rd 40'h00_0000_0000
rd 40'h00_0002_0000
rd 40'h00_0004_0000
rd 40'h00_0008_0000
rd 40'h00_000e_0000
```

Трейсинг переходов

Легенда

S_* - состояния машины

$S(n)_*$ - состояние ячейки n

Запись блока в память

- **Состояние 0**
 $S_0_0_0_0_0_0_1_0_0_2_0_0_3$
 $S0_0_0$
 $S1_0_0$
 $S2_0_0$
 $S3_0_0$
- **Состояние 1**
Воздействие запись со стороны процессора с тегом 0
– Вход: $0_0_1_0_0$
– Выход: $0_0_0_0$

- Новое состояние:
S_0_0_1_0_0_2_0_0_3_1_1_0
S0_0_0
S1_0_0
S2_0_0
S3_0_0

- **Состояние 2**

Воздействие запись со стороны процессора с тегом 1

- Вход: 0_0_1_1_0
- Выход: 0_0_1_0
- Новое состояние:
S_0_0_2_0_0_3_1_1_0_1_1_1
S0_0_0
S1_0_0
S2_1_0
S3_0_0

- **Состояние 3**

Воздействие запись со стороны процессора с тегом 2

- Вход: 0_0_1_2_0
- Выход: 0_0_2_0
- Новое состояние:
S_0_0_3_1_1_0_1_1_1_1_1_2
S0_0_0
S1_2_0
S2_1_0
S3_0_0

- **Состояние 4**

Воздействие запись со стороны процессора с тегом 3

- Вход: 0_0_1_3_0
- Выход: 0_0_3_0
- Новое состояние:
S_1_1_0_1_1_1_1_1_2_1_1_3
S0_3_0
S1_2_0
S2_1_0
S3_0_0

- **Состояние 5**

Воздействие запись со стороны процессора с тегом 4

- Вход: 0_0_1_4_0
- Выход: 1_0_0_0 (Записывается самый первый записанный блок в адрес 40'h00000000)
- Новое состояние:
S_1_1_1_1_1_2_1_1_3_1_1_0
S0_3_0
S1_2_0
S2_1_0
S3_4_0

Вытеснение значимого блока.

- **Состояние 0**

S_0_0_0_0_0_0_1_0_0_2_0_0_3

S0_0_0

S1_0_0

S2_0_0

S3_0_0

- **Состояние 1**

Воздействие на проверку попадания с тегом 0

– Вход: 0_1_0_0_0

– Выход: 0_0_0_0

– Новое состояние:—\\—

Воздействие запись со стороны памяти с тегом 0

– Вход: 0_1_1_0_0

– Выход: 0_0_0_0

– Новое состояние:

S_0_0_1_0_0_2_0_0_3_1_0_0

S0_0_0

S1_0_0

S2_0_0

S3_0_0

- **Состояние 2**

Воздействие на проверку попадания с тегом 1

– Вход: 0_1_0_1_0

– Выход: 0_0_1_0

– Новое состояние:—\\—

Воздействие запись со стороны памяти с тегом 1

– Вход: 0_1_1_1_0

– Выход: 0_0_1_0

– Новое состояние:

S_0_0_2_0_0_3_1_0_0_1_0_1

S0_0_0

S1_0_0

S2_1_0

S3_0_0

- **Состояние 3**

Воздействие на проверку попадания с тегом 2

– Вход: 0_1_0_2_0

– Выход: 0_0_2_0

– Новое состояние:—\\—

Воздействие запись со стороны памяти с тегом 2

– Вход: 0_1_1_2_0

– Выход: 0_0_2_0

– Новое состояние:

S_0_0_3_1_0_0_1_0_1_1_0_2

S0_0_0

S1_2_0

S2_1_0

S3_0_0

• **Состояние 4**

Воздействие на проверку попадания с тегом 3

– Вход: 0_1_0_3_0

– Выход: 0_0_3_0

– Новое состояние:—\\—

Воздействие запись со стороны памяти с тегом 3

– Вход: 0_1_1_3_0

– Выход: 0_0_3_0

– Новое состояние:

S_1_0_0_1_0_1_1_0_2_1_0_3

S0_3_0

S1_2_0

S2_1_0

S3_0_0

• **Состояние 5**

Воздействие на проверку попадания с тегом 4

– Вход: 0_1_0_4_0

– Выход: 0_0_4_0

– Новое состояние:—\\—

Воздействие запись со стороны памяти с тегом 4 (Вытесняется первая ячейка с тегом 0)

– Вход: 0_1_1_4_0

– Выход: 0_0_4_0

– Новое состояние:

S_1_0_1_1_0_2_1_0_3_1_0_0

S0_3_0

S1_2_0

S2_1_0

S3_4_0

Покрывтие

Покрывтие состояний Для начала найдём общее число состояний системы. 2^{23+64} состояний ячеек памяти. Число состояний контроллера 2^{4*4} . Тогда суммарное число состояний системы 2^{364} (правда оно избыточно, т.к. часть состояний недостижимы)

Число пройденых состояний: * **Первая последовательность** 5 состояний * **Второе воздействие** 5 состояний

Покрывтие для каждого случая $5/2^{364}$

Покрывтие переходов

Для нахождения числа переходов надо найти мощность входного алфавита системы:

- 0_1_0_iteg_0 - 2^{23}
- 0_0_1_iteg_idata - 2^{23+64}
- 0_1_1_iteg_idata - 2^{23+64}
- 1_0_0_iteg_0 - 2^{23}
- 0_0_0_0_0 - 1.

Т.е. **Мощность входного алфавита** $= 2^{88} + 2^{24} + 1$

Т.к. для каждой пары символа и состояния сопоставлен переход, посредством функции перехода)

Суммарное число переходов системы $(2^{88} + 2^{24} + 1) * 2^{364}$

Число переходов для разных последовательностей:

- **Первый алогоритм** 5 переходов, покрытие $5 / (2^{88} + 2^{24} + 1) * 2^{364}$
- **Второй алогоритм** 10 переходов, покрытие $10 / (2^{88} + 2^{24} + 1) * 2^{364}$