Funkcionalna verifikacija hardvera

Vežba 9 Hijerarhija UVM verifikacionog okruženja


Sadržaj

1	Agent	4
	1.1 Struktura	4
	1.2 Konfiguracija	5
2	Hijerarhija okruženja	7
	2.2 Top-level okruženje	7
3	Factory override	9
4	Zadaci	10
5	Appendix	11

Deveta vežba je posvećena hijerarhiji UVM verifikacionog okruženja. Dat je pregled UVM agent klase, često korišćene klase za konfiguraciju kao i UVM environment klase. Objašnjen je factory override mehanizam i dat primer upotrebe.

1 Agent

Iako se drajver, sekvencer i monitor mogu koristiti nezavisno to iziskuje poznavanje imena, uloge i načina povezivanja svake komponente. Agent obuhvata ove tri komponente, predstavlja apstraktniji pristup datom interfejsu i olakšava ponovno korišćenje ovih komponenti. Može biti aktivni ili pasivni. Aktivni agenti sadrže komponente koje generišu stimulus na interfejsu kao i one koje ga nadgledaju, dok pasivni agenti samo nadgledaju interfejs odnosno pasivni agenti sadrže samo monitor zbog čega je veoma bitno da su drajver i monitor potpuno odvojeni iako im je deo funkcionalnosti sličan. Pasivni agenti se uglavnom koriste kao mali deo nekog većeg okruženja kada se stimulus generiše iz neke druge komponente.



Slika 1: Agent

1.1 Struktura

Kao što je već rečeno agent vrši povezivanje monitora, sekvencera i drajvera koristeći TLM konekcije. Kako bi se olakšala upotreba i fleksibilnost agenta, on sadrži i konfiguracione informacije smeštene u posebnom objektu.

Agent ima dva režima rada:

- Aktivni režim agent generiše DUT signale; u ovom režimu agent instancira drajver i sekvencer, kao i monitor
- Pasivni režim agent samo nadgleda signale; u ovom režimu agent ne instancira drajver i sekvencer, već samo monitor

U nastavku je dat primer agenta. Implementacija se vrši nasleđivanjem uvm_agent klase, sadrži kod za factory registraciju i konstruktor koji prate klasični UVM mehanizam.

```
class calc agent extends uvm agent;
   // components
  calc driver drv;
  calc sequencer seqr;
  calc monitor mon;
   // configuration
  calc config cfg;
  'uvm component utils begin (calc agent)
      `uvm_field_object(cfg, UVM_DEFAULT)
   `uvm component utils end
  function new(string name = "calc_agent", uvm_component parent = null);
     super.new(name,parent);
  endfunction
  function void build phase(uvm phase phase);
     super.build phase(phase);
     if (!uvm_config_db#(calc_config)::get(this, "", "calc_config", cfg))
        uvm_fatal("NO_CFG",{"Config object must be set for: ",get_full_name(),".cfg"})
```

```
mon = calc _monitor::type _id::create("mon", this);
if (cfg.is_active == UVM_ACTIVE) begin
    drv = calc _driver::type_id::create("drv", this);
    seqr = calc _sequencer::type_id::create("seqr", this);
end

endfunction : build_phase

function void connect_phase(uvm_phase phase);
    super.connect_phase(phase);
    if (cfg.is_active == UVM_ACTIVE) begin
        drv.seq_item_port.connect(seqr.seq_item_export);
    end
endfunction : connect_phase
```

Kod 1: Kostur agenta

Agent u *build* fazi uvek kreira monitor, a kreira drajver i sekvencer jedino ukoliko je odabran aktivni režim rada. Sve komponente se kreiraju koristeći preporučeni metod, a ne direktno pozivanjem konstruktora *new*. Takođe će se drajver i sekvencer u *connect* fazi povezati jedino u aktivnom režimu rada.

1.2 Konfiguracija

Odabir režima rada, kao i sve opcije vezane za konfiguraciju agenta, obično se nalaze u posebnom objektu koji se prosleđuje koristeći uvm config db. Preuzimanje iz baze se vrši u build fazi:

```
if (!uvm_config_db#(calc_config)::get(this, "", "calc_config", cfg))
   `uvm_fatal("NO_CFG",{"Config object must be set for: ",get_full_name(),".cfg"})
```

Sama konfiguraciona klasa se implementira nasleđivanjem uvm_object klase, sadrži factory registraciju i konstruktor pisani po već objašnjenim pravilima i može sadržati proizvoljna polja u zavisnosti od potreba datog agenta. U nastavku je dat primer:

```
class calc_config extends uvm_object;

uvm_active_passive_enum is_active = UVM_ACTIVE;

`uvm_object_utils_begin (calc_config)
    `uvm_field_enum(uvm_active_passive_enum, is_active, UVM_DEFAULT)
`uvm_object_utils_end

function new(string name = "calc_config");
    super.new(name);
    endfunction
endclass : calc_config
```

Kod 2: Primer konfiguracije agenta

Polje koje se skoro uvek sreće u konfiguraciji agenta je za odabir režima rada. Zbog ovoga postoji predefinisani nabrojivi tip $uvm_active_passive_enum$ i konvencija je da se koristi za ovu funkcionalnost. Može imati vrednosti UVM_ACTIVE ili UVM_PASSIVE.

```
// Enum: uvm_active_passive_enum
//
// Convenience value to define whether a component, usually an agent,
// is in "active" mode or "passive" mode.
typedef enum bit { UVM_PASSIVE=0, UVM_ACTIVE=1 } uvm_active_passive_enum;
```

Pored ovog polja ova klasa može sadržati bilo koja polja potrebna za podešavanje konfiguracije agenta - npr. da li da se sakupljaju podaci o pokrivenosti ili ne, da li da se vrši čekiranje ili ne, baud

rate, odabir parity režima, CRC režima i sl.

Konfiguracioni objekat se kreira i podešava na višem nivou hijerarhije (npr. u testu), a zatim se preko baze prosleđuje agentu. Npr:


```
calc_config cfg;
// ...
function void build_phase(uvm_phase phase);
// ...
cfg = calc_config::type_id::create("cfg");
uvm_config_db#(calc_config)::set(this, "*", "calc_config", cfg);
endfunction : build_phas
```

2 Hijerarhija okruženja

UVM verifikaciona okruženja se grade iz klasa koje nasleđuju $uvm_component$ klasu. Hijerarhija je određena nizom has-a klasnih veza gde jedna komponeta instancira druge, podkomponente. Na najvišem nivou se nalazi sam test u kome se vrši odabir konfiguracije okruženja, kreiranje svih podkomponenti, startovanje sekvenci, ... Sama arhitektura okruženja je uglavnom konstantna i modularna kako bi se omogućila laka ponovna upotreba verifikacionih komponenti (bilo horizontalna, bilo vertikalna). U UVM-u postoje dve komponente koje služe za grupisanje i olakšavanje ponovne upotrebe. Njihova uloga je jedino organizacija okruženja i definisanje jasne hijerarhije. Ove dve klase su agenti tj. uvm aqent (opisani u prethodnom poglavlju) i okruženja tj. uvm env.

2.1 Blok nivo

Ovaj nivo zapravo predstavlja environment klasu koja grupiše sve komponente za ponovnu upotrebu. U njoj se vrši konfiguracija svih podkomponenti. Većina ponovne upotrebe se vrši na ovom nivou odnosno korisnik instancira datu uvm_env klasu i konfiguriše agente prema svojim potrebama. Env klasa obično sadrži konfiguracionu klasu i željeni broj agenata, prikazano na slici 2.



Slika 2: UVM env

Umesto pojedinačnog instanciranja svih podkomponenti i podešavanja režima rada svake od njih, korišćenjem komponenti za grupisanje (agent i *env*) omogućava se podizanje nivoa hijerarhije i olakšava upotreba, ukoliko su sve komponente kreirane prateći UVM metodologiju. Upotreba od strane korisnika mora biti jasno definisana tj. opcije konfiguracije treba da su dobro dokumentovane.

Klasičan primer upotrebe bile bi komponente za protokole npr. AXI, UART, SPI, ... Prilikom verifikacije dizajna koji implementira neki protokol, korisnik bi instancirao datu klasu i promoću konfiguracije kontrolisao strukturu - da li je potreban master ili slave agent, broj agenata, da li su aktivni ili pasivni itd. Ovim se eleminiše potreba za detaljnim poznavanjem implementacije samih komponenti i omogućava brz i jednostavan način kreiranja kompleksnih okruženja. Ovakve komponente se obično nazivaju protokol UVC (UVM Verification Component) i najčešći su primer ponovne upotrebe koda u verifikacionim okruženjima.


2.2 Top-level okruženje

Kao što je već rečeno na najvišem nivou hijerarhije se nalazi test klasa. Međutim, radi preglednosti i jasne organizacije koda, obično postoji i jedno okruženje koje obuhvata sve podkomponente i koje se instancira u samom testu. Tada se test fokusira samo na kreiranje sekvenci i podešavanje konfiguracija, a sva instanciranja i povezivanja podkomponenti se vrše u env klasi. Ovo top-level okruženje se često naziva i testbenč.

Top-level okruženje uglavnom sadrži određeni broj agenata (direktno ili preko okruženja opisanih u prethodnom poglavlju), ali sadrži i sve ostale komponente potrebne za proveru rada DUT-a npr.

scoreboard-e, globalne monitore, prikupljače pokrivenosti, ... Obično sadrži i konfiguracionu klasu preko koje se mogu podešavati određene osobine npr. konfiguracije samih agenata.

Na slici 3 je prikazan blok dijagram klasičnog UVM verifikacionog okruženja. Env klasa sadrži SPI i APB agent, scoreboard povezan sa oba monitora preko TLM interfejsa, i monitor za prikupljanje pokrivenosti povezan sa APB monitorom. Env takođe sadrži i konfiguracionu klasu preko koje je moguće pristupati konfiguracijama APB i SPI agenata. U testu je jedino potrebno instancirati env klasu, eventualno podesiti konfiguraciju i zatim pokretati sekvence na APB i SPI sekvencerima.



Slika 3: Primer okruženja

3 Factory override

UVM factory omogućava da se jedna klasa zameni drugom, izvedenom klasnom kada se konstruiše. Ovaj mehanizam može biti veoma korisan za promenu ponašanja testbenča bez potrebe da se modifikuje ili rekompajlira kod. Kako bi ovo bilo moguće potrebno je pratiti sve konvencije kodovanja opisane u petoj vežbi.

UVM factory se može posmatrati kao lookup tabela. Kada se komponente konstruišu koristeći <type>::type_id::create("<name>", <parent>) pristup, tada se type_id koristi kako bi se odabrao wrapper za klasu, izvršila konstrukcija i vratio pokazivač. Korišćenjem override mehanizma se originalni type_id zamenjuje drugim i time se vraća pokazivač na drugi objekat. Čitava tehnika je zasnovana na polimorfizmu tj. mogućnosti da se izvedeni tipovi referenciraju koristeći bazni pokazivač. Ovo znači da override može da se koristi jedino da se parent klasa zameni sa nekom njenom child klasom.

U UVM-u se override može koristiti i za komponente i za objekte, što je opisano u nastavku.

Komponente se mogu zameniti na dva načina - preko tipa ili preko instance. Zamena preko tipa znači da će se prilikom svakog kreiranja date komponente zapravo koristiti druga klasa, odnosno zamena se odnosi na sve instance date komponente u okruženju. Takođe je moguće zameniti samo jednu instancu, a ne sve. Ovo je često korisno prilikom korišćenja parametrizovanih klasa kako bi se jednostavno promenila vrednost parametra.

Postoje dve UVM funkcije koje služe za override:

```
<original_type>::type_id::set_type_override(<substitute_type>::get_type(), bit replace = 1);<original_type>::type_id::set_inst_override(<substitute_type>::get_type(),string <path_string>);
```

Gde je < original_type> tip komponente koju želimo da zamenimo sa < substitute_type>, a replace je bit koji dozvoljava zamenu već postojeće zamene ukoliko ima vrednost 1, a koristi se već postojeća zamena ukoliko ima vrednost 0. < path_string> prilikom zamene instance predstavlja putanju do instance koju treba zameniti.

U nastavku je dat jednostavan primer:

```
class colour extends uvm_component;
   `uvm_component_utils(colour)
   // etc
endclass: colour

class red extends colour;
   `uvm_component_utils(red)
   //etc
endclass: red

// zamena svih instanci tipa "colour" sa "red":
colour::type_id::set_type_override(red::get_type(), 1);

// odnosno svaki poziv naredne linije vraca "red", a ne "colour"
pixel = colour::type_id::create("pixel", this);

// druga mogucnost - zamena samo jedne instance
// koja se nalazi na putanji "uvm_test_top.env.spot"
colour::type_id::set_inst_override(red::get_type(), "uvm_test_top.env.spot");
```

Za zamenu objekata se generalno koristi jedino zamena tipa, pošto za objekte ne postoji hijerarhija kao za komponente na kojoj se zasniva mehanizam zamene instanci. Kod je isti kao i za komponente.

4 Zadaci

Zadatak U pratećim materijalima za vežbu je dat kostur okruženja za "Calc1" dizajn. Korišćene su uvm_agent i uvm_env klase. Proučiti strukturu okruženja. Gde su i kako kreirane podkomponente? Šta može sadržati $calc_config$ klasa?

Zadatak U pratećim materijalima za vežbu je dat fajl "factory_override_.sv" u kome se nalazi primer korišćenja mehanizma zamene za objekte i komponente. Analizirati dati kod. Koji tipovi će se koristiti u env klasi? Modifikovati test tako da se jedino za a2 komponentu u env-u koristi A_ovr tip, dok za sve ostale komponente (a1 u ovom slučaju) koristi A klasa.

Zadatak Za razvijeno okruženje za "Calc1" implementirati novu klasu za *sequence_item*, koja nasleđuje već razvijenu klasu. Nova transakcija treba da sadrži ograničenje da se nikad ne koristi operacija oduzimanja. Napisati test koji će u čitavom okruženju koristiti novu klasu.

5 Appendix

```
// import the UVM library
import uvm_pkg::*;
include "uvm macros.svh"
                             // Include the UVM macros
// components
^{\prime}/ uvm component -> A -> A ovr
class A extends uvm_component;
  `uvm_component_utils(A)
  function new (string name = "A", uvm component parent = null);
     super.new(name, parent);
  endfunction: new
endclass: A
class A_ovr extends A;
  `uvm component utils(A ovr)
  function new (string name = "A ovr", uvm component parent = null);
     super.new(name, parent);
  endfunction: new
endclass : A_ovr
// objects
 / uvm object -> B -> B ovr
class B extends uvm object;
  `uvm_object_utils(B)
  function new (string name = "B");
     super.new(name);
  endfunction: new
endclass: B
class B_ovr extends B;
  `uvm_object_utils(B_ovr)
  function new (string name = "B_ovr");
     super.new(name);
  endfunction: new
endclass : B_ovr
 / environment using A and B
class environment extends uvm env;
  `uvm_component_utils(environment)
  A a1;
  A a2;
  B b1;
  function new(string name="environment", uvm_component parent = null);
     super.new(name, parent);
  endfunction: new
  function void build_phase(uvm_phase phase);
     super.build_phase(phase);
     a1 = A::type_id::create("a1", this);
     a2 = A::type_id::create("a2", this);
     b1 = B::type id::create("b1");
```

```
endfunction: build phase
  task run_phase(uvm_phase phase);
     `uvm_info(get_type_name(), "Env run_phase", UVM_LOW);
     'uvm info(get type name(), $sformatf("Using component type for al: %s", al.get type name()),
    UVM_LOW)
      `uvm_info(get_type_name(), $sformatf("Using component type for a2: %s", a2.get_type_name()),
    UVM LOW)
      'uvm info(get type name(), $sformatf("Using object type for b1: %s", b1.get type name()), UVM LOW
  endtask: run phase
endclass: environment
// test
class test extends uvm test;
  `uvm component utils(test)
  environment env;
  function new(string name = "test", uvm_component parent = null);
     super.new(name, parent);
  endfunction: new
  virtual function void build phase(uvm_phase phase);
     super.build_phase(phase);
     env = environment::type id::create("env", this);
     `uvm_info(get_type_name(), "Example set_type override", UVM LOW);
     A::type\_id::set\_type\_override(A\_ovr::get\_type(),\ 1);\\
     B::type_id::set_type_override(B_ovr::get_type(), 1);
  endfunction: build phase
endclass: test
// top module
module top();
  initial begin
     run_test("test");
  end
endmodule: top
```

Kod 3: v9 factory override

```
`ifndef CALC IF SV
 define CALC_IF_SV
interface calc_if (input clk, logic [6 : 0] rst);
  parameter DATA WIDTH = 32;
  parameter RESP WIDTH = 2;
  parameter CMD_WIDTH = 4;
  logic [DATA_WIDTH - 1:0] out_data3;
  logic [DATA WIDTH -1:0] out data4;
  logic [RESP_WIDTH - 1 : 0] out_resp1;
  logic [RESP WIDTH - 1:0] out resp4;
  logic [CMD WIDTH -1:0] req1 cmd in;
  logic [DATA_WIDTH - 1:0] req1_data_in;
  \begin{array}{lll} \text{logic} & [\text{CMD\_WIDTH} - 1:0] & \text{req2\_cmd\_in;} \\ \text{logic} & [\text{DATA\_WIDTH} - 1:0] & \text{req2\_data\_in;} \end{array}
  logic [CMD WIDTH - 1:0] req3_cmd_in;
```

```
logic [DATA_WIDTH - 1:0] req3_data_in;
logic [CMD_WIDTH - 1:0] req4_cmd_in;
logic [DATA_WIDTH - 1:0] req4_data_in;

endinterface : calc_if

`endif
```

Kod 4: calc if

```
class calc_agent extends uvm_agent;
   // components
  calc driver drv;
  calc_sequencer seqr;
  calc monitor mon;
   // configuration
  calc config cfg;
   `uvm_component_utils_begin (calc_agent)
      `uvm_field_object(cfg, UVM_DEFAULT)
   `uvm_component_utils_end
   function new(string name = "calc_agent", uvm_component parent = null);
      super.new(name,parent);
  endfunction
   function void build phase(uvm phase phase);
      super.build_phase(phase);
      if (!uvm config db#(calc config)::get(this, "", "calc config", cfg))
        `uvm_fatal("NO_CFG",{"Config object must be set for: ",get_full_name(),".cfg"})
      mon = calc monitor::type id::create("mon", this);
      \begin{array}{ll} \textbf{if} (\textit{cfg.is\_active} == \textit{UVM\_ACTIVE}) \ \textbf{begin} \end{array}
         drv = calc driver::type id::create("drv", this);
         seqr = calc sequencer::type id::create("seqr", this);
  endfunction: build phase
   function void connect_phase(uvm_phase phase);
      super.connect_phase(phase);
      if (cfg.is_active == UVM_ACTIVE) begin
         drv.seq\_item\_port.connect(seqr.seq\_item\_export);
  endfunction: connect phase
endclass: calc_agent
```

Kod 5: v9_calc_agent

```
class calc_config extends uvm_object;

uvm_active_passive_enum is_active = UVM_ACTIVE;

`uvm_object_utils_begin (calc_config)
    `uvm_field_enum(uvm_active_passive_enum, is_active, UVM_DEFAULT)
`uvm_object_utils_end

function new(string name = "calc_config");
    super.new(name);
    endfunction

endclass : calc_config
```

Kod 6: v9 calc config

```
`ifndef CALC_DRIVER_SV `define CALC_DRIVER_SV
class calc driver extends uvm driver#(calc seq item);
   `uvm_component_utils(calc_driver)
  // The virtual interface used to drive and view HDL signals.
   virtual interface calc if vif;
  function new(string name = "calc driver", uvm component parent = null);
     super.new(name,parent);
  endfunction
  function void connect_phase(uvm_phase phase);
     super.connect phase(phase);
      if (!uvm_config_db#(virtual calc_if)::get(this, "*", "calc_if", vif))
       `uvm fatal("NO IF",{"virtual interface must be set for: ",get full name(),".vif"})
  endfunction : connect_phase
  task main_phase(uvm_phase phase);
     forever begin
        seq item port.get next item(req);
         `uvm_info(get_type_name(),
                  $sformatf("Driver sending...\n%s", req.sprint()),
                  UVM HIGH)
        // do actual driving here
         /* TODO */
        seq_item_port.item_done();
  endtask: main_phase
endclass: calc driver
```

Kod 7: v9 calc driver

```
ifndef CALC_ENV_SV
  'define CALC_ENV_SV

class calc_env extends uvm_env;

  calc_agent agent;
  'uvm_component_utils (calc_env)

function new(string name = "calc_env", uvm_component parent = null);
    super.new(name,parent);
  endfunction

function void build_phase(uvm_phase phase);
    super.build_phase(phase);
    agent = calc_agent::type_id::create("agent", this);
  endfunction : build_phase

endclass : calc_env
  `endif
```

Kod 8: v9 calc env

```
`ifndef CALC_SEQ_ITEM_SV
`define CALC_SEQ_ITEM_SV
class calc_seq_item extends uvm_sequence_item;
```

```
/* TODO add fields and methods here */

`uvm_object_utils_begin(calc_seq_item)

`uvm_object_utils_end

function new(string name = "calc_seq_item");

super.new(name);
endfunction

endclass : calc_seq_item

`endif
```

Kod 9: v9_calc_seq_item

```
class calc_monitor extends uvm_monitor;
   // control fileds
   bit checks enable = 1;
  bit coverage enable = 1;
  uvm analysis port #(calc seq item) item collected port;
   `uvm component utils begin(calc monitor)
      `uvm_field_int(checks_enable, UVM_DEFAULT)
      `uvm_field_int(coverage_enable, UVM_DEFAULT)
   `uvm component utils end
  // The virtual interface used to drive and view HDL signals.
   virtual interface calc if vif;
   // current transaction
  calc_seq_item curr_it;
  // coverage can go here
  function new(string name = "calc monitor", uvm component parent = null);
     super.new(name,parent);
     item_collected_port = new("item_collected_port", this);
  endfunction
  function void connect_phase(uvm_phase phase);
     super.connect_phase(phase);
      if (!uvm_config_db#(virtual calc_if)::get(this, "*", "calc_if", vif))
       `uvm_fatal("NO_IF",{"virtual interface must be set:",get_full_name(),".vif"})
  endfunction: connect_phase
  task main_phase(uvm_phase phase);
      // forever begin
      // curr it = calc seq item::type id::create("curr it", this);
      // collect transactions
      // item_collected_port.write(curr_it);
      // end
  endtask: main_phase
endclass: calc monitor
```

Kod 10: v9 calc monitor

```
`ifndef CALC_SEQUENCER_SV
`define CALC_SEQUENCER_SV
class calc_sequencer extends uvm_sequencer#(calc_seq_item);
```

```
`uvm_component_utils(calc_sequencer)

function new(string name = "calc_sequencer", uvm_component parent = null);
    super.new(name,parent);
    endfunction

endclass : calc_sequencer
`endif
```

Kod 11: v9_calc_sequencer

```
`ifndef TEST BASE SV
 define TEST_BASE_SV
class test_base extends uvm_test;
  calc_env env;
  calc config cfg;
  `uvm_component_utils(test_base)
  function new(string name = "test_base", uvm_component parent = null);
     super.new(name,parent);
  endfunction: new
  function void build phase(uvm phase phase);
     super.build_phase(phase);
     env = calc_env::type_id::create("env", this);
     cfg = calc_config::type_id::create("cfg");
     uvm_config_db#(calc_config)::set(this, "*", "calc_config", cfg);
  endfunction: build_phase
  function void end_of_elaboration_phase(uvm_phase phase);
     super.end_of_elaboration_phase(phase);
     uvm_top.print_topology();
  endfunction: end_of_elaboration_phase
endclass : test_base
```

Kod 12: v9 test base

```
`ifndef TEST SIMPLE SV
 define TEST_SIMPLE_SV
class test simple extends test base;
  `uvm_component_utils(test_simple)
  calc_simple_seq simple_seq;
  function new(string name = "test_simple", uvm_component parent = null);
     super.new(name,parent);
  endfunction: new
  function void build_phase(uvm_phase phase);
     super.build_phase(phase);
     simple_seq = calc_simple_seq::type_id::create("simple_seq");
  endfunction: build_phase
  task main phase(uvm phase phase);
     phase.raise objection(this);
     simple\_seq.start(env.agent.seqr);
     phase.drop objection(this);
  endtask: main_phase
```

```
endclass
`endif
```

Kod 13: v9 test simple

```
`ifindef TEST_SIMPLE_2_SV
`define TEST_SIMPLE_2_SV

class test_simple_2 extends test_base;
    `uvm_component_utils(test_simple_2)
    function new(string name = "test_simple_2", uvm_component parent = null);
        super.new(name,parent);
    endfunction : new

function void build_phase(uvm_phase phase);
    super.build_phase(phase);
    uvm_config_db#(uvm_object_wrapper)::set(this, "seqr.main_phase","default_sequence",calc_simple_seq
        ::type_id::get());
    endfunction : build_phase
endclass
`endif
```

Kod 14: v9 test simple 2

```
`include "tests/v9_test_base.sv"

`include "tests/v9_test_simple.sv"

`include "tests/v9_test_simple_2.sv"

`endif
```

Kod 15: v9 test lib

```
`ifndef CALC BASE SEQ SV
 define CALC_BASE_SEQ_SV
class calc base seq extends uvm sequence#(calc seq item);
  `uvm_object_utils(calc_base_seq)
  `uvm_declare_p_sequencer(calc_sequencer)
  function new(string name = "calc_base_seq");
     super.new(name);
  endfunction
  // objections are raised in pre body
  virtual task pre_body();
     uvm phase phase = get starting phase();
     if (phase != null)
       phase.raise_objection(this, {"Running sequence '", get_full_name(), "'"});
  endtask: pre body
  // objections are dropped in post_body
  virtual task post body();
     uvm_phase phase = get_starting_phase();
     if (phase != null)
       phase.drop_objection(this, {"Completed sequence '", get_full_name(), "'"});
```

```
endtask : post_body
endclass : calc_base_seq
`endif
```

Kod 16: v9_calc_base_seq

```
`ifndef CALC_SIMPLE_SEQ_SV
`define CALC_SIMPLE_SEQ_SV

class calc_simple_seq extends calc_base_seq;

    `uvm_object_utils (calc_simple_seq)

function new(string name = "calc_simple_seq");
    super.new(name);
endfunction

virtual task body();
    // simple example - just send one item
    `uvm_do(req);
endtask : body

endclass : calc_simple_seq

`endif
```

Kod 17: v9_calc_simple_seq

```
`ifndef CALC_SEQ_LIB_SV
`define CALC_SEQ_LIB_SV

`include "sequences/v9_calc_base_seq.sv"

`include "sequences/v9_calc_simple_seq.sv"

`endif
```

Kod 18: v9 calc seq lib

```
`ifndef CALC_VERIF_PKG_SV
`define CALC_VERIF_PKG_SV

package calc_verif_pkg;

import uvm_pkg::*; // import the UVM library

`include "uvm_macros.svh" // Include the UVM macros

`include "v9_calc_config.sv"

`include "v9_calc_seq_item.sv"

`include "v9_calc_sequencer.sv"

`include "v9_calc_monitor.sv"

`include "v9_calc_agent.sv"

`include "v9_calc_agent.sv"

`include "v9_calc_agent.sv"

`include "v9_calc_item.sv"

include "v9_calc_seq_lib.sv"

include "v9_calc_agent.sv"

`include "sequences/v9_calc_seq_lib.sv"

`include "tests/v9_test_lib.sv"

endpackage : calc_verif_pkg

`include "calc_if.sv"
```

`endi

Kod 19: v9_calc_verif_pkg

```
module calc_verif_top;
import calc_verif_pkg::*;
  logic clk;
  logic [6:0] rst;
  // interface
  calc_if calc_vif(clk, rst);
  // DUT
  calc top DUT(
               .c clk
                            ( clk ),
                            ( rst ),
               . reset
               .out data1
                              calc_vif.out_data1),
                            (calc_vif.out_data2),
               .out\_data2
               .out_data3 (calc_vif.out_data3),
               .out_data4 (calc_vif.out_data4),
               ( calc_vif.out_resp1 ),
( calc_vif.out_resp2 ),
               .out resp2
               .out_resp3 (calc_vif.out_resp3),
               .out_resp4 ( calc_vif.out_resp4 ),
               .req1\_cmd\_in ( calc\_vif.req1\_cmd\_in ),
               .req1_data_in (calc_vif.req1_data_in), .req2_cmd_in (calc_vif.req2_cmd_in),
               .req2_data_in ( calc_vif.req2_data_in ),
               .req3_cmd_in (calc_vif.req3_cmd_in),
               .req3_data_in ( calc_vif.req3_data_in ),
               .req4_cmd_in (calc_vif.req4_cmd_in),
               .req4_data_in ( calc_vif.req4_data_in )
   initial begin
     uvm config db#(virtual calc if)::set(null, "*", "calc if", calc vif);
     run_test();
  // clock and reset init.
   initial begin
     clk <= 0;
     rst \leq 1;
     \#50 \text{ rst} <= 0;
  end
  // clock generation
  always #50 clk = ~clk;
endmodule : calc_verif_top
```

Kod 20: v9 calc verif top

```
# Create the library
if [ file exists work] {
    vdel -all
}
vlib work

# compile DUT
vlog +incdir+../dut \
    .../dut/calc_top.v
```

```
# compile testbench
vlog +acc -sv \
+incdir+$env(UVM_HOME) \
./*calc_verif_pkg.sv \
./*calc_verif_top.sv

# run simulation
vsim calc_verif_top +UVM_TESTNAME=test_simple +UVM_VERBOSITY=UVM_HIGH -sv_seed random
-do "run -all"
```

 ${\rm Kod}\ 21:\ {\rm calc_run}$