Funkcionalna verifikacija hardvera

Vežba 5 Uvod u UVM metodologiju razvoja verifikacionih okruženja

Sadržaj

1	Uvo	$oldsymbol{ ext{J}}\mathbf{vod}$				
	1.1	Istorijat	4			
2	$\mathbf{U}\mathbf{V}$	UVM verifikaciono okruženje				
	2.1	Tipična struktura testbenča	5			
	2.2	UVM klasna hijerarhija	6			
	2.3	UVM faze	7			
	2.4	UVM factory	10			
		2.4.1 Registracija	10			
		2.4.2 Podrazumevane vrednosti konstruktora	11			
		2.4.3 Kreiranje komponenti i objekata	11			
	2.5	UVM poruke	12			
		2.5.1 Severity	12			
		2.5.2 Verbosity	13			
3	$\mathbf{D}\mathbf{U}$	${f T}$	14			
4	Data (sequence) item					
5	Sim	ulacija pomoću Incisuve Enterprise Simulator-a	20			
•	5.1	Kompilacija	20			
	5.2	UVM command line processor	20			
		C 122 CO				
6	Sim	ulacija pomoću VIVADO alata	22			
	6.1	Kompilacija	22			
	6.2	UVM command line processor	25			
	6.3	UVM Hijerarhija direktorijma	25			
7	Zad	laci	27			
8	Apı	pendix	28			

Ova i naredne vežbe su posvećene univerzalnoj verifikacionoj metodologiji. U ovoj vežbi je dat kratak pregled metodologije i objašnjeni osnovni koncepti. Data je funkcionalna specifikacija dizajna koji će se verifikovati i opis transakcija. Naredne vežbe su posvećene pojedinim komponentama, njihovoj ulozi i načinu korišćenja.

1 Uvod

UVM (engl. Universal Verification Methodology) je standardizovana metodologija za funkcionalnu verifikaciju sa pomoćnom bibiliotekom u SystemVerilog jeziku. Kreirala ju je firma Accellera u saradnji sa mnogim EDA prodavcima i klijentima sa željom da se postigne lakša ponovna upotreba testbenčeva i jednostavno kreiranje univerzalnih, visoko-kvalitetnih VIP-a (engl. Verification Intellectual Property). UVM je baziran na OVM-u (engl. Open Verification Methodology) i eRM-u (engl. e Resuse Methodology).

Jedna od glavnih karakteristika ove metodologije je UVC (engl. *Universal Verification Component*), odnosno univerzalne verifikacione komponente koje imaju istu strukturu (sadrže monitore, drajvere, sekvencere, ...) što omogućava lako korišćenje bilo kako nezavisne komponente ili kao deo većeg sistema.

Objektno-orijentisani dizajn, kao glavna karakteristika SystemVerilog jezika, omogućava lako kreiranje verifikacionih komponenti, dok veliki broj predefinisanih funkcija i taskova znatno ubrzava proces kreiranja testova.

UVM obezbeđuje framework za verifikaciju zasnovanu na pokrivenosti (engl. Coverage Driven Verification, skraćeno CDV) koja ne zahteva kreiranje velikog broja testova, osigurava temeljnu verifikaciju na osnovu zadatih parametara i olakšava proces pronalaženja problema. Ovo se postiže korišćenjem self-checking testbenčeva, automatskog generisanja testova i korišćenjem podataka o pokrivenosti.

1.1 Istorijat


UVM 1.0 je nastao 2011 godine i, zbog velike podrške simulatora, ubrzo zamenio, do tada popularni, OVM. UVM 1.0 je preuzeo dosta iz OVM 2.1.1 verzije (u velikom delu koda samo zamenjujući prefikse "ovm_" sa "uvm_") i dodao par nadogradnji koje umnogome olakšavaju upotrebu i pružaju veću funkcionalnost. Među njima su end-of-test mehanizam za olakšavanje završavanja testova, callback mehanizam, lakša podešavanja izveštaja, ... UVM 1.0 je pratilo nekoliko manjih izdanja gde su ispravljene sitne greške i dodate nove funkcionalnosti uključujući registarski sloj, faze, sekvence, TLM interfejse, ... Trenutna verzija UVM-a je UVM 1.2 koji je izašao 2014 godine. UVM biblioteka, kao i prethodne verzije se mogu preuzeti sa http://www.accellera.org/downloads/standards/uvm

2 UVM verifikaciono okruženje

U ovom poglavlju je dat kratak pregled klasičnog UVM testbenča. Ukratko je objašnjena struktura testbenča, navedene osnovne komponente, način kreiranja testova, ali i osnovni elementi UVM biblioteke. Dat je samo kratak pregled i uloga, a sve komponente i navedene UVM-ove mogućnosti će biti detaljno razrađene u narednim vežbama.

2.1 Tipična struktura testbenča

Svaki UVM testbenč se sastoji od određenog broja verifikacionih komponenti sa jasno definisanom ulogom, koje su povezane na odgovarajući način, prate metodologiju i omogućavaju laku ponovnu upotrebu. Na blok dijagramu (slika 1) je prikazana tipična struktura testbenča.




Slika 1: UVM testbenč

Prikazani delovi testbenča su:

- data objekat (paket, sequence item, transaction) koristi se kao stimulus za dizajn koji se verifikuje. Mora sadržati polja koja su potrebna drajveru da bi uspešno inicirao transakciju, ali može sadržati i neka dodatna polja koja se koriste za kontrolu, kao i ograničenja pri randomizaciji
- sekvencer komponenta je stimulus generator. U njemu se kontrolišu podaci koje će drajver slati DUT-u. Kontrola podataka se vrši u definisanim sekvencama koje određuju broj paketa, redosled, sadržaj i sl. Kreiranje sekvenci je glavni način generisanja stimulusa u UVM-u
- drajver komponenta je aktivna komponenta koja emulira signale koji se šalju dizajnu. Na osnovu podataka od sekvencera i semplovanja signal na interfejsu, generiše signale na ulaze dizajna koji se verifikuje, prateći implementirani protokol
- monitor komponenta je pasivna komponenta zadužena za nadgledanje signala, ali ne i njihovo generisanje. Može sakupljati podatke o pokrivenosti, ali i raditi proveru. Sakupljene informacije šalje ostalim komponentama na dalju obradu (npr. scoreboard-u na dalju kontrolu)

- agent komponenta obuhvata drajver, sekvencer i monitor. Iako se ove podkomponente mogu koristiti nezavisno to iziskuje poznavanje imena, uloge i načina povezivanja. Agent obuhvata ove tri komponente, predstavlja apstraktniji pristup datom interfejsu i olakšava ponovno korišćenje ovih komponenti. Aktivan agent instancira sve tri komponente, dok pasivan instancira samo monitor (pasivan agent ne generiše signale, služi samo za nadgledanje; uglavnom je deo većeg okruženja, gde se generisanje podataka vrši na nekom višem nivou)
- scoreboard na osnovu podataka dobijenih iz monitora vrši proveru
- konfiguracioni objekat sadrži sve podatke potrebne za konfigurisanje testbenča npr. broj agenata, da li je potreban master ili *slave*, da li je agent aktivan ili pasivan i sl.
- okruženje obuhvata sve prethodno navedene delove u jednu klasu radi jednostavnog korišćenja
- test

Hijerarhija testbenča je određena nizom *has-a* klasnim vezama tj. komponente na višem nivou hijerarhije sadrže komponente na nižem nivou. Npr. agent sadrži drajver, sekvencer i monitor. Ovo je prikazano na slici 2.




Slika 2: UVM hijerarhija

Sa ove slike se vidi i da je test na najvišem nivou hijerarhije. On je zadužen za instanciranje i konfiguraciju okruženja i startovanje sekvenci. Često postoji bazna test klasa u kojoj se vrše instanciranje okruženja, dok se u izvedenim testovima vrše specifične operacije za taj test npr. redosled sekvenci, randomizacija i sl.

2.2 UVM klasna hijerarhija

Na slici 3 je prikazana delimična UVM klasna hijerarhija. Nasleđivanje omogućava brz razvoj dobro struktuiranih verifikacionih komponenti i objekata. Bazne klase sadrže potrebna polja i metode za kontrolu, pa je, umesto pisanja svake komponente od nule, potrebno samo modifikovati određene metode za konkretne potrebe.

Kao što se vidi sa slike 3, svaki deo testbenča opisan u prethodnom poglavlju ima odgovarajuću UVM klasu i kako bi se implementirao potrebno je naslediti tu klasu. Npr. ukoliko želimo da implementiramo monitor, potrebno je napisati novu klasu koja nasleđuje $uvm_monitor$. Slično će drajver nasleđivati uvm_driver , sekvencer $uvm_sequencer$ i sl.



Slika 3: UVM klasna hijerarhija

Takođe se može uočiti da sve klase nasleđuju uvm_object klasu. Jedna od bitnijih podklasa je $uvm_component$. Klasa komponenta je izvedena iz klase objekat, međutim sadrži veoma bitne osobine zbog kojih se često posebno izdvaja. Prvenstveno sadrži UVM-ov mehanizam faza, mogućnost korišćenja konfiguracija i TLM interfejse. Sve klase koje se koriste za kreiranje komponenti verifikacionog okruženja (uvm_driver , $uvm_monitor$, uvm_env , ...) nasleđuju $uvm_component$ klasu. Obično se u literaturi kao dve glavne grupe navode objekti i komponente, pri čemu se pravi razlika između klasa nasleđenih iz uvm_object i klasa nasleđenih iz $uvm_component$ (iako su i ove klase naseđene iz uvm_object , izdvajaju se zbog velikog broja posebnih osobina).

2.3 UVM faze

UVM-ov mehanizam faza je jedna od najbitnijih funkcionalnosti i novina u ovoj biblioteci. Kao što je već navedeno, jedna od osnovnih mogućnosti $uvm_component$ klase su upravo faze. Pošto u verifikacionom okruženju postoji veliki broj komponenti koje rade u paraleli, potrebno je obezbediti da se određene funkcionalnosti izvrše u jasno definisanim trenucima. Faze predstavljaju sinhronizacioni mehanizam za okruženje odnosno sve komponente su uvek sinhronizovane u pogledu faza.

Postoje tri osnovne grupe UVM faza:


- build faze za kreiranje i konfigurisanje okruženja
- run-time faze gde zapravo teče simulaciono vreme
- clean up faze sakupljanje i analiza rezultata

Ove faze su zapravo samo virtuelne metode u $uvm_component$ klasi, čijim se modifikacijama omogućava jasno definisan flow u okruženju. Korišćenjem faza se povećava mogućnost ponovne upotrebe komponenti jer je uloga svake faze, i funkcionalnosti koje se u njoj izvršavaju, jasno definisana. Na slici 4 su prikazane sve UVM faze i grupisane u tri osnovne grupe.

U tabeli 1 je dat kratak opis svih faza u redosledu izvršavanja.

Run faza ima veliki broj pod-faza kojima se može vršiti detaljnija sinhronizacija. One su date u tabeli 2.

UVM pruža velike mogućnosti pri korišćenju ovih faza. Kao što se vidi, *run-time* faze obuhvataju veliki broj pod-faza čija je preporučena uloga i redosled jasno definisan. Radi lakšeg prelaska



Slika 4: UVM faze

Faza	Opis		
build	instanciranje podkomponenti, podešavanje konfiguracija,		
connect	međusobno povezivanje komponenti, podešavanje interfejsa,		
$end_of_elaboration$	prikaz topologije, naknadne izmene (u ovoj fazi je okruženje potpuno		
	kreirano i povezano)		
$start_of_simulation$	prikaz topologije, priprema za početak simulacije, podešavanja run-		
	time konfiguracija, simulatora,		
run	sama simulacija (generisanje stimulusa, provera,)		
extract	preuzimanje preostalih podataka iz komponenti (npr. informacije iz		
	scoreboard-a ili monitora)		
check	preostale provere		
report	prikaz rezultata ili upis rezultata u fajlove		
final	završetak svih preostalih radnji (npr. zatvaranje fajlova ili terminacija		
	simulatora)		

Tabela 1: UVM faze

Faza	Opis			
pre_reset	sve aktivnosti koje treba obaviti pre reseta			
reset	specifično ponašanje tokom reseta			
post_reset	sve aktivnosti koje treba obaviti nakon reseta			
$pre_configure$	priprema DUT-a za konfiguraciju posle reseta			
configure	konfigurisanje DUT-a			
$post_configure$	čekanje da DUT odreaguje na konfiguraciju			
pre_main	provera da su sve komponente spremne za rad			
main	glavna faza - generisanje stimulusa, sakupljanje podataka, čekiranje,			
$post_main$	finalizacija aktivnosti iz main faze			
$pre_shutdown$	pomoćna faza za aktivnosti pre shutdown faze			
shutdown	provera da je generisan stimulus korektno propagiran, provera status-			
	nih registara,			
post_shutdown finalizacija aktivnosti, poslednja aktivna faza				

Tabela 2: UVM run faze

sa OVM-a na UVM, omogućeno je korišćenje i samo run faze umesto svih pod-faza (pogledati sliku 4, run obuhvata reset, main, $post_main$, ..).

Dve najčešće korišćene faze su build i run (ili main), pa će kostur većine komponenti biti (primetiti da je run/main faza implementirana kao task zato što troši simulaciono vreme):

```
class example extends uvm_component;

// polja i podkomponente
// ...

`uvm_component_utils(example) // factory registration

function new(string name = "example", uvm_component parent);
    super.new(name, parent);
    endfunction : new

function void build_phase(uvm_phase phase);
    super.build_phase(phase);
    // ...
    endfunction : build_phase
```

```
task main_phase(uvm_phase phase);
super.main_phase(phase);
// ...
endtask : main_phase
endclass : example
```

2.4 UVM factory

Factory metoda je jedna od klasičnih softverskih dizajn šablona (engl. desing pattern). Prilikom funkcionalne verifikacije često je potrebno uvesti promene u određenim klasama. Ovo se može desiti zbog uvođenja nove funkcionalnosti, specifičnih zahteva nekog testa i sl. Na primer, možda je potrebno dodati nova polja u transakciju ili modifikovati način generisanja signala ili neka ograničenja pri randomizaciji. UVM factory omogućava jednostavan način zamene postojeće klase izvedenom klasom bez menjanja ostatka okruženja. Primer: ukoliko u okruženju koristimo old_transaction klasu za slanje podataka, a želimo da koristimo new_transaction koja ima dodata određena ograničenja za randomizaciju potrebna za dati test. Ovo je moguće postići jednom linijom koda. Tada se sve instance old_transaction klase zamenjuju sa new_transaction, bez menjanja ostatka koda. Odnosno u celom okruženju se koristi new_transaction umesto old_transaction. Ovaj mehanizam se naziva factory override i biće obrađen u narednim vežbama.

Kako bi ovo bilo moguće, potrebno je pratiti određena pravila prilikom implementacije klasa, objašnjena u nastavku. Konvencija je uvek pisati kod na ovaj način radi lakše ponovne upotrebe.

2.4.1 Registracija

UVM objekti i komponente treba da sadrže kod za factory registraciju koji sadrži wrapper klasu oko date klase (mora biti typedef-ovana na type_id), statičnu funkciju da se dobije ovaj type_id) i funkciju za dobijanje imena tipa. Međutim, pošto se pri svakoj registraciji moraju obaviti ovi koraci, koji prate dati šablon, razvijeni su određeni factory registration makroi. Konvencija je koristiti ove makroe umesto ručnog pisanja potrebnog koda kako bi se izbegle eventualne greške i povećala čitljivost koda. Postoje četiri makroa:

- ` uvm component utils(<name>) za komponente
- `uvm component param utils(<name>) za parametrizovane komponente
- ` uvm object utils(<name>) za objekte
- `uvm object param utils(<name>) za parametrizovane objekte

Ukoliko je potrebno i korišćenje field makroa, umesto ovih koriste se begin..end makroi koji kreiraju blok unutar kojeg se navode field makroi. Npr.

```
`uvm_object_utils_begin(<tip>)
  `uvm_field_* macro invocations here
`uvm_object_utils_end
```

Sami *field* makroi (makroi za polja u klasi) ne služe za registraciju već za implementaciju pomoćnih metoda (*copy*, *compare*, *print*, *pack*, ...). Njihova upotreba je opciona i biće demonstrirana u poglavlju o transakcijama.

 $Spisak\ svih\ \textit{utility}\ makroa\ se\ može\ pronaći\ na\ https://verificationacademy.com/verification-methodology-reference/uvm/docs_1.2/html/files/macros/uvm_object_defines-svh.html$

2.4.2 Podrazumevane vrednosti konstruktora

Pošto su konstruktori u uvvm_object i uvvm_component klasi zapravo virtuelne funkcije, potrebno je pratiti njihov prototip. Kako bi se omogućila ispravna konstrukcija, konstruktor treba da sadrži podrazumevane vrednosti za sve argumente.

Postoji razlika između komponenti i objekata:

```
// komponenta
function new(string name = "example ", uvm_component parent = null);
    super.new(name, parent);
endfunction

// objekat
function new(string name = "example");
    super.new(name);
endfunction
```

2.4.3 Kreiranje komponenti i objekata

Kako bi *factory* mogao da ispravno kreira objekte i komponente, potrebno je koristiti *create* metodu umesto direktnog pozivanja *new*. Npr.

```
class top_component extends uvm_component;
sub_component comp; // some uvm_component
sub_object obj; // some uvm_object

`uvm_component_utils (top_component)

function new(string name = "top_component", uvm_component parent = null);
    super.new(name, parent);
endfunction : new

function void build_phase(uvm_phase phase);
    super.build_phase();
    comp = sub_component::type_id::create("comp", this);
    obj = sub_object::type_id::create("obj");
    // umesto comp = new; obj = new;
endfunction : build_phase

endclass : top_component
```

Prateći prethodne konvencije, skeleton svake objekat klase će biti nalik:

```
class example_class extends uvm_object;
  `uvm_object_utils (example_class)
  function new(string name = "example");
    super.new(name);
    // ...
  endfunction

// ...
endclass : example
```

Slično i za komponente, koristeći odgovarajuće makroe i podrazumevane vrednosti konstruktora.

Sam mehanizam override-ovanja će biti obrađen u narednim vežbama.

2.5 UVM poruke

Za ispis poruka u SystemVerilog-u, koristili smo veliki broj ugrađenih funkcija:\$display, \$write, \$error, \$warning, ... Iako veoma korisne, UVM ipak pruža mnogo veće mogućnosti pri ispisu poruka uključujući kontrolu ispisa pojedinih poruka i kontrolu same simulacije. Zbog toga je preporuka uvek koristiti UVM-ov mehanizam poruka. Korišćenje ovog mehanizma je jako pojednostavljeno i potrebno je samo pozvati određene makroe, kojima prosleđujemo željene argumente.

2.5.1 Severity

U zavisnosti od značaja same poruke, postoji izbor od nekoliko makroa. Oni su:

- 'uvm_info(string <id>, string <mssg>, <verbosity>)
- 'uvm_warning(string <id>, string <mssg>)
- 'uvm_error(string <id>, string <mssg>)
- 'uvm fatal(string <id>, string <mssg>)

Argumenti su:<id> za identifikaciju klase koja vrši ispis poruke; obično se navodi ime komponente, <mssg> je string koji sadrži samu poruku.<verbosity> služi za podešavanje nivoa i objašnjen je u narednom poglavlju. Razlika između ovih makroa je u akciji koja se vrši njihovim pozivanjem (tabela 3).

Značaj	Akcija	Opis
UVM_INFO	ispis poruke ukoliko je	koristi se za ispis raznih
	podešen odgovarajući nivo	poruka; moguće podešavanje
		nivoa
UVM_WARNING	ispis poruke	koristi se za ispis upozorenja
UVM_ERROR	ispis poruke i završetak sim-	koristi se za ispis pronađenih
	ulacije ukoliko se prevaziđe	grešaka u DUT-u
	max broj dozvoljenih <i>error</i> -a	
UVM_FATAL	ispis poruke i završetak simu-	koristi se ukoliko postoji neka
	lacije	greška (bilo u okruženju, bilo
		u DUT-u) zbog koje nije
		moguće nastaviti simulaciju

Tabela 3: UVM severity

Par primera:

```
`uvm_fatal("NO_CFG", {"Config object must be set for: ", get_full_name(), ".cfg"})
`uvm_error(get_type_name(), $sformatf("Incorrect value observed: expected %0d, received %0d", expected, received))
`uvm_warning(get_type_name(), "Inputs should be held low during reset")
```

get_type_name() funkcija vraća ime tipa koji je poziva i često se korisiti kao prvi argument odnosno ID poruke. \$sformatf je SystemVerilog-ova funkcija za manipulaciju stringova, nalik sličnim C-ovskim funkcijama, dok se u fatal primeru koristi konkatenacija stringova.

Još jedna prednost korišćenja ovih makroa je ispis na kraju simulacije koji prikazuje broj prikazanih poruka, gde lako možemo uočiti da li su pronađene greške tokom simulacije:

```
# ** Report counts by severity
# UVM INFO: 5
```

UVM_WARNING: 0
UVM_ERROR: 0
UVM FATAL: 0

2.5.2 Verbosity

Kao što je već napomenuto, UVM pruža mehanizam kontrole ispisa poruka. Ovaj mehanizam je zasnovan na prosleđivanju određene vrednosti svakoj poruci i zatim ispisu samo onih poruka sa odgovarajućim nivoima. Ovi predefinisani nivoi se mogu koristiti na dva načina - za pojedinačne poruke ili za celokupne komponente. Mi ćemo se zadržati na porukama.

Verbosity se podešava preko nekoliko predefinisanih enum vrednosti. One su prikazane u tabeli 4.

Nivo	Vrednost
UVM_NONE	0
UVM_LOW	100
UVM_MEDIUM	200
UVM_HIGH	300
UVM_FULL	400
UVM_DEBUG	500

Tabela 4: UVM verbosity

Kada setujemo nivo u testu, ispisivaće se sve poruke koje imaju taj ili niži nivo. Podrazumevani nivo je UVM_MEDIUM odnosno ispisivaće se poruke sa UVM_MEDIUM, UVM_LOW i UVM_NONE, odnosno filtriraće se sve poruke sa nivoom UVM_HIGH, UVM_FULL i UVM_DEBUG. Ako odaberemo UVM_FULL nivo, ispisivaće se sve poruke osim onih sa UVM_DEBUG nivoom.

Ispis UVM NONE poruka se ne može isključiti.

Prilikom pisanja informacija treba koristiti ove nivoe na efikasan način, odnosno poruke koje služe samo za testiranje okruženja treba da imaju visoku vrednost, dok one koje će uvek biti od interesa treba da imaju nižu vrednost odnosno da se skoro uvek ispisuju.


Setovanje nivo
a tokom simulacije je objašnjeno u poslednjem poglavlju, a u nastavku je dato par
 primera poruka sa različitim nivo
ima:

```
`uvm_info(get_type_name(), "Reset observed", UVM_MEDIUM)
`uvm_info(get_type_name(), "Configuration written", UVM_LOW)
`uvm_info(get_type_name(), "Collected transaction", UVM_HIGH)
```

3 DUT

U ovoj i narednim vežbama ćemo se baviti verifikacijom "Calc1" dizajna. Sve komponente će biti razvijane za ovaj primer. Ovaj dizajn se koristio i kao primer na predavanjima, dok ćemo na vežbama izvršiti kompletnu verifikaciju, prateći UVM metodologiju. U nastavku je data funkcionalna specifikacija DUT-a.

"Calc1" je kalkulator sa četiri porta koji podržava četiri operacije. Na svakom portu se može slati po jedna komanda koja može biti sabiranje, oduzimanje, šiftovanje u levo i desno. Pored komande, šalju se i prateći podaci. Pošto postoje četiri porta, mogu se postojati četiri aktivne komande u jednom trenutku. Komande i podaci se šalju u istom taktu, dok može proći nekoliko taktova pre dobijanja rezultata. Svaka komanda će dobiti odgovor i rezultat ukoliko nije došlo do greške. Do god se ne očita rezultat, nije dozvoljeno slanje nove komande. DUT sadrži dve aritmetičko-logičke jedinice, jedna procesira sve komande sabiranja, a druga je zadužena za komande šiftovanja. Prioritetnom logikom se šalju komande ka aritmetičko-logičkim jedinicama.



Slika 5: DUT

U narednoj tabeli je opisan interfejs našeg DUT-a.

Kao što se vidi u tabeli 5, svaki od četiri porta ima po dva ulazna i dva izlazna signala. $regX_cmd_in$ signal je četvorobitni ulazni signal za slanje komande. U tabeli 6 su prikazane moguće komande i njihova vrednost.

 $regX_data_in$ je 32-bitni ulaz za podatke. Dva podatka koji predstavljaju operande se šalju na ovoj liniji, pri čemu se prvo šalje operand 1, a zatim operand 2 u sledećem taktu. Operand 1 se šalje u istom taktu kada i komanda. I odavde vidimo da je potrebno dva takta da bi se poslao zahtev DUT-u. U zavisnosti od komande, ova dva operanda se tumače na različite načine, koji su prikazani u tabeli 7.

Postoje i dve izlazne linije za svaki port. out_respX je dvobitni signal za odgovor koji daje informacije o uspešnosti operacije. Vrednosti su:

Rezultat operacije se nalazi na out_dataX liniji i validan je jedino u ciklusima u kojima je $out_respX=2$ 'b01, odnosno kada je operacija uspešna.

Na slici 6 je prikazana uspešna operacija na portu 1. Komanda i prvi operand se šalju u jednom

Ime	Širina (br. bita)	Smer	Opis
c_clk	1	in	takt
reset	8	in	reset
$reg1_cmd_in$	4	in	komanda za port 1
$reg1_data_in$	32	in	podaci za port 1
$reg2_cmd_in$	4	in	komanda za port 2
$reg2_data_in$	32	in	podaci za port 2
reg3_cmd_in	4	in	komanda za port 3
reg3_data_in	32	in	podaci za port 3
reg4_cmd_in	4	in	komanda za port 4
reg4_data_in	32	in	podaci za port 4
out_resp1	2	out	odgovor za port 1
out_data1	32	out	rezultat za port 1
out_resp2	2	out	odgovor za port 2
out_data2	32	out	rezultat za port 2
out_resp3	2	out	odgovor za port 3
out_data3	32	out	rezultat za port 3
out_resp4	2	out	odgovor za port 4
out_data4	32	out	rezultat za port 4

Tabela 5: DUT interfejs

Komanda	Vrednost
No operation	4'b0000
Add	4'b0001
Subtract	4'b0010
Shift left	4'b0101
Shift right	4'b0110
Invalid	sve preostale vrednosti

Tabela 6: DUT komande


Komanda	Tumačenje operanada		
Add	Rezultat je operand $1 + operand2$		
Subtract	Rezultat je operand1 - operand2		
Shift left	Rezultat je operand1 šiftovan u levo za operand2 mesta, pri čemu se koriste samo		
	5 bita drugog operanda. Uvek se ubacuju nule.		
Shift right	Rezultat je operand1 šiftovan u desno za operand2 mesta, pri čemu se koriste		
	samo 5 bita drugog operanda. Uvek se ubacuju nule.		

Tabela 7: DUT operandi

Vrednost	Značenje
2'b00	Nema odgovora u ovom ciklusu.
2'b01	Uspešna operacija. Rezultujući podaci se nalaze na
	out_dataX liniji.
2'b10	Overflow, underflow ili pogrešna komanda. Over-
	flow/underflow je moguć samo za operacije sabiranja
	i oduzimanja.
2'b11	Ne koristi se.

Tabela 8: DUT odgovor

ciklusu, a drugi operand se šalje u narednom ciklusu. Nakon nekoliko taktova dobija se odgovor i rezultat u istom ciklusu. Broj ciklusa koji je potreban da se dobije odgovor zavisi od aktivnosti na ostalim portovima (pošto postoje samo dve ALU), ali će uvek biti minimum 3 ciklusa.



Slika 6: Primer operacije na portu 1

Na svakom portu može biti aktivna samo jedna operacija, odnosno kada se pošalje jedna komanda, sledeća se ne sme slati do god ne primimo odgovor za prvu komandu. Takođe, slanje nove komande je opciono tj. port može biti neaktivan.

Cetiri porta su nezavisna. Mogu se paralelno slati komande na svim ili samo nekim portovima, što znači da u bilo kom trenutku DUT može obavljati maksimum 4 operacije. Međutim, brzina odgovora će zavisiti od aktivnosti zbog ograničenih resursa u dizajnu. Kako što je već rečeno, DUT sadrži dve ALU, jednu za sabiranje i oduzimanje, a drugu za šiftovanje. Ukoliko se primi više komandi u paraleli za jednu ALU, DUT će ih serijalizovati i obrađivati jednu po jednu. Svaki port ima isti prioritet. DUT će obrađivati komande po principu first-come, first-serve, pri čemu za komande koje stignu u istom taktu nije definisan redosled.

Što se tiče reseta, aktiviranje se vrši postavljanjem reset linije na vrednost 8'b11111111. Ova vrednost se mora držati 7 sukcesivnih taktova kako bi se reset uspešno propagirao kroz dizajn. Tokom reseta, svi ulazi, osim takta, treba da budu nula.

U "Calc1" dizajnu se sve aritmetičke operacije vrše nad *unsigned* podacima. Prilikom sabiranja overflow se dešava ukoliko najviši bit ima carry-out. Slično underflow se pojavljuje prilikom oduzimanja ukoliko se oduzima veći broj od manjeg broja. U nastavku je dato par primera.

Komanda	Operand 1	Operand 2	Odgovor	Rezultat
Add	32'h80002345	32'h00010000	Uspešna operacija	32'h80012345
Add	32'hFFFFFFFF	32'h00000001	Overflow	Nema
Subtract	32'hFFFFFFFF	32'h11111111	Uspešna operacija	32'hEEEEEEEE
Subtract	32'h11111111	32'h20000000	Underflow	Nema

Tabela 9: DUT primeri operacija

4 Data (sequence) item

Kao što je već navedeno, na ovim vežbama ćemo izvršiti verifikaciju "Calc1" dizajna. Prilikom razvoja verifikacionih okruženja, jedan od prvih koraka je implementacija klase koja predstavlja transakciju. U literaturi se sreću mnogi termini za ovaj objekat uključujući data item, sequence item, frame, packet, transaction, ...

Data (sequence) item predstavlja transakciju koja se koristi kao stimulus. Koristi se na mnogim mestima u verifikacionom okruženju uključujuci slanje podataka od sekvencera ka drajveru. Slanjem više ovih transakcija ka drajveru se kreiraju sekvence koje su osnova za generisanje stimulusa. Veza između drajvera i sekvencera, kao i način pisanja sekvenci će biti detaljno opisani u narednoj vežbi, dok je u ovoj vežbi fokus na modelovanju transakcija. Sama transakcija treba da sadrži sve informacije potrebne drajveru da ispravno generiše signale na interfejsu, ali može i sadržati neke dodatne podatke koji služe za kontrolu.

Ove transakcije će se implementirati kao klase koje nasleđuju (direktno ili indirektno) uvm_sequence_item klasu. Polja u klasi zavise od potreba drajvera, nivoa apstrakcije, ali i potreba ostatka okruženja. Uglavnom se ti podaci mogu podeliti u nekoliko grupa:

- Kontrolna polja npr. tip transfera, veličina, ...
- Payload polja sami podaci koji se šalju, npr. vrednost adrese
- Konfiguraciona polja npr. ponašanje prilikom grešaka
- Polja za analizu pomoćna polja koja olakšavaju analizu, npr. vreme

Sam princip generisanja stimulusa u *constrained-random* verifikaciji se zasniva na randomizaciji ovih transackija kako bi se pokrili interesantni scenariji. Samim tim, veliki broj polja je često deklarisan kao *rand*, uz određena ograničenja kako bi se generisale željene transakcije.

Sadržaj transakcija je opisan na primeru transakcije za APB i UART protokol. U ovom primeru se vidi da transackija može sadržati željeni broj polja, ali i metode koje olakšavaju njeno korišćenje (u primeru UART seg item-a postoji metoda za računanje parnosti).

```
`ifndef APB SEQ ITEM SV
            define APB_SEQ_ITEM_SV
parameter ADDR WIDTH = 32;
 \frac{1}{1} \frac{1}
 parameter WDATA WIDTH = 32;
 typedef enum {
                                                                                      APB READ = 0.
                                                                                      APB WRITE = 1
                                                                                      } apb_direction_enum;
 class apb seq item extends uvm sequence item;
                  rand bit [ADDR_WIDTH - 1:0] addr;
                  rand apb direction enum
                  rand bit [RDATA\_WIDTH - 1:0] rdata;
                  rand bit [WDATA_WIDTH -1:0] wdata;
                  rand int unsigned
                                                                                                                                                                                                                 delay = 0;
                  bit
                                                                                error:
                    // ogranicenja
                   constraint c delay { delay <= 10; }
                  // UVM factory registracija
```

```
`uvm_object_utils_begin(apb_seq_item)
   `uvm_field_int(addr, UVM_DEFAULT)
   `uvm_field_enum(apb_direction_enum, dir, UVM_DEFAULT)
   `uvm_field_int(rdata, UVM_DEFAULT)
   `uvm_field_int(wdata, UVM_DEFAULT)
   `uvm_field_int(delay, UVM_DEFAULT)
   `uvm_field_int(error, UVM_DEFAULT)
   `uvm_object_utils_end

// konstruktor
function_new(string_name = "apb_seq_item");
   super.new(name);
   endfunction: new
```

Kod 1: Primer APB transakcije

```
`ifndef UART_SEQ_ITEM_SV `define UART_SEQ_ITEM_SV
typedef enum bit {GOOD PARITY, BAD PARITY} parity e;
parameter PAYLOAD \overline{WIDTH} = 8;
parameter STOP_WIDTH = 8;
parameter ERR_WIDTH = 8;
class uart_seq_item extends uvm_sequence_item;
  rand bit start bit;
  rand bit [PAYLOAD_WIDTH-1:0] payload;
            parity;
  rand bit [STOP WIDTH-1:0] stop bits;
  rand bit [ERR_WIDTH-1:0] error_bits;
  rand parity_e parity_type;
  rand int unsigned delay;
   // ogranicenja
                           \{{\rm delay}<20;\}
   constraint c_delay
   constraint c start bit \{\text{start bit} == 0;\}
   constraint c_stop_bits {stop_bits == '1;}
  constraint c_parity_type {parity_type == GOOD_PARITY;}
  constraint c_error_bits {error_bits == 0;}
   // UVM factory registracija
`uvm_object_utils_begin(uart_seq_item)
      `uvm_field_int(start_bit, UVM_DEFAULT)
     `uvm_field_int(payload, UVM_DEFAULT)
     `uvm_field_int(parity, UVM_DEFAULT)
      `uvm field int(stop bits, UVM DEFAULT)
     `uvm_field_int(error_bits, UVM_DEFAULT)
     `uvm_field_enum(parity_e,parity_type, UVM_DEFAULT)
     `uvm_field_int(delay, UVM_DEFAULT)
   `uvm_object_utils_end
   // konstruktor
  function new(string name = "uart seq item");
     super.new(name);
  endfunction
   // metoda za racunanje parnosti
  function bit calc parity(int unsigned num of data bits = 8, bit[1:0] parity mode = 0);
           parity;
      if (num_of_data_bits == 6)
       parity = payload[5:0];
```

```
else if (num_of_data_bits == 7)
        parity = ^payload[6:0];
        parity = ^payload;
      \mathbf{case}(\mathrm{parity\_mode}[0])
        0: parity = ~parity;
1: parity = parity;
      \quad \text{endcase} \quad
      case(parity_mode[1])
        0: parity = parity;
1: parity = ~parity_mode[0];
       if (parity_type == BAD_PARITY)
  return ~parity;
       else
        return parity;
   endfunction
   // parnost se racuna posle randomizacije, na osnovu dodeljenih vrednosti
   function void post randomize();
      parity = calc_parity();
   endfunction: post_randomize
endclass
```

Kod 2: Primer UART transakcije

Nasleđivanjem iz wwm_sequence_item klase i korišćenjem raznih UVM field makroa, omogućava se korišćenje mnogobrojnih metoda za rad sa ovom klasom uključujući print, copy, compare itd. Primer ispisa print metode je takođe dat ispod. Vidi se da korišćenje ovih metoda može biti veoma korisno i umnogome olakšati <a href="https://deci.nic.gov/deci.nic

###	Name	Туре	Size	Value
#	uart_frame	uart_frame	_	@366
#	start_bit	integral	1	'h0
#	payload	integral	8	'hcc
#	parity	integral	1	'h1
#	stop_bits	integral	2	'h3
#	error_bit	integral	4	'h0
#	parity_type	parity_e	1	GOOD_PARITY
#	delay	integral	32	'd13
#				

5 Simulacija pomoću Incisuve Enterprise Simulator-a

5.1 Kompilacija

Prilikom kompajliranja koda koji sadrži UVM biblioteku, potrebno je uključiti direktorijum koji sadrži UVM kod. U slučaju računara koji se koriste na laboratorijskim vežbama taj direktorijum se nalazi na sledećoj putanji:

```
/eda/cadence/2017-18/RHELx86/INCISIVE 15.20.038/tools/methodology/UVM/CDNS-1.2/sv/src
```

Tako da se prilikom kompajliranja fajlova i pokretanja simulacije pomoću irun komande mora ukucati sledeće:

Kako kucanje ove putanje svaki put prilikom kompajliranja zna da postane naporno, može se napraviti sistemska varijabla koja će u sebi sadržati tu putanju. Ono što je neophodno uraditi jeste u .bashrc fajl, koji se nalazi u home direktorijumu, ukucati sledeće:

```
export UVM_HOME="/eda/cadence/2017-18/RHELx86/INCISIVE_15.20.038/tools/methodology/UVM/CDNS-1.2/sv/src"
```

Sada se irun komanda može pokrenuti na sledeći način:

```
irun -uvm +$UVM_HOME -access +rwc calc_verif_top.sv
```

Napomena: ova podešavanja se odnose na alat koji se koristi na vežbama. Kod novijih verzija alata podešavanja mogu biti drugačija.

5.2 UVM command line processor

Command line processor klasa pruža mogućnosti preuzimanja informacija koje se daju preko komandne linije prilikom poziva simulacije. Mogućnosti ovog procesora su mnogobrojne i izlaze iz opsega ovog kursa. Mi ćemo se zadržati na podešavanjima samo nekoliko UVM varijabli sa komandne linije koje umnogome olakšavaju simulaciju - podešavanje opširnosti ispisa poruka (verbosity) i definisanje testa koji se pušta. Za detaljnije objašnjenje rada uvm_cmdline_processor klase pogledati "UVM Users Guide", poglavlje 6.6.

Test se pušta pozivom $run_test(< test_name>)$ rutine u top modulu. Tada se kreira instanca datog testa i pokreće se simulacija. Sledeći primer pokreće test pod nazivom test example:

```
import uvm_pkg::*;
import uvm_macros.svh"

// instantiate the DUT, connect,
initial begin
   rum_test("test_example");
end
endmodule : top
```

Mane ovakvog pristupa su očigledne - svaki put kada želimo da pustimo drugi test, mora se menjati sors kod. Zbog toga se u praksi uvek koristi komandna linija za izbor testa. Kada se run_test pozove bez argumenta, proverava se +UVM_TESTNAME=<test_name> opcija. Sada se ne mora menjati sors kod, odnosno može se puštati više testova bez ponovnog kompajliranja čime se znatno štedi na vremenu. Primer prosleđivanja testa preko komandne linije:

```
irun -uvm +$UVM HOME +UVM TESTNAME=test simple -access +rwc calc verif top.sv
```


+UVM_VERBOSITY opcija pruža mogućnost promene verbosity u čitavom okruženju odnosno kontrolu ispisa poruka. Nivoi su opisani u drugom poglavlju ove vežbe (UVM_LOW, UVM_HIGH, ...). Primer upotrebe:

+UVM_MAX_QUIT_COUNT opcija pruža mogućnost završetka simulacije kada se dostigne dati broj grešaka u dizajnu. Ova opcija je posebno korisna tokom puštanja regresije. Podrazumevana vrednost je -1 odnosno simulacija se nikad ne završava na osnovu broja grešaka. Pod brojem grešaka se podrazumeva broj prijavljenih *uvm* error-a.


6 Simulacija pomoću VIVADO alata

6.1 Kompilacija

Verzije Vivada od 2019.2 pa naviše omogućavaju kompajliranje UVM biblioteka, no kao i kod drugih alata neophodno je izvršiti određena podešavanja. Prvo, prilikom kreiranja projekta i dodavanja izvornih fajlova, neophodno je naznačiti da li su fajlovi namenjeni simuliranju i sintezi ili samo simuliranju (slika 7 i slika 8):




Slika 7: Dodavanje izvornih fajlova u projekat




Slika 8: Specifikacija da li se izvorni fajlovi koriste za simulaciju i sintezu ili samo simulaciju


Nakon kreiranja projekta, prateći sledeće slike, podesiti kompajler tako da koristi UVM biblioteku prilikom kompajliranja:



Slika 9: Odabir settings opcije



Slika 10: Podešavanje xvlog compile opcije



Slika 11: Podešavanje xelab elaboration opcije


Naravno ova podešavanj mogu da se izvrše i kucanjem .tcl komandi:

```
set_property -name {xsim.elaborate.xelab.more_options} -value {-L uvm} -objects [get_filesets sim_1] set_property -name {xsim.compile.xvlog.more_options} -value {-L uvm} -objects [get_filesets sim_1]
```

Nakon što su ova podešavanja izvršena moguće je kompajlirati fajlove koji sadrže UVM konstrukcije u sebi.

6.2 UVM command line processor

Dodatno, kao i kod Incisive Enterprise Simulator-a, moguće je podešavati određene UVM varijable (UVM_TEST, UVM_Verbosity, itd) i isto kao malopre, to može da se uradi iz komandne linije ili u GUI *modu*. Ukoliko se koristi GUI nephodno je uraditi sledeće:



Slika 12: Podešavanje UVM varijabli

Sa slike 12 može se videti da u polje xsim.simulation.xsim.more_options* treba da se upišu podešavanja varijabli i to na sledeći način:

```
-testplusarg\ UVM\_TESTNAME = test\_simple\ -testplusarg\ UVM\_VERBOSITY = UVM\_LOW\ -testplusarg < dodatne\_parametri>
```

Takođe prethodno podešavanje je moguće izvrđiti iz komandne linije:

```
set_property -name {xsim.simulate.xsim.more_options} -value {-testplusarg UVM_TESTNAME=test_simple -testplusarg UVM_VERBOSITY=UVM_LOW} -objects [get_filesets sim_1]
```

6.3 UVM Hijerarhija direktorijma

Da bi Vivado mogao da kompajlira fajlove koji čine verifikaciono okruženje preporučuje se hijerarhija direktorijuma i fajlova korišćena u pratećem materijalu. Tu se može videti da se u svakom direktorijumu nalazi po jedan fajl koji implementira package strukturu. Unutar nje se prvo navode sve biblioteke i paketi koje fajlovi u tom direktorijumu zahtevaju, a nakon toga se uvlače svi fajlovi koji se nalaze u direktorijumu. U sledećim kodovima je to prikazano:


```
`ifndef V5_CALC_TEST_LIB_SV
  `define V5_CALC_TEST_LIB_SV
package calc_test_lib;
`include "uvm_macros.svh" // Include the UVM macros
  import uvm_pkg::*; // import the UVM library
  import calc_agent_pkg::*;
  `include "v5_calc_test_simple.sv"
  endpackage
`endif;
```

 $Kod \ 3: \ v5_calc_test_pkg$

Kod 4: v5 calc agent pkg

U kodu 6 se može videti da je ukjlučen $uvm_macros.svh$ fajl neohphodan jer klasa unutar $v5_calc_test_simple$ fajla koristi UVM makroe. Nakon toga importovani su uvm_pkg u kome se nalaze UVM konstrukcije koje koristi ista klasa i $calc_agent_pkg$ jer se u njemu nalazi $calc_seq_item$ koji je takodje neohpodan klasi unutar $v5_calc_test_simple$ fajla. Slično važi i za kod 7.

Napomena: Ukoliko se prilikom pokretanja simulacije pojavi upozorenje sa slike 13, samo pritisnuti cancel i nastaviti sa korišćenjem simulatora na uobičajen način



Slika 13: Vivado upozorenje

7 Zadaci

Zadatak U pratećim fajlovima za ovu vežbu je povezan naš DUT sa interfejsom i kreiran kostur za UVM test klasu. Proučiti date fajlove i način puštanja testova. Za dati DUT kreirati sequence item klasu(proširiti već postojeću klasu u $v5_calc_test_simple$ fajlu) koja će sadržati potrebna polja. Na osnovu funkcionalne specifikacije zaključiti koja polja treba da sadrži ova klasa. Da li će polja biti rand i zašto? Napisati ograničenja za randomizaciju ukoliko su potrebna.

Zadatak Napisati test koji instancira *sequence item* kreiran u prethodnom zadatku, randomizuje ga i u *main* fazi ispisuje vrednost svih polja. Pokrenuti test i preko komandne linije kontrolisati ispis poruka.

8 Appendix

```
`ifndef CALC IF SV
 define CALC IF SV
interface calc_if (input clk, logic [6 : 0] rst);
  \begin{array}{l} \textbf{parameter DATA\_WIDTH} = 32;\\ \textbf{parameter RESP\_WIDTH} = 2;\\ \textbf{parameter CMD\_WIDTH} = 4; \end{array}
   logic [DATA_WIDTH - 1:0] out_data1;
   \label{eq:logic_logic} \begin{array}{ll} \text{logic} & [\text{DATA\_WIDTH} - 1:0] & \text{out\_data2}; \end{array}
   logic [RESP WIDTH -1:0] out resp2;
   logic [RESP_WIDTH - 1:0] out_resp3;
logic [RESP_WIDTH - 1:0] out_resp4;
logic [CMD_WIDTH - 1:0] req1_cmd_in;
   logic [DATA\_WIDTH - 1:0] req1\_data\_in;
   logic [CMD WIDTH -1:0] req2 cmd in;
   logic [DATA\_WIDTH - 1:0] req2\_data\_in;
   \begin{array}{lll} \textbf{logic} & [\textbf{CMD\_WIDTH} - 1:0] & \textbf{req4\_cmd\_in}; \end{array}
   logic [DATA\_WIDTH - 1:0] req4\_data\_in;
endinterface: calc if
```

Kod 5: calc if

```
`ifindef V5_CALC_TEST_LIB_SV
  `define V5_CALC_TEST_LIB_SV
package calc_test_lib;
`include "uvm_macros.svh" // Include the UVM macros
  import uvm_pkg::*; // import the UVM library
  import calc_agent_pkg::*;
  `include "v5_calc_test_simple.sv"
  endpackage
`endif;
```

Kod 6: v5 calc test pkg

Kod 7: v5 calc agent pkg

```
module calc_verif_top;
```

```
import calc verif pkg::*;
   logic clk;
   logic [6:0] rst;
   // interface
  calc_if calc_vif(clk, rst);
   // DUT
  calc_top DUT(
                .\,c_{-}\,clk
                              ( clk ),
                . reset
                              ( rst ),
                .out\_data1
                              ( calc_vif.out_data1 ),
                .out\_data2
                              (calc vif.out data2),
                .out_data3 (calc_vif.out_data3),
                             ( calc_vif.out_data4 ),
( calc_vif.out_resp1 ),
                .out_data4
                .out\_resp1
                             ( calc_vif.out_resp2 ),
                .\operatorname{out} \operatorname{resp2}
                .out resp3 (calc vif.out resp3),
                .out_resp4 ( calc_vif.out_resp4 ),
                .req1\_cmd\_in (calc\_vif.req1\_cmd\_in),
                .req1 data in (calc vif.req1 data in),
                .req2_cmd_in (calc_vif.req2_cmd_in),
                .req2 data in (calc vif.req2 data in),
                .req3_cmd_in (calc_vif.req3_cmd_in),
                .req3_data_in ( calc_vif.req3_data_in ),
.req4_cmd_in ( calc_vif.req4_cmd_in ),
                .req4_data_in ( calc_vif.req4_data_in )
   // run test
   initial begin
     run_test();
   // clock and reset init.
   initial begin
     clk <= 0;
     \mathrm{rst}\ <=1;
     #50 \text{ rst} <= 0;
  // clock generation
  always #50 \text{ clk} = \text{~clk};
endmodule : calc_verif_top
```

Kod 8: v5_calc_verif_top

```
`ifndef TEST_SIMPLE_SV
`define TEST_SIMPLE_SV

class test_simple extends uvm_test;
   `uvm_component_utils(test_simple)

function new(string name = "test_simple", uvm_component parent = null);
    super.new(name,parent);
endfunction : new

function void build_phase(uvm_phase phase);
    super.build_phase(phase);
    // ...
```

```
endfunction : build_phase

task main_phase(uvm_phase phase);
    super.main_phase(phase);
    `uvm_info(get_type_name(), "Starting main phase...", UVM_HIGH)
    // ...
    endtask : main_phase
endclass : test_simple
`endif
```

Kod 9: v5_test_simple

```
`ifndef CALC_SEQ_ITEM_SV
`define CALC_SEQ_ITEM_SV

class calc_seq_item extends uvm_sequence_item;

  `uvm_object_utils_begin(calc_seq_item)
  `uvm_object_utils_end

function new (string name = "calc_seq_item");
    super.new(name);
    endfunction // new

endclass : calc_seq_item

`endif
```

Kod 10: v5_calc_seq_item