Ψηφιακά Συστήματα ΗW σε χαμηλό επίπεδο λογικής ΙΙ

ΕΡΓΑΣΙΑ ΕΞΑΜΗΝΟΥ

ΝΙΚΟΛΑΟΣ ΓΙΑΝΝΟΠΟΥΛΟΣ

AEM: 9629

NGIANNOP@ECE.AUTH.GR

Εισαγωγή

Στην παρούσα εργασία θα χρησιμοποιήσουμε το εργαλείο Questa- Intel FPGA Starter Edition 2021 για την υλοποίηση σε HDL SystemVerilog & το verification αυτής. Αποτελείται από 2 κομμάτια το πρώτο είναι η περιγραφή ενός Up-Down counter μήκους 16 bit και το δεύτερο είναι η υλοποίηση μιας σύγχρονης FIFO μνήμης 16x16 bit.

Up-Down Counter

O counter αυτός αποτελείται από τα εξής

- 16-bit data in
- 16-bit data out
- Ασύγχρονο rst
- Σήμα ενεργοποίησης μετάβασης δεδομένων από την είσοδο στην έξοδο ld_cnt
- Σήμα ενεργοποίησης για την ενεργοποίηση του counter με όνομα count enb
- Σήμα ενεργοποίησης για την μέτρηση προς τα πάνω ή προς τα κάτω updn_cnt
- Τέλος, το ρολόι του μετρητή clk

RTL-Code Up-Down Counter

Η υλοποίηση του RTL ήταν εύκολη καθώς δεν αποτελεί περίπλοκο κύκλωμα όπως φαίνονται και στις παρακάτω εικόνες.

```
`timescale 1 ns / 1 ns
 2
    module upDownCounterl6bit (
 3
         data in,
 4
         rst_,
 5
         ld_cnt,
 6
         updn cnt,
 7
         count enb,
 8
          clk,
9
          data out
10
     H);
        input logic [15:0] data_in;
11
12
        input logic rst_, ld_cnt, updn_cnt, count_enb, clk;
13
        output logic [15:0] data_out;
14
       always_ff @(posedge clk, negedge rst_)begin
15
16
         if(!rst )begin // active low reset
17
           data out <= 0;
18
19
       else if(!ld cnt)begin //actice low load counter
20
           data_out <= data_in;
21
        else if(count_enb == 1)begin
22
23
         if(updn_cnt == 1)begin
24
            if(data out == 16'bl)begin
25
                 data out <= 0;
26
            end else begin
27
                 data_out <= data_out + 1;
            end
28
29
          end else if (updn_cnt == 0) begin
30 🛱
           if (data_out == 16'b0)begin
31
                data out <= 16'hffff;
32
            end else begin
33
              data_out <= data_out - 1;
34
35
           end
36
          end
37
       end
38
39
     -endmodule
```

Όπως φαίνεται η υλοποίηση του RTL στην γραμμή 15 έγινε η χρήση του always_ff όπου δημιουργεί ένα FF με το sensitive list του να αποτελείται από το posedge clk , negedge rst καθώς έχουμε ασύγχρονο σήμα reset .

Αν οποιαδήποτε στιγμή ενεργοποιηθεί το σήμα rst_ (active low) τότε τα δεδομένα στην έξοδο θα γίνουν μηδέν διαφορετικά αν το σήμα ld_cnt ενεργοποιηθεί (active low) τότε θα περαστούν τα δεδομένα από την είσοδο στην έξοδο. Αν το σήμα count_enb είναι 1 (active high) τότε θα ξεκινήσει να μετράει ο counter διαφορετικά θα παραμείνουν όπως είχαν στον προηγούμενο κύκλο.

Testbench Up-Down Counter

Στην παρακάτω εικόνα φαίνεται η υλοποίηση του testbench αρχείου για τον counter.

```
timescale 1 ns / 1 ns
    module upDownCounterl6bit testBench;
       logic [15:0] data in;
5
        logic rst_, ld_cnt, updn_cnt, count_enb, clk;
 6
        logic [15:0]data_out;
    initial begin
8
10
       $display ("time\t clk \tld_cnt\t data_in\t\t data_out ");
       $monitor ("%g\t %b\t %b\t", $time, clk, ld cnt, data in, data out);
11
12
13
       rst = 1'b0; // start with reset
14
15 | //updn_cnt = 1'bl; //
16
     - //ld_cnt = 1'bl; // do load
17
              #10
18
19
      rst_ = 1'bl; // reset at not trigger
20
       data_in = 2; // 2
       ld_cnt = 1'b0; // do load
21
22
23
      count_enb = 1'b1;
24
25
             ld_cnt = 1'b1; //load off
26
      updn_cnt = 1'bl; // count up
       rst_ = 1'bl; // reset off
27
28
29
30
       rst_ = 1'b1;
31
       count_enb = 1'b0;
32
         ld_cnt = 1'b1;
33
       updn_cnt = 1'b0; // start count down
34
35
       end
36
37
     always #5 clk = ~clk;
38
     upDownCounterl6bit u0(.*);
39
40
      initial // Dump waveform for debug
41
      $dumpvars;
42
     L endmodule
```

Στις γραμμές 10 και 11 έχουν υλοποιηθεί για την εκτύπωση στην console του Questa για να παρέχει μια εύκολη αποτίμηση των τιμών στον χρόνο προσομοίωσης και στην συνέχεια αρχικοποιούμε το clk = 0_{10} , rst_ = 0_{10} οπότε θα γίνει data_out = 0_{10} . Μετά από 10 t.u(time units) το rst γίνεται off και τα data_in = 2 (ακέραια τιμή) και ενεργοποιούμε το ld_cnt = 1'b0 (active low) για να περαστεί είσοδος στην έξοδο μετά από 10 t.u. ενεργοποιούμε τον μετρητή να μετράει προς τα πάνω μετά από 15 t.u. ξεκινάει να μετράει προς τα κάτω. Τέλος υπάρχει ένα always block (γραμμή 37) όπου έχω ορίσει την περίοδο ενός κύκλου να είναι ίση με 10 t.u. δηλαδή 5 t.u. ON 5 t.u. off.Η γραμμή 40 – 41 το χρησιμοποίησα για την εκτύπωση των σημάτων πάνω στο simulation

Στην παρακάτω εικόνα φαίνονται οι κυματομορφές της προσομοίωσης του testbench αρχείου όπου την χρονική στιγμή 20ns φαίνεται να φορτώνονται τα δεδομένα εισόδου στην έξοδο στην θετική ακμή του ρολογιού. Στα 30ns ενεργοποιείται το σήμα ld_cnt και στην επόμενη χρονική στιγμή γίνεται enable το count_enb και ξεκινάει να



Εικόνα 1 TestBench Up-Down Counter Simulation

μετράει προς τα πάνω. Καθώς στα 65ns το count_enb γίνεται disable το σήμα και έτσι σταματάει να μετράει ο counter.

Η έξοδος του

transcript

#	time	clk	ld_cnt	data_in	data_out
#	0	0	x	xxxxxxxxxxxxxx	. 0
#	5	1	x	XXXXXXXXXXXXXX	. 0
#	10	0	0	000000000000000000000000000000000000000	0
#	15	1	0	000000000000000000000000000000000000000	2
#	20	0	0	000000000000000000000000000000000000000	2
#	25	1	0	000000000000000000000000000000000000000	2
#	30	0	1	000000000000000000000000000000000000000	2
#	35	1	1	000000000000000000000000000000000000000	3
#	40	0	1	000000000000000000000000000000000000000	3
#	45	1	1	000000000000000000000000000000000000000	4
#	50	0	1	000000000000000000000000000000000000000	4
#	55	1	1	000000000000000000000000000000000000000	5
#	60	0	1	000000000000000000000000000000000000000	5
#	65	1	1	000000000000000000000000000000000000000	5
#	70	0	1	000000000000000000000000000000000000000	5
#	75	1	1	000000000000000000000000000000000000000	5
#	80	0	1	000000000000000000000000000000000000000	5
#	85	1	1	000000000000000000000000000000000000000	5
#	90	0	1	000000000000000000000000000000000000000	5
#	95	1	1	000000000000000000000000000000000000000	5

SystemVerilog Assertions Up-Down Counter

Στην παρακάτω εικόνα φαίνεται η υλοποίηση του αρχείου με τα assertions

```
module upDownCounterl6bit_property( data_in,
             rst
             updn cnt
             count_enb,
             clk.
          input logic [15:0] data_in , data_out;
    input logic rst_, ld_cnt, updn_cnt, count_enb, clk;
ifdef check rst
         property prl;
                 @(posedge clk) $fell(rst_) |-> (data_out === 0);
15
16
17
18
          rstPrl: assert property (prl) $display($stime,,,"\t\t %m PASS");
else $display($stime,,,"\t\t %m FAIL");
19
20
      `elsif check_ld_cnt_and_count_en_notEnable
         property pr2; //ld_cnt active low and count_enb active high
@(posedge clk) disable iff (!rst_] !ld_cnt && !count_enb |-> data_out === $past(data_out);
          endproperty
                              // if ld_cnt == 1 then load is off
25
26
27
28
29
           ldCntCounterEnb: assert property(pr2) $display($stime,,,"\t\t %m PASS");
else $display($stime,,,"\t\t %m FAIL");
       `elsif check_ld_cnt_notEnable_and_countEnb_and_updncntEnb
            property pr3;
                 @(posedge clk) disable iff(!rst_)
  ld_cnt && count_enb |->
                  if (updn_cnt)
34
35
                 data_out === $past(data_out) + 1
                 data out === $past(data out) -1;
38
39
            ldCntCountrEnbUpCnt: assert property(pr3) $display($stime,,,"\t\t %m PASS");
                else $display($stime,,,"\t\t %m FAIL");
        endmodule
```

καθώς έκανα την χρήση macro για την πιο εύκολη διαχείρισή του επιπλέον χρησιμοποίησα ως είσοδο τα data_out για να μπορέσω να υλοποιήσω το 1° property. Στην γραμμή 14 καθώς όταν έχουμε θετική ακμή ρολογιού και με την κατερχόμενη ακμή του σήματος rst_και στον ίδιο κύκλο (|->) ελέγχουμε αν τα data_out είναι ίσο με μηδέν αν όλα είναι θετικά τότε το property pr1 κάνει PASS αλλιώς κάνει FAIL.

Το 2° property pr2 στην θετική ακμή του ρολογιού αν όμως υπάρχει σήμα rst_ τότε απενεργοποιείται το συγκεκριμένο property(disable iff(\$fell(rst_))). Διαφορετικά αν το ld_cnt είναι disable και το count_enb disable τότε στην ίδια ακμή του ρολογιού (|->) αν τα data_out είναι ίδια με εκείνα της προηγούμενης ακμής του ρολογιού τότε το property κάνει PASS διαφορετικά FAIL.

Το 3° property pr3 στην θετική ακμή του ρολογιού αν όμως υπάρχει σήμα rst_ τότε απενεργοποιείται το συγκεκριμένο property(disable iff($fell(rst_)$)). Διαφορετικά αν το ld_cnt είναι disable και το count_enb enable τότε στην ίδια ακμή του ρολογιού ($fertilde{l}$) αν το

updn_cnt είναι 1 (προς τα πάνω μέτρηση) τότε μετά από έναν κύκλο ρολογιού ##1 ελέγχουμε αν τα data_out είναι ίσα με του προηγούμενου κύκλου ρολογιού + 1 και αν ισχύει αυτό το property κάνει PASS. Αν στην περίπτωση όπου το updn_cnt είναι 0 τότε μετά από έναν κύκλο ρολογιού ##1 ελέγχουμε αν τα data_out είναι ίσα με του προηγούμενου κύκλου ρολογιού -1 αν ισχύει αυτό το property κάνει PASS διαφορετικά FAIL.

Testing των property Up-Down Counter

Στην παρακάτω εικόνα φαίνεται η υλοποίηση του αρχείου όπου κάνουμε simulation με τα property

```
timescale ins/lns
abodile wpdownCounterlebit_test_with_hind;
logic [isi] data_in,
logic [isi] data_in,
logic [isi] data_out,
//c [isi] data_out,
//c [isi] data_out,
//c [isi] data_out,
logic [isi] data_out,
//c [isi] data_out,
//c [isi] data_out,
logic [isi] data_out,
//c [isi] data_out,
logic [isi]
logic [isi] data_out,
//c [isi] data_out,
logic [isi]
logic [isi]
logic [isi]
logic [isi] data_out,
//c [isi] data_out,
//c [isi] data_out,
logic [isi]
logi
```

Στην γραμμή 16 κάνω δήλωση του module upDownCounter16bit counter() με την κατάλληλη αντιστοίχηση των εισόδων/εξόδων καθώς στην γραμμή 18 κάνω bind μεταξύ του module upDownCounter16bit και του upDownCounter16bit_property dut(..) την αντιστοίχιση του module upDownCounter16bit & του property αρχείου.

Στην γραμμή 20 υπάρχει ένα always block για την εκτύπωση στην κονσόλα τα σήματά


Στην γραμμή 25 στο initial block ξεκινάμε με την αρχικοποίηση τον

- 1. Rst
- 2. Ld_cnt
- 3. Count enb
- 4. Clk


Και στην συνέχεια την ενεργοποίηση του rst_.

Για το 1° Property γράφουμε στο Transcript την εξής εντολή

vlog -sv upDownCounter16bit_property.sv +define+check_rst Τρέχοντας τώρα το simulation για 100ns προκύπτουν οι εξής κυματομορφές




φαίνεται στον χρόνο 0 ns έως 5ns το rst_ είναι ενεργό (active low) και η έξοδος των δεδομένων data_out = 0_{10} και η έξοδος αν έκανε το property pr1 PASS ή FAIL φαίνεται στην Εικόνα 8 και στην Εικόνα 9 είναι η έξοδος του Transcript




Για το 2° Property γράφουμε στο Transcript την εξής εντολή

vlog -sv upDownCounter16bit_property.sv
+define+check_ld_cnt_and_count_en_notEnable

Τρέχοντας τώρα το simulation για 100ns προκύπτουν οι εξής κυματομορφές



φαίνεται στον χρόνο Ons το Id_cnt είναι ανενεργό (active low) και το count_enb είναι ανενεργό (active high) όμως έχει προηγηθεί ο μηδενισμός της εξόδου data_out Ons άρα στον επόμενο κύκλο ρολογιού 15ns θα δει αν η τιμή του data_out ήταν ίδια με εκείνη του προηγούμενου κύκλου Ons και έτσι κάνει PASS το property pr2 φαίνεται στην Εικόνα 10 και στην Εικόνα 11 είναι η έξοδος του Transcript




Για το 3° Property γράφουμε στο Transcript την εξής εντολή

vlog -sv upDownCounter16bit_property.sv
+define+check_ld_cnt_notEnable_and_countEnb_and_updncntEnb

Τρέχοντας τώρα το simulation για 100ns προκύπτουν οι εξής κυματομορφές



φαίνεται στον χρόνο 35ns το ld_cnt είναι ανενεργό (active low) και το count_enb είναι ενεργό (active high) και το updn_cnt = 0 αρα ο counter θα αφαιρεί έτσι το property pr3 κάνει PASS όπως φαίνεται η έξοδος του Transcript



Επίσης φαίνεται χαρακτηριστικά όταν φτάνει στην ελάχιστη τιμή στον χρόνο 65ns δηλαδή 0_{10} τότε γίνεται ανάθεση στην έξοδο η μέγιστη τιμή 16'hffff γιατί δεν γίνεται κάποια αφαίρεση αλλά ανάθεση με την μεγαλύτερη τιμή που μπορεί να διαχειριστεί ο counter.

Σύγχρονη FIFO

Η sync FIFO αποτελείται από τα εξής

- 16-bit fifo_data_in
- 16-bit fifo data out
- Ασύγχρονο rst_
- Σήμα ενεργοποίησης για την εγγραφή δεδομένων από την είσοδο στην εσωτερική μνήμη fifo write
- Σήμα ενεργοποίησης για την ανάγνωση δεδομένων από την εσωτερική μνήμη της FIFO με όνομα fifo_read
- Σήμα flag αν η FIFO είναι γεμάτη fifo_full
- Σήμα flag αν η FIFO είναι άδεια fifo_empty
- Τέλος, το ρολόι της FIFO clk

Πρώτου δούμε το fifo module πρώτα αναλύουμε τον μετρητή cnt που χρειάστηκε για να μετράμε όταν γράφουμε και όταν διαβάζουμε από την fifo ώστε να ενημερώνουμε καταλληλά τα flags fifo_full & fifo_empty

RTL-Code Counter (5-bit)


```
timescale 1 ns / 1 ns
 2
     module counter (
         rst_,
         updn_cnt,
         count_enb,
         clk,
         data out
     );
       input logic rst , updn cnt, count enb, clk;
       output logic [4:0] data_out;
11
12
       always_ff @(posedge clk, negedge rst_)begin
         if(!rst_)begin // active low reset
13
           data_out <= 0;
15
         else if(count_enb == 1)begin
           if(updn_cnt == 1)begin
17
                 data out <= data out + 1;
           end else if(updn_cnt == 0) begin
                 data_out <= data_out - 1;
21
           end
       end
     endmodule
```

Καθώς όταν έχουμε θετική ακμή του ρολογιού και το ανάλογο το σήμα updn_cnt τότε μετράει προς τα πάνω ή προς τα κάτω .

TestBench Counter(5-bit)

```
timescale 1ns/1ns
 nodule counter_testBench;
    logic rst_,updn_cnt,count_enb,clk;
    logic [3:0] data_out;
        $display ("time\t clk\t rst_\t updn_cnt\t count_enb \t\tdata_out");
       $monitor ("%g\t %b\t %b\t\t%b\t%b\t%b", $time, clk, rst_, updn_cnt, count_enb, data_out);
       rst_ = 1'b0; // start with reset
       count_enb = 1'b0;
       #10
       rst_ = 1'b1;
       updn_cnt = 1'b1;
       count_enb = 1'b1;
       rst = 1'b1;
       count_enb = 1'b0;
always #5 clk = ~clk;
$dumpvars;
```

Όπως φαίνεται από την παραπάνω εικόνα καθώς στην αρχή ενεργοποιούμε το rst_ = 0 (active low) και μετά από 10 t.u. το updn_cnt γίνεται 1 και έτσι θα μετράει προς τα πάνω κατά ένα σε συνδυασμό με το count_enb. Μετά από 30 t.u. απενεργοποιείται ο μετρητής φαίνονται οι κυματομορφές του testbench και η έξοδος του transcript.



time	clk	rst	updn cnt	count_enb	data_out
0	0	0	x	0	0000
5	1	0	x	0	0000
10	0	1	1	1	0000
15	1	1	1	1	0001
20	0	1	1	1	0001
25	1	1	1	1	0010
30	0	1	1	1	0010
35	1	1	1	1	0011
40	0	1	1	1	0011
45	1	1	1	1	0100
50	0	1	1	0	0100
55	1	1	1	0	0100
60	0	1	1	0	0100
65	1	1	1	0	0100
70	0	1	1	0	0100
75	1	1	1	0	0100
80	0	1	1	0	0100
85	1	1	1	0	0100
90	0	1	1	0	0100
95	1	1	1	0	0100

Φαίνεται η ορθή λειτουργία του counter module.

RTL-Code sync FIFO

```
module sync_fifo_16_16(fifo_data_in, rst_, fifo_write, fifo_read, clk,
       fifo_data_out, fifo_full, fifo_empty , wr_ptr, rd_ptr, counter_data_out);
           parameter DATA WIDTH = 16;
           parameter DEPTH = 16;
           parameter ADDR WIDTH = $clog2(DEPTH);
          input logic [DATA_WIDTH - 1 : 0] fifo_data_in;
input logic rst_, fifo_write, fifo_read, clk;
          output logic [DATA_WIDTH - 1 : 0] fifo_data_out;
output logic fifo_full , fifo_empty;
           output logic [ADDR_WIDTH -1 : 0] wr_ptr , rd_ptr;
           logic [DATA_WIDTH -1 : 0] rdata_temp;
           logic [DATA_WIDTH -1 : 0] memory [DEPTH - 1 : 0]; //16 slots with width of 16 bits
22
23
24
25
26
27
           output logic [4:0] counter_data_out;
           counter cnt(.rst_(rst_), .updn_cnt(updn_cnt), .count_enb(count_enb), .clk(clk), .data_out(counter_data_out));
           always_ff@(posedge clk, negedge rst_)begin
29
30
31
32
33
34
35
36
37
38
39
40
                    for(i=0; i < DEPTH; i++)
                         memory[i] <= 0;</pre>
           always_ff@(posedge clk, negedge rst_ )begin
   if(fifo_write && ~fifo_full)begin
                   memory[wr_ptr] <= fifo_data in;
```

Έχω δηλώση ως parameter τα μεγέθη του πλάτους των δεδομένων και το βάθος της μνήμης καθώς και το μέγεθος για το pointer με της διεύθνσης με την εντολή \$clog2(DEPTH) είναι ο λογάριθμος με βάση του 2 και ως όρισμα το DEPTH όπου είναι $\log_2 16 = 4$ που είναι το μέγεθος του pointer για να μας δείξουν κατάλληλα τις θέσεις των δεδομένων μας. Στην γραμμή 20 φαίνεται η δήλωση της μνήμης memory η οποία περιέχει λέξεις τον 16-bit και βάθος 16 θέσεων

Στην γραμμή 25 φαίνεται η δήλωση του module counter που αναλύθηκε πριν με όνομα cnt

```
//Default val of read data when reset
45
         always_ff@(posedge clk, negedge rst_)begin
             if(!rst_)begin
                 rdata temp <= 0;
         end
         //Read from Fifo
         always_ff@(posedge clk, negedge rst_ )begin
             if(fifo read && ~fifo empty)begin
54
                 rdata_temp <= memory[rd_ptr];
             end
         end
         // write pointer handler
         always_ff@(posedge clk, negedge rst_)begin
             if (!rst )begin
                 wr_ptr <= 0;
                 count_enb <= 0;
             else if(fifo_write && ~fifo_full)begin
                 wr_ptr <= wr_ptr + 1;
                 updn_cnt <= 1;
                 count_enb <= 1;
70
         end
         // read pointer handler
72
         always_ff@(posedge clk, negedge rst_)begin
             if(!rst_)begin
                 rd ptr <= 0;
                 count_enb <= 0;
76
             else if(fifo read && ~(fifo empty))begin
                 rd ptr <= rd ptr + 1;
79
                 updn cnt <= 0;
                 count enb <= 1;
         end
```

```
// fifo full usage when is 16'hffff then set fifo_full 1
// fifo full = (counter_data_out >= 16) ? 1'b1 : 1'b0;
// fifo empty when counter is equal zero then actived it
assign fifo_empty = (counter_data_out === 0) ? 1'b1 : 1'b0;
// assign fifo_data_out = rdata_temp;
endmodule
```

Στην γραμμή 28– 35 αποτελείται από ένα always_ff block το οποίο είναι υπεύθυνο για όταν συμβεί το reset(rst_ active low) να γίνει η κατάλληλη επαναφορά της μνήμης memory της FIFO.

Στην γραμμή 38 –43 αποτελείται από ένα always_ff block το οποίο είναι υπεύθυνο για να γραφεί στην μνήμη καθώς αν είναι ενεργό το σήμα εισόδου fifo_write και δεν είναι γεμάτη η μνήμη.

Στην γραμμή 46 – 50 αποτελείται από ένα always_ff block το οποίο είναι υπεύθυνο για να παρέχει την κατάλληλη ανάθεση στη προσωρινή variable τύπου logic με όνομα rdata_temp

Στην γραμμή 53 – 57 αποτελείται από ένα always_ff block το οποίο είναι υπεύθυνο για να γίνεται το read από την FIFO καθώς παρέχει στην μεταβλητή τύπου logic με όνομα rdata_temp τα δεδομένα από την μνήμη στην θέση που δείχνει ο rd_ptr πρώτου όμως γίνει ανάθεση γίνεται έλεγχος αν το σήμα fifo_read είναι ενεργό και η μνήμη δεν είναι άδεια.

Στην γραμμή 60-70 αποτελείται από ένα always_ff block το οποίο είναι υπεύθυνο για να διαχειρίζεται τις αλλαγές του wr_ptr. Δηλαδή όταν το rst_ είναι ενεργό (active low) τότε ο wr_ptr δείχνει την θέση μηδέν στην μνήμη διαφορετικά όταν το rst_ είναι ανενεργό ελέγχουμε αν το σήμα fifo_write είναι ενεργό και αν η μνήμη δεν είναι γεμάτη fifo_full οπότε με την κάθε νέα εγγραφή αυξάνετε ο δείκτης εγγραφής wr_ptr. Επιπλέον διαχειρίζεται τον μετρητή ώστε να τον ενεργοποιεί και να μετράει προς τα πάνω

Στην γραμμή 72 – 82 αποτελείται από ένα always_ff block το οποίο είναι υπεύθυνο για να διαχειρίζεται τις αλλαγές του rd_ptr. Δηλαδή όταν το rst_ είναι ενεργό (active low) τότε ο rd_ptr δείχνει την θέση μηδέν στην μνήμη διαφορετικά όταν το rst_ είναι ανενεργό ελέγχουμε αν το σήμα fifo_read είναι ενεργό και αν η μνήμη δεν είναι άδεια fifo_empty οπότε με την κάθε νέα ανάγνωση αυξάνετε ο δείκτης ανάγνωσης rd_ptr. Επιπλέον διαχειρίζεται τον μετρητή ώστε να τον ενεργοποιεί και να μετράει προς τα κάτω

Στην γραμμή 86 γίνεται μια συνεχής ανάθεση assign για το flag fifo_full καθώς αν ο μετρητής cnt φτάσει στην μέγιστη τιμή (16_{10}) τότε το σήμα αυτό ενεργοποιείται

Στην γραμμή 88 γίνεται μια συνεχής ανάθεση assign για το flag fifo_empty καθώς αν ο μετρητής cnt φτάσει στην ελάχιστη τιμή (0_{10}) τότε το σήμα αυτό ενεργοποιείται.


Στην γραμμή 90 γίνεται η συνεχής ανάθεση assign για να παρέχει την έξοδο της FIFO.

Testbench sync FIFO

```
| Timescale Instyles | Institute | Institu
```


Παρόμοια δήλωση όπως πριν από την γραμμή 20 έως 21 έπειτα χρησιμοποιούμε το \$display για να παρέχουμε μια έξοδο στο transcript σε συνδυασμό με το \$monitor που εκτυπώνει κάθε φορά που γίνεται μια αλλαγή στα σήματα που βρίσκονται μέσα στην παρένθεση. Στην συνέχεια ξεκινάμε από το rst_v να είναι ενεργό (active low) και μετά από rst_v 10 t.u. γράφουμε το rst_v να μετά από rst_v διαβάζουμε αυτό το δεδομένο.

Στην παρακάτω εικόνα φαίνονται οι κυματομορφές της προσομοίωσης αυτής



Καθώς την χρονική στιγμή τον 10ns παρέχετε στην είσοδο fifo_data_in = 2_{10} την χρονική στιγμή των 45ns ενεργοποιείται η ανάγνωση και έτσι βλέπουμε στην έξοδο fifo_data_out = 2_{10} και μετά από 2 κύκλους ρολογιού 65ns βλέπουμε το flag fifo_empty να ενεργοποιείται.

Στην παρακάτω εικόνα φαίνεται η έξοδος του transcript



Testing των property sync FIFO

Στην παρακάτω εικόνα φαίνεται η υλοποίηση του αρχείου όπου κάνουμε simulation με τα property καθώς και τα macro.

```
timescale 1ns/1ns
  ule sync_fifo_16_16_property(fifo_data_in, rst_, fifo_write, fifo_read, clk,
 fifo_full, fifo_empty, wr_ptr, rd_ptr, counter_data_out);
parameter DATA_WIDTH = 16;
   parameter DEPTH = 16;
parameter ADDR_WIDTH = $clog2(DEPTH);
   input logic [DATA_MIDIH - 1 : 0] fifo_data_in;
input logic rst, fifo_write, fifo_read, clk;
input logic fifo_full, fifo_empty;
input logic [ADDR_MIDIH - 1 : 0] wr_ptr , rd_ptr;
input logic [4:0] counter_data_out;
ifdef check rst
     rstPr1: assert property(pr1) $display($stime,,,"\t\t %m PASS");
else $display($stime,,,"\t\t %m FAIL");
elsif check_empty
       @(posedge clk) disable iff(!rst_) counter_data_out === 0 |-> fifo_empty;
   `elsif check full
  property pr3;
  @(posedge clk) disable iff(!rst_) counter_data_out >= 16 |-> fifo_full;
endproperty
           ll: assert property(pr3) $display($stime,,,"\t\t %m PASS");
else $display($stime,,,"\t\t %m FAIL");
`elsif check writePtr
  property pr4;
@(posedge clk) disable iff(!rst_) fifo_full && fifo_write && !fifo_read |-> $stable(wr_ptr);
```

```
'elsif check_readPtr

property pr5;

@(posedge clk) disable iff(!rst_) fifo_empty && fifo_read && !fifo_write |-> $stable(rd_ptr);

endproperty

checkReadPtr: assert property (pr5) $display($stime,,,"\t\t %m PASS");

else $display($stime,,,"\t\t %m FAIL");

endmodule
```

Στην παρακάτω εικόνα φαίνεται η υλοποίηση του αρχείου που γίνεται το bind και το testing τον property


Στην γραμμή 13 γίνεται η δήλωση του module που είναι η fifo μας καθώς στην γραμμή 15 γίνεται το bind μεταξύ fifo module & property module.

Στην αρχή ξεκινάμε με την αρχικοποίηση των rst_, clk και στην συνέχεια την ενεργοποίηση του rst_. Μετά από έναν κύκλο ρολογιού θέτουμε το rst_ off και το fifo_write = 0, fifo_read = 0. Στην γραμμή 30 δηλώνουμε ενεργό το fifo_read ώστε να δούμε πως λειτουργεί το κατάλληλο property pr5 έπειτα στην γραμμή 33 κάνουμε 16 εγγραφές στην μνήμη για να τσεκάρουμε αν λειτουργεί σωστά το property pr3 και τέλος για να δούμε το property pr4 πάμε να κάνουμε write σε γεμάτη FIFO.

Για το 1º Property γράφουμε στο Transcript την εξής εντολή

vlog -sv sync_fifo_16_16_property.sv +define+check rst

προκύπτουν οι ίδιες κυματομορφές όπως παραπάνω αλλά και τα property και την έξοδο του transcript



Καθώς την χρονική στιγμή 0 t.u το rst_ είναι ενεργό (active low) και το fifo_full = 0 , fifo_empty = 1 ,wr_ptr = 0 , rd_ptr = 0, counter_data_out = 0 στην θετική ακμή του ρολογιού 5 t.u το property pr1 κάνει PASS εμφανίζεται ένα δεύτερο PASS καθώς η τιμή του rst_ παρέμεινε ενεργή πάνω από έναν κύκλο ρολογιού.

0000000000000001

00000000000000000


0100

0000

00011

95


Για το 2° Property γράφουμε στο Transcript την εξής εντολή vlog -sv sync_fifo_16_16_property.sv +define+check_empty και προκύπτουν τα εξής



▼ Name		Assertion Type	pe Language	Enable Failu	Failure Count	Pass Count A Active Count Memo	ory Peak Memory	Peak Memory Time Cumulative Threads ATV Assertion Expression							
+ /sync_fifo	Concurrent Concurrent	SVA SVA							iff (~rst_) ((counter_data_out===0) ->fifo_empty))						
/sync_fifo	i À /sync_fifo_16_16/dut/fifoEmpty i À /sync_fifo_16_16_test_with_bind/fifo/dut/fifoEmpty						on			08 0B 0B 0B		0 off 0 off			
+ /syric_ino	_10_10_test_w	a1_biria/iiro/dat/iiro	Linpty		Concurrent	SVA	OII		9 1 5	00 00	Olis	0 011	assert(wyposeuge cik) alsobie ii	I (MSC) ((Counte Lucia_out===0) ->iiio_enipty))	
# time	clk	rst	fifo_write	fifo_read	fifo_fu	ll f	ifo em	pty	fifo_data_in	fifo da	ata_out	wr_ptr	rd ptr	counter_data_out	
# 0	0	0	x	x	0		1		xxxxxxxxxxxxxx	- 15 16 LUTE 21 L	00000000000	0000	0000	00000	
# 5	1	0	x	x	0		1		xxxxxxxxxxxxx	000000	00000000000	0000	0000	00000	
# 10	0	0	x	ж	0		I		xxxxxxxxxxxxx	000000	00000000000	0000	0000	00000	
#	15	sync f	ifo 16 16 tes	t with bind	l.fifo.du	t.fif	oEmpty	PASS							
# 15	1	1	0	0	0		1		xxxxxxxxxxxxxx	000000	00000000000	0000	0000	00000	
# 20	0	1	0	0	0		1		xxxxxxxxxxxxxxx	000000	0000000000	0000	0000	00000	
#	25	sync f	ifo 16 16 tes	t with bind	.fifo.du	t.fif	oEmpty	PASS							
# 25	1	1	0	0	0		1		xxxxxxxxxxxxxx	000000	0000000000	0000	0000	00000	
# 30	0	1	0	0	0		1	1	xxxxxxxxxxxxx	000000	0000000000	0000	0000	00000	
#	35	sync f	ifo 16 16 tes	t with bind	.fifo.du	t.fif	oEmpty								
# 35	1	1	0	1	0		1	THE RESERVE OF THE PERSON NAMED IN	xxxxxxxxxxxxxx	000000	00000000000	0000	0000	00000	
# 40	0	1	0	1	0		1		xxxxxxxxxxxxxx	000000	00000000000	0000	0000	00000	
#	45	sync f	ifo 16 16 tes	t with bind	.fifo.du	t.fif	oEmpty	PASS							
# 45	1	1	0	0	0		1		xxxxxxxxxxxxxx	000000	0000000000	0000	0000	00000	
# 50	0	1	0	0	0		1		xxxxxxxxxxxxxx	000000	0000000000	0000	0000	00000	
#	55	sync f	ifo 16 16 tes	t with bind	l.fifo.du	t.fif	oEmpty	PASS							
# 55	1	1	1	0	0		1	-	000000000000000001	000000	00000000000	0000	0000	00000	
# 60	0	1	1	0	0		1		000000000000000001	000000	0000000000	0000	0000	00000	
#	65	svnc f	ifo 16 16 tes	t with bind	.fifo.du	t.fif	oEmpty	PASS							
# 65	1	1	1	0	0		1	-	000000000000000001	000000	0000000000	0001	0000	00000	
# 70	0	1	1	0	0		1		000000000000000001	000000	0000000000	0001	0000	00000	
#	75	svnc f	ifo 16 16 tes	t with bind	.fifo.du	t.fif	OEMDLY								
# 75	1	1	1	0	0		0		000000000000000001	000000	0000000000	0010	0000	00001	
# 80	0	1	1	0	0		0		000000000000000001	000000	0000000000	0010	0000	00001	
# 85	1	1	1	0	0		0		000000000000000001	000000	0000000000	0011	0000	00010	
# 90	0	1	ī	0	0		0		000000000000000001		0000000000	0011	0000	00010	
# 95	1	1	j i	0	0		0		000000000000000001		0000000000	0100	0000	00011	
B 350	177	恩	<u> </u>	55	170		100			9000			170775	10478107-788	

Καθώς τα counter_data_out === 0 και στον ίδιο κύκλο ρολογιού το flag fifo_empty είναι ενεργό και έτσι το property κάνει PASS

Για το 3° Property γράφουμε στο Transcript την εξής εντολή vlog -sv sync_fifo_16_16_property.sv +define+check_full και προκύπτουν τα εξής



A Assertions						2000					
▼Name	Assertion Type	Language	Enable	Failure Count	Pass Count △	Active Count	Memory	Peak Memory	Peak Memory Time	Cumulative Threads ATV	Assertion Expression
* /sync_fifo_16_16_property/checkFull	Concurrent	SVA	on	0	0	125	0B	OB	0 ns	0 off	assert(@(posedge clk) disable iff (~rst_) ((counter_data_out>=16) ->fifo_full))
sync_fifo_16_16/dut/checkFull	Concurrent	SVA	on	0	0	-	0B	OB	0 ns	0 off	assert(@(posedge clk) disable iff (~rst_) ((counter_data_out>=16) ->fifo_full))
<u>→</u> /sync_fifo_16_16_test_with_bind/fifo/dut/checkFull	Concurrent	SVA	on	0	1	17	0B	OB	0 ns	0 off	$assert(\ @(posedge\ clk)\ disable\ iff\ (\sim rst_)\ ((counter_data_out>=16) ->fifo_full))$


0.000.000.000	4157-77-70										
# time	clk	rst_	fifo_write	fifo_read	fifo_full	fifo_empty	fifo_data_in	fifo_data_out	wr_ptr	rd_ptr	counter_data_out
# 0	0	0	x	x	0	1	XXXXXXXXXXXXXX	00000000000000000	0000	0000	00000
# 5	1	0	x	×	0	1	XXXXXXXXXXXXXX	00000000000000000	0000	0000	00000
# 10	0	0	x	×	0	1	XXXXXXXXXXXXXXX	00000000000000000	0000	0000	00000
# 15	1	1	0	0	0	1	XXXXXXXXXXXXXXX	00000000000000000	0000	0000	00000
# 20	0	1	0	0	0	1	xxxxxxxxxxxxx	00000000000000000	0000	0000	00000
# 25	1	1	0	0	0	1	XXXXXXXXXXXXXX	00000000000000000	0000	0000	00000
# 30	0	1	0	0	0	1	XXXXXXXXXXXXXX	00000000000000000	0000	0000	00000
# 35	1	1	0	1	0	1	XXXXXXXXXXXXXXX	00000000000000000	0000	0000	00000
# 40	0	1	0	1	0	1	XXXXXXXXXXXXXXX	00000000000000000	0000	0000	00000
# 45	1	1	0	0	0	1	xxxxxxxxxxxxx	0000000000000000	0000	0000	00000
# 50	0	1	0	0	0	1	xxxxxxxxxxxx	00000000000000000	0000	0000	00000
# 55	1	1	1	0	0	1	00000000000000001	. 00000000000000000	0000	0000	00000
# 60	0	1	1	0	0	1	000000000000000001	. 00000000000000000	0000	0000	00000
# 65	1	1	1	0	0	1	00000000000000001	. 00000000000000000	0001	0000	00000
# 70	0	1	1	0	0	1	00000000000000001	. 00000000000000000	0001	0000	00000
# 75	1	1	1	0	0	0	00000000000000001	. 00000000000000000	0010	0000	00001
# 80	0	1	1	0	0	0	00000000000000001	. 00000000000000000	0010	0000	00001
# 85	1	1	1	0	0	0	00000000000000001	. 00000000000000000	0011	0000	00010
# 90	0	1	1	0	0	0	00000000000000001	. 00000000000000000	0011	0000	00010
# 95	1	1	1	0	0	0	00000000000000001	. 00000000000000000	0100	0000	00011
# 100	0	1	1	0	0	0	00000000000000001	. 00000000000000000	0100	0000	00011
# 105	1	1	1	0	0	0	00000000000000001	. 00000000000000000	0101	0000	00100
# 110	0	1	1	0	0	0	00000000000000001	. 00000000000000000	0101	0000	00100
# 115	1	1	1	0	0	0	00000000000000001	. 00000000000000000	0110	0000	00101
# 120	0	1	1	0	0	0	00000000000000001	. 00000000000000000	0110	0000	00101
# 125	1	1	1	0	0	0	00000000000000001	. 00000000000000000	0111	0000	00110
# 130	0	1	1	0	0	0	00000000000000001	. 00000000000000000	0111	0000	00110


# 135	1	1	1	0	0	0	00000000000000001	00000000000000000	1000	0000	00111
# 140	0	1	1	0	0	0	00000000000000001	00000000000000000	1000	0000	00111
# 145	1	1	1	0	0	0	00000000000000001	00000000000000000	1001	0000	01000
# 150	0	1	1	0	0	0	000000000000000001	00000000000000000	1001	0000	01000
# 155	1	1	1	0	0	0	00000000000000001	00000000000000000	1010	0000	01001
# 160	0	1	1	0	0	0	000000000000000001	00000000000000000	1010	0000	01001
# 165	1	1	1	0	0	0	00000000000000001	00000000000000000	1011	0000	01010
# 170	0	1	1	0	0	0	00000000000000001	00000000000000000	1011	0000	01010
# 175	1	1	1	0	0	0	00000000000000001	00000000000000000	1100	0000	01011
# 180	0	1	1	0	0	0	00000000000000001	00000000000000000	1100	0000	01011
# 185	1	1	1	0	0	0	00000000000000001	00000000000000000	1101	0000	01100
# 190	0	1	1	0	0	0	000000000000000001	00000000000000000	1101	0000	01100
# 195	1	1	1	0	0	0	00000000000000001	00000000000000000	1110	0000	01101
VSIM 183	> run										
# 200	0	1	1	0	0	0	00000000000000001	00000000000000000	1110	0000	01101
# 205	1	1	1	0	0	0	00000000000000001	00000000000000000	1111	0000	01110
# 210	0	1	1	0	0	0	00000000000000001	00000000000000000	1111	0000	01110
# 215	1	1	1	0	0	0	00000000000000001	00000000000000000	0000	0000	01111
# 220	0	1	1	0	0	0	00000000000000001	00000000000000000	0000	0000	01111
# 225	1	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10000
# 230	0	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10000
#	235	sync_fifo	_16_16_test	_with_bi	nd.fifo.dut	.checkFull PASS					
# 235	1	1	1	0	1	0	00000000000000000	00000000000000000	0001	0000	10001
# 240	0	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10001
#	245	sync_fifo	16_16_test	_with_bi	ind.fifo.dut	.checkFull PASS					
# 245	1	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10010
# 250	0	1	1	0	1	0	0000000000000001	00000000000000000	0001	0000	10010
#	255	sync_fifo	_16_16_test	_with_bi	nd.fifo.dut	.checkFull PASS					
# 255	1	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10011
# 260	0	1	1	0	1	0	0000000000000001	00000000000000000	0001	0000	10011
#	265	sync fifo	16 16 test	with bi	nd.fifo.dut	.checkFull PASS					-
# 265	1	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10100
# 270	0	1	1	0	1	0	0000000000000001	00000000000000000	0001	0000	10100
#	275	sync_fifo	_16_16_test	_with_bi	ind.fifo.dut	.checkFull PASS					
# 275	1	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10101
# 280	0	1	1	0	1	0	000000000000000001	00000000000000000	0001	0000	10101
#	285	sync fifo	16 16 test	with b	ind.fifo.dut	.checkFull PAS					
# 285	1	1	$\overline{1}$	0	1	0	000000000000000001	00000000000000000	0001	0000	10110
# 290	0	1	1	0	1	0	000000000000000001	00000000000000000	0001	0000	10110
#	295	sync fifo	16 16 test	with b	ind.fifo.dut	.checkFull PAS					
# 295	1	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10111

Η λογική του counter δεν μας εξυπηρετεί καλά γιατί υπάρχουν διαφορές χρόνου μέχρι να γίνει η κατάλληλη αλλαγή και έτσι δεν μπορούμε γρήγορα να αναφέρουμε αν έγινε κάποιο flag ενεργό πιο βολικό θα ήταν να ελέγχαμε τους pointers για να έχουμε μια πιο άμεση απόδοση τον flags full, empty.

Για το 4° Property γράφουμε στο Transcript την εξής εντολή vlog -sv sync_fifo_16_16_property.sv +define+check_writePtr

t.u.






στις προηγούμενες χρονικές στιγμές δεν υπάρχει κάποιο PASS/FAIL από 0 έως 200


200	0	18	1	0	0	0	000000000000000001	00000000000000000	1110	0000	01101
205	1	1	1	0	0	ō	000000000000000000000000000000000000000	000000000000000000	1111	0000	01110
210	0	1	1	0	O	0	00000000000000001	00000000000000000	1111	0000	01110
215	1	1	1	0	0	0	000000000000000001	00000000000000000	0000	0000	01111
220	0	1	1	0	0	0	000000000000000001	00000000000000000	0000	0000	01111
225	1	1	1	0	1	0	000000000000000001	00000000000000000	0001	0000	10000
230	0	1	1	0	1	0	000000000000000000000000000000000000000	00000000000000000	0001	0000	10000
+	235	sync fifo	16 16 test	t with bi	nd.fifo.dut	.checkWritePt:	r FAIL				
235	1	1	1	0	1	0	000000000000000000	00000000000000000	0001	0000	10001
240	0	1	1	0	1	0	000000000000000001	00000000000000000	0001	0000	10001
+	245	sync fifo	16 16 test	t with bi	nd.fifo.dut	.checkWritePt:	r PASS				
245	1	1	1	0	1	0	000000000000000001	000000000000000000	0001	0000	10010
250	0	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10010
#	255	sync fifo	16 16 test	t with bi	nd.fifo.dut	.checkWritePt:	r PASS				
255	1	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10011
260	0	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10011
#	265	sync_fifo	_16_16_test	t_with_bi	nd.fifo.dut	.checkWritePt:	r PASS				
265	1	1	1	0	1	0	00000000000000001	000000000000000000	0001	0000	10100
270	0	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10100
#	275	sync_fifo	_16_16_test	t_with_bi	nd.fifo.dut	.checkWritePt:	r PASS				
275	1	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10101
280	0	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10101
ŧ	285	sync_fifo	_16_16_test	t_with_bi	nd.fifo.dut	.checkWritePt:	r PASS				
285	1	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10110
290	0	1	1	0	1	0	00000000000000001	00000000000000000	0001	0000	10110
#	295	sync_fifo	_16_16_test	t_with_bi	nd.fifo.dut	.checkWritePt:	r PASS				
295	1	1	1	0	1	0	000000000000000001	00000000000000000	0001	0000	10111

Φαίνεται ότι την χρονική στιγμή 220 με 230 γίνεται αλλαγή του wr_ptr και έτσι το property κάνει FAIL αυτό οφείλεται στην χρονική διαφορά που έχουν τα 2 modules. Στην

χρονική στιγμή 245 κάνει PASS γιατί δεν αλλάζει το wr_ptr εννοώ και στις 2 περιπτώσεις το fifo_full είναι ενεργό.

Για το 5° Property γράφουμε στο Transcript την εξής εντολή vlog -sv sync_fifo_16_16_property.sv +define+check_readPtr προκύπτουν τα εξής





Φαίνεται ότι καθώς έχουμε το fifo_read = 1 και βλέπουμε ότι ο rd_ptr δεν αυξάνεται και επίσης το flag fifo_empty = 1 και έτσι κάνει pass το property.