

الکترونیک 2

پروژه : فاز دوم


نیلوفر محمودی 402102392

بخش اول : مقدمه

بخش دوم : روند طراحی و پیاده سازی

بخش سوم : تحلیل اولیه مدار

1 _



2 _ Q2 در اصل طبقه میانی ما است که در نقش بافر عمل می کند و اثر لودینگ طبقه خروجی را کاهش می دهد و همچنین جریان بایاس لازم برای طبقه push-pull را فراهم می کند و مسیری برای تقویت سیگنال ورودی به خروجی است.

I3 جریان ترانزیستور Q1 را تامین می کند.

برای اینکه ترانزیستور Q1 همواره روشن باشد حدودا $I_S \approx 5 * 10^{-15} A$ می گیریم و سپس

$V_{BEon} \approx 0.575 V$ قرار می دهیم و می دانیم ترانزیستور Q1 همواره روشن است.

جریان I_3 را به صورت زیر به دست می آوریم :

$$I_3 = \frac{V_{BEon}}{10^4} + I_S e^{\frac{V_{BEon}}{V_T}}$$

$$I_3 = 0.575 * 10^{-4} + 5 * 10^{-15} e^{\frac{0.575}{25 * 10^{-3}}}$$

$$I_3 \approx 0.106 mA$$

_ 3

جریان :

$$I_{M_1} = I_{M_4} = 1 - I_3 = 1 - 0.106 = 0.894 mA$$

$$I_{M_2} = I_{M_3} = 2 - 0.894 = 1.106 mA$$

$$I_{Q_1} = 0.106 - 0.0575 = 0.049 mA$$

$$I_{Q_2} = 0.2 mA$$

از آنجایی که در طبقه خروجی به صورت یک سیکل هر کدام در حال خاموش و روشن شدن هستند پس جریان هر کدام از آن ها می تواند صفر باشد.

$$I_{Q_3} = 0$$

و جریان دیگری با کمک اسپایس :

$$I_{Q_4} = 0.48 mA$$

ولتاژ :

$$I_{M_2} = \frac{1}{2} K \frac{W}{L} (V_{GS_2} - V_{TH})^2$$

$$1.106 = \frac{1}{2} * 0.25 * 100 (5 - V_S - 0.575)^2$$

$$V_S = 4.128 \text{ V}$$

$$V_{DS_2} = 10 - 4.128 = 5.872 \text{ V}$$

$$I_{M_3} = \frac{1}{2} K \frac{W}{L} (V_{GS_3} - V_{TH})^2$$

$$1.106 = \frac{1}{2} * 0.25 * 100 (0 - V_S - 0.575)^2$$

$$V_S = -0.872 \text{ V}$$

$$V_{DS_3} = 4.128 + 0.872 = 5 \text{ V}$$

$$I_{M_1} = \frac{1}{2} K \frac{W}{L} (V_{GS_1} - V_{TH})^2$$

$$0.894 = \frac{1}{2} * 0.25 * 100 (5 - V_S - 0.575)^2$$

$$V_{S_1} = V_{D_4} = 4.158 \text{ V}$$

$$V_{DS_4} = 4.158 + 0.894 = 5.052 \text{ V}$$

برای محاسبه V_{CE_3} و V_{CE_4} ما ولتاژ خروجی را صفر در نظر می گیریم :

$$V_{CE_3} = 10 - 0 = 10 \text{ V}$$

$$V_{CE_4} = 0 - 10 = -10 \text{ V}$$

$$V_{CE_2} = -10 + 0.575 = -9.425 \text{ V}$$


$$V_{CE_1} = 11 * 0.575 = 6.325 \text{ V}$$


$$V_{C_1} = V_{D_1} = 5.175 \text{ V}$$

$$V_{DS_1} = 5.175 - 4.158 = 1.017 \text{ V}$$

	M1	M2	M3	M4	Q1	Q2	Q3	Q4
Ic/Id (mA)	0.894	1.106	1.106	0.894	0.049	0.2	0	0.48
Vce/Vds (V)	1.017	5.872	5	5.052	6.325	-9.425	10	-10

_ 4





برای رفع این مشکل (Dead Zone) در طبقه خروجی در مدار از یک فیدبک استفاده کردیم. فیدبک باعث می شود ناحیه مرده بر $af+1$ تقسیم شود.

– 5

Swing :

$$V_o^- = V_{ee} + V_{CS_{I_3}} + V_{BE_2} - V_{BE_3} = -10 + 0.2 + 0.575 - 0 = -9.225 \text{ V}$$

$$V_o^+ = V_{cc} - V_{CS_{I_2}} - V_{CE_1} + V_{BE_2} - V_{BE_3} = 10 - 7.575 + 0.575 = 3 \text{ V}$$

$$-9.225 < V_o < 3$$

CMR :

$$CMR^- = V_{ee} + V_{CS_{I_3}} + V_{BE_2} - V_{BE_3} = -10 + 0.2 + 0.575 - 0 = -9.225 \text{ V}$$


$$CMR^+ = V_b - V_{GS_2} + V_{TH} = 5 - 0.9 + 0.575 = 4.675 \text{ V}$$

$$-9.225 < CMR < 4.675$$

6- اگر جریان I_3 مقدار مناسبی داشته باشد و اثر منفی کمی روی دامنه سیگنال بگذارد، اصلی ترین محدودیت وقتی به وجود می آید که ترانزیستور $M1$ از ناحیه اشباع خارج و وارد ناحیه خطی شود. به همین دلیل ما می توانیم ولتاژ V_b را طوری تنظیم کنیم که بهترین دامنه سیگنال ممکن را به دست بیاوریم.


محدودیت دیگر ما مربوط به اشباع شدن ترانزیستور $Q2$ است که به جریان I_4 به طور مستقیم وابسته است و با تغییری مثل گذاشتن آینه جریان به جای منبع جریان I_4 می توانیم دامنه سیگنال را بیشتر کنیم.

_7



8 _


شکل موج در خروجی و گره X :





همان طور که مشاهده می کنیم ناحیه Dead Zone در گره خروجی رفع شده اما در گره X همچنان باقی است این نشان می دهد که نتیجه گرفته شده در قسمت 4 درست است و با استفاده از فیدبک ما موفق شدیم که ناحیه Dead Zone را از بین ببریم.

9 _

جز جریان I3 که آن را تغییر دادیم و تا حدودی بهینه شد یکی دیگر از محدودیت های سوئیچینگ ما به دلیل جریان I4 است با تغییر جریان I4 و افزایش آن تا 0.7 mA می توانیم سوئیچینگ را بهبود ببخشیم.






مشاهده می کنیم با افزایش جریان تا 0.7 mA توانستیم سوینگ را افزایش دهیم و تا حدود 9.2 ولت پیک تو پیک افزایش دهیم. که به داده به دست آورده شده در قسمت 5 نزدیک است.

سوینگ جدید ما :

$$-9.2 < V_o < 9.8$$

و ما موفق شدیم سوینگ را افزایش دهیم.

تبدیل فوریه سیگنال خروجی :



: THD

Harmonic Number	Frequency [Hz]	Fourier Component	Normalized Component	Phase [degree]	Normalized Phase [deg]
1	1.000e+03	9.774e+00	1.000e+00	-0.00°	0.00°
2	2.000e+03	1.319e-01	1.349e-02	-89.83°	-89.83°
3	3.000e+03	1.243e-01	1.272e-02	0.37°	0.37°
4	4.000e+03	7.842e-02	8.024e-03	89.93°	89.93°
5	5.000e+03	9.312e-02	9.527e-03	-179.84°	-179.84°
6	6.000e+03	5.905e-02	6.042e-03	-90.76°	-90.75°
7	7.000e+03	6.358e-02	6.505e-03	0.03°	0.04°
8	8.000e+03	2.736e-02	2.800e-03	88.38°	88.39°
9	9.000e+03	3.138e-02	3.210e-03	-179.48°	-179.48°

Total Harmonic Distortion: 2.440926% (2.456766%)

منابع غیرخطینگی موجب اعوجاج و ایجاد هارمونیک و افزایش THD در مدار می شوند. دلیل غیرخطی بودن این مدار وجود خازن های غیرخطی در خود ترانزیستورها است. این خازن ها باعث افزایش هارمونیک در سیگنال خروجی می شوند و همین طور باعث افزایش THD می شود.

توان مصرفی مدار :



اگر بخواهیم خطی بودن را در مدار افزایش دهیم جریان بایاس بزرگتری می خواهیم که توان مصرفی ما را افزایش می دهد. پس اگر بخواهیم خروجی ما خطی تر شود باید نقطه کارها خطی تر کنیم و نقطه مناسب بین خطی بودن و مصرف توان را پیدا کنیم.

بخش چهارم : مطلوبات و عناصر مورد استفاده

Swing > 16.6 V _{P-P}	سویینگ
THD < 0.05 % at 16.4 V _{P-P}	THD
2	بهره
50 mW	توان در حالت rest


ترانزیستور npn و pnp کمتر از 25

$$V_{cc} = -V_{ee} = 10 V$$

بخش پنجم : طراحی

1 _

طبقه کسکود تا شده (Folded-Cascode) همراه با Active Load :



مزایای طبقه Folded-Cascode :

کسکود تا شده به دلیل امپدانس خروجی بالایی که دارد بهره ولتاژ زیادی را ارائه می دهد و همین طور امکان نوسان بیشتر ولتاژ خروجی را فراهم می کند و باعث انعطاف پذیری در تنظیم بایاس DC و نزدیک تر شدن خروجی به ریل های تغذیه می شود.

این ساختار باعث بهبود پاسخ فرکانسی و افزایش پهنای باند نسبت به ساختار های ساده تر می شود و همین طور می توان آن را به گونه ای طراحی کرد که نسبت به نویز منبع تغذیه حساسیت کمتری داشته باشد و با استفاده از آینه جریان ، جریان ساکن ورودی را نیز به خوبی کنترل کرد.

چگونگی تعیین نقطه کار ترانزیستورها :


برای این که ترانزیستورها در ناحیه فعال باقی بمانند ، جریان بایاس از طریق یک منبع یا آینه جریان تنظیم می شود. ولتاژ بایاس ترانزیستور کسکود نیز باید به گونه ای تعیین شود که هم ترانزیستور اصلی و هم کسکود در ناحیه عملکرد مناسب خود قرار داشته باشند. مجموع ولتاژهای V_{ce} هم نباید از محدوده ولتاژ تغذیه ما بیشتر شود تا ترانزیستور ها خاموش یا اشباع نشوند.

2 _ ابتدا کسکود تا شده را به جای طبقه ورودی می گذاریم و سپس تمام منابع جریان را با استفاده از آینه جریان جایگزین می کنیم. برای تولید منبع جریان از یک ترانزیستور با مقاومتی در کالکتور استفاده میکنیم که دیود کانکتد شده است و توسط آن جریان مورد نظر خود را تولید می کنیم.

تمام ترانزیستور ها مطابق خواسته سوال هستند جز ترانزیستور Q16 که مشخصات آن به صورت زیر است :


.model mynpn AKO: 2N3904 (is=1.5e-15 bf=200)

_ 3




4 _


I. طبق محاسبات تئوری بهره حلقه بسته طبق رابطه $A = \frac{a}{1+af}$ به دست می آید. از آن جایی اگر $af \gg 1$ است پس $A \approx \frac{1}{f}$ است که در اینجا برابر با 2 است.



مشاهده می کنیم که خروجی به ازای ورودی 4 ولت سینوسی خروجی 8 ولت سینوسی را نمایش می دهد پس بهره ما دقیقا 2 است.


II. سوینگ مدار ما در حالتی که ورودی 10 ولت سینوسی است به صورت زیر است :





که مقدار به دست آمده ما بیشتر از 16.4 ولت پیک تو پیک است که مطلوب ما است.

III. توان به دست آمده در حالت Rest به صورت زیر است :



توان حدود 51 میلی وات به دست آمده که با توان خواسته شده که 50 میلی وات است نزدیک است. پس مدار طراحی شده مدار مطلوبی است.

IV. مقدار TDH به ازای ورودی 4.1 ولت که سوینگ خروجی پیک تو پیک آن 16.2 ولت می شود به صورت زیر است:


N-Period=1
Fourier components of V(vout)
DC component:-0.315597

Harmonic Number	Frequency [Hz]	Fourier Component	Normalized Component	Phase [degree]	Normalized Phase [deg]
1	1.000e+00	8.018e+00	1.000e+00	-0.00°	0.00°
2	2.000e+00	2.197e-03	2.740e-04	-90.65°	-90.65°
3	3.000e+00	6.278e-04	7.830e-05	176.02°	176.02°
4	4.000e+00	2.687e-04	3.351e-05	88.21°	88.21°
5	5.000e+00	4.327e-04	5.397e-05	-159.75°	-159.75°
6	6.000e+00	1.819e-04	2.269e-05	68.36°	68.36°
7	7.000e+00	9.171e-04	1.144e-04	171.28°	171.28°
8	8.000e+00	6.775e-04	8.450e-05	-103.79°	-103.79°
9	9.000e+00	4.368e-04	5.448e-05	-176.16°	-176.16°


Total Harmonic Distortion: 0.033007% (0.041833%)

که در آن $THD = 0.033\%$ است که از که خواسته ما که $THD < 0.05\%$ باشد کمتر است.


V.



با افزایش مقاومت های حلقه فیدبک به 50k مشاهده می کنیم که بهره ما تغییری نمی کند و همچنان 2 است.



سوینگ نیز مانند قسمت های قبل بیشتر از 16.4 ولت پیک تو پیک است.



اما مقدار THD نسبت به بخش قبل که از مقاومت 10k استفاده کردیم بیشتر شده است :

N-Period=1
Fourier components of V(vout)
DC component:0.0740637

Harmonic Number	Frequency [Hz]	Fourier Component	Normalized Component	Phase [degree]	Normalized Phase [deg]
1	1.000e+00	8.180e+00	1.000e+00	-0.00°	0.00°
2	2.000e+00	1.488e-02	1.819e-03	89.54°	89.54°
3	3.000e+00	7.827e-03	9.569e-04	1.83°	1.83°
4	4.000e+00	3.048e-03	3.726e-04	-95.01°	-95.01°
5	5.000e+00	9.658e-04	1.181e-04	-166.96°	-166.96°
6	6.000e+00	7.866e-04	9.615e-05	-72.16°	-72.16°
7	7.000e+00	9.990e-04	1.221e-04	175.22°	175.22°
8	8.000e+00	1.188e-03	1.452e-04	91.73°	91.73°
9	9.000e+00	8.135e-04	9.945e-05	173.86°	173.86°

Total Harmonic Distortion: 0.210548% (0.210696%)

VI. هنگامی که ما مقاومت حلقه فیدبک را افزایش دادیم جریان وارد شده به فیدبک کم می شود و دامنه جریان ما به دامنه جریان نویز نزدیک می شود و اثر نویز های ما بسیار زیاد می شود و موجب اعوجاج سیگنال خروجی می شوند.