


## „Grundlagen Technische Informatik“ Übungsblatt 4

1. Implementieren Sie die folgenden logischen Funktionen in den vorgegebenen Beispiel-CPLDs. Tragen Sie alle nötigen Verbindungen und Multiplexer-Einstellungen ein und beschriften Sie die Ein- und Ausgänge. Beachten Sie, dass Sie die Gleichungen ggf. umformen müssen, damit sie auf die vorgegebene Und/Oder-Struktur passen.

*Hinweis:* Ist in dem Beispiel-CPLD bei einem UND-Gatter keine Verbindung geschaltet, liegt an seinem Ausgang eine konstante 1 an!


a.  $Y1 = (X1 \vee \overline{X2} \vee X4) \wedge (\overline{X1} \vee \overline{X3})$        $Y2 = \overline{X2} \vee (X1 \wedge X3)$   
 $= (X1 \wedge X2 \vee X4) \vee (X1 \wedge X3)$   
 nach Shannonschem Gesetz



**Shannon:**

- b. Einfaches RS-Flipflop:  $Y1_{neu} = \bar{R} \wedge (S \vee Y1_{alt}) = R \vee (\bar{S} \wedge Y1)$

Implementieren Sie eine asynchrone Rückkopplung (ohne Verwendung des D-Flipflops!), um den Ausgang Y1 (neuer Wert) als Eingang Y1<sub>alt</sub> wieder in dem Und-Array verwenden zu können.



- c. Synchrones Toggle-Flipflop:  $Y1_{neu} = (\bar{T} \wedge Y1_{alt}) \vee (T \wedge \bar{Y1}_{alt})$

Verwenden Sie hier das eingebaute D-Flipflop, damit nur bei der positiven Taktflanke „getoggelt“ wird!

