Probeklausur "Grundlagen Technische Informatik"

Aufgabe 1 Schaltnetze, Minimierung logischer Funktionen

Gegeben ist ein Schaltnetz mit 4 Eingängen A, B, C und D sowie zwei Ausgängen X und Y. Die Wahrheitstabellen der Schaltnetze sind vorgegeben:

D	С	В	Α	Х	Υ
0	0	0	0	1	*
0	0	0	1	0	0
0	0	1	0	1	1
0	0	1	1	0	1
0	1	0	0	1	0
0	1	0	1	1	1
0	1	1	0	0	0
0	1	1	1	0	*
1	0	0	0	1	1
1	0	0	1	0	1
1	0	1	0	1	*
1	0	1	1	0	1
1	1	0	0	0	*
1	1	0	1	1	1
1	1	1	0	0	0
1	1	1	1	1	0

Wahrheitstabelle für Schaltnetze


- a) Minimieren Sie unter Berücksichtigung der "Don't Cares" mit Hilfe der KV-Diagramme die logischen Funktionen für X und Y. Wählen Sie dabei für X die disjunktive Minimalform und für Y die konjunktive Minimalform.
- **b**) Geben Sie den jeweiligen Aufwand für die Minimalformen an.
- c) Sind die Minimalformen hazardfrei? Falls nicht, zeigen Sie vorkommende Hazards auf und erweitern Sie die in a) gefundene Lösung so, dass die Schaltung hazardfrei wird.

Wie ändert sich der Aufwand?


KV-Diagramme zu Aufgabe 1

Ausgang X, disjunktive Minimalform:

Ausgang Y, konjunktive Minimalform:



Reserve:



Aufgabe 2 Synchrone Schaltungen, CPLD-Programmierung

Eine synchrone Schaltung mit drei Eingängen (A, B, C) sowie drei Zustandsbits (X, Y, Z) und zwei Ausgängen (O, P) soll mithilfe eines CPLDs implementiert werden.

Die Folgezustandsberechnung wird durch die folgenden Gleichungen definiert:

$$X_{neu} = (X \oplus A) \lor (Y \oplus B)$$

$$Y_{neu} = \overline{(\overline{B} \vee Z)} \wedge \overline{(\overline{C} \oplus Y)}$$

$$Z_{neu} = (A \vee C) \wedge (\bar{B} \vee C \vee \bar{X} \vee Y)$$

Die Ausgänge der Schaltung sind durch folgende Gleichungen gegeben:

$$O = \overline{(\bar{X} \vee B) \wedge (Y \vee Z)}$$

$$P = \bar{Z}$$

a) Geben Sie die Formeln für X_{neu} , Y_{neu} , Z_{neu} und O in disjunktiver Form an.

b) Bilden Sie die Schaltung auf das in dem Hilfsblatt dargestellte Beispiel-CPLD ab.

Tragen Sie alle nötigenVerbindungen und Multiplexer-Einstellungen in das CPLD ein.


Nicht benötigte Ausgänge sollen hochohmig sein.

Nicht benötigte Multiplexer sollen nicht programmiert werden.

(Die Eingänge und die Zustandsbits sind auf dem Hilfsblatt bereits fest zugeordnet!)

CPLD zu Aufgabe 2

Hinweis: Ist in dem Beispiel-CPLD bei einem UND-Gatter keine Verbindung geschaltet, liegt an seinem Ausgang eine konstante 1 an!



Aufgabe 3 Endliche Automaten


Gegeben ist das folgende Blockschaltbild eines endlichen Automaten:



Die Ausgänge werden gemäß folgender kombinierter Zustandsübergangs- und Ausgabetabelle gesteuert. (Der aktuelle Zustand ist mit Z und der Folgezustand mit Z* gekennzeichnet.)

Α	Z	Z *	X	Y
0	Z0	Z0	1	1
1	Z0	Z1	1	0
0	Z1	Z0	0	1
1	Z1	Z2	0	0
0	Z2	Z0	1	1
1	Z2	Z3	1	0
0	Z3	Z1	0	0
1	Z3	Z0	0	1

- a) Geben Sie für jeden Ausgang an, ob er ein Moore- oder ein Mealy-Ausgang ist.
- **b**) Ergänzen Sie im Zeitdiagramm den Verlauf von Z, X und *Y* mit den folgenden Eigenschaften ohne kombinatorische Verzögerungen:
 - Ein Zustandsübergang soll bei der *positiven Flanke* des *clk* –Eingangs erfolgen.
 - Bei *reset=1* soll der Automat *synchron* in den Zustand Z0 übergehen.



c) Zeichnen Sie das Zustandsübergangsdiagramm des Automaten.

Aufgabe 4 Zahlendarstellung

- a) Geben Sie die Zahl Z=-37 in den folgenden Darstellungen zur Basis b=2 mit 8 Bit undohne Nachkommastellen an:
 - (1) Vorzeichen/Betrag
 - (2) 1er Komplement
 - (3) 2er Komplement
 - (4) Excess-127
- b) Gleitkommadarstellung
 - (1) Wandeln Sie den Wert 14,625 in die IEEE-754-Darstellung mit einfacher Genauigkeit.
 - (2) Welchen Wert repräsentieren die folgenden Worte, wenn sie als IEEE-754-Darstellung interpretiert werden?
- c) Stellen Sie die Zahl Z=3,3 zur Basis 3 mit 3 Vor- und 3 Nachkommastellen dar.
- **d**) Berechnen Sie R=Z1+Z2 und geben Sie das Ergebnis R in IEEE-754-Darstellung an:

Hinweis: Diese Berechnung kann ohne Wandlung der Zahlen durchgeführt werden.