




FAPS

Prof. Dr.-Ing. Jörg Franke

Lehrstuhl für Fertigungsautomatisierung
und Produktionssystematik

Friedrich-Alexander-Universität Erlangen-Nürnberg




Friedrich-Alexander-Universität
Technische Fakultät

Produktionsprozesse in der Elektronik Pride 2

Vorlesung im Sommersemester 2026

Diese Themengebiete werden in der Vorlesung „Produktionsprozesse in der Elektronik“ behandelt.

1. Entwicklungsumgebung in der Elektronikproduktion
2. **Leiterplattenfertigung**
3. Bauelementtechnologie
4. Auftrag der Verbindungsmedien
5. Bestücktechnik – Komponenten und Systeme
6. Verbindungstechnik und Löten
7. Qualitätssicherung und Maschinendiagnose
8. Gedruckte Elektronik
9. Fertigungsverfahren für MEMS und Solarzellen
10. Flexible & dreidimensionale Schaltungsträger – Herstellung und Strukturierung
11. Leitleben als alternatives Verbindungsverfahren
12. Aufbau- und Verbindungstechnik der Leistungselektronik
13. Future Trends




Weiterführende Links und Literatur:

- Jillek, Werner; Keller, Gustl; „Handbuch der Leiterplattentechnik“ Band 4; Eugen G. Leuze Verlag, Bad Saulgau Germany 2003; ISBN 3-87480-184-5
- Biedorf, Rolf; „Analytische Praxis in der Elektronikfertigung“ 1. Auflage; Eugen Leuze Verlag, Bad Saulgau Germany 2005; ISBN-10: 3874802116
- Franke, Jörg; „Räumliche elektronische Baugruppen (3D-MID) – Werkstoffe, Herstellung, Montage und Anwendungen für spritzgegossene Schaltungsträger“; Carl Hanser Verlag, München 2013; ISBN 978-3-446-43441-7
- <http://www.eurocircuits.de/index.php/lehrfilme>

VE 2

Leiterplattenfertigung.

- **Eigenschaften der Leiterplatten-Basismaterialien**
- **Herstellungsprozess von Leiterplatten**
 - Herstellung des Basismaterials
 - Mechanische Bearbeitung
 - Leiterbildstrukturierung
 - Metallisierung
 - Passivierung
- **Alternative Leiterplatten- und Metallisierungstechnologien**



Leiterplatten erfüllen zwei in der Elektrotechnik grundlegende Funktionen: Befestigung und Verbindung von Bauelementen.

„Die Leiterplatte ist das am häufigsten eingesetzte **Verbindungselement für elektronische Bauteile**.

Sie ist gekennzeichnet durch **elektrisch leitende, festhaftende Verbindungen** in oder auf einem Isolierstoff und dient zusätzlich als **Bauteileträger**.

Es können Informationen für Montage, Prüfung und Service aufgedruckt werden.



Technische Anforderungen und die Wirtschaftlichkeit bestimmen die verschiedenen Ausführungen der Leiterplatte.“

VDI/VDE Richtlinie 3710, Blatt 1: „Fertigung von Leiterplatten; Übersicht und Begriffsbestimmungen“.

Entstehung der Leiterplatte




Verdrahtung der
Komponenten
um 1920



Der Aufbau von Leiterplatten richtet sich nach den Einsatzbedingungen und dem zur Verfügung stehenden Bauraum.


Beispiele:



Starrflexleiterplatte




Schleifringleiterplatte




Aktiver Multi layer ®


Quelle: HofmannLP



HDI-Technik (High Density Interconnection)



Hochstromleiterplatte



Bilder: B&B Gruppe

Für die Fertigung von Leiterplatten existieren alternative Substratmaterialien.

Anorganische Werkstoffe

■ Keramische Werkstoffe

- Aluminiumoxid, Aluminiumnitrid, Siliziumcarbid (Dickschichttechnik)
- Aluminiumoxid, Aluminiumnitrid, Glas, Silizium (Dünnschichttechnik)
- Aluminiumoxid – Low / High Temperature Cofired Ceramics (LTCC / HTCC)
- Aluminiumoxid, Aluminiumnitrid – Direct Copper Bonded (DCB)
- Aluminiumnitrid, Siliziumnitrid – Active Metal Brazing (AMB)



Quelle: Rogers

■ Metallische Werkstoffe

- Metallkern-Leiterplatte: Aluminium, Stahl mit geeigneten isolierenden Überzügen (IMS)

Organische Werkstoffe

■ Duroplastische Werkstoffe

- Organische Werkstoffe mit organischer oder anorganischer Verstärkung: Phenolharz- Hartpapiere (FR2), Epoxidharz- Hartpapiere (FR3) und Epoxidharz-Glasgewebe (FR4)
- Polyimid (Flexible Schaltungsträger)

■ Thermoplastische Werkstoffe

- für spritzgegossene Schaltungsträger (MID)
 - Polyethylenterephthalat (PET)
 - Polybutylenterephthalat (PBT)
 - Polyamid (PA)
 - Polyphenylensulfid (PPS)
 - Polyetherimid (PEI)
- für flexible Schaltungsträger:
 - Polyetheretherketon (PEEK)
 - Polyethylenaphthalat (PEN)
 - Polyethylenterephthalat (PET)
 - Liquid Crystal Polymer (LCP)

Folgende wesentliche Kennwerte des Basismaterials müssen für den Einsatz der Leiterplatte beachtet werden.

α : thermischer Ausdehnungskoeffizient (engl.: Coefficient of Thermal Expansion, CTE)
in x-y- und z-Richtung.

- Bei Bauelementen bzw. deren Verbindung zur Leiterplatte können Zuverlässigkeitsprobleme auftreten, wenn diese auf Schaltungsträgern montiert werden, die einen abweichenden CTE haben.
- Bei Temperaturwechseln können aufgrund unterschiedlicher CTE-Werten Scherkräfte auftreten, die über der Festigkeit bzw. Belastbarkeit der Lötstellen liegen.



T260- bzw. T288: Zeit, bei der Delamination des Basismaterials bei bestimmter Temperatur eintritt

Zersetzungstemperatur T_d ist die Temperatur, bei der das Basismaterial einen Gewichtsverlust von 5% aufweist.

Glasübergangstemperatur T_g eines Polymers ist die Temperatur, bei welcher das Material vom glasartig spröden in einen zähelastischen Zustand übergeht $\rightarrow T_{\text{Dauerbetrieb}} < T_g$

Wärmeleitfähigkeit λ : Bei hoher thermischer Belastung wird hohe Wärmeabfuhr verlangt.

Permittivität ϵ : Bestimmt die Durchlässigkeit für elektrische Felder.



$$\epsilon = -\frac{\rho(\mathbf{r})}{\Delta\Phi(\mathbf{r})}$$

Für die Auswahl des Leiterplatten-Basismaterials müssen folgende Eigenschaften berücksichtigt werden.

Elektrisch

- Oberflächenwiderstand
- Kriechstromfestigkeit
- Durchgangswiderstand
- Durchschlagsfestigkeit
- Dielektrische Eigenschaften

Mechanisch

- Bruch- und Biegefestigkeit
- Dimensionsstabilität (unter Temperatur- und Feuchtigkeitseinfluss)
- Haftungseigenschaften

Thermisch

- Thermischer Ausdehnungskoeffizient
- Glasübergangstemperatur
- Zersetzungstemperatur
- Alterung

Verarbeitungsrelevant

- Lötbeständigkeit
- Stanzbarkeit
- Bohrverhalten
- Lötbadfestigkeit

Die IPC-4101C gilt als wichtigstes Standardwerk für die Klassifikation der Basismaterialien nach physikalischen, chemischen und elektrischen Parametern.

Brandverhalten

- Brandfortleitung
- Entzündbarkeit
- Brandgase
- Brandlast

Chemische Beständigkeit

- Lösungsmittel (polar, unpolar)
- Säuren und Laugen
- Schadgase

Wirtschaftlichkeit

- Preis
- Verfügbarkeit
- Lieferbedingungen
- Verpackung

Ökologisch

- Wiederverwertbarkeit
- Mikrobielle Abbaubarkeit
- Endlagerung

Das thermische Verhalten des Basismaterials ist von besonderer Bedeutung.

Material	CTE in ppm/K in x/y	CTE in ppm/K in z	Wärmeleitfähigkeit in W/m*K
FR2	15-25		0,1-0,2
FR3	12-20		
FR4	12-16	80-90	0,1-0,2
PI	20-30	20-30	0,15
PA	100-150	100-150	0,23
Aluminiumoxid	5-7	5-7	20-25
Aluminiumnitrid	2-3	2-3	140-180
Siliziumcarbid	3-4	3-4	100-200

Quelle: Baugruppentechologie der Elektronik (Hanke)

CTE = 16 ppm/K bedeutet, dass sich ein Substrat von 100 mm Länge bei einer Temperaturänderung von 10 K um 16 µm ausdehnt.

$$\Delta L = L \cdot \alpha \cdot \Delta T$$

**Das Basismaterial FR 4 ist ein Standard-Material,
ein mit Epoxidharz verstärktes Glasgewebe.**

Bezeichnung	FR 2	FR 3	FR 4
Zusammensetzung	Papier, Phenolharz	Papier, Epoxidharz	Glasgewebe, Epoxidharz
Isolationswiderstand ¹ [Ω]	$5 \cdot 10^{11} - 10^{13}$	$5 \cdot 10^{13} - 5 \cdot 10^{14}$	$5 \cdot 10^{13} - 5 \cdot 10^{14}$
Oberflächenwiderstand ¹ [$M \Omega$]	$5 \cdot 10^{12} - 5 \cdot 10^{13}$	$10^{14} - 10^{15}$	$10^{14} - 10^{15}$
Durchgangswiderstand ¹ [Ωcm]	$10^{13} - 10^{14}$	$10^{14} - 10^{15}$	$10^{14} - 5 \cdot 10^{15}$
Dielektrizitätskonstante bei 1 MHz ₁	0,030 – 0,035	0,030 – 0,035	0,017 – 0,022
Abschälkraft 35 μm – Folie [N/mm]	1,7 – 2,0	1,8 – 2,0	1,8 – 2,2
Biegefestigkeit [N/mm ²] längs	$\approx 120 - 150$	130 – 180	480 – 550
Biegefestigkeit [N/mm ²] quer	$\approx 110 - 150$	120 – 170	450 – 520
Wasseraufnahme [%]	0,4 – 0,6	0,3 – 0,4	0,1 – 0,15
Lötbadbeständigkeit (260°C) [s]	15 – 30	30 – 60	60

¹ Vorbehandlung C-96/20/65


Weiterhin gibt es eine Vielzahl an verschiedenen Leiterplatten-Basismaterialien, die sich insbesondere im Preis unterscheiden.

Gruppe	Zusammensetzung	T_g	ϵ_r	Relative Kosten	
BT	Bismaleinimid-Triazinharz mit Quarzglas	180 - 220	3,9- 4,9	5,3	
CE	Cyanatester mit Quarzglas	230	3,6	4,5	
CEM1	Hartpapierkern mit FR4-Außenlagen	130	4,7	0,95	
CEM3	Glasvlieskern mit FR4-Außenlagen	130	5,2	0,95	
FR2	Phenolharzpapier	105	4,7	0,73	
FR3	Hartpapier	110	4,9	0,85	
FR4	Epoxid-Glashartgewebe	135 - 170	4,7	1	Referenz
FR5	Epoxid-Glashartgewebe mit vernetztem Harzsystem	160	4,6	1,4	
PD	Polyimidharz	260	4,2 - 4,6	6,5	
PTFE	Polytetrafluoräthylen mit Glas oder Keramik	240 - 280	2,2 - 10,2	32 - 78	
CHn	Hochvernetzte Kohlenwasserstoffe mit Keramik	300	4,5 - 9,8	90	


VE 2

Leiterplattenfertigung.

- Eigenschaften der Leiterplatten-Basismaterialien
- **Herstellungsprozess von Leiterplatten**
 - Herstellung des Basismaterials
 - Mechanische Bearbeitung
 - Leiterbildstrukturierung
 - Metallisierung
 - Passivierung
- Alternative Leiterplatten- und Metallisierungstechnologien



Die Kupfer-kaschierten Halbzeuge (glasfaserverstärkte Epoxidharzplatten) werden in kontinuierlichen Fertigungsprozessen hergestellt.



Die Herstellung der Kupferfolie zum Kaschieren der Leiterplatten erfolgt im Plating-Prozess.

Verfahrenseigenschaften

- Galvanische Abscheidung von Kupfer
 - Anlegen einer Spannung → Durch elektrischen Strom wandern die Kupferionen aus dem Elektrolyt zur Kathodentrommel (rotierender Zylinder, der als Minuspol verwendet wird).
 - Dort lagern sich die Kupferionen als metallisches Kupfer ab.
- Typische Foliendicken: 3; 5; 9; 12; 17,5; 35; 70 bis 210 μm
- Zusätzlich: Passivierung der Oberfläche gegen Oxidation und Kontaktkorrosion





Bild: Jiangxi Copper PR China; Aspinall UK

VE 2

Leiterplattenfertigung.

- Eigenschaften der Leiterplatten-Basismaterialien
- **Herstellungsprozess von Leiterplatten**
 - Herstellung des Basismaterials
 - **Mechanische Bearbeitung**
 - Leiterbildstrukturierung
 - Metallisierung
 - Passivierung
- Alternative Leiterplatten- und Metallisierungstechnologien



Leiterplatten können beliebige Konturen besitzen und werden mit modifizierten Trennverfahren hergestellt.

Scheren

- schnelle und einfache Methode
- kein Materialverlust
- Glasfasern können hervorstecken
- Max. Dicke 2 mm
- scharfe Schnittkante




Bild: Circuitspecialist USA

Sägen

- Einfaches Verfahren
- befriedigende Kanten
- Materialverlust (4,2 mm bei FR4 pro Sägeschnitt)



Fräsen

- Individuelle Konturen
- glatte und gut handhabbare Kanten
- Materialverlust
- keine hervorstechenden Glasfasern





Bild: Shenzhen Zhiboxin Printed
Circuit Board Co., Ltd. VR China

Laserschneiden


- flexible Methode
- keine mechanische Belastung




Bei zweiseitig genutzten Leiterplatten oder zum mehrlagigen Aufbau werden Durchkontaktierungen mit speziellen Verfahren hergestellt.

Mechanisches Bohren

Ausgangsmaterial
unstrukturiert




Bohren



Lochreinigung




Metallisierung




- $d_{\min} \approx 250 \mu\text{m}$
- Leistung ($d=0,3\text{mm}$): 8 Löcher/s
- genaue Einhaltung der Bohrungstiefe bei Sacklöchern aufwendig
- Smearing (Verschmieren des Harzes)

Laserbohren

Ausgangsmaterial
strukturiert



Laserbohren




Auswurf
(kondensiertes,
verdampftes
Material)

Lochreinigung



Metallisierung




- $d_{\min} < 50 \mu\text{m}$
- Leistung ($d=0,3\text{mm}$): 20 Löcher/s
- hohe Betriebskosten
- keine Gratbildung

Plasmaätzen (chem. Trockenätzverf.)

Ausgangsmaterial
strukturiert



Plasmaätzen



Unter-
ätzung

Nasschem. Ätzprozess



Metallisierung




- $d_{\min} < 75 \mu\text{m}$
- keine glasfaserverstärkten Materialien einsetzbar
- Leiterplattenkontur herstellbar

VE 2

Leiterplattenfertigung.

- Eigenschaften der Leiterplatten-Basismaterialien
- **Herstellungsprozess von Leiterplatten**
 - Herstellung des Basismaterials
 - Mechanische Bearbeitung
 - **Leiterbildstrukturierung**
 - Metallisierung
 - Passivierung
- Alternative Leiterplatten- und Metallisierungstechnologien



Das Schaltbild wird durch Fotodruck auf die Leiterplattenrohlinge übertragen.


Fotodruck-Verfahren

- Auftragen des Fotoresists (lichtempfindlicher Lack)
- Auftragsverfahren:
 - Flüssigresiste: Aufbringung durch Schleuder-, Tauch-, Spritz- oder Walzbeschichtung
 - Trockenresiste: Aufbringen durch Laminieren
- Durch Belichten einer Maske mit dem Leiterbahnmuster wird das Leiterbild übertragen.
- Je nach Verfahrens- und Lacktyp werden somit verschiedene Strukturierungen möglich.




Bild: HofmannLP, Regensburg

Negativresist:
(härtet an belichteten Stellen aus)



Positivresist:
(wird an belichteten Stellen löslich)



Beispiel für das Auftragen von Flüssigresist: Großtechnisch erfolgt der Auftrag des Flüssig-Fotoresists im Walzlackierverfahren.

Walzlackier-Verfahren (Roller-Coating-Verfahren)




Bild: farnell UK


**Lagerung und
Verpackung im
Dunkeln**

Beispiel für das Auftragen von Trockenresist:

Der Auftrag von Trocken-Fotoresist auf Leiterplatten erfolgt im Laminierverfahren.

Doppelseitiges Laminieren des Trocken-Fotoresists


- 1) Basismaterial (Substrat)
- 2) Transportwalzen, Einlaufseite
- 3) Transportwalzen, Auslaufseite
- 4) Folienfotoresist (Schichtdicken von 18 – 100 μm und Breiten von 10 – 16 cm)
- 5) beheizte Laminierwalze (90-120 $^{\circ}\text{C}$)
- 6) Fotoresistfolien-Vorratsspule
- 7) Aufwickelspule für Schutzfolie (Polyolefinfolie)



Leiterplattenherstellung in großen Stückzahlen erfolgt derzeit nach drei verschiedenen Verfahren.

Subtraktivverfahren

Kupfer-
kaschiertes
Substrat



Fotoresist
auftragen



Fotoresist
belichten und
entwickeln



Kupferätzen




Fotoresist
entfernen



(Voll-)Additivverfahren

Fotoresist
auftragen



Fotoresist
belichten und
entwickeln



chemisch
beschichten
mit Kupfer




Fotoresist
entfernen



Semiadditivverfahren

chemisch
beschichten
mit Kupfer



Fotoresist
auftragen



Fotoresist
belichten und
entwickeln



galvanisch
beschichten




Fotoresist
entfernen



Kupferätzen




Durchkontaktierte zweiseitige Leiterplatten können zum Beispiel im Metallresiststrip-Verfahren hergestellt werden.



Seit 75 Jahren wird bis heute als Technologie der Leiterbildstrukturierung der Siebdruck eingesetzt.

Mit Hilfe des Siebdruckverfahrens lassen sich verschiedene Farben und Pasten auf die Leiterplatte auftragen:


- Ätzresistente Farben (beständig gegen saure Ätzmedien)
- Galvanobeständige Farben (zur Abdeckung beim Galvanisieren)
- Lötstopplacke (Abdeckung gegen Lotabfluss)



VE 2

Leiterplattenfertigung.


- Eigenschaften der Leiterplatten-Basismaterialien
- **Herstellungsprozess von Leiterplatten**
 - Herstellung des Basismaterials
 - Mechanische Bearbeitung
 - Leiterbildstrukturierung
 - **Metallisierung**
 - Passivierung
- Alternative Leiterplatten- und Metallisierungstechnologien



Die chemisch, stromlose Metallabscheidung wird zur Erzeugung gleichmäßiger Schichtdicken auf meist elektrisch nichtleitenden Materialien verwendet.

CHEMISCH

- Erzeugung z. B. von Lochmetallisierungen in durchkontaktierten Leiterplatten
- Vorbehandlung und Aktivierung nichtleitender Oberflächen notwendig
 - Metallabscheidung mit ausreichender Geschwindigkeit nur an katalytisch wirksamen Metallflächen oder Metallkeimen
 - Bedeckung der Oberfläche mit Partikeln eines Metalls (z.B. Palladium), das bei Metallisierung als Katalysator wirkt, z. B. durch Abscheidung von Palladiumkeimen
- Reduktion von Metallionen durch ein ebenfalls in der Lösung befindliches Reduktionsmittel (z.B. Formaldehyd HCHO)
- Bei Leiterplattenherstellung meist Kupfer- und Zinnabscheidung
- Abscheiderate von Kupfer 1-2 µm/h
- Gesamtgleichung:




Die galvanische Metallabscheidung wird zur Verstärkung dünner, meist stromlos erzeugter Metallschichten auf Leiterplatten verwendet.

GALVANISCH

- Abscheidung von gelösten Metallionen als elementares Metall an Kathode (vorhandene Metallisierung auf Leiterplatte):




- Die abgeschiedene Metallmenge ist proportional zur Strommenge, die durch den Leiter geflossen ist. Das heißt die Stromstärke ist anzupassen an die aktive Fläche der Leiterplatte.
- Bei einer Stromdichte von 2,5-3 A/dm² werden Cu-Abscheidungsrate von 25-30 µm/h erreicht (Sn: 2 A/dm², 60 µm/h).
- Metallanode:
 - Kupfer (Cu)
 - Zinn (Sn)
 - Zinn-Blei (SnPb)
 - Nickel (Ni)
 - Gold (Au)
 - Silber (Ag)



VE 2

Leiterplattenfertigung.

- Eigenschaften der Leiterplatten-Basismaterialien
- **Herstellungsprozess von Leiterplatten**
 - Herstellung des Basismaterials
 - Mechanische Bearbeitung
 - Leiterbildstrukturierung
 - Metallisierung
 - **Passivierung**
- Alternative Leiterplatten- und Metallisierungstechnologien



Die Verarbeitbarkeit einer Leiterplatte hängt entscheidend von der Passivierung der Oberfläche ab.

Anforderungen an Leiterplatten-Oberflächen

- Schutz vor mechanischer Beschädigung
- Schutz vor mechanischem Abrieb an Kontakten
- Schutz vor chemischen und klimatischen Einflüssen
- Resistenz gegen thermische Beanspruchungen während des Löt-, Klebe- oder Bondprozesses
- Geeignet für eingesetzte Verbindungstechnologien (Löten, Kleben, Bonden)
- Planare Oberfläche für große Komponenten
- Am wichtigsten: Schutz vor Oxidation, Bewahrung der Lötbarkeit, Benetzbarkeit



Bild: HofmannLP, Regensburg

Der Schutz vor Oxidation der Anschlussflächen einer Leiterplatte bestimmt wesentlich die Qualität.

Passivierung der Kupferoberfläche zum Schutz der Anschlussflächen vor Oxidation

Heißverzinnungstechnologie (HAL = Hot Air Levelling)

- sehr gute Lötbarkeit, nicht bondbar, günstig, hohe Schichtdickenschwankung

Chemisch Nickel/Gold

- sowohl löt- als auch bondbar, Leitleben, chemisch aufgetragene Schichten, höhere Kosten als HAL durch Gold
- 4-6 µm Nickelschicht, 70 nm - 120 nm Gold

Chemisch Zinn

- selektiv chemisch aufgetragenes Zinn, sehr gute Planarität, gute Lötbarkeit, nicht bondbar, niedrige Abscheidungsrate, geringe Schichtdicke dadurch eingeschränkte Lagerfähigkeit
- Schichtdicke sollte ≥ 1 µm betragen


Organische Beschichtung (OSP = Organic Solderability Preservative)

- Passivierung bricht während der ersten thermischen Belastung bei >150 °C auf, sehr gute Planarität, niedrige Herstellungskosten, schlechte Lötbarkeit bei Mehrfachlötungen, begrenzte Lagerfähigkeit


VE 2

Leiterplattenfertigung.

- Eigenschaften der Leiterplatten-Basismaterialien
- Herstellungsprozess von Leiterplatten
 - Herstellung des Basismaterials
 - Mechanische Bearbeitung
 - Leiterbildstrukturierung
 - Metallisierung
 - Passivierung
- **Alternative Leiterplatten- und Metallisierungstechnologien**




Schematischer Aufbau eines Multilayers vor dem Verpressen.



HDI Leiterplatten sind mehrlagige Leiterplatten mit erhöhter Packungsdichte und Funktionalität.

HDI (High Density Interconnects) - Leiterplatten

- Hochdichte Verdrahtung auf dem Schaltungsträger mittels neuer Lochtypen und -kombinationen, kleinerer Lochdurchmesser und Leiterbreiten
- Abnahme des Rasterabstands und Zunahme der Anschlusszahlen bei Bauelementen





Quelle: Andus

HDI-Lochtypen:

- (A) Durchgangslöcher, Vias
- (B) vergrabene Löcher, buried vias
- (C) Sacklöcher
- (D) halbvergrabene Löcher, semiburied vias
- (E) Microvias
Durchmesser < 0,1 mm
- (F) gepluggte Vias

Flexible Leiterplatten besitzen als Substrat häufig eine Folie, auf die eine Kupferfolie geklebt wird.




1 - 2: Druck des Ätzresists
 2 - 3: Ätzen
 3 - 4: Strippen des Ätzresists
 4 - 5: Beschichtung mit Abdeckfolie

Trägerfolie:

- Dicke 25 bis 125 μm
- Material: Epoxidharz-Glashartgewebe-Laminate, Polyester, Polyimid, Teflon
- Klebstoffschicht ca. 15 μm

Leiterbahnen:

- Dicke 12 bis 100 μm
- meist Walzkupfer mit höherer Duktilität




Integrierte Schichtschaltungen (ISS) besitzen meist ein keramisches Substrat, Metallisierungsschichten und integrierte passive Elemente, die direkt in die Schichten eingebettet sind.

Dünnschichttechnik	Dickschichttechnik	LTCC-Technik		
Glas- oder Keramiksubstrat	Keramiksubstrat	Dünne, flexible Keramikfolien	Ausgangsmaterial	
Beschichtung Aufdampfen (CVD), Sputtern, Galvanisch oder Spin-Coating Strukturierung Fotolithografie, Ätzverfahren, Aufdampfen (CVD), Sputtern, Galvanisch oder Spin-Coating	Siebdruck von Edelmetallpasten	Siebdruck von Edelmetallpasten	Auftragsverfahren für Leiterbahnen, Widerstände und andere passive Bauelemente	
Bauelemente mit Laser abgleichen	Einbrennen bei 850 °C	Stapeln und Verpressen der bedruckten Folien	Weitere Prozessschritte	
	Bauelemente mit Laser abgleichen	Sintern bei 850 °C		
Mit SMD-Komponenten bestücken				
Hybridschaltung				


Quelle: Handbuch der Leiterplattentechnik (Jillek, Keller)

In der Dickschichttechnologie werden Leiterbahnen direkt auf Keramiksubstrate gedruckt, oft mittels Siebdruck-Verfahren.



Dickschichtpasten bestehen typischerweise aus:

- Element für die elektrische Leitfähigkeit
- Binder
- Lösungsmittel
- Glaspartikel, welche die Verbindung zur Keramik ermöglichen




Durch das Aufbringen von zwischenliegenden **Isolierschichten** ist es möglich, dass sich die einzelnen Leiterbahnen kreuzen. Mit entsprechenden Pasten können **Widerstände** und seltener auch **Kondensatoren** gedruckt werden. Anschließend werden die weiteren, nichtdruckbaren Bauelemente (aktive Bauteile, restliche Kondensatoren) bestückt, was die Bezeichnung derartiger Schaltungen als **Hybridschaltungen** erklärt.


Bei Leistungselektronik-Anwendungen werden fast ausschließlich keramische Schaltungsträger eingesetzt, welche häufig mittels DCB-Technologie gefertigt werden.

DCB-Verfahren (Direct Copper Bonding)


- Im DCB-Verfahren wird ein **Gas-Metall-Eutektikum** zum Verbinden von dicker **Kupferfolie** mit dem Substrat verwendet.
- In einer Atmosphäre mit einem **Sauerstoffgehalt** von ca. 0,4 Gew.-% bildet sich auf der Oberfläche der Kupferfolie eine dünne Schicht aus **Kupferoxidverbindungen** (Cu_2O sowie CuO).
- Unter Ausnutzung des **Schmelzpunktes dieses Eutektikums von 1065 °C** (Schmelzpunktniedrigung gegenüber ca. 1085 °C des reinen Kupfers) wird das Eutektikum als Zwischenschicht verwendet, um die Kupferfolie mit der Keramik zu verbinden.
- Entstehen eines Kupfer-Aluminiumspinells
- $\text{Cu}_2\text{O} + \text{Al}_2\text{O}_3 \rightleftharpoons \text{CuAl}_2\text{O}_4$
- Möglichkeit der Verwendung mit Aluminiumnitrid-Keramiken



Ablauf der Herstellung einer Mehrlagenkeramikschialtung - Low Temperature Cofired Ceramic (LTCC).



Quelle: Handbuch der Leiterplattentechnik (Jillek, Keller)



FAPS

Prof. Dr.-Ing. Jörg Franke

**Lehrstuhl für Fertigungsautomatisierung
und Produktionssystematik**

Friedrich-Alexander-Universität Erlangen-Nürnberg



Friedrich-Alexander-Universität
Technische Fakultät

DANKE