北京航空航天大學 BEIHANG UNIVERSITY

《科目名称》

课程报告



题	=	实验题目
指导教	师	李 小 四
学	号	1234567890
姓	名	张 大 三
完成时	间	2024年12月2日

目录

1	选题目的	1
2	设计目标	1
3	实现方案	2
	3.1 仿真环境	2
	3.2 总体工作原理	2
	3.3 分模块原理框图	4
4	设计过程与仿真结果	4
	4.1 COUNT_TIME 模块实现过程	4
	4.2 其余模块实现过程	7
5	遇到问题及解决方法	8
6	实现结果	8
	6.1 DE0 实验板的管脚分配	8
	6.2 上板调试	9
	6.3 实现功能说明	9
7	对该课程的实施意见及建议	9
Re	eferences	9
Αp	ppendices	10
附表	录 A 核心层	10

实验题目

1 选题目的

当代人类社会已经进入到高度发达的信息化社会。信息化社会的发展离不开电子信息技术产品的开发、产品品质的提高和改善。EDA 技术的发展和推广应用又极大地推动了电子信息产业的发展。为保证电子系统设计的速度和质量,适应"第一时间推出产品"的设计要求,EDA 技术正逐渐成为不可缺少的一项先进技术和重要工具。

- 1. 研究多功能数字钟的工作原理,进行功能设计;
- 2. 加深 VHDL 语言的理解:
- 3. 熟练掌握自上而下的分层设计方法;
- 4. 熟练掌握 EDA 软件 Quartus II 的开发流程。

2 设计目标

在实时钟电路设计的基础上增加以下功能。

- 正常模式,增加上,下午显示。
- 手动校准电路。按动方式键,将电路置于校时状态,则计时电路可用手动方式校准,每按一下校时键,时计数器加1;按动方式键,将电路置于校分状态,以同样方式手动校分。
- 整点报时, 仿中央人民广播电台整点报时信号, 从 59 分 50 秒起每隔 2 秒发出一次低音"嘟"信号(信号鸣叫持续时间 1 s, 间隙时间 1 s)连续 5 次, 到达整点(00 分 00 秒时), 发一次高音"哒"信号(信号持续时间 1 秒)。
- 闹时功能,按动方式键,使电路工作于预置状态,此时显示器与时钟脱开,而与预置计数器相连,利用前面手动校时,校分方式进行预置,预置后回到正常模式。当计时计至预置的时间时,扬声器发出闹铃信号,时间为半分钟,闹铃信号可以用开关"止闹",按下此开关后,闹铃声立刻中止,正常情况下应将此开关释放,否则无闹时作用。
- 秒表功能。按 START 键开始计秒,按 STOP 键停止计秒并保持显示数不变,直 到复位信号加入。

3 实现方案

3.1 仿真环境

• OS 环境: Windows 10

• 处理器类型: x86 64

• 软件名称: Quartus II

• Quartus II 版本: 9.0 Build 132 02/25/2009 SJ Full Edtion

• 器件库家族: Cyclone III

• 器件: EP3C16F484C6

3.2 总体工作原理

根据题目要求,我们可以将实现该数字钟的功能模块分为四类:输入层(主要负责从引脚读入参数,并进行基本处理)、核心层(主要负责时钟模块正常运行)、功能层(主要负责实现整点报时、闹钟、秒表、上下午显示等功能模块)、输出层(负责将时间或者设置显示到7段数码管)。如图 3.1 所示可以看出各层级包含的模块。




图 3.1: 总体工作原理层级图

利用自项向下的层次化设计方式,用系统级行为描述表达一个包含输入输出的项层模块,同时完成整个系统的模拟与性能分析。将系统划分为各个功能模块,每个模块由更细化的行为描述表达。于是,我们可以将上述层次图转化为 Quartus 中的 BDF 原理图,设置每个模块的 I/O 端口,如图 3.2 所示可以看出各层级、各模块间的映射关系。




图 3.2: 多功能数字钟的 BDF 原理图

从图 3.2 中可以看出,该数字钟有 8 个外部输入: 时钟 $50M_clock$ 1 、4 个逻辑开关 $(K_1$ 校时、 K_2 闹钟、 K_3 秒表、 K_4 时/分选择)、3 个按键 $(START/PLUS \setminus STOP \setminus RESET)$ 。有 30 个外部输出:4 个 7 段数码管输出、1 个音频输出、1 个上下午指示。 2

3.3 分模块原理框图

从图 3.2 中我们已经能大致看出该系统的工作方案3为:

XXX

4 设计过程与仿真结果

下面对较为关键模块的实现过程进行详细的叙述,主要包括按键 (BUTTON) 模块、分频 (FREQ) 模块、计时校时 (COUNT_TIME) 模块、闹钟 (ALARM、RING_ALARM) 模块、秒表 (STOPWATCH) 模块、报时 (RING) 模块。而对于方式选择 (FUNC_SELECT) 模块、上下午显示 (AM_PM) 模块、数据选择器 (MUX) 模块、数显 (DISPLAY) 模块则在第 4.2 小节一带而过。具体的 VHDL 代码详见附录。

4.1 COUNT_TIME 模块实现过程

4.1.1 COUNT_TIME 模块设计流程

计时校时 (COUNT_TIME) 模块其实是一个非常重要的模块,它对于闹钟、上下午显示、报时等功能都有着至关重要的影响,同时它也是闹钟最基本的功能。我原计划将这部分分为计时 (COUNT_TIME)、校时 (PROOFREAD) 两个模块,但是由于设计上出了一点问题⁴,所以不得不将两部分合为一块。

计时校时的基本思路如流程图 4.1 所示。在这个模块中有 4 个并行的进程:校时进程、秒进程、分进程、时进程。

这个模块最重要的就是处理好外部校时异步信号 plus 和内部进位信号 couts、coutm 之间的关系。我一开始的想法是,这两个信号是一体的,外部信号和进位信号改变的是 同一个信号,但这并不可行,会报错"不能两个进程同时改变一个信号"。最后的处理办 法是将校时产生的进位信号和内部计时产生的进位信号分开处理,最后在并行处理的部

 $^{^{1}}$ 在本文中,我们用等宽字体表示模块 (如 FREQ) 或者代码函数等 (如 case);用无衬线字体表示信号、变量等 (如 time_hour_l);用斜体表示外部输入异步信号 (如 RESET);用加粗字体代表向量 (如 1001111);用加粗的无衬线体表示当前状态 (如**校时、秒表**)。

²外部输入输出的映射见第 6 节 实现结果。

³下述各 Step 间为顺序运行的关系,而 Step 内的小点为并行运行的。

⁴我想在两个进程中改变同一个信号,但是这并不可行,但是其实可以将两个信号再或起来,就能实现 这个功能。我最后也是这么实现的。




图 4.1: 计时校时流程框图

分将两个信号或起来即可实现比较好的效果。下面以分计数(秒对分的进位)为例,予以说明。

我们首先在结构体中声明以下几个信号:

```
signal couts:STD_LOGIC; --分计时触发信号
signal couts1:STD_LOGIC; --校分产生的进位加信号
signal couts2:STD_LOGIC; --秒计数至60产生的进位信号
```

在校时进程中,我们有这样的分支程序(这只是校分的部分):

秒计数进程为:

```
second: process(clock_1hz_in,reset) -- 进程second开始
   variable temp1s:integer range 0 to 10;
   variable temp2s:integer range 0 to 6;
   begin
       if (reset='1') then
5
           temp1s:=0;
6
           temp2s:=0;
       elsif (clock_1hz_in'event and clock_1hz_in='1') then
8
           temp1s:=temp1s+1;
9
           if (temp1s=10) then
10
               temp1s:=0;
11
               temp2s:=temp2s+1;
12
```

```
if (temp2s=6) then
13
                     temp2s:=0;
14
                     couts2<='1';
                 else
16
17
                     couts2<='0';
                 end if:
18
            end if;
19
       end if;
20
        case temp1s is
21
            when 0=>time_second_1<="0000";
22
            when 1=>time second 1<="0001";
23
            when 2=>time_second_1<="0010";
24
            when 3=>time second 1<="0011";
25
            when 4=>time_second_1<="0100";
26
            when 5=>time_second_1<="0101";
27
            when 6=>time_second_1<="0110";
            when 7=>time_second_1<="0111";
29
            when 8=>time_second_1<="1000";
30
            when 9=>time_second_1<="1001";
31
            when others=>null;
32
       end case;
33
        case temp2s is
34
            when 0=>time_second_h<="0000";
35
            when 1 = \times \text{time\_second\_h} < = "0001";
36
            when 2=>time_second_h<="0010";
37
            when 3=>time_second_h <= "0011";
38
            when 4=>time_second_h<="0100";
39
            when 5=>time_second_h<="0101";
40
            when others=>null;
41
       end case;
42
   end process;
```

```
print("hello,BUAA")
```

这样我们在校时进程和秒计数进程中分别改变信号 couts1、couts2 的值,互不影响,不会报错。接着,我们在结构体中增加一个"或"语句,将上述改变的两个进位信号合并为一个信号 couts,并以此作为敏感信号来触发分计数。5

```
couts<=couts1 or couts2;
minute: process(couts, reset) --进程minute开始
```

同样地,在校时进程和分计数进程中分别改变信号 coutm1、coutm2 的值,将其相"或"获得分进位信号 coutm,并以此作为敏感信号来触发时计数。其完整的 VHDL 程

⁵其实这样的做法也不是很好,因为一般不能把组合逻辑的输出作为后续的敏感信号,这会导致竞争和冒险,产生毛刺。

序见附录A。

这部分最后输出的就是多功能数字钟的本体——最基础的时/分/秒时钟信号。

4.1.2 COUNT_TIME 模块仿真结果

将 COUNT_TIME 模块设为顶层实体,并建立 COUNT_TIME 模块对应的 vwf 波形文件,导入相应的节点。我们对 COUNT_TIME 可能会出现的各种情况进行了仿真,得到的波形图如图 4.2 所示。




图 4.2: COUNT_TIME 模块仿真结果

如图 4.2,这里我们只是为了说明进位和校时的规则,所以并没有将时钟设置为 1 Hz。由于在仿真中各波形的状态是未定的,所以在仿真波形最开始,我们先将方式设置 为**校时**模式,将校时秒进位 couts1、校时分进位 coutm1 清零。在正常的**时钟**模式下,我们可以看到秒进位和分进位可以很好的触发分和时的计数,异步的清零 reset 信号也可以将所有的时间清零。在**校时**模式下,外部输入的校时异步信号 plus 可以在校时/分设置的指示下,正确的调整时钟的时间。

4.2 其余模块实现过程

针对剩余模块,这里只给出设计思路,不再对其进行仿真。

4.2.1 DISPLAY 模块实现过程

由于在 DE0 板上使用的是共阳极数码管,这里查表??可以得到显示字符和共阳极 段码的对应关系,同时我们不需要小数点指示灯亮,所以最高位这里默认接'0'。

这里使用 case 语句来实现显示数值和共阳极二进制段码的转换。

实验题目 学号+姓名 Page 8 of 10

遇到问题及解决方法 5

1. 进行编译时无法只编译对应的模块。进行波形图仿真无法引入正确的节点,同时无法 生成我所需要的节点的波形。

解决方法:通过查询网络上的资料,发现在 Quartus II 9.0 版本进行单模块编译和波 形仿真的操作有以下几步:

S1: 将对应的模块设为顶层实体, 进行编译:

S2: 将当前仿真文件设置为对应的波形文件 (Assignments → Settings → Simulator Settings).

S3: 点击 "Start Simulation", 开始波形仿真。

2. 在校时和调整闹钟时, 传来闹钟铃响和整点报时的铃声。

解决方法:闹钟铃响和整点报时都有一个大前提,那就是当前数字钟处在时钟(报 时)功能。这样就能够避免校时和调整闹钟时传来闹钟铃响和整点报时的铃声。

实现结果 6

DE0 实验板的管脚分配 6.1

对 DE0 实验板进行管脚分配,对应的一些按钮和按键的管脚6如表 6.1,对应位置 如图 6.1。

表 6.1: 管脚分配

GPIO 管脚序号 名称 实验板名称 K_1 校时开关 SW[4]G5K2 闹钟开关 SW[1]H5

K₃ 秒表开关 SW[3]G4 K_4 时/分开关 SW[2]H6 START/PLUS BUTTON[1] G3STOPBUTTON[2] F1RESETBUTTON[0] H2上下午指示灯 LEDG[0] J1铃声 LEDG[1] J2

⁶由于板子上没有扬声器,所以用 LED 灯来指示。




图 6.1: DE0 实验板上对应的位置

6.2 上板调试

6.3 实现功能说明

由于整体仿真难度比较大,本文不再对整个系统进行整体仿真。这边直接给出当前系统在实验板上能够完成并成功复现的所有功能。

7 对该课程的实施意见及建议

参考文献

[1] 言、武. 用 VHDL 编写简单的按键消抖程序 [EB/OL]. https://www.jianshu.com/p/565896d5dcbb,2017-05-13/2020-09-27.

Appendices

附录 A 核心层

此处是附录 XXXX