QUESTÃO 1

Alternativa A (CORRETA): 1-C, 2-D, 3-B, 4-A
Justificativa: Esta alternativa contempla integralmente e com precisão todas as relações:

- (1-C) A Arquitetura foca na interface abstrata e nos atributos visíveis ao programador (como ISA - Instruction Set Architecture, tipos de dados e registradores visíveis).
- (2-D) A Organização refere-se à implementação concreta desses atributos em hardware (frequência de clock, interconexões, tipos de barramento).
- (3-B) O Modelo de von Neumann introduziu o conceito clássico de "programa armazenado", em que dados e instruções residem no mesmo espaço de memória.
- (4-A) A CPU integra a ULA (que executa as operações) e a UC/Registradores (que controlam o ciclo de busca, decodificação e execução).

Alternativa B (INCORRETA / Distrator): 1-D, 2-C, 3-A, 4-B

- Justificativa do erro: O estudante que marca esta opção inverteu completamente os conceitos de Arquitetura (1) e Organização (2), atribuindo os detalhes de hardware à arquitetura e a visão do programador à organização. Além disso, confundiu a definição funcional da CPU (A) com o Modelo de von Neumann (3). Este erro revela falta de atenção aos limites entre a especificação teórica (arquitetura) e a implementação física (organização).

Alternativa C (INCORRETA / Distrator): 1-C, 2-A, 3-B, 4-D

- Justificativa do erro: O estudante associou corretamente a Arquitetura (1-C) e o Modelo de von Neumann (3-B), mas confundiu Organização (2) com CPU (4). Atribuiu à Organização a função de realizar operações e gerenciar o ciclo de instrução (propriedade da CPU) e atribuiu à CPU os detalhes de barramento e clock (propriedades da Organização). O erro demonstra que o aluno compreendeu a camada do programador, mas não assimilou a divisão de responsabilidades dentro do bloco funcional do processador.

Alternativa D (INCORRETA / Distrator): 1-A, 2-D, 3-C, 4-B

- Justificativa do erro: O estudante associou corretamente a Organização (2-D), porém cometeu equívocos nas demais associações: trocou a definição da CPU (A) atribuindo-a à Arquitetura (1) e definiu o Modelo de von Neumann (3) apenas pelo conjunto de instruções visíveis ao programador (C), deixando a CPU associada à definição da memória compartilhada (B). O distrator induz ao erro o aluno que não relaciona com precisão o papel centralizador da memória no conceito de von Neumann.

QUESTÃO 2

Alternativa B (CORRETA)

- Justificativa: Completa o comando com precisão e atende plenamente ao nível de Análise e Avaliação. Os dados de monitoramento mostram que a largura de banda de pico está sendo subutilizada, o que descarta a falta de banda como causa raiz. No entanto, a latência saltou de $12ns$ (ocioso) para $420ns$ (sob carga concorrente) devido ao alto número de requisições paralelas (128). Esse aumento na latência efetiva é causado diretamente pela disputa pelo barramento compartilhado e pelo

overhead do processo de arbitragem, penalizando fortemente transferências de pequenas mensagens.

Alternativa A (INCORRETA / Distrator Plausível)

- Justificativa do erro: Esta alternativa apresenta uma conclusão precipitada e incorreta ao atribuir a lentidão à saturação da largura de banda. Um estudante sem o devido rigor analítico pode assumir que problemas de comunicação são sempre falta de banda. Todavia, as evidências quantitativas fornecidas indicam que a taxa de utilização da largura de banda é de apenas 35%, provando que o barramento possui capacidade de transmissão sobressalente.

Alternativa C (INCORRETA / Distrator Plausível)

- Justificativa do erro: Esta opção introduz um conceito verdadeiro no contexto de arquiteturas (descompasso de clock entre componentes), tornando-a plausível à primeira vista. No entanto, ela não responde à situação-problema, pois o diagnósticador apresentado no cenário foca especificamente no comportamento dinâmico da interconexão sob alta concorrência de requisições, e não em problemas estruturais de sincronização de clock de hardware.

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro: O distrator tenta induzir ao erro ao focar na latência base de $12ns$ em modo ocioso. Contudo, $12ns$ é um valor perfeitamente adequado para barramentos ociosos; o verdadeiro problema revelado na análise dos dados é a degradação desse tempo sob concorrência (atingindo $420ns$). Avaliar apenas a condição ociosa demonstra falha na interpretação da dinâmica do fluxo de dados sob disputas por recursos.

QUESTÃO 3

Alternativa A (CORRETA): I e IV, apenas.

- Justificativa:

- Afirmativa I está CORRETA: A aplicação realiza acessos *repetidos* a um conjunto de dados restrito (*hotset*), o que caracteriza forte localidade temporal. Aumentar a capacidade total da cache (L2/L3) e utilizar maior associatividade permite reter o *hotset* por mais tempo na cache, reduzindo drasticamente a taxa de *misses* de capacidade e diminuindo o AMAT.
- Afirmativa IV está CORRETA: A reorganização e o alinhamento das estruturas de dados na memória otimizam a ocupação das linhas de cache e evitam que múltiplos dados frequentemente acessados mapeiem no mesmo conjunto (*set*), reduzindo a ocorrência de *misses* por conflito e aumentando a taxa de *hit*.

Alternativa B (INCORRETA / Distrator): I e II, apenas.

- Justificativa do erro: O estudante acertou ao identificar a Afirmativa I, mas errou ao considerar a Afirmativa II válida. A Afirmativa II propõe aumentar o tamanho dos blocos de cache sob o argumento de explorar localidade espacial. Contudo, a situação-problema estabelece explicitamente que os acessos repetidos são aleatórios no espaço de endereçamento. Aumentar o tamanho do bloco em um padrão de acesso aleatório traz dados adjacentes inúteis para a cache, causando o fenômeno de *poluição de cache*, desperdiçando largura de banda do barramento e aumentando a penalidade por falha (*miss penalty*) sem melhorar a taxa de acertos.

Alternativa C (INCORRETA / Distrator): II e III, apenas.

- Justificativa do erro: O estudante selecionou duas propostas incorretas. A Afirmativa II é inadequada pela ausência de localidade espacial em padrões aleatórios (conforme explicado no distrator B). A Afirmativa III é incorreta porque o mapeamento direto possui alta suscetibilidade a *misses* por conflito (concorrência pelo mesmo *index* de cache). Em um padrão com acessos aleatórios a dados espalhados, o mapeamento direto causaria substituições prematuras e constantes (*cache thrashing*), piorando a taxa de acertos e aumentando o tempo médio de acesso.

Alternativa D (INCORRETA / Distrator): III e IV, apenas.

- Justificativa do erro: O estudante reconheceu corretamente a necessidade de reorganização de dados da Afirmativa IV, mas errou ao validar a Afirmativa III. A adoção de mapeamento direto (Afirmativa III) em uma aplicação com acessos repetidos a dados aleatórios destruiria o desempenho da cache L1 devido às colisões inevitáveis de posições de memória para uma mesma linha de cache. Sem associatividade por conjunto (*set-associative*), dados do *hotset* seriam constantemente descartados, invalidando os benefícios da localidade temporal.

QUESTÃO 4

Alternativa A (CORRETA): PC – IR – MAR – MDR

- Justificativa: Esta alternativa preenche as lacunas com absoluta precisão conceitual e na ordem exata do fluxo operacional do ciclo de instrução:
    - PC (*Program Counter*): Armazena o endereço de memória da *próxima instrução* a ser buscada.
    - IR (*Instruction Register*): Recebe o código de máquina da *instrução em processamento* atual para decodificação.
    - MAR (*Memory Address Register*): Armazena o *endereço de memória* que a CPU deseja acessar no barramento de endereços.

- MDR (*Memory Data Register* / MBR): Retém o *conteúdo/dado transferido* (lido da memória ou a ser gravado nela) no barramento de dados.

Alternativa B (INCORRETA / Distrator): IR – PC – MDR – MAR

- Justificativa do erro: O estudante que assinala esta opção inverteu completamente os papéis dos pares de registradores:
  - Trocou o PC pelo IR na primeira lacuna (atribuindo ao IR a função de guardar o endereço da próxima instrução) e colocou o PC como armazenador da instrução buscada.
  - Trocou o MAR pelo MDR nas duas últimas lacunas, atribuindo ao MDR o armazenamento de endereços de memória e ao MAR o transporte de dados/payload.
  - *Causa pedagógica do erro:* Confusão nos papéis dos registradores de controle interno (PC e IR) e nos registradores da interface com o barramento do sistema (MAR e MDR).

Alternativa C (INCORRETA / Distrator): PC – MAR – IR – MDR

- Justificativa do erro: O estudante preencheu corretamente a primeira (PC) e a última lacuna (MDR), mas cometeu um equívoco no fluxo intermediário:
  - Colocou o MAR na segunda lacuna como o registrador que armazena a instrução buscada para decodificação (função que pertence ao IR).
  - Colocou o IR na terceira lacuna como o registrador que aponta para a localização física de acesso na memória (função que pertence ao MAR).
  - *Causa pedagógica do erro:* O aluno reconheceu a função do contador de programa e do registrador de dados, mas confundiu o papel do registrador de endereço de memória (MAR) com o registrador de instrução (IR) no momento do direcionamento do acesso físico.

Alternativa D (INCORRETA / Distrator): MAR – IR – PC – MDR

- Justificativa do erro: O estudante preencheu a segunda (IR) e a quarta lacuna (MDR) corretamente, mas errou as demais:
  - Atribuiu ao MAR a responsabilidade de manter o endereço da próxima instrução a ser buscada no início do ciclo (atribuição do PC).
  - Atribuiu ao PC a função de conter o endereço de acesso físico à memória (atribuição do MAR).
  - *Causa pedagógica do erro:* Falha em distinguir a abstração lógica do fluxo de execução (controlada sequencialmente pelo PC) da sinalização física imediata enviada à memória principal (controlada pelo MAR).

QUESTÃO 5

Alternativa C (CORRETA)

- Justificativa: Esta alternativa atende integralmente ao comando de Análise e Avaliação. No mecanismo de DMA, a CPU atua apenas programando o módulo controlador (fornecendo o endereço inicial de memória, a direção da transferência e o tamanho do bloco). A transferência real de dados ocorre diretamente entre o periférico e a memória principal via barramento, sem que a CPU precise ler e escrever palavra por palavra. A intervenção da CPU fica restrita a tratar uma única interrupção final enviada pelo controlador de DMA ao término do bloco, minimizando a participação do processador e otimizando a utilização dos recursos do sistema.

Alternativa A (INCORRETA / Distrator Plausível)

- Justificativa do erro: O *polling* (E/S programada) é o mecanismo menos eficiente para periféricos com eventos irregulares. Como o dispositivo produz dados de forma imprevisível, a CPU gastaria incontáveis ciclos em um laço de espera ativo (*busy waiting*) checando um registrador de status zerado. O estudante que assinala esta opção confunde o controle do tempo de leitura (vantagem pontual em sistemas de tempo real estritos) com eficiência de uso da CPU, ignorando o desperdício de ciclos de processamento.

Alternativa B (INCORRETA / Distrator Plausível)

- Justificativa do erro: O distrator é muito plausível porque afirma corretamente que a interrupção libera a CPU *durante a espera* por novos dados. O erro conceitual reside na segunda parte da afirmação: no mecanismo de interrupção tradicional, a CPU ainda executa a transferência palavra a palavra (a rotina de tratamento de interrupção precisa ler o dado do registrador de E/S e gravá-lo na memória via instrução da CPU). Para grandes rajadas de dados (*bursts*), isso gera um enorme *overhead* de troca de contexto para cada palavra lida, tornando-a inferior ao DMA.

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro: Esta opção introduz uma tentativa de síntese incorreta de dois métodos. O uso concomitante de *polling* com interrupção para transferência de dados não resolve a intervenção da CPU no ciclo de barramento e ainda soma as desvantagens de ambos (espera ativa + *overhead* de interrupção). Além disso, não aborda o papel do controlador dedicado de canal/barramento para acesso direto à memória.

QUESTÃO 6

Alternativa D (GABARITO / Afirmação Falsa e Incorreta)

- Justificativa do Gabarito: Esta alternativa traz uma afirmação falsa e, portanto, é a resposta correta da questão negativa. Em um processador de ciclo único ou no modelo clássico de ciclo de instrução conceitual, quando a instrução de desvio BEQ 1020 é avaliada como verdadeira ($ZeroFlag = 1$) durante a etapa de execução, o endereço de destino (1020) é gravado diretamente no Contador de Programa (PC). O ciclo de instrução seguinte iniciará a busca (*fetch*) já no endereço 1020. A instrução do endereço 1012 não é buscada nem decodificada na memória, pois o desvio altera o fluxo do PC antes do início do próximo ciclo de busca.

Alternativa A (INCORRETA / Afirmação Verdadeira)

- Justificativa do erro (por que não é a resposta): Esta é uma afirmativa verdadeira sobre a arquitetura do processador. No ciclo padrão de busca, o PC envia o endereço atual para o MAR e é imediatamente incrementado ($PC \leftarrow PC + 4$) para apontar para a instrução seguinte no fluxo sequencial. Isso acontece antes que a instrução seja decodificada no IR, pois a CPU ainda não processou o *opcode* para saber se a instrução atual é um salto ou uma operação aritmética. Como a afirmação é verdadeira, ela não responde ao comando da questão de afirmativa negativa.

Alternativa B (INCORRETA / Afirmação Verdadeira)

- Justificativa do erro (por que não é a resposta): Esta é uma afirmativa verdadeira. Durante a execução de uma instrução de leitura de memória (LOAD), a CPU coloca o endereço operando (2000) no MAR. A memória responde colocando o dado armazenado naquele endereço no barramento de dados, que é capturado pelo MDR. Em seguida, o valor do MDR é transferido para o registrador de destino (R1). Por ser uma afirmativa conceitual e operacionalmente correta, ela deve ser descartada pelo estudante.

Alternativa C (INCORRETA / Afirmação Verdadeira)

- Justificativa do erro (por que não é a resposta): Esta é uma afirmativa verdadeira. Durante a busca da instrução BEQ 1020 (armazenada em 1008), o PC aponta originalmente para 1008. No passo de busca padrão, o PC é incrementado em $4bytes$, assumindo o valor 1012. Somente na etapa posterior de execução do BEQ (quando a instrução é decodificada e a flag avaliada), o PC é sobrescrito com o endereço de destino do salto (1020). Como retrata com exatidão o rastreamento do PC, a afirmação é verdadeira e não atende ao comando da questão.

QUESTÃO 7

Alternativa A (CORRETA): V – V – V – F

- Justificativa:

- 1ª Afirmativa (VERDADEIRA): Em um pipeline de 5 estágios sem dependências, a primeira instrução (I_1) inserida no ciclo C_1 avança um estágio por ciclo. Portanto, no ciclo C_5, ela atinge o 5º e último estágio: Escrita dos Resultados (WB).
- 2ª Afirmativa (VERDADEIRA): A instrução I_3 foi inserida no ciclo C_3. No ciclo C_5 (dois ciclos depois), ela se encontra no 3º estágio (EX), onde a ULA é acionada para calcular resultados lógicos/aritméticos ou determinar endereços de memória.
- 3ª Afirmativa (VERDADEIRA): A instrução I_4 entra no ciclo C_4 e atinge o 2º estágio (ID) no ciclo C_5. Simultaneamente, a instrução I_2 (entrando em C_2) atinge o 4º estágio (MEM). Ambas ocupam essas etapas em paralelo no ciclo C_5.
- 4ª Afirmativa (FALSA): O pipeline melhora a vazão (*throughput*) geral de execução do programa ao sobrepor tarefas, mas não reduz o tempo de latência individual de cada instrução (uma instrução continua levando 5 ciclos de clock para percorrer do estágio IF ao WB).

Alternativa B (INCORRETA / Distrator): V – F – V – V

- Justificativa do erro: O estudante identificou corretamente as afirmativas 1 e 3, mas errou a 2 e a 4. Ao classificar a 2ª afirmativa como Falsa, o aluno demonstrou desconhecimento sobre qual circuito interno da CPU atua no estágio EX (a ULA). Ao classificar a 4ª afirmativa como Verdadeira, incorreu em um erro conceitual muito clássico em arquitetura: confundir ganho de *throughput* (vazão de instruções por segundo) com redução no tempo de execução individual (latência de instrução).

Alternativa C (INCORRETA / Distrator): F – V – F – V

- Justificativa do erro: O estudante inverteu completamente a lógica da avaliação das afirmativas. Julgou erroneamente que a instrução I_1 não estaria em WB no ciclo C_5 (afirmação 1) e que as instruções I_4 e I_2 não estariam simultaneamente em ID e MEM (afirmação 3), demonstrando incapacidade de projetar o avanço sequencial das instruções na grade espaço-tempo do pipeline.

Alternativa D (INCORRETA / Distrator): V – V – F – F

- Justificativa do erro: O estudante avaliou corretamente as afirmativas 1, 2 e 4, mas falhou ao avaliar a 3ª afirmativa como Falsa. O aluno pode ter considerado erroneamente que duas instruções não poderiam estar executando ID e MEM ao

mesmo tempo, ignorando que o pipeline possui estruturas físicas separadas (como portas de leitura do banco de registradores e barramentos da memória de dados) preparadas exatamente para permitir esse paralelismo temporal sem conflitos estruturais.

QUESTÃO 8

Alternativa A (CORRETA): As asserções I e II são proposições verdadeiras, e a II é uma justificativa correta da I.

- Justificativa:
  - Asserção I é Verdadeira: O modelo *load/store* é uma das pedras fundamentais do projeto RISC. Ao impedir que instruções aritméticas acedam diretamente à memória (exige-se que operem apenas entre registradores), as instruções passam a ter formatos fixos e comportamentos previsíveis. Isso simplifica o circuito de decodificação e o fluxo do caminho de dados, permitindo a implementação eficiente de pipelines profundos e sobrepostos.
  - Asserção II é Verdadeira: Descreve a Equação de Desempenho do Processador ($Tempo = I_c \times CPI \times \tau$). Embora a abordagem RISC e o modelo *load/store* frequentemente resultem em uma contagem de instruções (I_c) mais elevada em comparação ao CISC para uma mesma rotina, essa desvantagem é compensada pela redução do número médio de ciclos de *clock* por instrução (CPI) e pela possibilidade de elevar a frequência de *clock* (τ menor).
  - Relação de Causalidade é Correta: A Asserção II explica a razão técnica de engenharia pela qual a escolha de projeto descrita na Asserção I (restringir o acesso à memória e adotar o modelo *load/store*) faz sentido no projeto de sistemas: a simplificação do hardware permite reduzir o CPI e o tempo de ciclo a ponto de superar o custo de ter um código com maior número de instruções.

Alternativa B (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante reconhece a veracidade teórica de ambas as afirmações isoladamente, mas falha ao analisar a relação de causa e efeito entre elas. A Asserção II não é uma proposição isolada sobre desempenho; ela é precisamente o fundamento matemático/quantitativo que justifica a decisão arquitetural mencionada na Asserção I. Ignorar essa conexão evidencia que o aluno compreende os conceitos de forma estanque, sem integrar a avaliação de desempenho à tomada de decisão de projeto.

Alternativa C (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante concorda com o modelo *load/store* da Asserção I, mas julga erroneamente a Asserção II como Falsa. Esse erro costuma ocorrer quando o aluno assume erroneamente que "mais instruções executadas" significa *obrigatoriamente* menor desempenho, ignorando a influência decisiva dos parâmetros de CPI e tempo de ciclo de *clock* na equação do tempo total de execução.

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante reconhece a validade da equação do tempo de CPU na Asserção II, mas considera a Asserção I Falsa. O aluno pode ter confundido os conceitos de RISC e CISC, acreditando que o modelo *load/store* pertence às arquiteturas CISC ou que restringir o acesso à memória traria complexidade em vez de simplificação à Unidade de Controle e ao pipeline.

QUESTÃO 9

Alternativa A (CORRETA): 1 – 3 – 4 – 2

- Justificativa: Esta ordem estabelece o fluxo lógico perfeito para mitigar o gargalo mecânico do HDD:
    1. 1 (Agrupamento em Buffer): Primeiramente, as requisições aleatórias precisam ser represadas em uma fila/buffer. Sem o acúmulo temporário, não há conjunto de dados suficiente para realizar qualquer otimização espacial.
    2. 3 (Reordenação por Trilha): Com a fila preenchida, o algoritmo de escalonamento (como SCAN/Elevador) reordena as solicitações em uma sequência varrida sequencialmente por endereço físico de trilha, eliminando movimentos de *seek* de ida e volta aleatórios.
    3. 4 (Posicionamento Mecânico): O braço mecânico se desloca de forma contínua até a trilha e aguarda o alinhamento do setor (*seek time* + latência rotacional otimizada para o próximo setor próximo).
    4. 2 (Transferência de Dados): Por fim, ocorrem a leitura dos setores e a transferência efetiva do payload de dados para a memória principal.

Alternativa B (INCORRETA / Distrator): 3 – 1 – 2 – 4

- Justificativa do erro: O estudante colocou a reordenação (3) antes do agrupamento em buffer (1). Do ponto de vista algorítmico e arquitetural, é impossível reordenar requisições no espaço físico do disco se elas não tiverem sido previamente

acumuladas em um buffer de memória (1). Tentar reordenar sem represamento resultaria em processar cada requisição individualmente à medida que chega, mantendo o padrão aleatório inalterado.

Alternativa C (INCORRETA / Distrator): 1 – 4 – 3 – 2

- Justificativa do erro: O estudante reconheceu a necessidade de represamento (1), mas colocou o posicionamento mecânico (4) antes da reordenação (3). Se o braço do disco se mover imediatamente após o buffer ser preenchido e antes de aplicar o algoritmo de escalonamento, a cabeça de leitura se deslocará para o endereço da primeira requisição recebida (padrão aleatório), invalidando o propósito da reordenação subsequente e desperdiçando tempo de *seek*.

Alternativa D (INCORRETA / Distrator): 4 – 1 – 3 – 2

- Justificativa do erro: O estudante colocou o posicionamento mecânico (4) como primeira etapa. Essa sequência descreve um sistema sem otimização preventiva no software/controlador: o disco faz o movimento mecânico sem reordenação prévia, tenta acumular dados posteriormente e só então reordena o que sobrou. Isso mantém o impacto severo do *seek time* e da latência rotacional para a maioria das requisições, não resolvendo a situação-problema apresentada.

QUESTÃO 10

Alternativa C (CORRETA)

- Justificativa: Esta alternativa atende integralmente ao comando de Conhecimento e Compreensão. O IOPS (Operações de Entrada/Saída por Segundo) quantifica a frequência de requisições concluídas pelo disco. Em cargas de trabalho caracterizadas por acessos pequenos e aleatórios, cada operação exige um novo reposicionamento mecânico. Assim, o tempo total por operação é dominado pelo atraso do deslocamento da cabeça (*seek time*) somado ao tempo de espera para o setor alinhar (*latência rotacional*). Como $IOPS \approx \frac{1}{TempodeAcessoTotal}$, quanto maiores forem esses tempos mecânicos, menor será o IOPS do disco.

Alternativa A (INCORRETA / Distrator Plausível)

- Justificativa do erro: A alternativa troca a definição de *seek time* pela de *latência rotacional*. O *seek time* refere-se ao movimento radial do braço mecânico até a trilha correta, e não à rotação do prato. Além disso, em transferências de grandes

arquivos sequenciais, o braço praticamente não se move após o posicionamento inicial, tornando o tempo de transferência o fator determinante do *throughput*, e não o *seek time*.

Alternativa B (INCORRETA / Distrator Plausível)

- Justificativa do erro: A alternativa troca a definição de *latência rotacional* pela de *seek time*. A latência rotacional é o tempo para o setor girar até a cabeça (atraso angular), e não o deslocamento do braço entre trilhas. Ademais, o volume de dados por segundo em MB/s (*throughput*) depende diretamente da densidade de gravação e da velocidade de rotação no tempo de transferência, e não apenas da latência rotacional de início de operação.

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro: A alternativa atribui ao *throughput* a definição do IOPS (número de requisições concluídas por unidade de tempo). O *throughput* (vazão) mede a taxa de bytes ou megabytes transferidos por segundo ($MB/s = IOPS \times TamanhodoBloco$). Além disso, ele não é independente do tempo de transferência nem da rotação dos pratos, pois velocidades de rotação maiores aumentam a taxa de leitura de dados por segundo.

QUESTÃO 11

Alternativa A (CORRETA): 1 – 4 – 2 – 3

- Justificativa: Esta é a única alternativa que estabelece as associações corretas entre os níveis de RAID e seus mecanismos de resiliência/tolerância a falhas:
    - (1) RAID 0 → 1ª afirmação: No RAID 0 (*striping* sem paridade), os dados são divididos em blocos entre os discos. A perda de uma única unidade corrompe a integridade de todos os arquivos divididos, resultando em perda total e irrecuperável do volume.
    - (4) RAID 3 → 2ª afirmação: O RAID 3 organiza os dados em bytes intercalados e possui um disco dedicado para paridade. Caso um disco falhe (seja de dados ou a própria paridade), os dados podem ser reconstruídos por operação lógica XOR a partir dos discos remanescentes.
    - (2) RAID 1 → 3ª afirmação: O RAID 1 opera por espelhamento. Havendo a falha de um disco, a leitura é direcionada imediatamente para o disco espelhado correspondente, mantendo o volume operacional sem a necessidade de cálculos de reconstrução por paridade.

- (3) RAID 2 → 4ª afirmação: O RAID 2 intercala bits e utiliza múltiplos discos dedicados para armazenar códigos de Hamming (ECC). Se um disco de dados falhar, o código de Hamming identifica a posição exata do bit invertido/com erro e recupera o valor correto.

Alternativa B (INCORRETA / Distrator Plausível)

- Justificativa do erro: A alternativa troca a posição do RAID 2 (3) e do RAID 3 (4) no final da sequência (1 – 3 – 2 – 4). O estudante que escolhe esta opção confunde a reconstrução por paridade em nível de byte (própria do RAID 3) com o uso do código de correção de erros de Hamming (característico do RAID 2). O RAID 2 utiliza uma estrutura complexa de discos de ECC (Hamming), e não um único disco de paridade dedicado como o RAID 3.

Alternativa C (INCORRETA / Distrator Plausível)

- Justificativa do erro: A alternativa associa incorretamente a perda total de dados (1ª afirmação) ao RAID 4 e inverte a lógica do RAID 0 e RAID 1 (4 – 1 – 3 – 2). O estudante comete um erro conceitual grave ao considerar que o RAID 0 teria tolerância a falhas através do disco de paridade (associando-o à 2ª afirmação) e que o RAID 1 resultaria em perda total de dados, demonstrando desconhecimento das definições primárias de *striping* e espelhamento.

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro: A alternativa associa o RAID 2 à perda total de dados na 1ª afirmação e o RAID 1 à 3ª afirmação da sequência (2 – 4 – 1 – 3). O aluno erra ao supor que o RAID 2 não possui capacidade de recuperação (ignorando a função dos discos ECC Hamming) e ao inverter a posição dos níveis RAID 1 e RAID 0 nas afirmações centrais de redundância.

QUESTÃO 12

Alternativa B (CORRETA)

- Justificativa: Esta alternativa completa a afirmação com precisão técnica rigorosa:
  - Combinação Arquitetural (RAID 1+0): No RAID 10, cria-se uma camada de espelhamento (*mirroring*) na base (formando pares idênticos via RAID 1) e, sobre esses pares, aplica-se a distribuição em blocos (*striping* via RAID 0).

- Mínimo de Discos: Requer pelo menos 4 discos (organizados em 2 pares de 2 discos).
- Comportamento diante de Falhas: O arranjo tolera a perda de até 2 discos simultâneos, desde que pertencentes a pares de espelhamento diferentes (ou seja, se o Disco A1 falhar no Par 1 e o Disco B1 falhar no Par 2, os discos A2 e B2 mantêm os dados 100% acessíveis).

Alternativa A (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante confunde a arquitetura RAID 10 com arquiteturas baseadas em paridade (como RAID 3, RAID 4 ou RAID 5). O RAID 10 não utiliza cálculo de paridade lógica (XOR) nem discos dedicados a blocos de paridade; sua tolerância a falhas baseia-se exclusivamente no espelhamento direto de blocos (duplicação física), o que elimina o *overhead* de processamento de paridade nas escritas.

Alternativa C (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante confunde o conceito de RAID aninhado com o mecanismo de um disco de reserva ativa/passiva (*hot spare*). No RAID 10, os quatro discos fazem parte ativa da estrutura de armazenamento lhes atribuída (fornecendo metade da soma das capacidades em espaço útil); o quarto disco não fica ocioso aguardando falhas como uma cópia global passiva.

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante confunde o RAID 10 com um espelhamento simples de 4 vias (que seria um RAID 1 estendido em quadruplicata). Se todos os quatro discos fossem cópias idênticas entre si, a capacidade útil seria de apenas 1 disco (25%), e não haveria o ganho de desempenho do *striping* (RAID 0) característico da combinação do RAID 10.

QUESTÃO 13

Alternativa B (CORRETA)

- Justificativa: Preenche todas as lacunas com absoluta precisão técnica:
    - [I] Páginas: A menor unidade de leitura e escrita programável em uma memória flash NAND é a página (tipicamente de 4 KB a 16 KB).

- [II] Blocos: A operação de apagamento (*erase*) exige tensões elétricas mais elevadas e afeta um grupo inteiro de páginas denominado bloco (composto por várias dezenas de páginas, ex.: 128 a 512 páginas). Não é possível apagar uma única página isoladamente.
- [III] Wear Leveling: É o algoritmo do controlador responsável por redistribuir as operações de escrita de forma homogênea entre os blocos flash, prevenindo que um determinado bloco atinja o limite máximo de ciclos P/E (*Program/Erase*) antes dos demais.
- [IV] TRIM: É a instrução enviada pelo sistema operacional ao SSD (via SATA/NVMe) informando quais páginas contêm dados que não são mais válidos no sistema de arquivos, permitindo que a coletora de lixo (*garbage collection*) recicle o bloco antecipadamente.

Alternativa A (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante inverteu as unidades de granularidade da memória flash (trocou páginas por blocos nas lacunas I e II) e também inverteu as funções dos recursos de software e firmware (trocou TRIM por wear leveling nas lacunas III e IV). A gravação ocorre em nível de página, e não de bloco, assim como o *wear leveling* é o mecanismo de balanceamento de desgaste, não o comando de notificação de exclusão.

Alternativa C (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante confundiu os conceitos de organização geométrica dos discos magnéticos (HDDs — setores e trilhas) com a estrutura interna da memória flash de estado sólido (SSDs — páginas e blocos). Embora tenha acertado os conceitos de *wear leveling* e *TRIM* nas lacunas III e IV, a aplicação de terminologia mecânica (setores/trilhas) na memória semicondutora incorre em erro conceitual grave.

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante acertou a hierarquia física de leitura e apagamento (páginas na lacuna I e blocos na lacuna II), mas trocou a ordem funcional da lacuna III com a lacuna IV. A alternativa atribui incorretamente ao comando *TRIM* a função de distribuir escritas uniformemente e ao *wear leveling* a função de informar páginas excluídas, trocando o papel do algoritmo do controlador pelo comando enviado pelo sistema operacional.

QUESTÃO 14

Alternativa B (GABARITO / Afirmativa INCORRETA)

- Justificativa do Gabarito: Como a questão solicita assinalar a proposição INCORRETA, a alternativa B é a resposta esperada. Ela afirma erroneamente que habilitar um serviço de compartilhamento de arquivos em nível de software transfigura a conexão física de um servidor em uma SAN (Storage Area Network). Uma SAN é uma rede dedicada de alta velocidade (como Fibre Channel ou iSCSI) projetada para transferir blocos de dados brutos entre múltiplos servidores e unidades de armazenamento consolidadas. O mero compartilhamento de arquivos via rede Ethernet comum (NAS/SMB) operado pelo sistema operacional do host não altera a topologia de hardware do DAS subjacente.

Alternativa A (Afirmativa VERDADEIRA / Distrator Incorreto)

- Justificativa do erro do distrator: Esta afirmativa está tecnicamente correta (verdadeira) do ponto de vista conceitual: o método de acoplamento físico do disco com a placa-mãe/controladora via barramento interno (SATA/SAS/NVMe) define o hardware como DAS (*Direct-Attached Storage*), independentemente de quais programas ou serviços de rede estejam rodando no sistema operacional do computador. Por ser uma afirmação verdadeira, não atende ao comando que busca a opção *incorreta*.

Alternativa C (Afirmativa VERDADEIRA / Distrator Incorreto)

- Justificativa do erro do distrator: Esta afirmativa está tecnicamente correta (verdadeira): descreve de forma precisa a separação de camadas arquiteturais. Os clientes na rede enxergam requisições no nível de arquivos (camada de aplicação/rede através dos protocolos SMB/CIFS ou NFS), e o sistema operacional do servidor funciona como a entidade que processa essa solicitação de alto nível e a converte em operações de leitura/escrita de blocos gravados no barramento local DAS.

Alternativa D (Afirmativa VERDADEIRA / Distrator Incorreto)

- Justificativa do erro do distrator: Esta afirmativa está tecnicamente correta (verdadeira): reforça que disponibilizar compartilhamentos em rede é uma função de software e serviços do sistema operacional, o que não altera o barramento físico, o cabeamento interno ou a controladora de armazenamento ligada diretamente ao chassi do computador. Por ser verdadeira, não atende ao comando de identificação da afirmativa incorreta.

QUESTÃO 15

Alternativa A (CORRETA): V – F – V – F

- Justificativa da Sequência:
    - 1ª Afirmativa (VERDADEIRA): O NAS é a solução projetada especificamente para compartilhamento de dados em nível de arquivo. Ele expõe a hierarquia de pastas por meio dos protocolos SMB (Windows) e NFS (Linux), abstraindo o acesso em nível de bloco e permitindo ao sistema operacional do NAS gerenciar permissões de usuários e grupos.
    - 2ª Afirmativa (FALSA): O sistema de arquivos reside no próprio dispositivo NAS e é gerenciado por seu sistema operacional interno. As estações de trabalho remotas não formatam nem gerenciam o sistema de arquivos do NAS; elas apenas enviam solicitações de arquivo via rede através do protocolo de compartilhamento (SMB/NFS).
    - 3ª Afirmativa (VERDADEIRA): O arranjo RAID (ex.: RAID 5 ou RAID 10) é configurado na camada de hardware/firmware interna do NAS para garantir redundância física. Para as estações clientes da rede, essa estrutura subjacente é transparente, mantendo a forma padrão de acesso aos compartilhamentos.
    - 4ª Afirmativa (FALSA): A afirmação descreve incorretamente o funcionamento do NAS atribuindo-lhe características de uma SAN. O NAS trabalha justamente no nível de arquivos e diretórios (sendo capaz de processar permissões e identidades de usuários), enquanto a transferência baseada estritamente em blocos brutos é característica das SANs (Storage Area Networks).

Alternativa B (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante marca a 2ª afirmativa como Verdadeira e a 3ª como Falsa (V – V – F – F). Ele comete um duplo erro conceitual: acredita que o cliente precisa formatar remotamente o volume (confundindo o comportamento do NAS com o anexo de um disco virtual bruto iSCSI/SAN) e supõe erroneamente que aplicar RAID no NAS alteraria ou comprometeria o acesso dos protocolos de arquivos da rede.

Alternativa C (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante inverte completamente o julgamento de todas as afirmativas (F – V – F – V). O erro demonstra confusão total entre os papéis das arquiteturas NAS (acesso em nível de arquivo, sistema de arquivos no servidor) e SAN (acesso em nível de bloco bruto, sistema de arquivos formatado pelo cliente).

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro: O estudante marca a 1ª afirmativa como Falsa e a 4ª como Verdadeira (F – F – V – V). Ele erra ao julgar que o NAS não é adequado para compartilhamento de arquivos e ao afirmar que ele opera exclusivamente em nível de blocos brutos, demonstrando incompreensão sobre a definição elementar e a finalidade prática de um servidor NAS.

QUESTÃO 16

Alternativa A (CORRETA): 3 – 2 – 4 – 1

- Justificativa: Esta sequência descreve rigorosamente o fluxo de execução descendente através das camadas da arquitetura SAN:
    1. 3 (Solicitação da Aplicação): A operação inicia no host, onde a aplicação requisita a gravação e o sistema operacional do servidor converte a operação do seu sistema de arquivos em comandos de blocos brutos (SCSI) direcionados a uma LUN.
    2. 2 (Encapsulamento de Protocolo SAN): A interface de rede do host (HBA / NIC) recebe esses comandos de bloco e os encapsula no protocolo de transporte da SAN (Fibre Channel ou iSCSI sobre TCP/IP).
    3. 4 (Tráfego no Switch SAN): Os quadros encapsulados são transmitidos fisicamente pela rede SAN dedicada (através dos switches de SAN/Fibre Channel/iSCSI) até chegarem à controladora do *array*.
    4. 1 (Formatos e Escrita Física): A controladora do armazenamento recebe a solicitação de blocos e grava os dados nos discos físicos subjacentes.

Alternativa B (INCORRETA / Distrator Plausível): 2 – 3 – 1 – 4

- Justificativa do erro: O estudante coloca o encapsulamento de protocolo (2) antes da geração do comando de blocos pelo sistema operacional (3). Do ponto de vista conceitual e de arquitetura de software/hardware, a placa de rede não pode encapsular comandos de bloco que ainda não foram gerados pelo sistema operacional do host.

Alternativa C (INCORRETA / Distrator Plausível): 3 – 4 – 2 – 1

- Justificativa do erro: O estudante reconhece que a solicitação inicia no host (3), mas coloca o tráfego nos switches da rede (4) antes do encapsulamento do protocolo na

placa do host (2). A transmissão pelos switches da SAN não pode ocorrer antes que a interface de rede do host embale os comandos em nível de bloco no protocolo de transporte de armazenamento (iSCSI/FC).

Alternativa D (INCORRETA / Distrator Plausível): 4 – 3 – 1 – 2

- Justificativa do erro: O estudante coloca o tráfego na rede SAN (4) como ponto de partida e o encapsulamento no final (2). Essa ordenação demonstra uma inversão total da direção da comunicação cliente-servidor em uma rede de armazenamento, iniciando pelo meio de transmissão antes mesmo do host originar a requisição de blocos.

BÔNUS: QUESTÕES DO MATERIAL REFORMULADAS

QUESTÃO REFORMULADA 1

Alternativa A (CORRETA): I e III, apenas.

- Justificativa da Alternativa Correta:
  - Item I (VERDADEIRO): No modelo *load/store*, nenhuma instrução de cálculo operacional (como ADD ou SUB) pode acessar a memória RAM diretamente. Isso garante que o estágio de execução da ULA (*EX*) funcione com latência uniforme operando exclusivamente sobre o banco de registradores, enquanto os acessos à memória ficam estritamente isolados no estágio *MEM* por meio das instruções LOAD e STORE.
  - Item III (VERDADEIRO): A variabilidade de tamanho e ciclos das instruções CISC dificulta o alinhamento de estágios do *pipeline*. Processadores CISC modernos (como a família Intel x86) superam essa limitação decodificando as instruções complexas em micro-operações (μops) simples e homogêneas, combinando a flexibilidade da ISA CISC no software com a eficiência de um *pipeline* RISC no hardware.

Alternativa B (INCORRETA / Distrator Plausível)

- Justificativa do erro do distrator: Considera o Item II como correto. O Item II é FALSO porque o *forwarding* (encaminhamento) conecta a saída dos registradores de *pipeline* (ex: *EX/MEM*) de volta às entradas da ULA para resolver hazards de dados (dependências de dados do tipo *Read-After-Write* ou RAW). Para solucionar hazards de controle causados por desvios condicionais, utilizam-se técnicas como predição de desvio (*branch prediction*), *delayed branch* ou o descarte/liberação do *pipeline* (*flushing*).

Alternativa C (INCORRETA / Distrator Plausível)

- Justificativa do erro do distrator: Considera os Itens II e IV como corretos. Além de errar na classificação do Item II (conforme explicado na Alternativa B), considera o Item IV FALSO como verdadeiro. O *pipelining* divide o tempo de ciclo do relógio e permite executar múltiplas instruções simultaneamente em estágios diferentes, aumentando a vazão (*throughput*). No entanto, a latência individual de uma única instrução do início ao fim não é reduzida — na verdade, devido à adição de registradores de *pipeline* e pequenos atrasos de *overhead*, a latência de uma instrução isolada pode permanecer igual ou sofrer um ligeiro aumento.

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro do distrator: Aceita o Item IV como correto no conjunto de afirmativas. O estudante que assinala esta opção comete o equívoco conceitual clássico de confundir a métrica de *throughput* (instruções concluídas por unidade de tempo) com a latência de execução individual de uma instrução.

QUESTÃO REFORMULADA 2

Alternativa C (CORRETA): I, III e IV, apenas.

- Justificativa da Alternativa Correta:
  - Item I (VERDADEIRO): O início de todo ciclo de busca exige colocar o endereço de memória apontado pelo PC no registrador MAR, que está conectado diretamente ao barramento físico de endereços da CPU.
  - Item III (VERDADEIRO): O MDR (ou MBR – *Memory Buffer Register*) funciona como a interface e amortecedor de tempo entre o barramento de dados e a CPU, armazenando a instrução ou o operando lido da memória antes que ele seja direcionado ao IR ou aos registradores gerais.
  - Item IV (VERDADEIRO): As instruções de salto condicional modificam a execução linear alterando o conteúdo do registrador PC com o novo endereço de memória (*target*), desde que a condição associada às *flags* seja atendida.

Alternativa A (INCORRETA / Distrator Plausível)

- Justificativa do erro do distrator: Considera o Item II como correto e omite os Itens III e IV. O Item II é FALSO porque o *Instruction Register* (IR) tem como única função armazenar o código de operação (*opcode*) e operandos da instrução atual para ser decodificado pela Unidade de Controle. As *flags* de estado (*Zero*, *Overflow*, *Carry*,

Sign) ficam armazenadas em um registrador dedicado, o Registrador de Estado / PSW (*Program Status Word*) ou EFLAGS.

Alternativa B (INCORRETA / Distrator Plausível)

- Justificativa do erro do distrator: Omite o Item I, julgando-o incorreto. O estudante que assinala esta opção ignora a primeira etapa do ciclo de busca, na qual o PC necessariamente precisa enviar seu conteúdo ao MAR para sinalizar à memória principal qual instrução deve ser lida.

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro do distrator: Inclui o Item II como verdadeiro no conjunto de opções (conforme refutado na Alternativa A). O erro decorre de uma confusão conceitual entre o registrador que armazena a instrução que está sendo decodificada (IR) e o registrador que mantém as condições de resultado das operações da ULA (PSW/EFLAGS).

QUESTÃO REFORMULADA 3

Alternativa A (CORRETA): As asserções I e II são proposições verdadeiras, e a II é uma justificativa correta da I.

- Justificativa da Alternativa Correta:
    - Asserção I (VERDADEIRA): Define com precisão a alocação correta das tecnologias de E/S: o DMA é ideal para o streaming de vídeo de alto débito (*throughput*), e as interrupções de hardware são adequadas para a digitação no teclado.
    - Asserção II (VERDADEIRA e JUSTIFICATIVA VÁLIDA): Apresenta a fundamentação técnica do porquê a escolha na Asserção I está correta. O DMA libera a CPU do fardo de mover byte a byte volumes massivos de arquivo (evitando gargalo na ULA), e as interrupções evitam que a CPU fique presa em um laço de *polling* aguardando uma tecla ser pressionada.

Alternativa B (INCORRETA / Distrator Plausível)

- Justificativa do erro do distrator: O estudante reconhece que ambas as afirmações são tecnicamente verdadeiras, mas falha ao analisar a relação de causalidade entre elas. A Asserção II estabelece exatamente os motivos operacionais (eficiência de

barramento e eliminação de espera ocupada) que tornam obrigatória a decisão arquitetural descrita na Asserção I.

Alternativa C (INCORRETA / Distrator Plausível)

- Justificativa do erro do distrator: Considera a Asserção II como falsa. O estudante que assinala esta opção demonstra desconhecimento sobre o funcionamento básico do DMA (que de fato opera em nível de bloco sem interromper a CPU a cada byte) ou sobre o conceito de interrupção (que elimina a necessidade de *polling*).

Alternativa D (INCORRETA / Distrator Plausível)

- Justificativa do erro do distrator: Considera a Asserção I como falsa. O estudante comete um erro de aplicação ao supor que o teclado deveria usar *polling* ou que a transferência de vídeo do disco poderia ser feita satisfatoriamente via E/S programada pela CPU, ignorando a sobrecarga de processamento que essa escolha causaria.