QUESTÃO 1

Um estudante de Ciência da Computação está analisando a estrutura funcional de um sistema de computação para compreender como as instruções e os dados trafegam e são processados. Para organizar seus estudos, ele elencou quatro conceitos fundamentais da disciplina na **Coluna I** e suas respectivas definições funcionais/características operacionais na **Coluna II**.

Relacione os conceitos da **Coluna I** às suas correspondentes características na **Coluna II**:

Coluna I	**Coluna II**
(1) Arquitetura de Computadores	**(A)** Unidade funcional responsável por realizar operações aritméticas/lógicas e gerenciar o ciclo de busca e execução de instruções.
(2) Organização de Computadores	**(B)** Conceito que define a memória principal compartilhada como o local único para armazenamento de dados e de programas em execução.
(3) Modelo de Von Neumann	**(C)** Conjunto de atributos do sistema visíveis ao programador de linguagem de montagem, tais como o conjunto de instruções e modos de endereçamento.
(4) Unidade Central de Processamento (CPU)	**(D)** Detalhes operacionais e de hardware transparentes ao programador, como barramentos, sinal de clock e tecnologia da memória.

Assinale a alternativa que apresenta a sequência **CORRETA** da associação, de cima para baixo:

A) 1-C, 2-D, 3-B, 4-A

B) 1-D, 2-C, 3-A, 4-B

C) 1-C, 2-A, 3-B, 4-D

D) 1-A, 2-D, 3-C, 4-B

QUESTÃO 2

Dado de Suporte

> *"O desempenho do sistema depende criticamente da taxa na qual os dados podem ser transferidos entre a CPU, a memória e os dispositivos de E/S. O tempo total necessário para completar uma transferência de dados é a soma da latência (o atraso para iniciar a transferência) e do tempo de transmissão propriamente dito (determinado pela largura de banda). Em sistemas com barramento compartilhado submetidos a altas taxas de requisições paralelas, o overhead de arbitragem e a disputa pelo meio físico degradam severamente o tempo médio de resposta, tornando a latência efetiva o principal fator limitante, independentemente da capacidade de pico da largura de banda."*
>
> — **HENNESSY, John L.; PATTERSON, David A.** *Arquitetura de Computadores: Uma Abordagem Quantitativa*. 5. ed. Rio de Janeiro: Elsevier, 2014, p. 382-388.

Um laboratório de processamento de alto desempenho analisa um nó de computação composto por múltiplos núcleos de processamento e dispositivos aceleradores conectados a um barramento compartilhado. Durante a execução de workloads com alto volume de pequenas mensagens concorrentes, a equipe observou uma queda acentuada no rendimento do sistema. O monitoramento registrou as seguintes métricas do caminho de comunicação:

- **Largura de Banda de Pico:** $32GB/s$ (taxa de utilização instantânea ocupando apenas 35% da capacidade máxima).
- **Latência Base de Acesso ao Barramento:** $12ns$ em modo ocioso.
- **Taxa de Concorrência:** 128 requisições simultâneas por ciclo de arbitragem.
- **Latência Efetiva Medida:** $420ns$ sob carga concorrente.

Ao avaliar o comportamento do subsistema de interconexão sob o cenário de carga concorrente apresentado, conclui-se que o gargalo de desempenho observado no sistema ocorre porque...

- **A)** a capacidade teórica do barramento foi saturada devido à baixa largura de banda disponível para transferências paralelas de blocos de dados.
- **B)** o aumento da latência efetiva, provocado pela disputa por recursos e pelo overhead de arbitragem, limita o fluxo contínuo de pequenas requisições.
- **C)** o barramento opera com tempo de resposta insatisfatório decorrente da incompatibilidade entre o clock da memória e a frequência do processador.
- **D)** a latência base de acesso ao barramento em modo ocioso é excessivamente elevada para suportar arquiteturas modernas de processamento.

QUESTÃO 3

Dado de Suporte

"A hierarquia de memória baseia-se na propriedade da localidade das referências. A localidade temporal estabelece que, se um item for referenciado, ele tenderá a ser referenciado novamente em breve. A localidade espacial estabelece que, se um item for referenciado, itens cujos endereços estejam próximos tenderão a ser referenciados em breve. Quando uma aplicação exibe padrões de acesso com alta reuso de dados recentes, a localidade temporal domina; contudo, quando os acessos são aleatórios no espaço de endereçamento, o aumento no tamanho do bloco de cache pode causar poluição de cache, reduzindo a taxa de acertos (hits) e aumentando a penalidade por falha (miss penalty)."

— **PATTERSON, David A.; HENNESSY, John L.** *Organização e Projeto de Computadores: A Interface Hardware/Software*. 5. ed. Rio de Janeiro: Elsevier, 2014, p. 370-376.

Uma equipe de desenvolvimento está otimizando um sistema de banco de dados em memória que executa pesquisas sobre grandes tabelas hash. A análise do perfil de execução revelou que a aplicação realiza um elevado volume de acessos repetidos a um conjunto restrito de chaves (*hotset*), porém os locais de memória dessas chaves estão espalhados de forma aleatória no espaço de endereçamento principal.

Para reduzir o Tempo Médio de Acesso à Memória ($AMAT = TempodeHit + TaxadeMiss \times PenalidadedeMiss$), a equipe analisa quatro propostas de adequação do subsistema de memória cache:

> **I.** Aumentar a capacidade total da memória cache L2/L3 com alta associatividade para explorar a localidade temporal, mantendo o tamanho dos dados do *hotset* retidos na cache e reduzindo falhas de capacidade.
>
> **II.** Incrementar o tamanho das linhas (blocos) de cache para transferir blocos maiores de memória a cada falha, priorizando a exploração da localidade espacial em acessos aleatórios.
>
> **III.** Adotar mapeamento direto na cache L1 para eliminar totalmente a necessidade de algoritmos de substituição e acelerar o tempo de busca em acessos não sequenciais.
>
> **IV.** Reorganizar as estruturas de dados para alinhar os elementos do *hotset* na memória, potencializando o reaproveitamento das linhas de cache e mitigando falhas por conflito.

Considerando os princípios de localidade, o comportamento da hierarquia de memória e o impacto na taxa de acertos e penalidade de falha, avalie as afirmativas feitas pela equipe e assinale a alternativa que apresenta apenas as propostas **CORRETAS** para a solução do problema:

A) I e IV, apenas.

B) I e II, apenas.

C) II e III, apenas.

D) III e IV, apenas.

QUESTÃO 4

Um estudante de Ciência da Computação está analisando a etapa de busca e execução do ciclo de instrução no processador. Ele precisa mapear a função dos registradores de controle no fluxo de dados entre a CPU e a memória principal para garantir a precisão no acompanhamento da execução.

Preencha as lacunas do texto abaixo com a sequência de termos que descreve **corretamente** a atuação de cada registrador:

Durante o ciclo de instrução, o _____ armazena o endereço de memória da próxima instrução a ser buscada. Uma vez buscada da memória, o código binário da instrução é movido para o _____ para decodificação e controle da execução. Simultaneamente, qualquer acesso à memória física requer que a localização de destino seja colocada no _____, enquanto os dados propriamente ditos transferidos de ou para a memória passam pelo _____.

Assinale a alternativa que preenche **correta e respectivamente** as lacunas do texto:

- **A)** PC – IR – MAR – MDR
- **B)** IR – PC – MDR – MAR
- **C)** PC – MAR – IR – MDR
- **D)** MAR – IR – PC – MDR

QUESTÃO 5

Uma equipe de desenvolvimento está projetando o subsistema de entrada/saída de um servidor que recebe pacotes de dados provenientes de um sensor de rede. Os pacotes chegam em intervalos irregulares, mas quando ocorrem, chegam em rajadas (*bursts*) contendo grandes blocos de dados contínuos.

A equipe avalia a eficiência de utilização da CPU sob três estratégias de E/S:

1. **E/S Programada (*Polling*):** Consulta periódica ao registrador de status do periférico via laço ativo.
2. **E/S Dirigida por Interrupção:** O periférico envia um sinal de interrupção à CPU para iniciar o tratamento.
3. **Acesso Direto à Memória (*DMA*):** Um módulo controlador especializado assume a gestão do barramento durante a transferência do bloco.

Considerando a necessidade de otimizar o uso do processador e mitigar a participação direta da CPU na transferência de dados para a memória principal sob a carga descrita, assinale a opção que apresenta a **AVALIAÇÃO CORRETA** sobre qual mecanismo representa a solução mais eficiente e o motivo técnico correspondente:

A) O *Polling* é o mais indicado, pois elimina a necessidade de tratar sinais do barramento ou interrupções, permitindo que a CPU gerencie o momento exato de cada leitura sem *overhead* de contexto.

B) A Interrupção é a solução ideal, pois libera a CPU durante a espera por novos dados e transfere diretamente blocos inteiros para a memória principal sem qualquer interferência do processador.

C) O DMA é o mecanismo mais eficiente, pois assume a transferência direta de blocos de dados entre a memória e o periférico, limitando a intervenção da CPU às etapas de inicialização e término do bloco.

D) A combinação de *Polling* e Interrupção é a melhor abordagem, pois combina a verificação ativamente programada da taxa de transferência com o salvamento automático de registradores na memória.

QUESTÃO 6

Dado de Suporte
"O ciclo de instrução básico é composto pelas etapas de busca, decodificação e execução. Durante a busca, o endereço contido no Contador de Programa (PC) é enviado à memória via Registrador de Endereço de Memória (MAR), e o PC é incrementado para apontar para a instrução subsequente. Na etapa de decodificação, a Unidade de Controle interpreta o código de operação (opcode) contido no Registrador de Instrução (IR) e determina os operandos necessários. Na execução de instruções de desvio condicional (branch), se a condição avaliada pela ULA for verdadeira, o endereço de destino do salto é carregado diretamente no PC, alterando o fluxo sequencial de controle; caso contrário, a execução prossegue normalmente no endereço já incrementado do PC."

— **PATTERSON, David A.; HENNESSY, John L.** *Organização e Projeto de Computadores: A Interface Hardware/Software*. 5. ed. Rio de Janeiro: Elsevier, 2014, p. 248-254.

Considere um trecho de programa em linguagem de montagem armazenado sequencialmente na memória principal a partir do endereço de memória 1000_{10}, onde cada instrução ocupa $4bytes$:

- **Endereço 1000:** LOAD R1, [2000] *(Carrega no registrador R1 o valor contido no endereço de memória 2000)*
- **Endereço 1004:** ADD R1, R2 *(Soma o valor do registrador R2 ao registrador R1, atualizando R1 e os registradores de estado/flags)*

- **Endereço 1008:** BEQ 1020 *(Desvia o fluxo para o endereço 1020 se a flag de Zero estiver ativada — ou seja, se o resultado de R1 + R2 for igual a 0)*
- **Endereço 1012:** STORE R1, [2004] *(Grava o conteúdo de R1 no endereço de memória 2004)*

Sabe-se que, antes da busca da instrução no endereço 1008, o registrador de estado da CPU indica que a condição do desvio foi **satisfeita** ($ZeroFlag = 1$).

Um estudante rastreou o fluxo de dados, a alteração nos registradores (PC, IR, MAR, MDR, registradores de uso geral) e o ciclo de instrução para cada uma das etapas do programa fornecido. Ao analisar o comportamento dos registradores e do fluxo de controle durante a execução do programa, assinale a opção que apresenta uma afirmação **INCORRETA** (falsa) sobre o ciclo de busca-decodificação-execução:

- **A)** Durante a etapa de busca de qualquer uma das instruções do trecho, o PC é incrementado antes de a Unidade de Controle identificar qual é a operação a ser executada no IR.
- **B)** Durante a etapa de execução da instrução LOAD R1, [2000], o registrador MAR recebe o endereço 2000 e o dado retornado da memória passa pelo MDR antes de ser gravado no registrador R1.
- **C)** Durante a etapa de busca da instrução BEQ 1020, o PC é atualizado temporariamente para 1012 antes de ter seu valor alterado para 1020 na etapa de execução do desvio.
- **D)** Durante a etapa de execução da instrução BEQ 1020, a confirmação da flag de Zero faz com que a instrução contida no endereço 1012 seja buscada e decodificada na memória antes de efetivar o salto para 1020.

QUESTÃO 7

Considere o modelo clássico de pipeline RISC de 5 estágios operando em regime permanente (*steady state*) sem interrupções ou bolhas:

1. **IF (*Instruction Fetch*):** Busca da instrução na memória de instruções usando o PC.
2. **ID (*Instruction Decode*):** Decodificação da instrução e leitura dos registradores fonte.
3. **EX (*Execute*):** Operação da ULA ou cálculo de endereço de memória.
4. **MEM (*Memory Access*):** Leitura ou escrita de dados na memória principal/cache.
5. **WB (*Write Back*):** Escrita do resultado final de volta no banco de registradores.

Um estudante de Ciência da Computação está analisando o comportamento do pipeline durante a execução sequencial de quatro instruções independentes (I_1, I_2, I_3, I_4). No quinto ciclo de clock (C_5), o sistema atinge a ocupação total dos seus estágios funcionais.

Avalie se as afirmativas a seguir, referentes ao funcionamento dos estágios do pipeline no ciclo C_5, são **Verdadeiras (V)** ou **Falsas (F)**:

( ) No ciclo C_5, a instrução I_1 encontra-se na etapa de Escrita dos Resultados (**WB**), liberando seu valor retornado para o banco de registradores.

( ) A instrução I_3, estando na etapa de Execução (**EX**), utiliza a ULA para realizar cálculos aritméticos ou computar endereços de memória.

( ) Durante a etapa de Decodificação (**ID**), a instrução I_4 lê o banco de registradores enquanto a instrução I_2 realiza o acesso à memória na etapa **MEM**.

( ) O pipeline reduz o tempo individual de execução (latência) de cada instrução em cinco vezes em comparação com a execução sequencial não-pipelined.

Assinale a alternativa que apresenta a sequência **CORRETA** de preenchimento, de cima para baixo:

A) V – V – V – F

B) V – F – V – V

C) F – V – F – V

D) V – V – F – F

QUESTÃO 8

Uma equipe de engenharia de sistemas está avaliando o desempenho de duas famílias de processadores para integrar um servidor de alto desempenho: uma arquitetura com ISA orientada a CISC e outra orientada a RISC. A equipe analisa o impacto da escolha da ISA sobre o esforço do compilador, a densidade de código e a eficiência de pipeline na execução do mesmo algoritmo.

Analise as duas asserções a seguir e a relação proposta entre elas:

I. Arquiteturas baseadas na filosofia RISC utilizam o modelo *load/store* para restringir o acesso à memória às instruções explícitas de carga (`LOAD`) e escrita (`STORE`), permitindo simplificar o controle da Unidade Central de Processamento e otimizar o paralelismo no pipeline.

PORQUÊ

II. O desempenho global de um sistema computacional depende da interação equilibrada entre o número de instruções executadas, os ciclos por instrução (CPI) e a frequência de

clock, de modo que o aumento do número de instruções gerado por um modelo *load/store* pode ser compensado por um CPI menor e ciclos de *clock* mais curtos.

A respeito dessas asserções, assinale a opção **CORRETA**:

A) As asserções I e II são proposições verdadeiras, e a II é uma justificativa correta da I.

B) As asserções I e II são proposições verdadeiras, mas a II não é uma justificativa correta da I.

C) A asserção I é uma proposição verdadeira, e a II é uma proposição falsa.

D) A asserção I é uma proposição falsa, e a II é uma proposição verdadeira.

QUESTÃO 9

Dado de Suporte

> *"O tempo total de acesso a um disco rígido magnético (HDD) é dominado por componentes mecânicos: o tempo de busca (seek time — movimento da cabeça de leitura/escrita até a trilha desejada) e a latência rotacional (tempo para o setor desejado girar até a cabeça). Em acessos pequenos e aleatórios, o custo mecânico desproporcional por operação reduz o throughput e limita severamente o número de IOPS (Operações de E/S por Segundo). Para otimizar o desempenho sob cargas aleatórias, as requisições devem ser amortecidas e reordenadas pelo sistema operacional ou pelo controlador de disco utilizando algoritmos de escalonamento de E/S (como ELEVATOR/SCAN), transformando saltos desordenados em varreduras contínuas pelas trilhas do disco."*
>
> — **SILBERSCHATZ, Abraham; GALVIN, Peter B.; GAGNE, Greg.** *Sistemas Operacionais com Java*. 8. ed. Rio de Janeiro: LTC, 2012, p. 385-392.

Um servidor de banco de dados transacional executa uma carga de trabalho pesada baseada em milhares de requisições de leitura pequenas e aleatórias espalhadas por diferentes setores de um disco rígido (HDD). O tempo médio de resposta está inaceitável devido ao excesso de deslocamentos do braço mecânico do disco.

A equipe de engenharia decidiu implementar uma estratégia de **escalonamento e agrupamento de E/S em buffer** (*I/O reordering e batching*) no nível do driver de armazenamento para reestruturar o fluxo de requisições e maximizar a vazão (*throughput*) do disco.

Considere as etapas necessárias para processar e otimizar essa carga de trabalho aleatória no subsistema de armazenamento HDD:

1. **Agrupamento em Buffer (*Batching*):** Reter e acumular temporariamente as requisições de E/S recebidas na fila do controlador em vez de enviá-las imediatamente ao disco de forma síncrona.
2. **Transferência de Dados:** Executar a leitura dos setores contíguos na velocidade de rotação do prato e transferir o bloco para a memória principal.
3. **Reordenação por Trilha (*Elevator/SCAN Scheduling*):** Ordenar as requisições acumuladas na fila de acordo com o endereço físico de suas trilhas no prato, em uma única direção de movimento do braço mecânico.
4. **Posicionamento Mecânico (*Seek & Rotation*):** Mover a cabeça de leitura/escrita até a trilha alvo (*seek time*) e aguardar o setor alinhar sob a cabeça (*latência rotacional*).

Assinale a alternativa que apresenta a sequência cronológica e lógica **CORRETA** das etapas para otimizar o tempo de acesso e reduzir o desgaste mecânico sob a carga descrita:

A) 1 – 3 – 4 – 2

B) 3 – 1 – 2 – 4

C) 1 – 4 – 3 – 2

D) 4 – 1 – 3 – 2

QUESTÃO 10

Um analista de infraestrutura está avaliando o relatório de desempenho do subsistema de armazenamento baseado em HDDs de uma empresa. Ele precisa interpretar corretamente as métricas coletadas para identificar se a carga de trabalho atual é limitada pela quantidade de transações por segundo ou pela taxa de transferência de dados bruta.

Com base nos fundamentos das métricas de desempenho de discos rígidos (HDD), assinale a opção que apresenta a **DEFINIÇÃO E RELAÇÃO CORRETA** entre os parâmetros de tempo mecânico e as métricas de vazão e capacidade transacional:

A) O *seek time* é o tempo que o prato do disco leva para girar até o setor desejado, sendo o principal parâmetro que determina a taxa de *throughput* em transferências de grandes arquivos sequenciais.

B) A latência rotacional representa o deslocamento do braço mecânico entre trilhas distantes, sendo o fator dominante na determinação do volume de dados em MB/s transferidos por segundo.

C) O IOPS mede a quantidade de operações de leitura/escrita realizadas por segundo, sendo fortemente impactado pela soma do *seek time* e da latência rotacional em cargas de acessos aleatórios.

D) O *throughput* expressa o número total de requisições concluídas por unidade de tempo, sendo independente do tempo de transferência dos dados e da taxa de rotação dos pratos magnéticos.

QUESTÃO 11

Uma equipe de arquitetura de infraestrutura de TI precisa selecionar uma configuração RAID para um banco de dados corporativo. Durante a fase de avaliação de risco, os engenheiros realizaram testes simulando a **perda súbita de uma única unidade de disco rígido** nas configurações RAID 0, RAID 1, RAID 2 e RAID 3 para mapear o comportamento e o impacto em cada arranjo.

Associe os **Níveis RAID** da Coluna 1 aos seus respectivos **Comportamentos/Impactos diante da Falha de um Único Disco** descritos na Coluna 2:

Coluna 1 — Nível RAID

(1) RAID 0

(2) RAID 1

(3) RAID 2

(4) RAID 3

Coluna 2 — Comportamento diante da falha de 1 disco

( ) O volume sofre indisponibilidade e perda total de dados, pois não possui redundância para reconstruir o bloco fracionado (*striped*).

( ) O volume permanece funcional e os dados perdidos no disco com falha são reconstruídos em tempo real a partir dos bits do disco de paridade dedicado.

( ) O volume continua totalmente operacional lendo a cópia idêntica contida no disco espelhado sem degradação na reconstrução por paridade.

( ) O volume identifica o bit com erro e restaura o dado diretamente através dos discos dedicados ao código de Hamming (ECC).

Assinale a opção que apresenta a sequência **CORRETA** de associação, de cima para baixo:

A) 1 – 4 – 2 – 3

B) 1 – 3 – 2 – 4

C) 4 – 1 – 3 – 2

D) 2 – 4 – 1 – 3

QUESTÃO 12

Dado de Suporte

> *"O RAID 10 (ou RAID 1+0) é uma arquitetura aninhada (composta) que combina as características de desempenho do RAID 0 (striping) com a tolerância a falhas do RAID 1 (mirroring). Nessa estrutura, cria-se primeiramente um conjunto de sub-arranjos espelhados (pares RAID 1) sobre os quais é aplicada a divisão de dados em nível de bloco (striping do RAID 0). Essa organização exige um número mínimo de quatro discos e oferece alta disponibilidade: o arranjo suporta a falha simultânea de múltiplos discos, desde que nenhum par espelhado perca ambas as suas unidades. Além disso, por não demandar o cálculo em tempo real de códigos de paridade (como nos níveis RAID 5 ou RAID 6), o RAID 10 mantém altíssimo desempenho em operações de escrita."*
>
> — **PATTERSON, David A.; HENNESSY, John L.** *Organização e Projeto de Computadores: A Interface Hardware/Software*. 5. ed. Rio de Janeiro: Elsevier, 2014, p. 532-536.

Uma empresa de processamento de pagamentos está projetando o sistema de armazenamento para seu banco de dados transacional primário. A equipe de engenharia exige alta vazão em operações de escrita, baixo tempo de latência e resiliência contra falhas mecânicas. Para atender a esses requisitos, os arquitetos optaram por implementar uma solução de armazenamento baseada na arquitetura **RAID 10** utilizando um grupo inicial de quatro unidades de discos rígidos de mesma capacidade.

Em uma arquitetura RAID 10 configurada com um número mínimo de quatro discos, a integração entre as estratégias de redundância e desempenho ocorre quando...

A) os dados são divididos em blocos entre dois grupos primários e, em seguida, cada grupo é protegido pela gravação de um bloco de paridade dedicado em um disco reserva.

B) as unidades são organizadas em dois pares espelhados (RAID 1) internos e os blocos de dados são distribuídos (RAID 0) entre esses dois pares, tolerando a falha de até dois discos de pares distintos.

C) as informações são distribuídas aleatoriamente em três unidades de armazenamento e o quarto disco é mantido como cópia global em *standby* passivo para reconstrução automática.

D) o volume realiza o espelhamento contínuo do bloco completo sobre todas as quatro unidades de forma simultânea, garantindo a sobrevivência do sistema se três discos falharem juntos.

QUESTÃO 13

Um estudante de Ciência da Computação está analisando os subsistemas de armazenamento de dois servidores de banco de dados. Ele observa que, enquanto o HDD sofre com grandes atrasos em acessos aleatórios devido aos componentes mecânicos, o SSD mantém alta taxa de IOPS e baixíssima latência. Para consolidar seu relatório de arquitetura de hardware, o estudante precisa preencher corretamente a síntese conceitual sobre o funcionamento da memória flash NAND do SSD.

Preencha as lacunas do texto a seguir com os termos adequados:

> "Ao contrário do HDD, o SSD não possui partes móveis e utiliza memória flash NAND. Suas operações de leitura e escrita ocorrem na unidade de **[I]**, enquanto a operação de apagamento é realizada obrigatoriamente na escala de **[II]**. Para evitar o desgaste prematuro das células de memória, o controlador aplica o **[III]**, distribuindo as gravadas de forma uniforme pelo dispositivo, ao passo que o comando **[IV]** informa antecipadamente ao SSD quais páginas contêm dados excluídos."

Assinale a opção que apresenta a sequência de termos que preenche **CORRETAMENTE** as lacunas **I, II, III e IV**:

A) I: blocos — II: páginas — III: TRIM — IV: wear leveling

B) I: páginas — II: blocos — III: wear leveling — IV: TRIM

C) I: setores — II: trilhas — III: wear leveling — IV: TRIM

D) I: páginas — II: blocos — III: TRIM — IV: wear leveling

QUESTÃO 14

Uma empresa possui um servidor corporativo rodando um sistema operacional de rede, onde os discos rígidos estão conectados diretamente aos canais SAS internos do chassi do servidor. A equipe de TI habilitou o serviço de compartilhamento de arquivos (utilizando o protocolo SMB) para permitir que colaboradores remotos acessem e salvem seus documentos através da rede local Ethernet.

Durante uma auditoria de arquitetura de TI, os analistas discutiram se o uso desse serviço de compartilhamento altera a taxonomia básica do armazenamento diretamente conectado àquela máquina.

Considerando a topologia de conexão entre o servidor e seus dispositivos físicos de armazenamento sob a perspectiva da arquitetura de hardware, assinale a opção que apresenta a afirmação **INCORRETA**:

A) A arquitetura física de armazenamento primário conectada ao servidor continua sendo classificada como DAS, uma vez que os discos permanecem acoplados diretamente ao barramento local do chassi.

B) A exportação de compartilhamentos via rede pelo sistema operacional transforma o armazenamento físico local do servidor em uma topologia SAN (Storage Area Network) dedicada em nível de bloco.

C) Os usuários da rede interagem com uma abstração de protocolo de arquivos (SMB/NFS), enquanto o sistema operacional do servidor traduz essas requisições em comandos de bloco para o barramento DAS.

D) A disponibilização dos dados pela rede Ethernet constitui uma camada de serviço de arquivos no nível de software, sem modificar o vínculo físico e direto existente entre o controlador e as unidades de disco.

QUESTÃO 15

Dado de Suporte

> *"A arquitetura de armazenamento dedicado à rede (NAS — Network-Attached Storage) consiste em um dispositivo autônomo conectado a uma rede de computadores que oferece serviços de armazenamento de dados em nível de arquivo para outros dispositivos na rede. Diferente de uma SAN (Storage Area Network), que disponibiliza blocos brutos via rede de alta velocidade, o NAS possui seu próprio sistema operacional especializado e seu próprio sistema de arquivos local. Ele traduz requisições de alto nível enviadas por protocolos de compartilhamento de arquivos — como SMB/CIFS (utilizado nativamente em ambientes Windows) e NFS (padrão em ambientes Unix/Linux) — em operações locais de E/S. O NAS gerencia o controle de acesso de usuários e permissões diretamente no sistema de arquivos, frequentemente combinando arranjos RAID para garantir alta disponibilidade e redundância técnica."*
>
> — **TANENBAUM, Andrew S.; BOS, Herbert.** *Sistemas Operacionais Modernos*. 4. ed. São Paulo: Pearson Education do Brasil, 2016, p. 302-306.

Uma empresa em expansão necessita de uma solução de armazenamento para centralizar milhares de documentos e projetos colaborativos acessados simultaneamente por estações de trabalho heterogêneas (Windows e Linux) conectadas à rede local (LAN). A solução deve permitir a atribuição rigorosa de permissões por grupo de usuários, garantir resiliência contra a falha física de discos rígidos e ser facilmente gerenciada sem a complexidade de implantar uma infraestrutura dedicada de rede por fibra óptica.

Com base nos requisitos da empresa e nos fundamentos teóricos sobre arquiteturas de armazenamento, analise as afirmativas a seguir e classifique-as como **Verdadeiras (V)** ou **Falsas (F)**:

( ) A implementação de um dispositivo NAS atende aos requisitos de compartilhamento de arquivos ao abstrair a manipulação de blocos brutos e expor dados via protocolos SMB e NFS, permitindo o gerenciamento nativo de usuários e controle de permissões.

( ) A arquitetura NAS exige que cada estação de trabalho cliente formate o volume remoto utilizando seu próprio sistema de arquivos local (como NTFS ou ext4) para habilitar o controle de permissões de acesso.

( ) A utilização de um arranjo RAID interno no dispositivo NAS adiciona tolerância a falhas físicas de discos sem alterar a forma como os clientes da rede acessam e compartilham os arquivos por meio do protocolo de rede.

( ) O NAS opera no nível de transferência de blocos brutos de dados via rede, sendo incapaz de interpretar hierarquias de diretórios e políticas de permissões de usuários diretamente no dispositivo.

Assinale a opção que apresenta a sequência **CORRETA** de classificação, de cima para baixo:

A) V – F – V – F

B) V – V – F – F

C) F – V – F – V

D) F – F – V – V

QUESTÃO 16

Um servidor de banco de dados corporativo está conectado a um *array* de armazenamento consolidado por meio de uma rede SAN (Storage Area Network) baseada no protocolo iSCSI. Um estudante de Ciência da Computação precisa mapear a sequência lógica e hierárquica percorrida por uma solicitação de escrita efetuada por uma aplicação, desde a geração do comando no nível de software até a persistência física no dispositivo de armazenamento.

Ordene as etapas a seguir na sequência cronológica e funcional **CORRETA** em que uma operação de escrita é processada em uma arquitetura SAN:

1. **Formatos e Escrita Física:** O controlador do *array* de armazenamento recebe a requisição de blocos, traduz a LUN lógica para a geometria física dos discos e efetua a gravação.
2. **Encapsulamento de Protocolo de Rede SAN:** A placa de interface do host (HBA ou NIC iSCSI) encapsula os comandos de bloco nos quadros do protocolo de transporte de rede (iSCSI ou Fibre Channel).
3. **Solicitação da Aplicação:** A aplicação em execução no servidor requisita a gravação de um conjunto de dados e o sistema operacional local traduz essa

chamada no seu sistema de arquivos em comandos de endereçamento de **blocos brutos (LUN)**.

4. **Tráfego no Switch SAN:** O pacote contendo a solicitação em nível de bloco trafega através dos switches da infraestrutura dedicada de rede até alcançar a porta do controlador do armazenamento.

Assinale a opção que apresenta a sequência **CORRETA** das etapas:

A) 3 – 2 – 4 – 1

B) 2 – 3 – 1 – 4

C) 3 – 4 – 2 – 1

D) 4 – 3 – 1 – 2

BÔNUS: QUESTÕES DO MATERIAL REFORMULADAS

QUESTÃO REFORMULADA 1

Durante a etapa de especificação técnica do núcleo de um novo processador, uma equipe de engenheiros de computação precisa analisar os impactos que as decisões da arquitetura do conjunto de instruções (ISA) e os mecanismos de resolução de conflitos (*hazards*) causam no comportamento do *pipeline* de execução e nas métricas globais de desempenho (latência versus vazão).

Com base nos fundamentos de microarquitetura, análise de hazards e paralelismo em nível de instrução, avalie as afirmativas a seguir:

I. O modelo *load/store*, característico de arquiteturas predominantemente RISC, simplifica o projeto dos estágios do *pipeline*, pois restringe as operações aritméticas e lógicas aos registradores internos, isolando os acessos à memória em instruções específicas.

II. O uso da técnica de *forwarding* (ou encaminhamento) é uma solução voltada para solucionar *hazards* de controle causados por desvios condicionais imprevistos, evitando o descarte do trabalho especulativo.

III. Arquiteturas CISC com instruções de múltiplos ciclos e formatos variáveis enfrentam maior complexidade no projeto de *pipelines*, motivo pelo qual muitos processadores CISC modernos traduzem instruções complexas em operações internas mais simples e regulares (micro-operações).

IV. O ganho de desempenho obtido pelo uso de um *pipeline* ideal de 5 estágios reflete-se primariamente na redução drástica da latência individual de cada instrução isolada.

É **CORRETO** o que se afirma em:

- **A)** I e III, apenas.
- **B)** I e II, apenas.
- **C)** II e IV, apenas.
- **D)** I, III e IV, apenas.

QUESTÃO REFORMULADA 2

Um estudante de Ciência da Computação está analisando a simulação do caminho de dados de uma CPU von Neumann clássica no momento em que ela executa a instrução de desvio condicional `JZ target` (*Jump if Zero*). Ele deve acompanhar o fluxo de sinais e a transferência de dados entre os registradores internos durante as fases de busca e atualização do fluxo de controle.

Com base na dinâmica de transferência entre registradores e no ciclo de processamento de instruções de desvio condicional, avalie as afirmativas a seguir:

I. Na etapa de busca (*fetch*), a CPU copia o valor do *Program Counter* (PC) para o *Memory Address Register* (MAR) a fim de indicar ao barramento de endereços a posição de memória a ser lida.

II. O resultado da instrução em processamento permanece retido dentro do *Instruction Register* (IR), registrador encarregado de armazenar também as *flags* de estado como *Zero*, *Overflow* e *Carry*.

III. O *Memory Data Register* (MDR) armazena temporariamente a instrução ou dado lido da memória RAM antes de seu encaminhamento interno para os registradores de trabalho da CPU.

IV. Se a condição do desvio for satisfeita (ex.: *flag Zero* ativa), o endereço de destino (*target*) é carregado no *Program Counter* (PC), alterando a sequência normal de execução do programa.

É **CORRETO** o que se afirma em:

A) I e II, apenas.

B) III e IV, apenas.

C) I, III e IV, apenas.

D) II, III e IV, apenas.

QUESTÃO REFORMULADA 3

Um sistema computacional dedicado ao processamento de vídeo em tempo real precisa ler continuamente grandes volumes de dados (fluxos de vídeo em resolução 4K) armazenados no disco e transferi-los para a memória RAM. Simultaneamente, o sistema deve responder a comandos curtos, esporádicos e imprevisíveis enviados pelo usuário por meio de um teclado.

Considerando a adequação dos mecanismos de Entrada e Saída (E/S) às características operacionais de cada periférico, avalie as asserções a seguir e a relação proposta entre elas:

I. A transferência dos blocos contínuos de vídeo do disco para a memória RAM deve ser delegada a um controlador de DMA (*Direct Memory Access*), enquanto a captura das teclas digitadas no teclado deve ser tratada por meio de interrupções de hardware.

PORQUE

II. O DMA transfere blocos massivos de dados diretamente entre o periférico e a memória sem intervir na CPU instrução por instrução, enquanto o mecanismo de interrupções trata eventos assíncronos e de baixa frequência sem desperdiçar ciclos de processamento em *polling* (espera ocupada).

A respeito dessas asserções, assinale a opção **CORRETA**:

A) As asserções I e II são proposições verdadeiras, e a II é uma justificativa correta da I.

B) As asserções I e II são proposições verdadeiras, mas a II não é uma justificativa da I.

C) A asserção I é uma proposição verdadeira, e a II é uma proposição falsa.

D) A asserção I é uma proposição falsa, e a II é uma proposição verdadeira.