BÁO CÁO THỰC HÀNH LAB 1

Môn Điều khiển tự động - CE212.R11

Họ và tên sinh viên: Nguyễn Phạm Thiên Ân
MSSV: 23520015

1. Cấu hình sử dụng

Thành phần	Thông số
Vi điều khiển	NodeMCU-32S (ESP32)
Môi trường phát triển	PlatformIO trên VS Code chạy Ubuntu 20.04 và framework Arduino (platform espressif32)
Phiên bản Arduino-ESP32 core	Không được ghi lại trong repo do platformio.ini không cố định phiên bản
Cảm biến	Biến trở mắc phân áp: hai chân ngoài nối 3V3 và GND còn chân giữa nối GPIO34 (ADC1_CH6)
ADC	Độ phân giải 12 bit (0 – 4095) và suy giảm 11 dB
Timer	Tần số đếm 1 MHz (1 tick = 1 µs) và alarm tự nạp lại sau mỗi 10 000 tick
Truyền dữ liệu	UART 115200 baud lên PC
Thời lượng ghi	30 s tương ứng 3001 mẫu

2. Phương pháp đo

Mỗi mẫu mang hai mốc thời gian lấy trên đồng hồ micros() của ESP32.

- Mốc thứ nhất t_{isr} được ghi ngay khi vào ngắt.
- Mốc thứ hai t_{read} được ghi ngay sau khi chuyển đổi ADC hoàn tất.

Bên cạnh đó số thứ tự seq tăng liên tục theo từng ngắt nên mọi khe hở trong seq đều cho biết có mẫu bị mất.

Toàn bộ mốc thời gian được lấy trên ESP32 thay vì trên PC vì độ trễ của đường USB-Serial và bộ lập lịch của Linux dao động lớn hơn nhiều so với jitter cần đo. Do đó các đại lượng dưới đây phản ánh đúng hành vi định thời của firmware.

Ký hiệu	Định nghĩa	Ý nghĩa
T_k	$t_{isr}[k] - t_{isr}[k-1]$	Chu kỳ lấy mẫu thực tế
Jitter đỉnh-đỉnh	$\max(T_k) - \min(T_k)$	Dao động lớn nhất của chu kỳ
Jitter RMS	Độ lệch chuẩn của T_k	Dao động điển hình của chu kỳ
TIE	$(t_{isr}[k] - t_{isr}[0]) - k \cdot T_{nom}$ sau khi	Độ lệch tích lũy so với lưới thời gian lý

Ký hiệu	Định nghĩa	Ý nghĩa
	loại xu hướng tuyến tính	tưởng
L_k	$t_{read}[k] - t_{isr}[k]$	Độ trễ từ lúc ngắt đến khi có giá trị ADC
Mất mẫu	$\Sigma(seq[k] - seq[k-1] - 1)$	Số ngắt không đến được PC

3. Kết quả đo

3.1. Tổng quan

- Số mẫu thu được là 3001 trong thời gian ghi 30,000 s.
- Tần số danh nghĩa là 100,000 Hz và tần số hiệu dụng theo đồng hồ ESP32 là 100,0000 Hz.
- Số mẫu bị mất là 0.
- Độ lệch tần số tuyến tính ước lượng là −0,0000 µs/mẫu (−0,0 ppm).

3.2. Bảng thống kê

Đại lượng (µs)	N	Trung bình	Độ lệch chuẩn	Min	Max	P99
Chu kỳ T_k	3000	10 000,00	0,22	9 988	10 000	10 000
$\lvert T_k - T_{nom}\rvert$	3000	0,00	0,22	0	12	0
Độ trễ L_k (ISR → ADC xong)	3001	217,07	3,87	217	429	217

- Jitter đỉnh-đỉnh của chu kỳ là 12 µs.
- Jitter RMS của chu kỳ là 0,22 µs.
- TIE sau khi loại xu hướng có RMS 0,22 µs và |TIE| lớn nhất 12,0 µs.


3.3. Phân bố chi tiết

Khi kiểm tra trực tiếp file data.csv thì 2999 trên 3000 chu kỳ có giá trị đúng bằng 10 000 µs và chỉ duy nhất chu kỳ đầu tiên T_1 bằng 9 988 µs. Tương tự 2999 trên 3001 mẫu có độ trễ đúng bằng 217 µs và chỉ hai mẫu đầu tiên khác biệt với L_0 = 429 µs và L_1 = 225 µs.

Đại lượng	Giá trị	Số lần xuất hiện	Vị trí
Chu kỳ T_k (µs)	10 000	2999	Mọi chu kỳ từ k = 2 trở đi
	9 988	1	Chu kỳ đầu tiên (k = 1)
Độ trễ L_k (µs)	217	2999	Mọi mẫu từ seq = 2 trở đi
	429	1	seq = 0
	225	1	seq = 1


⇒ Nếu loại bỏ pha khởi động thì độ lệch chuẩn của T_k bằng 0 µs và độ trễ trung bình bằng 217,00 µs. Đồng thời khoảng cách giữa hai mốc t_{read} liên tiếp cũng bằng đúng 10 000 µs ở 2998 trên 3000 khoảng nên thời điểm ADC thực sự lấy mẫu cũng cách đều nhau.

3.4. Đồ thị



Hình 1. Tín hiệu biến trở theo thời gian ở f_s = 100 Hz

Hình 1 cho thấy tín hiệu thay đổi liên tục và mượt theo thao tác vặn biến trở và quét hết dải từ 0 đến 4095. Do đó dữ liệu ghi được đủ liên tục để dùng cho phân tích định thời.



Hình 2. Chu kỳ T_k cùng phân bố jitter và phân bố độ trễ

Hình 2 xác nhận kết quả ở mục 4.3 vì chuỗi T_k nằm trên đường danh nghĩa 10 000 µs và chỉ có một điểm lệch ở k ≈ 0. Đồng thời cả hai histogram đều tập trung gần như toàn bộ vào một cột duy nhất tại 0 µs (jitter) và 217 µs (độ trễ).

4. Nhận xét

4.1. Chu kỳ lấy mẫu và jitter

- Chu kỳ trung bình 10 000,00 µs trùng với T_{nom} và tần số hiệu dụng đạt 100,0000 Hz.
- Jitter đỉnh-đỉnh 12 µs chỉ chiếm 0,12 % chu kỳ nhưng toàn bộ giá trị này đến từ duy nhất chu kỳ đầu tiên ngay sau khi Timer khởi động. Do đó, ở chế độ xác lập jitter nhỏ hơn độ phân giải 1 µs của micros() và tương ứng nhỏ hơn 0,01 % chu kỳ.

⇒ Kết luận rằng Timer ngắt phần cứng tạo ra chu kỳ lấy mẫu rất đều và không bị ảnh hưởng bởi việc in dữ liệu qua Serial

4.2. Độ trễ lấy mẫu

Độ trễ từ lúc ngắt đến khi có giá trị ADC ổn định ở 217 µs và chiếm 2,17 % chu kỳ. Giá trị này gồm thời gian chuyển ngữ cảnh từ ISR sang task lấy mẫu và thời gian thực thi analogRead() nhưng dữ liệu hiện có không cho phép tách riêng hai thành phần. Vì độ trễ gần như là hằng số nên nó chỉ làm toàn bộ chuỗi mẫu dịch đi một khoảng cố định chứ không làm khoảng cách giữa các mẫu thay đổi. Hơn nữa biên thời gian còn lại trong mỗi chu kỳ là 10 000 − 217 = 9 783 µs nên mỗi mẫu luôn hoàn tất trước khi ngắt kế tiếp xảy ra.

5. Kết luận

Hệ thống lấy mẫu dùng Timer ngắt phần cứng trên ESP32 đạt đúng tần số 100 Hz và không mất mẫu trong 30 s. Ở chế độ xác lập jitter chu kỳ nhỏ hơn 1 µs và độ trễ từ ngắt đến khi có giá trị ADC ổn định ở 217 µs (2,17 % chu kỳ). Do đó chu kỳ lấy mẫu đủ đều và đủ tin cậy để làm nền tảng cho các bài điều khiển tiếp theo với điều kiện loại bỏ hai mẫu đầu thuộc pha khởi động.