
#### 计算机组成原理实验报告

#### 一、 CPU 设计文档

#### (一) 总体设计



	Α	В	С	D	E	F	G	Н	1	J	K	L	M	N	0	Р	Q	R	S	T	U	V	W	X	γ	<b>A</b>
1			MUX	控制信号	(	0 1	. 2		lw	SW	addu/add	subu/sub	ori	lui	beg	i	ial	ir	ialr	lb	lbu	lh	lhu	sb	sh	sll
2	PC		M_nPC	PCSel	ADD4	NPC	MFPCF		ADD4	ADD4	ADD4	ADD4	ADD4	ADD4	ADD4/NPC	NPC	NPC	RF.V1	RF.V1	ADD4	ADD4	ADD4	ADD4	ADD4	ADD4	ADC
3	ADD4				PC				PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC
4	IM				PC				PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC	PC
5	D级寄存器	IR_D			IM				IM	IM	IM	IM	IM	IM	IM	IM	IM	IM	IM	IM	IM	IM	IM	IM	IM	IM
6		PC8_D			ADD4+4								sh+J2:J3				ADD4+4		ADD4+4							
6 7		PC4_D			ADD4										ADD4		ADD4		ADD4							
	RF	A1			IR_D[rs]				IR_D[rs]	IR_D[rs]	IR_D[rs]	IR_D[rs]	IR_D[rs]	IR_D[rs]	IR_D[rs]			IR_D[rs]	IR_D[rs]	IR_D[rs]	IR_D[rs]	IR_D[rs]	IR_D[rs]	IR_D[rs]	IR_D[rs]	IR_C
9		A2			IR_D[rt]					IR_D[rt]	IR_D[rt]	IR_D[rt]			IR_D[rt]									IR_D[rt]	IR_D[rt]	IR_E
10	EXT				IR_D[I16]				IR_D[I16]	IR_D[I16]			IR_D[I16]	IR_D[I16]						IR_D[I16]	IR_D[I16]	IR_D[I16]	IR_D[I16]	IR_D[I16]	IR_D[I16]	
11	CMP	D1			MFcmp1D										RF.V1											
12		D2			MFcmp2D										RF.V2											
13	NPC	126			IR_D[126]										IR_D[I16]	IR_D[126]	IR_D[126]									
14	E级寄存器	IR_E			IR_D				IR_D	IR_D	IR_D	IR_D	IR_D	IR_D			IR_D		IR_D	IR_D	IR_D	IR_D	IR_D	IR_D	IR_D	IR_C
15		PC8_E			PC8_D												PC8_D		PC8_D							
16		PC4_E			PC4_D												PC4_D		PC4_D							
15 16 17		V1 E			D1				RF.V1	RF.V1	RF.V1	RF.V1	RF.V1							RF.V1	RF.V1	RF.V1	RF.V1	RF.V1	RF.V1	RF.\
18		V2 E			D2					RF.V2	RF.V2	RF.V2												RF.V2	RF.V2	RF.\
19		E32_E			EXT				EXT	EXT			EXT	EXT						EXT	EXT	EXT	EXT	EXT	EXT	
	ALU	Α	M_ALUB	ASel	MFaluaE	IR[10:6]	MFaluaE[4:0]		V1_E	V1_E	V1_E	V1_E	V1_E							V1_E	V1_E	V1_E	V1_E	V1_E	V1_E	IR[1
21		В	M_ALUB	BSel	MFalubE	E32_E			E32_E	E32_E	V2_E	V2_E	E32_E	E32_E						E32_E	E32_E	E32_E	E32_E	E32_E	E32_E	V2_
22	M级寄存器	IR_M			IR_E				IR_E	IR_E	IR_E	IR_E	IR_E	IR_E			IR_E		IR_E	IR_E	IR_E	IR_E	IR_E	IR_E	IR_E	IR_E
23		PC8_M			PC8_E												PC8_E		PC8_E							
24 25 26		PC4_M			PC4_E												PC4_E		PC4_E							
25		AO_M			ALU				ALU	ALU	ALU	ALU	ALU	ALU						ALU	ALU	ALU	ALU	ALU	ALU	ALU
26		V2_M			MFalubE					V2_E														V2_E	V2_E	
27	DM	Α			AO_M				AO_M	AO_M										AO_M	AO_M	AO_M	AO_M	AO_M	AO_M	
28		WD			MFdmdataN	<u> </u>				V2_M														V2_M	V2_M	
29	W级寄存器	IR_W			IR_M				IR_M		IR_M	IR_M	IR_M	IR_M			IR_M		IR_M	IR_M	IR_M	IR_M	IR_M			IR_N
30		PC8_W			PC8_M												PC8_M		PC8_M							
31		PC4_W			PC4_M												PC4_M		PC4_M							
32		AO_W			AO_M						AO_M	AO_M	AO_M	AO_M												AO_
33		DR_W			DM				DM											DM	DM	DM	DM			
34	DMEXT																									
35	RF	A3	M_WReg	WRSel	IR_W[rt]	IR_W[rd]	0x1f		IR_W[rt]		IR_W[rd]	IR_W[rd]	IR_W[rt]	IR_W[rt]			0x1f		IR_W[rd]	IR_W[rt]	IR_W[rt]	IR_W[rt]	IR_W[rt]			IR_V
36		WD	M_Wdata	WDSel	AO_W	DR_W	PC8_W		DR_W		AO_W	AO_W	AO_W	AO_W			PC8_W		PC8_W	DR_W	DR_W	DR_W	DR_W			AO 🔻
	<b>.</b>	数据通路	转发暂停	亨   ctr	+											4										
1		XX./白/四/山	14次日	T Cu	+										- :	4										P

#### 图表 2数据通路设计

								E	11% 2 3	以加四	A 以 N							
	Tuse					Tnew												
指令	rs	rt		指令	功能部件	E	М	W				转发MUX	控制信号	输入0	输入1	输入2	输入3	输入4
addu	1	1		addu	ALU	1			)			MFcmp1D	Fcmp1D	RF.V1	M_Wdata	AO_M	PC8_M	PC8_E
subu	1	1		subu	ALU	1	. (		)			MFcmp2D	Fcmp2D	RF.V2	M_Wdata	AO_M	PC8_M	PC8_E
ori	1			ori	ALU	1	. (	) (	)			MFaluaE	FaluaE	<u>V1_E</u>	M_Wdata	AO_M	PC8_M	
lui				lui	ALU	1	. (	) (	)			MFalubE	FalubE	V2_E	M_Wdata	AO_M	PC8_M	
lw	1			lw	DM	2		1 (	)			MFdmdataM	FdmdataN		M_Wdata			
SW	1	2		SW								MFPCF	FPCF	RF.V1	M_Wdata	AO_M	PC8_M	PC8_E
beq	0	0		beq														
jr	0			jr														
jalr	0			jalr	PC	0	(	) (	)									
j				j														
jal				jal	PC	0	(	) (	)									
rs						Tnew												
			E			М			W									
		ALU	DM	PC	ALU	DM	PC	ALU	DM	PC								
		1	2	_	0 0	1		0 (	0	0								
Tuse		S	S	F	F	S	F	F	F	F								
	1	F	S	F	F	F	F	F	F	F								
						_												
rt			_		_	Tnew			111									
			E	100		M	lno.		W	lno.								
		ALU	DM	PC	ALU	DM	PC	ALU	DM	PC								
_		1	2	F	0 0	1	F (	) (	0	F 0								
Tuse		S	5	1	F	S		lt.	l E	F	-							
		F	S	F	F	F	F	F	F	F	-							
	2	F	F	lF.	IF.	F	lF.	lF.	IF.	II-	1							

图表 3 转发暂停设计

图表 4 控制器设计

	Α	В	С	D	E	F	G	Н	L	J	K	L	M	N	0
1		100001	100011	100000	100010	001000	001001								
2	ор	000000	000000	000000	000000	000000	000000	001101	100011	101011	000100	001111	001110	101001	
3		addu	subu	add	sub	jr	jalr	ori		SW	beq	lui	xori	sh	
4	RegDst	1	. 1	. 1				. 0	0	0					Ort 1rd 进rf2
5	Asel	00	00	00	00	00	00	00	00	00	00	00	00	00	0grfdata1 1IR[10:6] 2MFaluaE[4:0] 进aluA
6	Bsel	0	) 0	) 0	) C	0	C	1	1	1	. 0	1	. 1	1 1	1 Ogrfdata2 1i32 进aluB
7	MemtoReg	0	0	0	0	0	0	0	1	0	0	(	) (	) (	
8	RegWrite	1	1 1	. 1	. 1	. 0	1	. 1	1	0	0	1	. 1	1 0	
9	MemWrite	0	0	0	0				0		0	(	) (		
10				00	00	00	00	00	10	10	11	01	00	10	0无符号 1低16位补0 2有符号 3有符号后左移两位
11				0000	0001	0000	0000	0010	0000	0000	0000	0011	0100	0000	0000加 0001减 0010或 0011B 0100异或 0101逻辑左移 0110逻辑右移 0111算数右移 1000与
12	dmextop	000	000	000	000	000	000	000	000	000	000	000	000	000	000不扩展 001无符号字节扩展 010有符号字节扩展 011无符号半字扩展 100有符号半字扩展
13															
14															
15		000000	000000	000000	000000	000000	000000	000011	000010	100000	100100	100001	100101	101000	
16	ор	000000	000010	000011	000100	000110	000111	jal	j	lb	lbu	lh	lhu	sb	
17		sll	srl	sra	sllv	srlv	srav	0					) (		
18	RegDst	1	1	1	1	1	1	00	00	00	00	00	00	00	
19	Asel	01	01	01	10	10	10	0	0	1	. 1	. 1	. 1	1 1	1
20	Bsel	0	0	0	0	0	0	0	0	1	. 1	. 1	. 1	1 0	
21	MemtoReg	0	0	0	0	0	0	1	0	1	1	. 1	. 1	1 0	
22	RegWrite	1	1	1	1	1	1	0	0	0	0		) (		1
23	MemWrite	0	0	0	0	0	O	00	00	10	10	10	10	10	
24			00	00	00	00	00	0000	0000	0000	0000	0000	0000	0000	
25	ALUctr	0101		0111	0101	0110	0111	000	000	010	001	100	011	000	
26	dmextop	000	000	000	000	000	000								
27															
28															
29															
30															
31															
22	▶  数	据通路	转发暂停	ctr	( <del>+</del> )										

## (二) 数据通路设计

1. datapath(数据通路)

表格 1datapath 端口说明

	<b>夜</b> 悄 Tuatapath <b>姉口切り</b>
方向	描述
I	时钟信号
I	复位信号 1:复位 0:无效
I	D 控制器发来选择 nPC 信号 10:转发器 MFPCF 结果 01: NPC 00: ADD4
I	D 控制器发来 16 位立即数
I	D 控制器发来 26 位立即数
I	W 控制器发来写寄存器信号 1: 写寄存器 0: 无效
I	M 控制器发来写内存信号 1: 写内存 0: 无效
I	D 控制器发来扩展器信号 000: 无符号扩展 001: 低 16 位补 0 010: 有符号
	扩展 011: 有符号扩展后逻辑左移两位
I	E 控制器发来 ALU 控制信号 000: 加运算 001: 减运算 010: 或运算 011: 输出
	写入数据 2 100: 异或运算
I	D 控制器发来选择寄存器 A3 端口信号 10:31 号寄存器 01: IR_W[rd] 00:
	IR_W[rt]

WDsel[1:0]	I	W 控制器发来选择寄存器输入信号 00: A0_W01: DR_W10: PC8_W
Fcmp1D[2:0]	I	冒险单元发来选择 MFcmp1D 信号 000: RF. V1 001: M_Wdata 010: A0_M 011:
		PC8_M 100: PC8_E
Fcmp2D[2:0]	I	冒险单元发来选择 MFcmp2D 信号 000: RF. V2 001: M_Wdata 010: A0_M 011:
		PC8_M 100: PC8_E
FdmdataM	I	冒险单元发来选择 MFdmdataM 信号 0: V2_M 1: M_Wdata
FaluaE[1:0]	I	冒险单元发来选择 MFaluaE 信号 00: V1_E 01: M_Wdata 10: A0_M 11: PC8_M
FalubE[1:0]	I	冒险单元发来选择 MFalubE 信号 00: V2_E 01: M_Wdata 10: A0_M 11: PC8_M
FPCF[2:0]	1	冒险单元发来选择 MFPCF 信号 000: RF. V1 001: M_Wdata 010: A0_M 011:
		PC8_M 100: PC8_E
Bsel	1	E 控制器发来 ALUb 选择信号 0: MFalubE 选择结果 1: E32_E
stall	1	冒险单元发来选择暂停信号 1: 暂停 0: 无效
beq	1	D 控制器发来 beq 识别信号 1: beq 0: 无效
IRF[31:0]	0	输出到 D 控制器的 F 级指令
IRD[31:0]	0	输出到 E 控制器的 D 级指令
IRE[31:0]	0	输出到 M 控制器的 E 级指令
IRM[31:0]	0	输出到 W 控制器的 M 级指令
RESE[1:0]	0	输出到冒险单元的 E 级 Tnew 状态 00: NW 不写 01: 写 ALU 10: 写 DM 11: 写
		PC
RESM[1:0]	0	输出到冒险单元的 M 级 Tnew 状态 00: NW 不写 01: 写 ALU 10: 写 DM 11: 写
		PC
RESW[1:0]	0	输出到冒险单元的 W 级 Tnew 状态 00: NW 不写 01: 写 ALU 10: 写 DM 11: 写
		PC
RFA3E[4:0]	0	输出到冒险单元的 E 级指令 A3 寄存器
RFA3M[4:0]	0	输出到冒险单元的 M 级指令 A3 寄存器
RFA3W[4:0]	0	输出到冒险单元的 W 级指令 A3 寄存器

序号	功能名称	功能描述
1	连接基本模块	通过 datapath,以声明中间变量和实例化引用的方式连接各基础模块

### 2. ifu(取指令单元)

### 1) 端口说明

表格 3ifu 端口说明

信号名	方向	描述
reset	ı	复位信号 1: 复位 0: 无效
clk	I	时钟信号
PCsel[1:0]	I	D 控制器发来选择 nPC 信号 10: 转发器 MFPCF 结果 01: NPC 00: ADD4
CO	ı	cmp 发来比较信号 1: alu 两输入相等 0: alu 两输入不等
i16 [15:0]	I	D 控制器发来 16 位立即数
i 26[25:0]	I	D 控制器发来 26 位立即数
PCtempD[31:0]	I	MFPCF 转发多选器的结果
beq	I	D 控制器发来 beq 识别信号 1:beq 0:无效
stall	ı	冒险单元发来选择暂停信号 1: 暂停 0: 无效
instruction[31:0]	0	输出的指令
PC8[31:0]	0	输出的当前 PC+8

表格 4 ifu 功能定义

序号	功能名称	功能描述
1	复位	复位信号有效时,PC 被置为 0x00000000
2	取指令	根据 PC 从 IM 中取出指令
3	计算下条指令地址	PC←PC+4    PC←reg1data    PC←PC + 4 + immed32
		PC←{PC[31:28], immed26, 2'b0}
4	暂停	Stall 信号有效时,冻结 PC 寄存器

### 3. rf(寄存器堆)

### 1) 端口说明

表格 5grf 端口说明

		71H 09H 400 11
信号名	方向	描述
reset	ı	复位信号 1: 复位 0: 无效
clk	ı	时钟信号
reg1 [4:0]	ı	读寄存器号 1 编号
Reg2 [4:0]	ı	读寄存器号 2 编号
writereg[4:0]	ı	写寄存器编号
regwrite	ı	写控制信号 1: 写入 0: 无效
writedata[31:0]	ı	写入的 32 位数据
data1[31:0]	0	32 位寄存器 1 输出
data2[31:0]	0	32 位寄存器 2 输出

## 2) 功能定义

表格 6grf 功能定义

序号	功能名称	功能描述
1	复位	复位信号有效时,32 个寄存器被置为 0x00000000
2	写寄存器	写寄存器控制信号有效时,把 32 位数据写入寄存器
3	读寄存器	根据输入的地址读出两个寄存器中的值

#### 4. alu(算术逻辑单元)

表格 7alu 端口说明

信号名	方向	描述
A[31:0]	I	32 位写入数据 1
B[31:0]	I	32 位写入数据 2
ALU0p[2:0]	1	控制信号 000: 加运算 001: 减运算 010: 或运算 011: 输出写入数据 2 100:

		异或运算
A0[31:0]	0	32 位输出数据

表格 8alu 功能定义

序号	功能名称	功能描述
1	加运算	A+B
2	减运算	A-B
3	或运算	A B
4	输出写入数据 2	В
5	异或运算	A^B

### 5. dm (数据存储器)

## 1) 端口说明

表格 9dm 端口说明

信号名	方向	描述
D1 [31:0]	_	32 位输入数据 1
D2[31:0]	_	32 位输入数据 2
CO	0	比较结果 0: 不相等 1: 相等

表格 10dm 功能定义

序号	功能名称	功能描述
1	比较	比较两输入数据大小,相等输出 1, 否则输出 0

- 6. cmp (比较器)
- 1) 端口说明

表格 11dm 端口说明

信号名	方	描述
	向	
clk	ı	时钟信号
reset	ı	复位信号 1: 复位 0: 无效
ADDR [31:0]	ı	32 位写入内存地址
din[31:0]	ı	32 位写入数据
PC8[31:0]	ı	当前 PC+8
MemWrite	I	写内存控制信号 1: 写入 0: 无效
dout[31:0]	0	32 位输出数据

表格 12dm 功能定义

序号	功能名称	功能描述
1	复位	复位信号有效时,内存和读出内存的寄存器被置为 0x00000000
2	写内存	写内存控制信号有效时,根据输入的地址写入 32 位数据
3	读内存	根据输入的地址读出内存数据

## 7. ext (位扩展器)

## 1) 端口说明

表格 13ext 端口说明

信号名	方向	描述
immed16[15:0]	ı	16 位写入立即数
EXTop[2:0]	ı	扩展控制信号 000: 无符号扩展 001: 低 16 位补 0 010: 有符号扩展 011:
		有符号扩展后逻辑左移两位
E0[31:0]	0	32 位输出立即数

表格 14ext 功能定义

序号	功能名称	功能描述
1	无符号扩展	高 16 位补 0
2	低 16 位补 0	低 16 位补 0
3	有符号扩展	Immed[15]为1时高16位补1,为0时高16位补0
4	有符号扩展后	Immed[15]为 1 时高 16 位补 1,为 0 时高 16 位补 0,再左移两位,溢出舍
	逻辑左移两位	去,低 2 位补 0

#### 8. mux (多路选择器)

### 1) 端口说明

表格 15mux 端口说明

		农借 13IIIIX <b>纳口优奶</b>
信号名	方向	描述
A[4:0]	_	5 位输入 A
B[4:0]	_	5 位输入 B
C[4:0]	I	5 位输入 C
0p[1:0]	I	选择控制信号 10: 输出 C 01: 输出 B 00: 输出 A
0 [4:0]	0	5 位输出 0
A[31:0]	I	32 位输入 A
B[31:0]	I	32 位输入 B
C[31:0]	I	32 位输入 C
D[31:0]	1	32 位输入 D
E[31:0]	1	32 位输入 E
op[2:0]	1	选择控制信号 100: 输出 E 011: 输出 D 010: 输出 C 001: 输出 B 000: 输出 A
0[31:0]	0	32 位输出 0

表格 16mux 功能定义

序号	功能名称	功能描述
1	5 位输入 3 选 1	option 为 10 输出 C,为 01 输出 B,为 00 输出 A

2	32 位输入 2 选 1	option 为 1 输出 B, 为 0 输出 A
3	32 位输入 3 选 1	option 为 10 输出 C, 为 01 输出 B, 为 00 输出 A
4	32 位输入 4 选 1	option 为 11 输出 D, 为 10 输出 C, 为 01 输出 B, 为 00 输出 A
5	32 位输入 5 选 1	option100 输出 E, 011 输出 D, 010 输出 C, 001 输出 B, 000 输出 A

## 9. Dregs (D级流水线寄存器)

表格 17 Dregs 端口说明

信号名	方向	描述
clk	ı	时钟信号
reset	I	复位信号 1: 复位 0: 无效
IR[31:0]	I	D 级部件将使用的指令
PC8[31:0]	I	D 级部件对应指令的 PC+8
Stall	I	冒险单元输入的暂停信号
PCsel[1:0]	I	将传回 F 级部件的 PC 选择信号
I16[15:0]	I	将传回 F 级部件的 16 位立即数
126[25:0]	I	将传回 F 级部件的 26 位立即数
Beq	Ι	将传回 F 级部件的 beq 识别信号
EXTop [2:0]	Ι	扩展控制信号 000: 无符号扩展 001: 低 16 位补 0 010: 有符号扩展 011:
		有符号扩展后逻辑左移两位
WRsel[1:0]	I	选择寄存器 A3 端口信号 10:31 号寄存器 01: IR_W[rd] 00: IR_W[rt]
IR_D [31:0]	0	输出到 E 级寄存器的指令
PC8_D[31:0]	0	输出到 E 级寄存器的 PC+8
PCseI_D[1:0]	0	输出到 F 级寄存器的 PC 选择信号
i16_D	0	将传回 F 级部件的 16 位立即数
126_D	0	将传回 F 级部件的 26 位立即数
Beq_D	0	将传回 F 级部件的 beq 识别信号
EXTop_D[2:0]	0	扩展控制信号 000: 无符号扩展 001: 低 16 位补 0 010: 有符号扩展 011:

		有符号扩展后逻辑左移两位
WRseI_D[1:0]	0	选择寄存器 A3 端口信号 10:31 号寄存器 01: IR_W[rd] 00: IR_W[rt]

表格 18 Dregs 功能定义

序号	功能名称	功能描述
1	存储结果	存储 F 级部件结果,发送到 D 级部件或 F 级部件

## 10. Eregs(E 级流水线寄存器)

表格 19 Eregs 端口说明

信号名	方向	描述
clk	ı	时钟信号
reset	ı	复位信号 1: 复位 0: 无效
IR[31:0]	ı	E 级部件将使用的指令
PC8[31:0]	ı	E 级部件对应指令的 PC+8
Stall	ı	冒险单元输入的暂停信号
V1[31:0]	ı	MFcmp1D 转发而来的结果
V2[31:0]	ı	MFcmp2D 转发而来的结果
E32[31:0]	ı	EXT 结果
RFA3[4:0]	ı	E 级指令要写入的寄存器编号
Bsel	ı	Alub 多选器的选择信号
ALUctr [2:0]	ı	控制信号 000: 加运算 001: 减运算 010: 或运算 011: 输出写入数据 2
		100:异或运算
IR_E[31:0]	0	输出到 E 级寄存器的指令
PC8_E[31:0]	0	输出到 E 级寄存器的 PC+8
RFA3E[4:0]	0	输出到 E 级的要写入的寄存器编号
V1 [31:0]	0	MFcmp1D 转发而来的结果

V2[31:0]	0	MFcmp2D 转发而来的结果
BseI_E	0	Alub 多选器的选择信号
ALUctr_E[2:0]	0	alu 控制信号 000:加运算 001:减运算 010:或运算 011:输出写入数据
		2 100:异或运算
Res_E [1:0]	0	E 级指令对部件的产生结果位置 ALU: 在 alu 产生结果 DM: 在 dm 产生结果
		PC: 产生 PC 结果 NW: nowrite, 不产生结果

表格 20Eregs 功能定义

序号	功能名称	功能描述
1	存储结果	存储 D 级部件结果,发送到 E 级部件
2	产生控制转发信号	计算 E 级指令对部件的产生结果位置

## 11. Mregs(M 级流水线寄存器)

表格 21Mregs 端口说明

		_
信号名	方向	描述
clk	I	时钟信号
reset	I	复位信号 1: 复位 0: 无效
IR[31:0]	-	M 级部件将使用的指令
PC8[31:0]	I	M 级部件对应指令的 PC+8
A0[31:0]	I	ALU 的结果
V2[31:0]	I	MFcmp2D 转发而来的结果
RFA3[4:0]	I	M 级指令要写入的寄存器编号
MemWrite	I	Dm 写入控制信号 1: 写入 0: 无效
IR_M[31:0]	0	输出到 W 级寄存器的指令
PC8_M[31:0]	0	输出到 W 级寄存器的 PC+8
RFA3M[4:0]	0	输出到 M 级的要写入的寄存器编号

A0_M[31:0]	0	输出到 W 级的 alu 结果
V2[31:0]	0	输出到 W 级的 MFcmp2D 转发而来的结果
MemWrite	0	输出到 M 级部件的 Dm 写入控制信号 1: 写入 0: 无效
Res_M[1:0]	0	M 级指令对部件的产生结果位置 ALU: 在 alu 产生结果 DM: 在 dm 产生结果
		PC: 产生 PC 结果 NW: nowrite, 不产生结果

表格 22Mregs 功能定义

序号	功能名称	功能描述
1	存储结果	存储 E 级部件结果,发送到 M 级部件
2	产生控制转发信号	计算 M 级指令对部件的产生结果位置

## 12. Wregs(W 级流水线寄存器)

表格 23Wregs 端口说明

		ATH ZOWINGS AND BUY
信号名	方向	描述
clk	I	时钟信号
reset	-	复位信号 1: 复位 0: 无效
IR[31:0]	-	W 级部件将使用的指令
PC8[31:0]	I	W 级部件对应指令的 PC+8
A0[31:0]	-	ALU 的结果
DR[31:0]	I	DM 的结果
RFA3[4:0]	I	W 级指令要写入的寄存器编号
RegWrite	I	寄存器堆写入控制信号 1: 写入 0: 无效
WDsel[1:0]	I	寄存器堆写入数据选择信号 10: PC8_W 01: DR_W 00: A0_W
PC8_W[31:0]	0	输出到 W 级部件的 PC+8
RFA3W[4:0]	0	输出到 W 级的要写入的寄存器编号
AO_W[31:0]	0	输出到 W 级部件的 alu 结果

DR_W[31:0]	0	输出到 W 级部件 DM 的结果
RegWrite	0	输出到 W 级部件的寄存器写入控制信号 1: 写入 0: 无效
WDsel_W[1:0]	0	寄存器堆写入数据选择信号 10: PC8_W 01: DR_W 00: A0_W
Res_W[1:0]	0	W 级指令对部件的产生结果位置 ALU: 在 alu 产生结果 DM: 在 dm 产生结果
		PC: 产生 PC 结果 NW: nowrite, 不产生结果

表格 24Wregs 功能定义

序号	功能名称	功能描述
1	存储结果	存储 M 级部件结果,发送到 W 级部件
2	产生控制转发信号	计算 W 级指令对部件的产生结果位置

#### 13. Muldiv (乘除单元)

### 1) 端口说明

表格 25Muldiv 端口说明

信号名	方向	描述
clk	1	时钟信号
reset	I	复位信号 1: 复位 0: 无效
A[31:0]	I	乘除单元输入数据 1
B[31:0]	ı	乘除单元输入数据 2
op[2:0]	ı	乘除单元控制信号 000: 无效 001: 有符号乘 010: 无符号乘 011: 有符号除
		100: 无符号除 101: mthi 110: mtlo
HI [31:0]	0	HI 寄存器
L0[31:0]	0	L0 寄存器
busy	0	乘除运算进行信号 1: 正在运算 0: 无效
start	0	Busy 信号产生信号 1:下一个时钟上升沿 busy 有效 0:无效

表格 26Muldiv 功能定义

序号	功能名称	功能描述
1	复位	复位信号有效时,HI 和 LO 寄存器和信号被置为 0
2	有符号乘	有符号乘法,其中结果高 32 位保存在 HI,低 32 位保存在 L0,时长 5 周期
3	无符号乘	无符号乘法,其中结果高 32 位保存在 HI,低 32 位保存在 L0,时长 5 周期
4	有符号除	有符号除法,其中结果余数保存在 HI ,商保存在 L0 ,时长 10 周期
5	无符号除	无符号除法,其中结果余数保存在 HI ,商保存在 L0,时长 10 周期
6	修改 HI	将 rs 的值存入 HI 寄存器
7	修改 L0	将 rs 的值存入 L0 寄存器
8	读取HI	读取 HI 寄存器的值,写入 rd
9	读取 L0	读取 L0 寄存器的值,写入 rd

## (三) 冒险单元

## 1. 端口说明

表格 27hazard 端口说明

		衣僧 Z/MaZard 编口玩叨		
信号名	方向	描述		
IR[31:0]	I	D 级部件将使用的指令		
Res_E[1:0]	ı	E 级传来的控制信号		
Res_M[1:0]	I	M 级传来的控制信号		
Res_W[1:0]	I	W 级传来的控制信号		
A3_E[4:0]	ı	E 级指令要写入的寄存器编号		
A3_M[4:0]	I	M 级指令要写入的寄存器编号		
A3_W[4:0]	I	W 级指令要写入的寄存器编号		
A1_D[4:0]	ı	D 级指令要读入的寄存器编号 1		
A2_D[4:0]	ı	D 级指令要读入的寄存器编号 2		
A1_E[4:0]	I	E 级指令要读入的寄存器编号 1		
A2_E[4:0]	ı	E 级指令要读入的寄存器编号 2		
A2_M[4:0]	ı	M 级指令要读入的寄存器编号		

Busy	I	乘除运算进行信号 1: 正在运算 0: 无效	
start	1	Busy 信号产生信号 1:下一个时钟上升沿 busy 有效 0:无效	
stall	0	暂停信号 1: 暂停 0: 无效	
Fcmp1D[2:0]	0	输出到 D 级的 cmp 编号 1 转发信号 000: RF. V1 001: M_Wdata 010: A0_M	
		011: PC8_M 100: PC8_E	
Fcmp2D[2:0]	0	输出到 D 级的 cmp 编号 2 转发信号 000: RF. V2 001: M_Wdata 010: A0_M	
		011: PC8_M 100: PC8_E	
FaluaE[1:0]	0	输出到 E 级 ALUa 的转发信号 00: V1_E 01: M_Wdata 10: A0_M 11: PC8_M	
FalubE[1:0]	0	输出到 E 级 ALUb 的转发信号 00: V2_E 01: M_Wdata 10: A0_M 11: PC8_M	
FPCF [2:0]	0	输出到 F 级 PC 的转发信号 000: RF. V1 001: M_Wdata 010: A0_M 011: PC8_M	
		100: PC8_E	
FdmdataM	0	输出到 M 级 DMin 的转发信号 0: V2_M 1: M_Wdata	

## 2. 功能定义

表格 28hazard 功能定义

序号	功能名称	功能描述		
1	产生暂停信号	根据 Tuse 和 Tnew 产生暂停信号		
2	产生转发信号	根据 Tuse 和 Tnew 产生转发信号		

# (四) 控制器设计

## 1. 端口说明

表格 29ctr 端口说明

信号名	方向	描述
instruction[31:0]	_	32 位指令
WR_sel	0	grf 写寄存器决定信号 0: rd 1: rt 2: 31 号寄存器
A_sel	0	alu 输入数据 A 决定信号 0: MFaluaE 1: IR[10:6] 2: MFaluaE[4:0]
B_sel	0	alu 输入数据 B 决定信号 1:32 位立即数 0:GRF 寄存器 2 输出值
RegWrite	0	grf 写寄存器信号 1: 写寄存器 0: 无效

MemWrite	0	写内存 dm 信号 1:写入内存 0:无效		
PC_sel	0	PC 跳转信号 `ADD4: 跳转 PC+4 `NPC: 跳转 npc `RFV1: 跳转寄存器堆 1		
EXTop[1:0]	0	扩展控制信号 00: 无符号扩展 01: 低 16 位补 0 10: 有符号扩展 11:		
		有符号扩展后逻辑左移两位		
ALUctr[3:0]	0	alu 控制信号 0000 加 0001 减 0010 或 0011B 0100 异或 0101 逻辑左移		
		0110 逻辑右移 0111 算数右移 1000 与 1001 或非 1010 有符号小于置 1		
		1011 无符号小于置 1		
beq	0	Beq 指示信号 0: 无效 1: beq		
bne	0	bne 指示信号 0:无效 1:bne		
Bgez	0	Bgez 指示信号 0: 无效 1: Bgez		
Blez	0	Blez 指示信号 0: 无效 1: Blez		
Bgtz	0	Bgtz 指示信号 0:无效 1:Bgtz		
blez	0	blez 指示信号 0:无效 1:blez		
Muldivop[2:0]	0	乘除模块控制信号 0: 无效 1: mult 2: multu 3: div 4: divu 5:		
		mthi 6: mtlo		
WDsel[1:0]	0	写入寄存器堆数据选择信号 0: DR_W 1: PC8_W 2: A0_W		
Dmexto[2:0]	0	Dm 扩展器控制信号 0: 无效 1: lbu 2: lb 3: lhu 4: lh		

# 2. 真值表

100001	100011	100000	100010	001000	001001							
000000	000000	000000	000000	000000	000000	001101	100011	101011	000100	001111	001110	101001
addu	subu	add	sub	jr	jalr	ori	lw	SW	beq	lui	xori	sh
1	1 1	. 1	. 1	. 0		-		0				-
00	00	00	00	00	00	00	00	00	00	00	00	00
C	0 0	0	0	0	0		1 1	1	. 0	1	. 1	1 1
(	0 0	0	0	0	C	1	0 1	1 0	0	0	0	0 0
1	1 1	. 1	. 1	. 0	1		1 1	1 0	0	1	. 1	1 0
							0 (	_			_	
00						00					00	10
0000	0001	0000			0000	0010	0000	0000	0000		0100	0000
000	000	000	000	000	000	000	000	000	000	000	000	000
000000	000000	000000	000000	000000	000000							
000000	000010	000011		000110	000111	000011	000010	100000	100100	100001	100101	101000
sll	srl	sra	sllv		srav	jal	<u>]</u> j	lb	lbu	lh	lhu	sb
1	1			1	1	(			,			
01					10	00	00	00	00	00	00	00
0	0	0	0	0	0		0 (	1	. 1	. 1	. 1	1
0	0	0	0	0	0		0 (	1	. 1	. 1	. 1	1 0
1	1	1	1	1	1		1 (	0 1	1	1	. 1	1 0
0	0				0							
00	00			00	00	00	00	10	10	10	10	10
0101	0110	0111	0101	0110	0111	0000	0000	0000	0000	0000	0000	0000
0101	0110		000		000					100		
	0000000 addu  1 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	000000 000000 addu subu  1 1 1 00 0 00 0 0 0 0 0 0 0 0 1 1 1 0 0 0 00 0000 0001 0000 00000 000010 sill srl 1 1 0	000000 000000 0000000 addu subu add add add add add add add add add ad	000000         000000         000000         000000           addu         subu         add         sub           1         1         1         1           00         00         00         00           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0           0         0         0         0	000000         000000         000000         000000         000000           addu         subu         add         sub         jr           1         1         1         1         0           00         00         00         00         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0         0         0           0         0         0	000000         000000<	000000         000000         000000         000000         000000         001101           addu         subu         add         sub         jr         jalr         ori           00         00         00         00         00         00         00         00         00           0	000000         000000         000000         000000         000000         001101         10011           addu         subu         add         sub         jr         jalr         ori         lw           00         00         00         00         00         00         00         00           00         0         0         0         0         0         0         0         0           0         0         0         0         0         0         0         0         0         0           1         0         0         0	1	1	1	000000   000000   000000   000000   000000

表格 30ctr 真值表

(五) 测试

(一) 测试程序

功能测试:

```
add $a2, $t1, $t1 #++
#功能测试
                                                 lui $t3,0xf39f
                        subu $a0, $t0, $t1 #-+
                                                 or $a1,$t0,$t3 #--
ori $t0,$0,520
                        subu $a1, $t1, $t0 #+-
                                                 xor $a2, $t3, $t0
ori $t1, $t0, 233
                        subu $a2, $t1, $t2 #++
                                                 nor $a0, $t0, $t1 #-+
                        subu $a3, $t2, $t1 #++
                                                 nor $a1,$t1,$t0 #+-
1ui $t0,520
                        lui $t3,0xf39f
                                                 nor $a2, $t1, $t2 #++
lui $t1, 0xffff
                        subu $a1, $t0, $t3 #--
ori $t1, $t1, 0xffff
                        subu $a2,$t3,$t0
                                                 #mult
                                                 lui $t0,0xfeaf
#addu, subu
                        #and, or, xor, nor
                                                 ori $t0, $t0, 0x5254
addu $t2, $t0, $t0#++
                        ori $s0, $0, 1
                                                 lui $t1,0x0243
addu $t3, $t0, $t1#+-
                        ori $s1, $0, 4
                                                 ori $t1, $t1, 0x323f
addu $t4, $t1, $t1#--
                        ori $s2, $0, 15
                                                mult $t0,$t0 #--
subu $t5,$t0,$t2#++
                        lui $t0,0xfda3
                                                 mfhi $a0
subu $t6, $t0, $t1#+-
                        ori $t0, $t0, 0x34f5 #-
                                                 mflo $al
subu $t7,$t1,$t4#--
                        ori $t1, $0, 0x234 #+
                                                 mult $t1,$t0 #+-
                        lui $t2,0x424
                                                 mfhi $a0
#add, sub
                        ori $t2, $t2, 32853
                                                 mflo $al
ori $s0,$0,1
                        and $a0, $t0, $t1 #-+
ori $s1,$0,4
                                                 mult $t1,$t1 #-+
                        and $a1,$t0,$t0 #--
ori $s2, $0, 15
                                                 mfhi $al
                        and $a2,$t1,$t1 #++
                                                 mflo $a0
lui $t0,0xfda3
ori $t0,$t0,0x34f5 #- or $a0,$t0,$t1 #-+
                        or $a1,$t1,$t0 #+-
                                                 #multu
ori $t1,$0,0x234 #+
                        or $a2,$t1,$t2 #++
                                                 lui $t0,0xfeaf
1ui $t2,0x424
                        xor $a3, $t2, $t1 #++
                                                 ori $t0, $t0, 0x5254
ori $t2, $t2, 32853
                        xor $a0, $t0, $t1 #-+
                                                 1ui $t1, 0x0243
add $a0,$t0,$t1 #-+
                        xor $a1, $t1, $t0 #+-
                                                 ori $t1,$t1,0x323f
add $a1,$t0,$t0 #--
```

mflo \$al	mflo \$al	mfhi \$a0
multu \$t1,\$t0	div \$t1,\$t3 #++	mflo \$al
mfhi \$a0	mfhi \$a0	mu1t \$t1,\$t0
mflo \$al	mflo \$al	mthi \$t1
multu \$t1,\$t1	div \$t0,\$t1 #-+	mfhi \$a0
mfhi \$a0	mfhi \$a0	mu1t \$t1, \$t1
mflo \$al	mflo \$al	mtlo \$t0
	div \$t1,\$t0	mfhi \$a0
#div, divu	mfhi \$a0	mflo \$al
lui <mark>\$t0</mark> ,0xfeaf	mflo \$al	
ori \$t0,\$t0,0x5254	div \$t0,\$t2 #	#s11, sr1, sra
lui \$t1,0x0243	mfhi \$a0	ori \$t0,\$t0,123
ori \$t1,\$t1,0x323f	mflo \$al	s11 \$t0,\$t0,4
1ui <mark>\$t2</mark> , 0xe120	div \$t2,\$t0	srl \$t0,\$t0,4
ori \$t2,\$t2,0x300	mfhi \$a0	ori \$t1,\$t1,0xffff
ori \$t3,\$0,0x99	mflo \$al	s11 \$t1, \$t1, 2
div \$t0,\$t1 #-+	div \$t1,\$t3 #++	sr1 \$t1,\$t1,2
mfhi \$a0	mfhi \$a0	sra \$t0,\$t0,3 #+
mflo \$al	mflo \$al	1ui \$t0,0xf234
div \$t1,\$t0		sra \$t1,\$t0,3 #-
mfhi \$a0	#mthi, mtlo	1ui \$t0,0x23
mflo \$al	lui <mark>\$t0</mark> , 0xfeaf	sra \$t0,\$t0,4 #+
div \$t0,\$t2 #	ori \$t0,\$t0,0x5254	
mfhi \$a0	1ui \$t1,0x0243	#s11v, sr1v, srav
mflo \$al	ori \$t1,\$t1,0x323f	ori \$s0,\$0,1
div \$t2,\$t0	mult \$t0,\$t0	ori \$s1,\$0,4
mfhi <mark>\$a</mark> 0	mthi \$t0	ori \$s2,\$0,15

```
sltu $a2, $t3, $t4
lui $t0,0xfda3
                                                    addi $a0,$t0,0xea4
                          s1tu $a3,$t4,$t3
ori $t0,$t0,0x34f5
                                                    addi $a1, $t0, -134
ori $t1,$0,0x234
                                                    addi $a2,$t1,0xf53f
                          #jalr
lui $t2,0x424
                                                    addi $a3,$t1,533
                          ori $t0,$0,1
ori $t2,$t2,32853
                                                    addiu $a0, $t0, 0xea4
                          jal jalr_loop
s11v $a0, $t0, $s0 #-
                                                    addiu $a1,$t0,-134
                          ori $t0, $ra, 0
s11v $a1, $t1, $s1 #+
                                                    addiu $a2,$t1,0xf53f
                          ori $t2, $0, 2
s11v $a3, $t2, $s2 #+
                                                    addiu $a3, $t1, 533
                          addu $a1, $a1, $a0
srlv $a0,$t0,$s0
                                                    andi $a0,$t0,0xea4
                          j jalr_end
srlv $al,$tl,$sl
                                                    andi $a1,$t0,-134
                          ori $t6, $t6, 6
sr1v $a3,$t2,$s2
                                                    andi $a2,$t1,0xf53f
                          jalr_loop:
srav $a0,$t0,$s0
                                                    andi $a3,$t1,533
                          addu $a0,$0,$ra
srav $a0,$t0,$s1
                                                    xori $a0,$t0,0xea4
                          |ja1r $a0,$ra
srav $a1, $t1, $s1
                                                    xori $a1, $t0, -134
                          ori $t4,$a0,0
srav $a3,$t2,$s2
                                                    xori $a2, $t1, 0xf53f
                          ori $t5,$t5,5
                                                    xori $a3, $t1, 533
                          jalr end:
#slt, sltu
ori $t0, $0, 2
                                                    #slti, sltiu
                          #addi, addiu, andi, xori
ori $t1, $0, 1
                                                    ori $t0,$0,2
                          ori $s0, $0, 1
ori $t2, $0, 2
                                                    ori $t1,$0,1
                          ori $s1, $0, 4
lui $t3, Oxffff
                                                    lui $t3, 0xffff
                          ori $s2, $0, 15
s1t $a0,$t2,$t1#++
                                                    slti $a0,$t1,2 #+
                          1ui $t0, 0xfda3
s1t $a1,$t3,$t1#-+
                                                    slti $a1, $t0, 1
                          ori $t0, $t0, 0x34f5 #-
ori $t4, $t3, 0x1234
                                                    slti $a2,$t0,-100
                          ori $t1, $0, 0x234 #+
s1t $a2,$t3,$t4 #--
                                                    s1ti $a3, $t3, 2390
                          1ui $t2,0x424
s1tu $a0, $t2, $t1 #++
                                                    sltiu $a0,$t1,2 #+
                          ori $t2, $t2, 32853
s1tu $a1, $t3, $t1 #-+
                                                    sltiu $a1,$t0,1
```

```
bgtz $a2, bgtz_1abe13
                              1bu $2,3($0)
s1tiu $a2, $t0, -100 #-
                                                           ori $t0, $t0, 1
sltiu $a3, $t3, 2390
                                                           ori $t1, $t1, 2
                              #bne
                                                           bgtz $a0, bgtz_1abe13
#sw, sh, sb, 1h. 1hu, 1b, 1bu ori $t0, $0, 1
                                                           ori $t2, $t2, 2
                              bne $t0, $t0, bne_1abel1
ori $20, $0, 1
                                                           ori $t3, $t3, 3
1ui $21, 0xffff
                              ori $t1,$0,1
                                                           bgtz $al, bgtz_label3
ori $21, $21, 0xffff
                              ori $t2,$0,2
                                                           ori $t5, $t5, 5
                              bne $t0, $t2, bne 1abel1
1ui $3,0xf3f4
                                                           ori $t6, $t6, 6
ori $3, $3, 0x71f2
                              ori $t3,$0,3
                                                           bgtz label3:ori $t4, $t4, 4
sw $3,0($0)
                              ori $t4, $0, 4
                              bne_1abe11:ori $t3, $t3, 3
sh $3,8($0)
                                                           #bltz, bgez
sh $3, 10($0)
                                                           ori $a1, $0, 1
                              #blez, bgtz
sb $3, 4($0)
                                                           1ui $a2, 0xf433
sb $3,5($0)
                              ori $a1,$0,1
                                                           bgez $a2, bgez_label1
sb $3,6($0)
                              lui $a2,0xf433
                                                           ori $t0, $t0, 1
                              blez $al, blez_labell
sb $3,7($0)
                                                           ori $t1, $t1, 2
                              ori $t0,$t0,1
1h $2,0($0)
                                                           ori $a0, $0, 0
                              ori $t1,$t1,2
1h $2, 2($0)
                                                           bgez $a0, bgez labell
                              ori $a0,$0,0
1hu $2,0($0)
                                                           ori $t2, $t2, 2
1hu $2, 2($0)
                              blez $a0, blez labell
                                                           ori $t3, $t3, 3
                              ori $t2, $t2, 2
1b $2,0($0)
                                                           bgez labell:ori $t4, $t4, 4
                              ori $t3, $t3, 3
1b $2, 1($0)
                              blez_labell:ori $t4,$t4,4 | bgez $al,bgez_label2
1b $2, 2($0)
                                                           ori $t5, $t5, 5
                              blez $a2, bgez_label2
1b $2, 3($0)
                                                           ori $t6, $t6, 6
1bu $2,0($0)
                              ori $t5, $t5, 5
                                                           bgez_label2:ori $t7, $t7, 7
                              ori $t6, $t6, 6
1bu $2, 1($0)
                              blez_label2:ori $t7,$t7,7 | bltz $al,bgez_label3
1bu $2, 2($0)
```

```
ori $t0, $t0, 1
ori $t1, $t1, 2
bltz $a0, bgez_label3
ori $t2, $t2, 2
ori $t3, $t3, 3
bltz $a2, bgez_label3
ori $t5,$t5,5
ori $t6, $t6, 6
bgez_1abe13:ori $t4,$t4,4
ori $t0,$0,8
sw $t1, -8($t0)
sw $t2,0($t0)
sw $t3,8($t0)
1w $t4, -8($t0)
1w $t5,0($t0)
1w $t6,8($t0)
```

#### 转发暂停测试:

u \$t3,\$t1,\$t0
M-RS
\$t0, \$t1, 101
u \$t3, \$t0, \$t1
M-RT
\$t0, \$t1, 102
u \$t3,\$t1,\$t0
W-RS
\$t0, \$t1, 103
u \$t3,\$t0,\$t1
W-RT
\$t0, \$t1, 104
u \$t3,\$t1,\$t0
-M-RS
\$t0,0(\$0)
u \$t3,\$t0,\$t1
-M-RT
\$t0,4(\$0)
u \$t3,\$t1,\$t0
-W-RS
\$t0,8(\$t0)
u \$t3,\$t0,\$t1
-W-RT

1w \$t0, 12(\$t0)	nop	#LD-W-RT
nop	addu \$t2,\$a1,\$t0	1w \$a0,0(\$0)
addu \$t3,\$t1,\$t0	#MU-W-RT	mthi \$a0
#JAL-M-RS	mflo \$a2	mfhi \$a0
jal loopl	nop	#LD-W-RT
addu \$t2,\$ra,\$t0	addu \$t0,\$t0,\$a2	lw \$a1,4(\$0)
#JAL-M-RT	#MU-W-RT	nop
jal loop2	mfhi \$al	mthi \$al
addu \$t2,\$t0,\$ra	sw \$a1,444(\$0)	mfhi \$al
#JAL-W-RS	#R-M-RS	#LD-W-RT
jal loopl	addu \$a3,\$a1,\$a2	1w \$a2,8(\$0)
nop	mt1o \$a3	nop
addu \$t2,\$ra,\$t0	mflo \$a2	nop
#JAL-W-RT	#R-W-RS	mthi \$a2
jal 1oop2	addu \$a3,\$a1,\$a2	mfhi \$a2
nop	nop	#MDZZ-MDZZ
addu \$t2,\$t0,\$ra	mt1o \$a3	mult \$a1,\$a2
#MU-M-RS	mflo \$a2	div \$a0,\$a2
mult \$t0,\$t0	#I-M-RS	mfhi \$1
mfhi \$a0	ori \$a2,\$a1,1234	mf1o \$2
addu \$t2,\$a0,\$t0	mt1o \$a2	#
#MU-M-RT	mflo \$al	mult \$a0,\$a1
mflo \$a0	#I-W-RS	mthi \$a3
addu \$t2,\$t1,\$a0	xori \$a3,\$a2,1234	mtlo \$a0
#MU-W-RS	nop	mfhi \$3
mult \$t1,\$t1	mt1o \$a3	mflo \$4
mfhi \$al	mflo \$al	#mdzz-R-mthi-RS

mult \$a1,\$a2	multu \$8,\$5	lw \$t0, 16(\$0)
addu \$a3,\$1,\$2	mfhi \$1	ori \$t0,342
mthi \$a3	mflo \$2	#LD-W-RS
mfhi \$4	#mdzz-r-x-mdzz-r	1w \$t0,20(\$0)
mflo \$5	mult \$4,\$6	nop
#mdzz-R-X-mthi-RS	srav \$9, \$7, \$3	ori \$t0,984
multu \$4,\$5	nop	#JAL-M-RS
subu \$3, \$2, \$1	mu1t \$1,\$9	jal loopl
nop	mfhi \$1	ori \$t0, \$ra, 5995
mtlo \$3	mf1o \$2	#JAL-W-RS
mfhi \$5	#ori	jal loop2
mflo \$6	#ori RSuse在E	nop
#mdzz-R-mdzz-rs	#R-M-RS	ori \$t0,\$ra,488
mult \$1,\$4	addu \$t0,\$t1,\$t2	#MU-M-RS
srav \$8,\$4,\$3	ori \$t1,\$t0,233	mult \$t0,\$t0
multu \$8,\$4	#R-W-RS	mfhi \$a0
mfhi \$1	addu \$t0,\$t1,\$t2	ori \$t0, \$a0, 3415
mflo \$2	nop	#MU-W-RS
#mdzz-R-mdzz-RT	ori \$t1,\$t0,242	mult \$t1, \$t1
mu1t \$2,\$6	#I-M-RS	mflo \$al
srav \$9, \$5, \$3	1ui \$t0, 454	nop
mult \$5, \$9	ori \$t1,\$t0,234	ori \$t0, \$a1, 328
mfhi \$1	#I-W-RS	#mu-w-rt
mflo \$2	1ui \$t0, 49	mf1o \$1
#mdzz-r-x-mdzz-rs	nop	sw \$1,888(\$0)
mult \$2, \$4	ori \$t1,\$t0,34	mflo \$2
srav \$8, \$4, \$2	#LD-M-RS	nop

ı

```
1w $t3, 0($t0)
                                      #R-M-RS
sw $2,884($0)
                                      ori $t0,$0,0
                 #LD-W-RS
mflo $3
                 1 \text{w} $t0,0(\$0) #t0=4
                                     ori $t1,$0,0
nop
                                      addu $t0, $t0, $t2
                 nop
nop
                 1w $t3, 0($t0)
                                      nop
sw $3,880($0)
                                      beq $t0, $t1, wrong
                 #SD-M-RS
                 sw $t3, 36($0)
                                      nop
                                      \#R-M-RT
                 1w $t4, 36($0)
#1w
                                      ori $t0,$0,0
                 #SD-W-RS
#1wRSuse在E
                 sw $t3, 40($0)
                                      addu $t1, $t1, $t3
ori $t0,$0,0
                                      nop
                 nop
ori $t1,$0,4
                 1w $t4, 40($0)
                                      beq $t0, $t1, wrong
#R-M-RS
                                      nop
addu $t0, $t0, $t1
                                      #R-W-RS
                 #beq
1w $t3,0($t0)
                 #beq, RSuse/RTuse在Dori $t0,$0,0
#R-W-RS
addu $t0, $t0, $t1<sup>#R-E-RS</sup>
                                      ori $t1, $0, 0
                                      addu $t0, $t0, $t2
                 ori $t0, $0, 0
nop
                 ori $t1,$0,0
                                      nop
1w $t3,0($t0)
                 ori $t2, $0, 1
                                      nop
#I-M-RS
                                      beq $t0, $t1, wrong
                 ori $t3, $0, 2
ori $t0, $0, 16
                 addu $t0, $t0, $t2
                                      nop
1w $t3,0($t0)
                 beq $t0, $t1, wrong
                                      #R-W-RT
#I-W-RS
                                      ori $t0,$0,0
ori $t0,$0,20
                 nop
                                      addu $t1, $t1, $t3
                 #R-E-RT
nop
                 ori $t0, $0, 0
                                      nop
1w $t3,0($t0)
                 addu $t1, $t1, $t3
                                      nop
#LD-M-RS
                                      beq $t0, $t1, wrong
                 beq $t0, $t1, wrong
1w $t0, 40($0)
```

#LD-E-RS	#JAL-M-RS	mthi \$31
ori \$t0,\$0,1	ori \$ra, \$0, 0	mfhi \$16
ori \$t1,\$0,1	jal loop4	
1w \$t0, 100(\$0)	nop	#MU-E-RS
beq \$t0, \$t1, wrong	100p4:beq \$t0, \$ra, wrong	1ui \$t0,0xfe23
nop	nop	ori \$t0,\$t0,0x24f5
#LD-M-RS	#JAL-W-RS	1ui \$t1,0x948
ori \$t0, \$0, 1	ori \$ra, \$0, 0	ori \$t1,\$t1,0x8840
ori \$t1, \$0, 1	jal loop5	ori \$a0,\$0,0
1w \$t0, 100(\$0)	nop	mult \$t1,\$t1
nop	1oop5:nop	mfhi <mark>\$a</mark> 0
beq \$t0, \$t1, wrong	beq \$t0,\$ra,wrong	beq \$a0,\$0,wrong
nop	nop	nop
#LD-W-RS	#JAL-M-RS	#MU-E-RT
ori \$t0,\$0,1	jal labell	ori \$a1,\$0,0
ori \$t1,\$0,1	mthi \$31	mflo \$al
1w \$t0, 100(\$0)	nop	beq \$0,\$a1,wrong
nop	labell:mfhi \$14	nop
nop	jal label2	#MU-M-RS
beq \$t0, \$t1, wrong	nop	mult \$t0,\$t0
nop	nop	ori \$a0,\$0,0
#JAL-E-RS	1abe12:mthi \$31	mfhi <mark>\$a</mark> 0
ori \$t0, \$0, 0	mfhi \$15	nop
ori \$ra, \$0, 0	jal label3	beq \$a0,\$0,wrong
jal loopl	nop	nop
nop	nop	#MU-M-RT
bed \$t0. \$ra. wrong	label3:nop	ori <b>\$a1</b> , <b>\$</b> 0, 0

mflo \$al	addu \$t3, \$0, 423	
nop	sw \$t3,0(\$t0)	#LD-M-RT
beq \$0,\$a1,wrong	#R-W-RS	1w \$t0, 24(\$0)
nop	addu \$t0,\$t0,4	sw \$t0,32(\$0)
#MU-W-RS	nop	#LD-W-RS
mult \$t0, \$t0	sw \$t3,0(\$t0)	1w \$t0,80(\$0)
$011 \psi a0, \psi 0, 0$	#R-W-RT	nop
mfhi <mark>\$a</mark> 0	addu \$t3, \$t0, 24214	sw \$t3,4(\$t0)
nop	nop	#LD-W-RT
nop	sw \$t3,0(\$t0)	1w \$t3,32(\$0)
bed wao, wo, wrong		nop
пор	ori \$t0, \$0, 16	sw \$t3,0(\$0)
millo II III	sw \$t3,0(\$t0)	#JAL-M-RT
011 ψα1, ψ0, 0	#I-M-RT	jal loopl
πιιο φαι	ori \$t3, \$0, 235	sw \$ra,0(\$0)
пор	sw \$t4,0(\$t0)	#JAL-W-RT
пор	#I-W-RS	jal loop3
beq \$0,\$a1,wrong	ori \$t0,\$0,20	nop
пор	nop	100p3:
	sw \$t3,0(\$t0)	sw \$ra,0(\$0)
	#I-W-RT	#MU-W-RT
#sw	ori \$t3, \$0, 9885	1ui <mark>\$t1</mark> , 0x948
non, Rouse p.D, Rruse p.m	nop	ori \$t1,\$t1,0x8840
HI II III	sw \$t3,0(\$t0)	ori \$a0,\$0,0
addu \$10, \$0, 4		mu1t \$t1,\$t1
5 Ψ Φ C 1, Ο (Ψ C Ο )		mfhi \$a0
#R-M-RT	sw \$t3,0(\$t0)	sw \$a0,0(\$0)

#mult	mflo \$a2	#LD-M-RT
#mult, RSuse, RTuse在	E #I-M-RS	1w \$t0,4(\$0)
lui \$t1,0xf284	ori \$a0,\$0,0x324	mu1t \$a0,\$t0
ori \$t1,\$t1,516	mult \$a0,\$t0	mf1o \$a2
lui \$t2,0x344	mfhi \$a0	#LD-W-RS
ori \$t <mark>2,\$t2,</mark> 233	mflo <b>\$a</b> 2	1w \$t0,8(\$0)
#R-M-RS	#I-M-RT	nop
addu \$a0,\$t1,\$t2	ori \$a1,\$0,0x4242	mult \$t0,\$a1
nult \$a0,\$t1	mu1t \$t0,\$a1	mfhi \$a1
nfhi \$aO	mflo \$al	mf1o \$a2
nflo \$a2	#I-W-RS	#LD-W-RT
#R-M-RT	ori \$a0,\$0,0x3343	1w \$t0,12(\$0)
addu \$a1,\$t1,\$t1	nop	nop
nu1t \$t2,\$a1	mult \$a0,\$t0	mult \$a1,\$t0
nfhi \$al	nop	mfhi \$a0
nflo \$a2	mfhi \$a0	mflo \$al
#R-W-RS	mflo \$a2	#JAL-M-RS
addu \$a0,\$t2,\$t2	#I-W-RT	ori \$a0,0x4248
nop	ori \$a1,\$0,0xf242	jal loopl
nult \$a0,\$t1	nop	mult \$ra,\$a0
nfhi \$al	mult \$t0,\$a1	mfhi \$a0
nflo \$a2	nop	mflo \$al
#R-W-RT	mflo \$al	#JAL-M-RT
addu \$t1,\$t1,\$t2	#LD-M-RS	jal loop2
nop	1w \$t0,0(\$0)	mult \$a1,\$ra
nult \$a0,\$t1	mult \$t0,\$a1	mfhi \$a2
nfhi \$a0	mfhi \$a0	mflo \$al

```
#JAL-W-RS
jal loopl
nop
mult $ra, $a2
mfhi $a2
mflo $a3
#JAL-W-RT
jal loop2
nop
mult $a3, $ra
mfhi $t0
mflo $a2
j end
nop
wrong:
ori $s0, $0, 2333
100p1:
jr $ra
nop
nop
100p2:
jr $ra
nop
```

(二) 期望输出与实际输出比对

C:\Pytho	on36\python.exe	■ 选择C	:\Python36\python.e	廖 选择C:\	Python36\python.e
right	45@00003000	right	515@000030bc r		2645@000031c8
right	55@00003004	right	525@000030c0 r		2655@000031cc
right	65@00003008	right	535@000030c4 r		2665@000031d0
right	75@0000300c	right	545@000030c8 r	)	2675@000031d4
right	85@00003010	right	555@000030cc r		2685@000031d8
right	95@00003014	right	565@000030d0 r		2695@000031dc
right	105@00003018	right	575@000030d4 r	)	2795@000031ec
right	115@0000301c	right	585@000030d8 r	)	2805@000031f0
right	125@00003020	right	595@000030dc r		2895@000031fc
right	135@00003024	right	605@000030e0 r	_	2985@00003208
right	145@00003028	right	685@000030e8 r		2995@0000320c
right	155@0000302c	right	695@000030ec r		3005@00003210
right	165@00003030	right	775@000030f4 r	_	3015@00003214
right	175@00003034	right	785@000030f8 r	)	3025@00003218
right	185@00003038	right	865@00003100 r		3035@0000321c
right	195@0000303c	right	875@00003104 r		3045@00003220
right	205@00003040	right	885@00003108 r	)	3055@00003224
right	215@00003044	right	895@0000310c r		3065@00003228
right	225@00003048	right	905@00003110 r	)	3075@0000322c
right	235@0000304c	right	915@00003114 r		3085@00003230
right	245@00003050	right	995@0000311c r	)	3095@00003234
right	255@00003054	right right	1005@00003120 r 1085@00003128 r		3105@00003238 3115@0000323c
right	265@00003058	right	1095@0000312c r	0	3125@00003236
right	275@0000305c	right	1175@00003134 r	_	3135@00003244
right	285@00003060 295@00003064	right	1185@00003134 r		3145@00003248
right	305@00003068	right	1195@0000313c r	)	3155@0000324c
right right	315@0000306c	right	1205@00003140 r		3165@00003240
right	325@00003070	right	1215@00003144 r		3175@00003254
right	335@00003074	right	1225@00003148 r		3185@00003258
right	345@00003078	right	1235@0000314c r		3195@0000325c
right	355@0000307c	right	1245@00003150 r		3205@00003260
right	365@00003080	right	1255@00003154 r	ight	3215@00003264
right	375@00003084	right	1385@0000315c r		3225@00003268
right	385@00003088	right	1395@00003160 r		3235@0000326c
right	395@0000308c	right	1525@00003168 r	ight	3245@00003270
right	405@00003090	right	1535@0000316c r	ight	3255@00003274
right	415@00003094	right	1665@00003174 r	ight	3265@00003278
right	425@00003098	right	1675@00003178 r		3275@0000327c
right	435@0000309c	right	1805@00003180 r		3285@00003280
right	445@000030a0	right	1815@00003184 r		3295@00003284
right	455@000030a4	right	1945@0000318c r		3305@00003288
right	465@000030a8	right	1955@00003190 r		3315@0000328c
right	475@000030ac	right	2085@00003198 r		3325@00003290
right	485@000030ь0	right	2095@0000319c r		3335@00003294
right	495@000030b4	right	2225@000031a4 r		3345@00003298
right	505@000030b8	right	2235@000031a8 r		3355@0000329c
right	515@000030bc	right	2365@000031b0 r		3365@000032a0
right	525@000030c0	right 微软斑:	2375@000031b4 r 辛 平:000031ba 建		3375@000032a4
微软拼音	半:000030c4	微软拼音	音 半:000031bc 🥀 - 2515@000031c0 r	収扒拼育 vi∝b+	* <b>半</b> :000032a8
right	242/000003028		7	TONT	7797000000000

```
3895@00003378
right
         3395@000032ac right
         3405@000032b0 right
                                 3905@0000337c
right
right
         3415@000032b4 right
                                 3915@00003380
right
         3425@000032b8 right
                                 3925@00003384
         3435@000032bc right
                                 3935@00003388
right
         3445@000032d0 right
                                 3945@0000338c
right
         3455@000032d4 right
                                 3955@00003390
right
         3465@000032d8 right
right
                                 3965@00003394
right
         3475@000032c0 right
                                 3975@00003398
right
         3485@000032c4 right
                                 3985@0000339c
right
         3505@000032cc right
                                  3985@000033a0
right
         3515@000032e0 ERROR 1 3995@000033a4: *0000008 <= 000071f2 should be *0000008 <= 71f2
right
         3525@000032e4 ERROR 2 4005@000033a8: *00000008 <= 71f271f2 should be *0000000a <= 71f2
         3535@000032e8 ERROR 3 4015@000033ac: *00000004 <= 000000f2 should be *00000004 <= f2
right
         3545@000032ec ERROR 4 4025@000033b0: *00000004 <= 0000f2f2 should be *00000005 <= f2
right
right
         3555@000032f0 ERROR 5 4035@000033b4: *00000004 <= 00f2f2f2 should be *00000006 <= f2
right
         3565@000032f4 ERROR 6 4045@000033b8: *00000004 <= f2f2f2f2 should be *00000007 <= f2
         3575@000032f8 right
                                 4065@000033bc
right
         3585@000032fc right
                                 4075@000033c0
right
         3595@00003300 right
                                 4085@000033c4
right
         3605@00003304 right
right
                                 4095@000033c8
         3615@00003308 right
right
                                 4105@000033cc
         3625@0000330c right
right
                                 4115@000033d0
right
         3635@00003310 right
                                 4125@000033d4
right
         3645@00003314 right
                                 4135@000033d8
right
         3655@00003318 right
                                 4145@000033dc
right
         3665@0000331c right
                                 4155@000033e0
         3675@00003320 right
right
                                 4165@000033e4
right
         3685@00003324 right
                                 4175@000033e8
right
         3695@00003328 right
                                 4185@000033ec
right
         3705@0000332c right
                                 4215@000033f4
         3715@00003330 right
right
                                 4225@000033f8
         3725@00003334 right
right
                                 4255@00003400
         3735@00003338 right
right
                                 4265@00003408
         3745@0000333c right
right
                                 4275@0000340c
         3755@00003340 right
right
                                 4285@00003410
         3765@00003344 right
right
                                 4305@00003418
         3775@00003348 right
right
                                 4315@0000341c
         3785@0000334c right
right
                                 4325@00003420
right
         3795@00003350 right
                                 4355@00003428
         3805@00003354 right
right
                                 4365@00003430
         3815@00003358 right
right
                                 4385@00003438
         3825@0000335c right
right
                                 4395@000034a0
         3835@00003360 right
right
                                 4415@000034a8
         3845@00003364 right
right
                                 4425@000034ac
         3855@00003368 right
right
                                 4445@000034b4
right
         3865@0000336c right
                                 4455@000034b8
right
         3875@00003370 right
                                 4475@000034c0
right
         3885@00003374 right
                                 4485@000034c8
微软拼音 半:00003378 微软拼音 半:000034cc
cight 3905@0000337c right 4405@000034d0
```

```
🌌 选择C:\Python36\python.e ಶ 选择C:\Python36\python.e ಶ 选择C:\Python36\python.ϵ
right
        4505@000034d4 right
                               5145@000035c8 right
                                                      6625@00003714
        4515@000034d8 right
                               5155@000035cc right
                                                      6645@0000371c
right
                                                      6775@00003724
right
        4535@000034dc right
                               5175@000035d0 right
                                                      6785@00003728
right
        4545@000034e0 right
                               5185@000035d4 right
        4555@000034e4 right
                               5205@000035dc right
                                                      6805@00003730
right
                                                      6935@0000373c
        4565@000034e8 right
                               5215@000035e0 right
right
        4575@000034ec right
                               5235@000035e8 right
                                                      6945@00003740
right
        4625@000034f8 right
                               5245@000035ec right
                                                      6965@00003748
right
        4635@00003500 right
                               5255@000035f0 right
                                                      7095@00003754
right
                                                      7105@00003758
right
        4645@00003504 right
                               5285@000035f4 right
right
        4675@0000350c right
                               5295@000035f8 right
                                                      7115@0000375c
right
        4705@00003518 right
                               5325@000035fc right
                                                      7125@00003760
                                                      7135@00003764
right
        4715@00003520 right
                               5365@00003604 right
right
        4725@00003524 right
                                                      7155@0000376c
                               5375@00003608 right
                                                      7165@00003770
right
        4725@00003528 right
                               5415@00003610 right
                                                      7175@00003774
        4745@0000352c right
                               5495@00003618 right
right
right
        4745@00003530 right
                               5505@0000361c right
                                                      7185@00003778
                                                      7205@00003780
right
        4765@00003534 right
                               5515@00003620 right
        4765@00003538 right
                               5525@00003624 right
                                                      7215@00003784
right
                               5605@0000362c right
                                                      7235@00003788
        4785@0000353c right
right
                                                      7245@0000378c
right
        4785@00003540 right
                               5625@00003634 right
                                                      7265@00003794
right
        4805@00003544 right
                               5635@00003638 right
                                                      7275@00003798
        4805@00003548 right
                               5655@00003640 right
right
right
        4825@0000354c right
                               5665@00003644 right
                                                      7285@0000379c
                                                      7315@000037a0
        4825@00003550 right
                               5665@00003648 right
right
        4845@00003554 right
                               5685@0000364c right
                                                      7355@000037a8
right
                                                      7435@000037b0
right
        4845@00003558 right
                               5705@00003654 right
                                                      7445@000037b4
right
        4865@0000355c right
                               5715@00003658 right
        4865@00003560 right
                               5745@00003664 right
                                                      7525@000037bc
right
                                                      7545@000037c4
                               5755@00003668 right
        4885@00003564 right
right
                                                      7555@000037c8
        4885@00003568 right
                               5775@00003670 right
right
                                                      7555@000037cc
                               5785@00003674 right
right
        4905@0000356c right
                                                      7575@000037d0
right
        4915@00003570 right
                               5815@00003680 right
                                                      7585@000037d8
        4925@00003574 right
                               5825@00003684 right
right
                                                      7605@000037dc
                               5855@0000368c right
right
        4935@00003578 right
                                                      7625@000037e8
right
        4945@0000357c right
                               5865@00003690 right
                                                      7645@000037ec
right
        4955@00003580 right
                               5895@0000369c right
                                                      7655@000037f0
        4965@00003584 right
                               5905@000036a0 right
right
                                                      7665@000037f4
        4985@0000358c right
                               5945@000036b0 right
right
                                                      7675@000037f8
        4995@00003590 right
                               6145@000036bc right
right
                                                      7685@000037fc
                               6155@000036c0 right
right
        5015@00003598 right
                                                      7705@00003804
                               6255@000036d0 right
right
        5025@0000359c right
                                                      7715@00003808
        5035@000035a0 right
                               6265@000036d4 right
right
                                                      7725@0000380c
                               6285@000036dc right
right
        5045@000035a4 right
                                                      7735@00003810
                               6355@000036e4 right
right
        5055@000035a8 right
                                                      7755@00003818
                               6365@000036e8 right
        5065@000035ac right
right
                               6385@000036f0 right
                                                      7765@0000381c
        5085@000035b4 right
right
                                                      7785@00003820
right
        5095@000035b8 right
                               6455@000036fc right
                                                      7795@00003824
                               6465@00003700 right
        5115@000035c0 right
right
```

微软拼音 半 :000035c4 微软拼音 半 :00003708 微软拼音 半 :0000382c

```
🌌 选择C:\Python36\python.e ಶ 选择C:\Python36\python.e: 🗗 选择C:\Python36\python.e
                                 8925@000039bc right
                                                       9875@00003ae8
right
         7815@00003830 right
         7835@00003834 right
                                 8935@000039c0 right
                                                       9875@00003aec
right
         7835@00003838 right
right
                                 8985@000039d0 right
                                                       9895@00003af0
         7865@00003840 right
                                 9045@000039d4 right
                                                       9905@00003af4
right
        7875@00003844 right
                                 9085@000039e4 right
right
                                                       9915@00003af8
                                 9095@000039e8 right
         7885@00003848 right
right
                                                       9925@00003afc
         7895@0000384c right
                                 9145@000039fc right
right
                                                       9935@00003b00
        7905@00003850 right
                                 9205@00003a00 right
right
                                                       0015@00003b08
        7915@00003854 right
                                 9255@00003a14 right
right
                                                       0025@00003b0c
                                 9265@00003a18 right
        7955@00003860 right
right
                                                       0035@00003b10
                                 9315@00003a2c right
         7965@00003864 right
right
                                                       0115@00003b18
        8005@00003870 right
                                 9325@00003a30 right
                                                       0125@00003b1c
right
        8015@00003874 right
                                 9335@00003a34 right
right
                                                       0135@00003b20
        8025@00003878 right
                                 9335@00003a38 right
right
                                                       0225@00003b2c
                                 9355@00003a3c right
right
        8065@00003888 right
                                                       0235@00003b30
        8075@0000388c right
                                 9365@00003a40 right
right
                                                       0245@00003b34
                                 9375@00003a44 right
right
        8115@0000389c right
                                                       0335@00003b40
                                 9375@00003a48 right
right
        8125@000038a0 right
                                                       0345@00003b44
                                 9395@00003a4c right
        8135@000038a4 right
right
                                                       0355@00003b48
                                 9405@00003a50 right
        8185@000038b8 right
right
                                                       0435@00003b50
                                 9415@00003a54 right
        8195@000038bc right
right
                                                       0445@00003b54
                                 9425@00003a5c right
right
        8245@000038d0 right
                                                       0455@00003b58
                                 9445@00003a60 right
        8255@000038d4 right
right
                                                       0535@00003b60
                                 9455@00003a64 right
right
        8265@000038d8 right
                                                       0545@00003b64
                                 9465@00003a68 right
        8315@000038e4 right
right
                                                       0635@00003b74
        8325@000038e8 right
                                 9475@00003a70 right
right
                                                       0645@00003b78
                                 9495@00003a74 right
        8335@000038ec right
right
                                                       0655@00003b7c
                                 9495@00003a78 right
        8385@000038fc right
right
                                                       0745@00003b8c
                                 9515@00003a7c right
        8395@00003900 right
right
                                                       0755@00003b90
                                 9515@00003a80 right
right
        8405@00003904 right
                                                       0845@00003b98
                                 9535@00003a84 right
        8455@00003918 right
right
                                                       0855@00003b9c
                                 9545@00003a8c right
right
        8465@0000391c right
                                                       0945@00003ba4
                                 9565@00003a90 right
        8475@00003920 right
right
                                                       0955@00003ba8
                                 9575@00003a98 right
        8535@00003930 right
right
                                                        1045@00003bb4
                                 9595@00003a9c right
        8545@00003934 right
right
                                                       1055@00003bb8
                                 9605@00003aa0 right
        8585@00003944 right
right
                                                       1065@00003bbc
                                 9625@00003aa4 right
        8595@00003948 right
right
                                                       1155@00003bc8
                                 9625@00003aa8 right
        8645@0000395c right
right
                                                       1165@00003bcc
                                 9645@00003aac right
        8665@00003968 right
right
                                                        1175@00003bd0
                                 9655@00003ab4 right
right
        8675@0000396c right
                                                       1185@00003bd4
                                 9675@00003ab8 right
right
        8705@0000397c right
                                                        1265@00003bdc
                                 9685@00003ac0 right
        8715@00003980 right
right
                                                        1275@00003be0
                                 9705@00003ac4
right
        8755@00003994 right
                                                right
                                                       1285@00003be4
        8765@00003998 right
                                 9705@00003ac8
right
                                                right
                                                        1365@00003bec
                                 9745@00003acc right
right
        8775@0000399c right
                                                       1375@00003bf0
                                 9755@00003ad4
        8785@000039a0 right
right
                                                right
                                                       1385@00003bf4
                                 9775@00003ad8 right
        8795@000039a4 right
right
                                                        1495@00003c00
                                 9785@00003adc
right
        8805@000039a8 right
                                                right
                                                        1505@00003c04
                                 9795@00003ae0
        8885@000039b0 right
right
                                                right
                                                       1515@00003c08
微软拼音 半 :000039bc 微软拼音 半 :00003ae8
                                                微软拼音 半 :00003c14
```

6 errors exist

Press any key to continue . . .

#### (三) 结论

期望输出与实际输出相同。

#### 二、 思考题

# (一) 为什么需要有单独的乘除法部件而不是整合进 ALU? 为何需要有独立的 HI、LO 寄存器?

乘除指令中我们需要将其计算结果分别存入 HI 寄存器和 LO 寄存器,所以需要独立的特殊寄存器 HI 寄存器和 LO 寄存器。乘除法在实际实现中是比其他的运算需要更多的时间,倘若整合到 ALU,势必会大大增加流水线的周期,对于 cpu 的执行效率来说是不利的,所以需要有单独的乘除法部件。

独立的 LO 和 HI 我认为一是为了配合乘除相关指令,二是由于在汇编指令中乘除相关指令一半会配合取 HI 寄存器和 LO 寄存器的操作,为了转发方便节省周期数,需要有独立的 HI 和 LO 寄存器。

#### (二) 参照你对延迟槽的理解,试解释"乘除槽"。

跳转指令需要经过一个周期的判断和地址输送才能改变下一个地址来读取下一条指令, 所以势必需要一个周期进行暂停,所以在一个周期去处理一条不相关指令时可行的,可 以提高 cpu 的执行效率。我们称这个跳转的空档为延迟槽,原因来源于跳转指令的延 迟。

而对于乘除指令,其在进入 E 级部件后也会产生 5-10 个周期的延迟,其相关指令势必要进行暂停,但是在这个空档中是可以处理一些不相关指令的,也可以提高 cpu 的执行效率。所以相比较延迟槽,这个进行乘除法操作的延迟,可以被称为乘除槽。

# (三) 为何上文文末提到的 Ib 等指令使用的数据扩展模块应在 MEM/WB 之后, 而不能在 DM 之后?

MEM 部件的延迟最高,而流水线的执行周期是根据整条流水线中延迟最高的部件决定的,倘若把数据扩展模块放在 DM 之后的话,其势必会增加 MEM 部件的延迟,同时增加了整条流水线的执行周期,对于 cpu 的运行效率有很大影响。

但是一定会转发(无论转发过去是否被选择),数据的经过通路是相同的,所以对于时

钟周期实际上没有影响, 放在 DM 之后也可以。

如果考虑了异常和中断, 比如还要几个周期才能产生数据, 那么是让 load 指令停在 E/M 还是 M/W. 可能会有影响? (猜测)

(四) 举例说明并分析何时按字节访问内存相对于按字访问内存性能上更有优势。(Hint: 考虑 C 语言中字符串的情况)

当进行 sb 指令时,若 DM 按字来访问,需要提出该字地址的整个字后,修改相应字节的内容,再存回去。而若把 DM 分成四个字节,在存储字节操作上我们可以直接将相应字节存入相应地址,而不需要把数据读出再操作。虽然在我们实现中看不出来时间的差异,但是在实际中按字节访问在效率和时间利用上是比按字访问内存更有优势的。

(五) 如何概括你所设计的 CPU 的设计风格? 为了对抗复杂性你 采取了哪些抽象和规范手段?

我的 CPU 设计风格是规划者型,对于每个控制信号以不同指令来判断信号。

以转发、暂停为例,分析新指令是否需要 rs 和 rt 和是否写寄存器来分析冲突,然后构建相应的 Tuse 和 Tnew 信号,就可以完成一条新增指令的冲突分析。在最初的冲突构建中已经考虑到了所有的冲突情况,把所有条件抽象出来。所以在新增指令到来时,只需要将指令添加到相对应的抽象信号中即可。

#### (六) 你对流水线 CPU 设计风格有何见解?

- 1. 设计中善于使用宏定义是很有优势的,用简洁明了的名称来代替二进制编码虽然在 代码开头需要更多处理,但是在后面的编写过程,尤其是条件判断和信号生成上会 更加的直观明显。
- 2. 在刚开始设计的时候,最好能够考虑到它的可扩展性,体现在控制信号的位数上,或者是否可能整合某几个信号,比如 cmp 单元我用多个信号分别表示大于 0、小等 0、大等 0、小于 0、等于 0、不等于 0、大于、小等、大等、小于、等于、不等,其实完全可以用两个多位信号,分别表示和 0 比较结果和两个数比较结果。
- (七) 在本实验中你遇到了哪些不同指令组合产生的冲突?你 又是如何解决的?相应的测试样例是什么样的?请有条理的 罗列出来。

cal\_r型(add, addu, sub, subu, sllv, srlv, srav, and, or, xor, nor, slt, sltu)

编	类型	前序	冲突时钱前	冲突寄	测试样例	解决方法
号		指令	序指令位置	存器		
1	R-M-RS	cal_r	MEM	rs	Addu \$1, \$2, \$3	从M级将AO_M转发 到E级部件alua
					Addu \$4, \$1, \$5	Z, Z MARIT GIGG
2	R-M-RT	cal_r	MEM	rt	Addu \$1, \$2, \$3	从 M 级将 AO_M 转发 到 E 级部件 alub
					Addu \$4, \$5, \$1	LI D MAPIT GIGO
3	R-W-RS	cal_r	WB	rs	Addu \$1, \$2, \$3	从 W 级将 AO_W 转发 到 E 级部件 alua
					nop	27 D WHALL GLOG
					Addu \$4, \$1, \$5	
4	R-W-RT	cal_r	WB	rt	Addu \$1, \$2, \$3	从W级将AO_W转发 到E级部件alub
					nop	
					Addu \$4, \$5, \$1	
5	I-M-RS	cal_i	MEM	rs	Ori \$1,\$2,1	从 M 级将 AO_M 转发 到 E 级部件 alua
					Addu \$3, \$1, \$4	21 2 WAP 11 32 33
6	I-M-RT	cal_i	MEM	rt	Ori \$1,\$2,1	从 M 级将 AO_M 转发 到 E 级部件 alub
					Addu \$3, \$4, \$1	Z, Z MARTI GIGO
7	I-W-RS	cal_i	WB	rs	Ori \$1,\$2,1	从 W 级将 AO_W 转发 到 E 级部件 alua
					nop	Z Z Z Z APP   I d I d d
					Addu \$3, \$1, \$4	
8	I-W-RT	cal_i	WB	rt	Ori \$1,\$2,1	从 W 级将 AO_W 转发 到 E 级部件 alub
					nop	~1 D WHALL GIRD

					Addu \$3, \$4, \$1	
9	LD-M- RS	load	MEM	rs	Lw \$1,0(\$2) Addu \$3,\$1,\$4	暂停 从 W 级将 DR_W 转发
						到E级部件alua
10	LD-M- RT	load	MEM	rt	Lw \$1,0(\$2)	暂停
					Addu \$3, \$4, \$1	从 W 级将 DR_W 转发 到 E 级部件 alub
11	LD-W- RS	load	WB	rs	Lw \$1,0(\$2)	从 W 级将 DR_W 转发 到 E 级部件 alua
					nop Addu \$3, \$1, \$4	
12	LD-W- RT	load	WB	rt	Lw \$1,0(\$2)	从 W 级将 DR_W 转发 到 E 级部件 alub
					nop	
					Addu \$3, \$4, \$1	
13	JAL-M- RS	jal	MEM	rs	Jal loop	从 M 级将 PC8_M 转 发到 E 级部件 alua
					Addu \$1, \$2, \$31	
14	JAL-M- RT	jal	MEM	rt	Jal loop	从 M 级将 PC_M 转发 到 E 级部件 alub
					Addu \$1, \$31, \$2	
15	JAL-W- RS	jal	WB	rs	Jal loop	从 W 级将 PC8_W 转 发到 E 级部件 alua
					nop	
					Addu \$1, \$2, \$31	
16	JAL-W- RT	jal	WB	rt	Jal loop	从 W 级将 PC8_W 转 发到 E 级部件 alub
					nop	
					Addu \$1, \$31, \$2	

cal\_i 型(addi, addiu, andi, ori, xori, lui, slti, sltiu)

			IIIII, 011, X011,			ATIVI>- VI.
编号	类型	前序指令	冲突时钱前 序指令位置	冲 突 寄 存器	测试样例 	解决方法
1	R-M-RS	cal_r	MEM	rs	Addu \$1, \$2, \$3 Ori \$4, \$1, 1	从 M 级将 AO_M 转发 到 E 级部件 alua
2	R-W-RS	cal_r	WB	rs	Addu \$1, \$2, \$3	从W级将AO_W转发 到E级部件alua
					nop	
					Ori \$4,\$1,1	
3	I-M-RS	cal_i	MEM	rs	Ori \$1,\$2,1	从 M 级将 AO_M 转发 到 E 级部件 alua
					Ori \$3,\$1,1	ZI D XX HP   L L L L L L L L L L L L L L L L L L
4	I-W-RS	cal_i	WB	rs	Ori \$1,\$2,1	从 W 级将 AO_W 转发 到 E 级部件 alua
					nop	
					Ori \$3,\$1,1	
5	LD-M- RS	load	MEM	rs	Lw \$1,0(\$2)	暂停
	Ro				Ori \$3, \$1, 1	从 W 级将 DR_W 转发 到 E 级部件 alua
6	LD-W- RS	load	WB	rs	Lw \$1,0(\$2)	从W级将DR_W转发 到E级部件alua
					nop	
					Ori \$3,\$1,1	
7	JAL-M- RS	jal	MEM	rs	Jal loop	从 M 级将 PC8_M 转 发到 E 级部件 alua
					Ori \$2,\$31,1	
8	JAL-W- RS	jal	WB	rs	Jal loop	从 W 级将 PC8_W 转 发到 E 级部件 alua
					nop	22.1
<u> </u>	1	<u> </u>	l	l	l	

					Ori \$2,\$31,1	
Load	L 型(1w,1h,	1hu 1h	[ 1hu)			
编号	类型	前序指令	冲突时钱前 序指令位置	冲突寄存器	测试样例	解决方法
1	R-M-RS	cal_r	MEM	rs	Addu \$1, \$2, \$3 Lw \$4, 0(\$1)	从 M 级将 AO_M 转发 到 E 级部件 alua
2	R-W-RS	cal_r	WB	rs	Addu \$1, \$2, \$3	从W级将AO_W转发 到E级部件alua
					Lw \$4,0(\$1)	
3	I-M-RS	cal_i	MEM	rs	Ori \$1, \$2, 1 Lw \$3, 0(\$1)	从 M 级将 AO_M 转发 到 E 级部件 alua
4	I-W-RS	cal_i	WB	rs	Ori \$1, \$2, 1	从W级将AO_W转发 到E级部件alua
5	LD-M-	load	MEM	rs	Lw \$3,0(\$1) Lw \$1,0(\$2)	暂停
Ü	RS	Todd	MILLAN	13	Lw \$3,0(\$1)	从 W 级将 DR_W 转发 到 E 级部件 alua
6	LD-W- RS	load	WB	rs	Lw \$1,0(\$2) nop	从 W 级将 DR_W 转发 到 E 级部件 alua
7	TAL M	. 1	MTM		Lw \$3,0(\$1)	II w /ii /dz p.co w ##
7	JAL-M- RS	jal	MEM	rs	Jal loop Lw \$2,0(\$31)	从 M 级将 PC8_M 转 发到 E 级部件 alua
8	JAL-W- RS	jal	WB	rs	Jal loop	从 W 级将 PC8_W 转 发到 E 级部件 alua

		nop	
		Lw \$2,0(\$31)	

#### Store型(sw, sh, sb)

	型(sw,sh		I	I	Lamin Kasara	
编号	类型	前序指令	冲突时钱前   序指令位置	冲突寄存器	测试样例 	解决方法
1	R-M-RS	cal_r	MEM	rs	Addu \$1, \$2, \$3	从 M 级将 AO_M 转发 到 E 级部件 alua
					Sw \$4,0(\$1)	
2	R-W-RT	cal_r	WB	rt	Addu \$1, \$2, \$3	从 W 级将 AO_W 转发 到 M 级部件 dmin
					Sw \$1,0(\$4)	
3	R-W-RS	cal_r	WB	rs	Addu \$1, \$2, \$3	从 W 级将 AO_W 转发 到 E 级部件 alua
					nop	
					Sw \$4,0(\$1)	
4	I-M-RS	cal_i	MEM	rs	Ori \$1, \$2, 1	从 M 级将 AO_M 转发 到 E 级部件 alua
					Sw \$3,0(\$1)	
5	I-W-RT	cal_i	WB	rt	Ori \$1, \$2, 1	从 W 级将 AO_W 转发 到 M 级部件 dmin
					Sw \$1,0(\$3)	
6	I-W-RS	cal_i	WB	rs	Ori \$1,\$2,1	从 W 级将 AO_W 转发 到 E 级部件 alua
					nop	
					Sw \$3,0(\$1)	don ha
7	LD-M- RS	load	MEM	rs	Lw \$1,0(\$2)	暂停
					Sw \$3,0(\$1)	从W级将DR_W转发 到E级部件alua
8	LD-W-	load	WB	rt	Lw \$1,0(\$2)	从W级将DR_W转发
				1		

	RT				Sw \$1,0(\$3)	到 M 级部件 dmin
9	LD-W- RS	load	WB	rs	Lw \$1,0(\$2)	从W级将DR_W转发 到E级部件alua
					nop	
					Sw \$3,0(\$1)	
10	JAL-M- RS	jal	MEM	rs	Jal loop	从 M 级将 PC8_M 转 发到 E 级部件 alua
	No				Sw \$2,0(\$31)	XXIII araa
11	JAL-W- RT	jal	WB	rt	Jal loop	从 W 级将 PC8_W 转 发到 M 级部件 dmin
	KT				Sw \$31,0(\$2)	次式 m
12	JAL-W- RS	jal	WB	rs	Jal loop	从 W 级将 PC8_W 转 发到 E 级部件 alua
					nop	
					Sw \$2,0(\$31)	

#### B(Beq, bne, bgez, bgtz, blez, bltz)

	, , ,		910Z, B1 0Z/			
编	类型	前序	冲突时钱前	冲突寄	测试样例	解决方法
号		指令	序指令位置	存器		
1	R-M-RS	cal_r	MEM	rs	Addu \$1, \$2, \$3	暂停
					Beq \$1, \$4, loop	从 M 级将 AO_M 转发
						到D级部件cmpD1
2	R-M-RT	cal_r	MEM	rt	Addu \$1, \$2, \$3	暂停
					Beq \$4, \$1, loop	从 M 级将 AO_M 转发
						到D级部件cmpD2
3	R-M-RS	cal_r	MEM	rs	Addu \$1, \$2, \$3	从 M 级将 AO_M 转发
						到D级部件cmpD1
					nop	
					Beq \$1, \$4, loop	
	1	1	1	l		1

4	R-M-RT	cal_r	MEM	rt	Addu \$1, \$2, \$3  nop  Beq \$1, \$4, 100p	从 M 级将 AO_M 转发 到 D 级部件 cmpD2
5	I-M-RS	cal_i	MEM	rs	Ori \$1,\$2,1 Beq \$1,\$3,100p	暂停  从 M 级将 AO_M 转发 到 D 级部件 cmpD1
6	I-M-RT	cal_i	MEM	rt	Ori \$1, \$2, 1 Beq \$3, \$1, loop	暂停  从 M 级将 AO_M 转发
7	I-M-RS	cal_i	MEM	rs	Ori \$1, \$2, 1	到 D 级部件 cmpD2 从 M 级将 AO_M 转发
					nop Beq \$1,\$3,100p	到D级部件cmpD1
8	I-M-RT	cal_i	MEM	rt	Ori \$1,\$2,1	从 M 级将 AO_M 转发 到 D 级部件 cmpD2
	ID W	1 1	MEM		Beq \$3, \$1, 100p	<i>転</i> / ☆
9	LD-M- RS	load	MEM	rs	Lw \$1,0(\$2) Beq \$1,\$3,100p	暂停暂停
10	ID W	1 1	MDM		1 0 0 0	从W级将DR_W转发 到D级部件cmpD1
10	LD-M- RT	load	MEM	rt	Lw \$1,0(\$2) Beq \$3,\$1,100p	暂停暂停
1.1	15	1	WD.		1 410(40)	从 W 级将 DR_W 转发 到 D 级部件 cmpD2
11	LD-W-	load	WB	rs	Lw \$1,0(\$2)	暂停

	RS				nop Beq \$1, \$3, 100p	从D级将DR_W转发 到E级部件cmpD1
12	LD-W- RT	load	WB	rt	Lw \$1,0(\$2) nop Beq \$3,\$1,100p	暂停 从W级将DR_W转发 到D级部件cmpD2
13	JAL-E- RS	jal	EX	rs	Jal loop Beq \$31, \$2, loop	从 E 级将 PC8_E 转 发到 D 级部件 cmpD1
14	JAL-E- RT	ja1	EX	rt	Jal loop  Beq \$2,\$31,loop	从 E 级将 PC8_E 转 发到 D 级部件 cmpD2
15	JAL-M- RS	ja1	MEM	rs	Jal loop nop Beq \$31, \$2, loop	从 M 级将 PC8_M 转 发到 D 级部件 cmpD1
16	JAL-M- RT	jal	MEM	rt	Jal loop nop Beq \$2,\$31,loop	从 M 级将 PC8_M 转 发到 D 级部件 cmpD2

## J(Jr, jalr)

编号	类型	前 序指令	冲突时钱前 序指令位置	冲 突 寄 存器	测试样例	解决方法
1	R-M-RS	cal_r	MEM	rs	Addu \$1, \$2, \$3  Jr \$1	暂停 从 M 级将 AO_M 转发 到 D 级部件 cmpD1
2	R-M-RS	cal_r	MEM	rs	Addu \$1, \$2, \$3 nop	从 M 级将 AO_M 转发 到 D 级部件 cmpD1

					Beq \$1, \$4, 100p	
3	I-M-RS	cal_i	MEM	rs	Ori \$1,\$2,1	暂停
					Beq \$1, \$3, loop	从 M 级将 AO_M 转发 到 D 级部件 cmpD1
4	I-M-RS	cal_i	MEM	rs	Ori \$1, \$2, 1	从 M 级将 AO_M 转发 到 D 级部件 cmpD1
					nop	
					Beq \$1, \$3, loop	
5	LD-M- RS	load	MEM	rs	Lw \$1,0(\$2)	暂停
					Beq \$1, \$3, 100p	暂停
						从W级将DR_W转发
						到D级部件cmpD1
6	LD-W-	load	WB	rs	Lw \$1,0(\$2)	暂停
					nop	从W级将DR_W转发
					Beq \$1, \$3, 100p	到D级部件cmpD1
7	JAL-E-	ja1	EX	rs	Jal loop	从E级将PC8_E转
	RS				Beq \$31, \$2, 100p	发到D级部件cmpD1
8	JAL-M-	jal	MEM	rs	Jal loop	从 M 级将 PC8_M 转
	RS				nop	发到D级部件cmpD1
					Beq \$31, \$2, 100p	
s(sll,sr	  sra)					

s(sll,srl,sra)

编号	类型	前序指令	冲突时钱前 序指令位置	冲突寄存器	测试样例	解决方法
1	R-M-RS	cal_r	MEM	rt	Addu \$1, \$2, \$3 s11 \$4, \$1, 1	从 M 级将 AO_M 转发 到 E 级部件 alub

2	R-W-RS	cal_r	WB	rt	Addu \$1, \$2, \$3	从W级将AO_W转发 到E级部件alub
					nop	
					s11 \$4, \$1, 1	
3	I-M-RS	cal_i	MEM	rt	Ori \$1,\$2,1	从 M 级将 AO_M 转发 到 E 级部件 alub
					s11 \$3, \$1, 1	
4	I-W-RS	cal_i	WB	rt	Ori \$1, \$2, 1	从 W 级将 AO_W 转发 到 E 级部件 alub
					nop	
					s11 \$3, \$1, 1	
5	LD-M- RS	load	MEM	rt	Lw \$1,0(\$2)	暂停
					s11 \$3, \$1, 1	从 W 级将 DR_W 转发 到 E 级部件 alub
6	LD-W- RS	load	WB	rt	Lw \$1,0(\$2)	从W级将DR_W转发 到E级部件alub
					nop	
					s11 \$3, \$1, 1	
7	JAL-M- RS	jal	MEM	rt	Jal loop	从 M 级将 PC8_M 转 发到 E 级部件 alub
					s11 \$2,\$31,1	
8	JAL-W- RS	jal	WB	rt	Jal loop	从 W 级将 PC8_W 转 发到 E 级部件 alub
					nop	
					s11 \$2, \$31, 1	