#### 计算机学院课程

## 计算机组成原理

# 支持I/0

### 高小鹏

北京航空航天大学计算机学院 系统结构研究所

### 容量与地址线

- □ 总容量=容量/单元×单元总量
- □ 地址线:决定单元的总量
  - ◆ 8位地址: 256个单元
  - 20位地址: 1M个单元
  - ◆ 32位地址: 4G个单元
- □ 示例: 4GB, 仅仅是存储总量的概念
  - ◆ 在没有明确单元容量时,无法判断地址线宽度;反之亦然
  - 1B×4G; 4B×1G; 8B×512M

#### CPU地址空间

- □ 地址空间: 数学概念, CPU能访问的空间
  - ◆ MIPS: CPU地址空间为4GB = 1B/单元 ×4G单元
    - ALU计算的地址宽度为32位,对应4G个地址单元
    - 每个地址单元宽度为byte
- □ 存储器:实体,关键属性是容量
  - ◆ 存储器属性:容量、数据线宽度、地址线宽度、性能、读写方式等
  - ◆ 容量 = 数据线宽度/8 × log₂<sup>地址线宽度</sup>
    - 例如SRAM芯片: 32位数据, 20位地址, 则容量为4MB

4




#### 存储器与地址空间

- □ 地址映射:将某段地址空间分配给某个存储器
- □ 例如: 把1GB DRAM映射在4GB地址空间可以有N种方案
  - ◆ 方案1: 位于0x0000 0000~0x3FFF FFFF
  - ◆ 方案2: 位于0x1000 0000~0x4FFF FFFF
  - ◆ 方案3: 位于0x0000 0003~0x4000 0002


北京航空航天大学计算机学院 School of Computer Science and Engineering, Belihang University


### 地址空间与存储器/设备


- CPU地址空间根据存储器 /设备的容量需求被划分 为若干区域
  - □ 每个区域对应一个存储器 或设备





软件: 读写存储器/设备 ■ LW/STORE指令 CPU 存储器 地址空间 与设备 ■ 本质: 地址对应于某个存 储单元或设备寄存器 **ROM** □ 设备寄存器被映射到地址 设备 设备 空间 ■ 从软件角度看,读写设备 **RAM** 寄存器与读写存储器无差 **RAM** 别 北京<u>航空航天大学计算机学</u>















### 地址图

- 地址图: 所有设备在地址空间的分布区域
  - □ CPU读写设备(其实是程序员)必须知道设备地址
  - □ Bridge也必须知道设备,否则无法完成译码
  - □ 示例: 假设设备0~3均需要256B的地址空间需求


MIPS地址范围	占用空间
A0000000 <sub>H</sub> ~	256字节
A00000FF <sub>H</sub>	250 ]
A0000100 <sub>H</sub> ~	256字节
A00001FF <sub>H</sub>	720子 1
A0000200 <sub>H</sub> ~	256字节
A00002FF <sub>H</sub>	720子 1
A0000300 <sub>H</sub> ~	256字节
A00003FF <sub>H</sub>	256子卫
	$\begin{array}{l} {\rm A0000000_{H}}^{\sim} \\ {\rm A00000FF_{H}} \\ {\rm A0000100_{H}}^{\sim} \\ {\rm A00001FF_{H}} \\ {\rm A0000200_{H}}^{\sim} \\ {\rm A00002FF_{H}} \\ {\rm A0000300_{H}}^{\sim} \end{array}$



## Bridge功能(1): 输出地址<sup>1/2</sup>

- DEV\_Addr地址: 将PrAddr[X:2]直接输出即可
  - □ X: 由N个设备中地址空间需求最大者决定
  - □ 所有设备都只接入各自必要的地址
- 示例:由于DEV3的地址空间为1MB,因此X 为19


设备	MIPS地址范围	占用空间
DEV0	A0000000 <sub>H</sub> ~ A00000FF <sub>H</sub>	256字节
DEV1	A0000100 <sub>H</sub> ~ A00001FF <sub>H</sub>	256字节
DEV2	A0000200 <sub>H</sub> ~ A00002FF <sub>H</sub>	256字节
DEV3	A0100000 <sub>H</sub> ~ A01FFFFF <sub>H</sub>	1MB字节



## Bridge功能(1): 输出地址<sup>2/2</sup>

- DEV0~2: 引入DEV\_Addr[7:2]即可
  - □ DEV0~2地址空间需求: 256B
- DEV3: 必须引入DEV\_Addr[19:2]
  - □ DEV3地址空间需求: 1MB





### Bridge功能(2): 地址匹配 X+1 基地址高位 基地址低位


- 设备地址译码
  - □ 设备基地址: 分为高位和低位
    - ◆基地址低位:位数由设备占用空间 大小决定, 也就是偏移地址的位数
    - ◆基地址高位: Bridge用于译码选择

设备0 A0000000<sub>H</sub> 设备1 A0000100<sub>H</sub> 设备2 A0000200<sub>H</sub> 设备3 A0100000<sub>H</sub>


Х

设备

设备	MIPS地址范围	占用空间
DEV0	A0000000 <sub>H</sub> ~	256字节
DEVU	A00000FF <sub>H</sub>	720子巾
DEV1	A0000100 <sub>H</sub> ~	256字节
DEVI	A00001FF <sub>H</sub>	720子巾
DEV2	A0000200 <sub>H</sub> ~	256字节
	A00002FF <sub>H</sub>	230子 1
DEV3	A0100000 <sub>H</sub> ~	1MB字节
	A01FFFFF <sub>H</sub>	IMD+ h



#### Bridge功能(2): 地址匹配 设备0 A0000000<sub>H</sub> • 设备地址译码 设备1 A0000100<sub>H</sub> 设备2 A0000200<sub>H</sub> □ 为每个设备产生一个译码信号 设备3 A0100000<sub>H</sub> assign HitDEV0 = (PrAddr[31:8] == 'hA00000); Verilog 样例 assign HitDEV3 = (PrAddr[31:20] == 'hA01) ; HitDEV3 & HitDEV3 电路模型 PrAddr 31 30 29 28 27 26 25 24 23 北京航空航天大学计算机学



## Bridge功能(4): CPU写数据

- CPU写数据: 连接至所有设备的输入
  - □ 直通输出,不需要再转换
- 控制信号: We
  - □ 有多少个设备,就需要多少个We

## 问题: 谁来区分存储器和设备?

■ 假设\$s0为0xA000\_0000

■ lw \$t0, 0(\$s0): 是否同时会读存储器和设备?



22

北京航空航天大学计算机学院

